JP2002076201A - 半導体装置の実装構造および実装方法 - Google Patents
半導体装置の実装構造および実装方法Info
- Publication number
- JP2002076201A JP2002076201A JP2000264097A JP2000264097A JP2002076201A JP 2002076201 A JP2002076201 A JP 2002076201A JP 2000264097 A JP2000264097 A JP 2000264097A JP 2000264097 A JP2000264097 A JP 2000264097A JP 2002076201 A JP2002076201 A JP 2002076201A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sealing material
- mounting
- mounting substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置と実装基板の間に形成された間隙
に封止材を充填した際の、封止材と実装基板の線膨張係
数および弾性係数の相違に起因した熱応力による配線の
断線およびレジスト（あるいはレジストおよびビルドア
ップ層）における亀裂の発生を防止、あるいはそれらの
進行を遅らせる。 【解決手段】 半導体装置と実装基板との間隙に充填さ
れた第１の封止材（アンダーフィル樹脂１８）が硬化し
た後、前記封止材の端部２２付近に第２の封止材（応力
緩和樹脂２４）を塗布し、硬化させる。また、前記第２
の封止材の線膨張係数および弾性係数を、前記封止材の
線膨張係数および弾性係数と、実装基板の線膨張係数お
よび弾性係数の間の値に設定する。
に封止材を充填した際の、封止材と実装基板の線膨張係
数および弾性係数の相違に起因した熱応力による配線の
断線およびレジスト（あるいはレジストおよびビルドア
ップ層）における亀裂の発生を防止、あるいはそれらの
進行を遅らせる。 【解決手段】 半導体装置と実装基板との間隙に充填さ
れた第１の封止材（アンダーフィル樹脂１８）が硬化し
た後、前記封止材の端部２２付近に第２の封止材（応力
緩和樹脂２４）を塗布し、硬化させる。また、前記第２
の封止材の線膨張係数および弾性係数を、前記封止材の
線膨張係数および弾性係数と、実装基板の線膨張係数お
よび弾性係数の間の値に設定する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の実
装構造および実装方法に関し、より具体的には、ＢＧＡ
（Ball Grid Array)やＦＣ（Flip Chip ）などのはんだ
バンプを有する半導体装置の実装基板への実装構造およ
び実装方法に関する。
装構造および実装方法に関し、より具体的には、ＢＧＡ
（Ball Grid Array)やＦＣ（Flip Chip ）などのはんだ
バンプを有する半導体装置の実装基板への実装構造およ
び実装方法に関する。
【０００２】
【従来の技術】図７および図８に従来技術に係る半導体
装置の実装構造および実装方法を示す。
装置の実装構造および実装方法を示す。
【０００３】図７を参照して従来技術に係る半導体装置
の実装方法について説明すると、先ず、同図（ａ）に示
すように、はんだバンプ１００を有する半導体装置１０
２と実装基板１０４とを接続する。この接続は、はんだ
バンプ１００を実装基板１０４に設けられた電極パッド
（図示せず）に接触させつつ加熱溶融（リフロー）する
ことにより行われる。尚、実装基板１０４は、基材１０
４ａとはんだ付け不要部分を覆うレジスト（ビルドアッ
プ法により製造されるビルドアップ基板においてはレジ
ストおよびビルドアップ層）１０４ｂからなる。
の実装方法について説明すると、先ず、同図（ａ）に示
すように、はんだバンプ１００を有する半導体装置１０
２と実装基板１０４とを接続する。この接続は、はんだ
バンプ１００を実装基板１０４に設けられた電極パッド
（図示せず）に接触させつつ加熱溶融（リフロー）する
ことにより行われる。尚、実装基板１０４は、基材１０
４ａとはんだ付け不要部分を覆うレジスト（ビルドアッ
プ法により製造されるビルドアップ基板においてはレジ
ストおよびビルドアップ層）１０４ｂからなる。
【０００４】このように接続された半導体装置１０２お
よび実装基板１０４が、車両のエンジンルームなどの温
度変化や振動、衝撃が生じる環境に配置されると、繰り
返しの熱的負荷、より具体的には半導体装置１０２と実
装基板１０４との線膨張係数および弾性係数の相違に起
因して生じる熱応力がはんだバンプ１００に集中すると
共に、振動や衝撃による応力もはんだバンプ１００に集
中し、前記はんだバンプ１００に亀裂が発生することが
ある。
よび実装基板１０４が、車両のエンジンルームなどの温
度変化や振動、衝撃が生じる環境に配置されると、繰り
返しの熱的負荷、より具体的には半導体装置１０２と実
装基板１０４との線膨張係数および弾性係数の相違に起
因して生じる熱応力がはんだバンプ１００に集中すると
共に、振動や衝撃による応力もはんだバンプ１００に集
中し、前記はんだバンプ１００に亀裂が発生することが
ある。
【０００５】このため、従来、半導体装置１０２と実装
基板１０４の間に形成される間隙に封止材（アンダーフ
ィル樹脂）を充填し、よってはんだバンプ１００に集中
する熱応力および振動、衝撃による応力を封止材に分散
させることにより、はんだバンプ１００における亀裂の
発生を抑制している。
基板１０４の間に形成される間隙に封止材（アンダーフ
ィル樹脂）を充填し、よってはんだバンプ１００に集中
する熱応力および振動、衝撃による応力を封止材に分散
させることにより、はんだバンプ１００における亀裂の
発生を抑制している。
【０００６】具体的には、図７（ｂ）に示すように、半
導体装置１０２の周辺の実装基板１０４上に、ニードル
１０６などを用いて封止材１０８を塗布する。塗布され
た封止材１０８は、毛細管現象によって、同図（ｃ）に
示すように半導体装置１０２と実装基板１０４の間隙に
隙間なく充填され、よって従来技術に係る半導体装置の
実装構造が完成する。尚、封止材１０８を充填すると、
通常、半導体装置１０２の端部からその外方の実装基板
１０４上にかけてフィレット部１１０が形成される。図
８に、図７（ｃ）、即ち、従来技術に係る半導体装置の
実装構造を上方から見た平面図を示す。
導体装置１０２の周辺の実装基板１０４上に、ニードル
１０６などを用いて封止材１０８を塗布する。塗布され
た封止材１０８は、毛細管現象によって、同図（ｃ）に
示すように半導体装置１０２と実装基板１０４の間隙に
隙間なく充填され、よって従来技術に係る半導体装置の
実装構造が完成する。尚、封止材１０８を充填すると、
通常、半導体装置１０２の端部からその外方の実装基板
１０４上にかけてフィレット部１１０が形成される。図
８に、図７（ｃ）、即ち、従来技術に係る半導体装置の
実装構造を上方から見た平面図を示す。
【０００７】
【発明が解決しようとする課題】上記のように、はんだ
バンプ１００における亀裂の発生を抑制するために半導
体装置１０２と実装基板１０４の間隙に封止材１０８を
充填する場合、充填する封止材１０８の物性値（性質）
は、その目的から線膨張係数が低く（温度変化に起因す
る伸縮量が少なく）、かつ弾性係数が大きい（応力に起
因する変形量が少ない）ことが好ましい。具体的には、
線膨張係数が２０〜４０〔ｐｐｍ／°Ｃ〕程度で、かつ
弾性係数が５〜１０〔ＧＰａ〕程度のエポキシ系樹脂を
主成分とした封止材が使用されることが多い。
バンプ１００における亀裂の発生を抑制するために半導
体装置１０２と実装基板１０４の間隙に封止材１０８を
充填する場合、充填する封止材１０８の物性値（性質）
は、その目的から線膨張係数が低く（温度変化に起因す
る伸縮量が少なく）、かつ弾性係数が大きい（応力に起
因する変形量が少ない）ことが好ましい。具体的には、
線膨張係数が２０〜４０〔ｐｐｍ／°Ｃ〕程度で、かつ
弾性係数が５〜１０〔ＧＰａ〕程度のエポキシ系樹脂を
主成分とした封止材が使用されることが多い。
【０００８】一方、実装基板１０４の物性値は、広く一
般に使用されているガラスエポキシ系の基材１０４ａ
で、平面方向の線膨張係数が１２〜１６〔ｐｐｍ／°
Ｃ〕程度、弾性係数が２０〔ＧＰａ〕程度である。
般に使用されているガラスエポキシ系の基材１０４ａ
で、平面方向の線膨張係数が１２〜１６〔ｐｐｍ／°
Ｃ〕程度、弾性係数が２０〔ＧＰａ〕程度である。
【０００９】また、レジスト（あるいはレジストおよび
ビルドアップ層）１０４ｂは、線膨張係数が４０〜７０
〔ｐｐｍ／°Ｃ〕程度、弾性係数が１〜３〔ＧＰａ〕程
度である。
ビルドアップ層）１０４ｂは、線膨張係数が４０〜７０
〔ｐｐｍ／°Ｃ〕程度、弾性係数が１〜３〔ＧＰａ〕程
度である。
【００１０】このように、封止材１０８と実装基板１０
４（基材１０４ａ、レジスト（あるいはレジストおよび
ビルドアップ層）１０４ｂ）の線膨張係数および弾性係
数は大きく相違する。このため、前述の如く、半導体装
置１０２と実装基板１０４との線膨張係数および弾性係
数の相違に起因して熱応力が生じるのと同様に、封止材
１０８と実装基板１０４の線膨張係数および弾性係数の
相違によっても熱応力が生じる。
４（基材１０４ａ、レジスト（あるいはレジストおよび
ビルドアップ層）１０４ｂ）の線膨張係数および弾性係
数は大きく相違する。このため、前述の如く、半導体装
置１０２と実装基板１０４との線膨張係数および弾性係
数の相違に起因して熱応力が生じるのと同様に、封止材
１０８と実装基板１０４の線膨張係数および弾性係数の
相違によっても熱応力が生じる。
【００１１】封止材１０８と実装基板１０４間に生じた
熱応力は、図７および図８に符号１１２で示す封止材の
端部、より詳しくはフィレット部１１０の端部に集中す
る。そのため、端部１１２の下方に配置された配線１１
４が断線されることがあり、接続に対する信頼性の低下
につながっていた。
熱応力は、図７および図８に符号１１２で示す封止材の
端部、より詳しくはフィレット部１１０の端部に集中す
る。そのため、端部１１２の下方に配置された配線１１
４が断線されることがあり、接続に対する信頼性の低下
につながっていた。
【００１２】従って本発明の目的は、半導体装置と実装
基板の間隙に封止材を充填した際の封止材の端部下方に
配置された配線の断線を防止し、またはその進行を遅ら
せ、よって接続に対する信頼性を向上させることができ
るようにした半導体装置の実装構造および実装方法を提
供することにある。
基板の間隙に封止材を充填した際の封止材の端部下方に
配置された配線の断線を防止し、またはその進行を遅ら
せ、よって接続に対する信頼性を向上させることができ
るようにした半導体装置の実装構造および実装方法を提
供することにある。
【００１３】また、端部１１２の下方のレジスト（ある
いはレジストおよびビルドアップ層）１０４ｂに、同様
な理由から亀裂が生じる（ビルドアップ基板においては
レジストおよびビルドアップ層に著しい亀裂が生じる）
ことがあった。レジスト（あるいはレジストおよびビル
ドアップ層）１０４ｂに生じた亀裂が配線１１４にまで
達すると、マイグレーションを引き起こす要因となり、
絶縁に対する信頼性の低下につながっていた。
いはレジストおよびビルドアップ層）１０４ｂに、同様
な理由から亀裂が生じる（ビルドアップ基板においては
レジストおよびビルドアップ層に著しい亀裂が生じる）
ことがあった。レジスト（あるいはレジストおよびビル
ドアップ層）１０４ｂに生じた亀裂が配線１１４にまで
達すると、マイグレーションを引き起こす要因となり、
絶縁に対する信頼性の低下につながっていた。
【００１４】従って本発明の第２の目的は、半導体装置
と実装基板の間隙に封止材を充填した際の封止材の端部
下方におけるレジスト（あるいはレジストおよびビルド
アップ層）の亀裂を防止し、あるいはその進行を遅ら
せ、よって絶縁に対する信頼性を向上させることができ
るようにした半導体装置の実装構造および実装方法を提
供することにある。
と実装基板の間隙に封止材を充填した際の封止材の端部
下方におけるレジスト（あるいはレジストおよびビルド
アップ層）の亀裂を防止し、あるいはその進行を遅ら
せ、よって絶縁に対する信頼性を向上させることができ
るようにした半導体装置の実装構造および実装方法を提
供することにある。
【００１５】
【課題を解決するための手段】上記した課題を解決する
ために、請求項１項においては、はんだバンプを用いて
半導体装置を実装基板上に接続すると共に、前記半導体
装置と実装基板の間に形成される間隙に第１の封止材を
充填してなる半導体装置の実装構造において、前記第１
の封止材の端部付近の上部に第２の封止材を設ける如く
構成した。
ために、請求項１項においては、はんだバンプを用いて
半導体装置を実装基板上に接続すると共に、前記半導体
装置と実装基板の間に形成される間隙に第１の封止材を
充填してなる半導体装置の実装構造において、前記第１
の封止材の端部付近の上部に第２の封止材を設ける如く
構成した。
【００１６】第１の封止材の端部付近の上部に第２の封
止材を設ける如く構成したので、第１の封止材の端部に
集中した熱応力を第２の封止材に分散させることができ
るため、半導体装置と実装基板の間隙に第１の封止材を
充填した際の第１の封止材の端部下方に配置された配線
の断線を防止、あるいはその進行を遅らせることがで
き、よって接続に対する信頼性を向上させることができ
る。また、同様に第１の封止材の端部下方におけるレジ
スト（あるいはレジストおよびビルドアップ層）の亀裂
を防止、あるいはその進行を遅らせることができ、よっ
て絶縁に対する信頼性も向上させることができる。
止材を設ける如く構成したので、第１の封止材の端部に
集中した熱応力を第２の封止材に分散させることができ
るため、半導体装置と実装基板の間隙に第１の封止材を
充填した際の第１の封止材の端部下方に配置された配線
の断線を防止、あるいはその進行を遅らせることがで
き、よって接続に対する信頼性を向上させることができ
る。また、同様に第１の封止材の端部下方におけるレジ
スト（あるいはレジストおよびビルドアップ層）の亀裂
を防止、あるいはその進行を遅らせることができ、よっ
て絶縁に対する信頼性も向上させることができる。
【００１７】請求項２項においては、はんだバンプを用
いて半導体装置を実装基板上に接続すると共に、前記半
導体装置と実装基板の間に形成される間隙に第１の封止
材を充填してなる半導体装置の実装構造において、前記
第１の封止材の端部付近と前記実装基板の間に第２の封
止材を設ける如く構成した。
いて半導体装置を実装基板上に接続すると共に、前記半
導体装置と実装基板の間に形成される間隙に第１の封止
材を充填してなる半導体装置の実装構造において、前記
第１の封止材の端部付近と前記実装基板の間に第２の封
止材を設ける如く構成した。
【００１８】第１の封止材の端部付近と実装基板の間に
第２の封止材を備える如く構成したので、第１の封止材
の端部に集中した熱応力を第２の封止材に分散させるこ
とができるため、半導体装置と実装基板の間隙に第１の
封止材を充填した際の第１の封止材の端部下方に配置さ
れた配線の断線を防止、あるいはその進行を遅らせるこ
とができ、よって接続に対する信頼性を向上させること
ができる。また、同様に第１の封止材の端部下方におけ
るレジスト（あるいはレジストおよびビルドアップ層）
の亀裂を防止、あるいはその進行を遅らせることがで
き、よって絶縁に対する信頼性も向上させることができ
る。
第２の封止材を備える如く構成したので、第１の封止材
の端部に集中した熱応力を第２の封止材に分散させるこ
とができるため、半導体装置と実装基板の間隙に第１の
封止材を充填した際の第１の封止材の端部下方に配置さ
れた配線の断線を防止、あるいはその進行を遅らせるこ
とができ、よって接続に対する信頼性を向上させること
ができる。また、同様に第１の封止材の端部下方におけ
るレジスト（あるいはレジストおよびビルドアップ層）
の亀裂を防止、あるいはその進行を遅らせることがで
き、よって絶縁に対する信頼性も向上させることができ
る。
【００１９】請求項３項においては、前記第２の封止材
の線膨張係数および弾性係数の少なくともいずれかが、
前記第１の封止材の線膨張係数および弾性係数と、前記
実装基板の線膨張係数および弾性係数の間の値に設定さ
れる如く構成した。
の線膨張係数および弾性係数の少なくともいずれかが、
前記第１の封止材の線膨張係数および弾性係数と、前記
実装基板の線膨張係数および弾性係数の間の値に設定さ
れる如く構成した。
【００２０】第２の封止材の線膨張係数および弾性係数
の少なくともいずれかが、第１の封止材の線膨張係数お
よび弾性係数と、実装基板の線膨張係数および弾性係数
の間の値に設定される如く構成したので、第１の封止材
と第２の封止材間、および、第２の封止材と実装基板間
の発生熱応力が低減されるため、第１の封止材の端部下
方に配置された配線の断線をより効果的に防止、あるい
はその進行をより効果的に遅らせることができ、よって
接続に対する信頼性をより向上させることができる。ま
た、同様に第１の封止材の端部下方におけるレジスト
（あるいはレジストおよびビルドアップ層）の亀裂をよ
り効果的に防止、あるいはその進行をより効果的に遅ら
せることができ、よって絶縁に対する信頼性もより向上
させることができる。
の少なくともいずれかが、第１の封止材の線膨張係数お
よび弾性係数と、実装基板の線膨張係数および弾性係数
の間の値に設定される如く構成したので、第１の封止材
と第２の封止材間、および、第２の封止材と実装基板間
の発生熱応力が低減されるため、第１の封止材の端部下
方に配置された配線の断線をより効果的に防止、あるい
はその進行をより効果的に遅らせることができ、よって
接続に対する信頼性をより向上させることができる。ま
た、同様に第１の封止材の端部下方におけるレジスト
（あるいはレジストおよびビルドアップ層）の亀裂をよ
り効果的に防止、あるいはその進行をより効果的に遅ら
せることができ、よって絶縁に対する信頼性もより向上
させることができる。
【００２１】請求項４項においては、はんだバンプを用
いて半導体装置を実装基板上に接続すると共に、前記半
導体装置と実装基板の間に形成される間隙に第１の封止
材を充填してなる半導体装置の実装構造において、前記
第１の封止材の端部付近と前記実装基板の表層に配置さ
れた配線の間に金属部を形成する如く構成した。
いて半導体装置を実装基板上に接続すると共に、前記半
導体装置と実装基板の間に形成される間隙に第１の封止
材を充填してなる半導体装置の実装構造において、前記
第１の封止材の端部付近と前記実装基板の表層に配置さ
れた配線の間に金属部を形成する如く構成した。
【００２２】第１の封止材の端部付近と実装基板の表層
に配置された配線の間に金属部を形成する如く構成した
ので、第１の封止材の端部付近下方の配線の厚みを実質
的に大きくすることができ、耐応力性が向上するため、
半導体装置と実装基板の間隙に第１の封止材を充填した
際の第１の封止材の端部下方に配置された配線の断線を
防止、あるいはその進行を遅らせることができ、よって
接続に対する信頼性を向上させることができる。
に配置された配線の間に金属部を形成する如く構成した
ので、第１の封止材の端部付近下方の配線の厚みを実質
的に大きくすることができ、耐応力性が向上するため、
半導体装置と実装基板の間隙に第１の封止材を充填した
際の第１の封止材の端部下方に配置された配線の断線を
防止、あるいはその進行を遅らせることができ、よって
接続に対する信頼性を向上させることができる。
【００２３】請求項５項においては、はんだバンプを用
いて半導体装置を実装基板上に接続すると共に、前記半
導体装置と実装基板の間に形成される間隙に第１の封止
材を充填してなる半導体装置の実装方法において、前記
第１の封止材を充填して硬化させた後、前記第１の封止
材の端部付近に第２の封止材を塗布し、および前記塗布
された第２の封止材を硬化させる、工程を含む如く構成
した。
いて半導体装置を実装基板上に接続すると共に、前記半
導体装置と実装基板の間に形成される間隙に第１の封止
材を充填してなる半導体装置の実装方法において、前記
第１の封止材を充填して硬化させた後、前記第１の封止
材の端部付近に第２の封止材を塗布し、および前記塗布
された第２の封止材を硬化させる、工程を含む如く構成
した。
【００２４】第１の封止材を充填して硬化させた後、第
１の封止材の端部付近に第２の封止材を塗布し、および
塗布された第２の封止材を硬化させる、工程を含む如く
構成したので、第１の封止材の端部に集中した熱応力を
第２の封止材に分散させることができるため、半導体装
置と実装基板の間隙に第１の封止材を充填した際の第１
の封止材の端部下方に配置された配線の断線を防止、あ
るいはその進行を遅らせることができ、よって接続に対
する信頼性を向上させることができる。また、同様に第
１の封止材の端部下方におけるレジスト（あるいはレジ
ストおよびビルドアップ層）の亀裂を防止、あるいはそ
の進行を遅らせることができ、よって絶縁に対する信頼
性も向上させることができる。
１の封止材の端部付近に第２の封止材を塗布し、および
塗布された第２の封止材を硬化させる、工程を含む如く
構成したので、第１の封止材の端部に集中した熱応力を
第２の封止材に分散させることができるため、半導体装
置と実装基板の間隙に第１の封止材を充填した際の第１
の封止材の端部下方に配置された配線の断線を防止、あ
るいはその進行を遅らせることができ、よって接続に対
する信頼性を向上させることができる。また、同様に第
１の封止材の端部下方におけるレジスト（あるいはレジ
ストおよびビルドアップ層）の亀裂を防止、あるいはそ
の進行を遅らせることができ、よって絶縁に対する信頼
性も向上させることができる。
【００２５】請求項６項においては、はんだバンプを用
いて半導体装置を実装基板上に接続すると共に、前記半
導体装置と実装基板の間に形成される間隙に第１の封止
材を充填してなる半導体装置の実装方法において、前記
はんだバンプを用いて前記半導体装置を前記実装基板上
に接続し、前記接続された半導体装置の周囲に第２の封
止材を塗布し、前記塗布された第２の封止材を硬化さ
せ、前記第２の封止材を硬化させた後、前記第１の封止
材を、その端部が前記第２の封止材上に位置するまで前
記半導体装置と実装基板の間に形成される間隙に充填
し、および前記充填された第１の封止材を硬化させる、
工程からなる如く構成した。
いて半導体装置を実装基板上に接続すると共に、前記半
導体装置と実装基板の間に形成される間隙に第１の封止
材を充填してなる半導体装置の実装方法において、前記
はんだバンプを用いて前記半導体装置を前記実装基板上
に接続し、前記接続された半導体装置の周囲に第２の封
止材を塗布し、前記塗布された第２の封止材を硬化さ
せ、前記第２の封止材を硬化させた後、前記第１の封止
材を、その端部が前記第２の封止材上に位置するまで前
記半導体装置と実装基板の間に形成される間隙に充填
し、および前記充填された第１の封止材を硬化させる、
工程からなる如く構成した。
【００２６】はんだバンプを用いて半導体装置を実装基
板上に接続し、接続された半導体装置の周囲に第２の封
止材を塗布し、塗布された第２の封止材を硬化させ、第
２の封止材を硬化させた後、第１の封止材を、その端部
が第２の封止材上に位置するまで半導体装置と実装基板
の間に形成される間隙に充填し、および充填された第１
の封止材を硬化させる、工程からなる如く構成したの
で、第１の封止材の端部に集中した熱応力を第２の封止
材に分散させることができるため、半導体装置と実装基
板の間隙に第１の封止材を充填した際の第１の封止材の
端部下方に配置された配線の断線を防止、あるいはその
進行を遅らせることができ、よって接続に対する信頼性
を向上させることができる。また、同様に第１の封止材
の端部下方におけるレジスト（あるいはレジストおよび
ビルドアップ層）の亀裂を防止、あるいは遅らせること
ができ、よって絶縁に対する信頼性も向上させることが
できる。
板上に接続し、接続された半導体装置の周囲に第２の封
止材を塗布し、塗布された第２の封止材を硬化させ、第
２の封止材を硬化させた後、第１の封止材を、その端部
が第２の封止材上に位置するまで半導体装置と実装基板
の間に形成される間隙に充填し、および充填された第１
の封止材を硬化させる、工程からなる如く構成したの
で、第１の封止材の端部に集中した熱応力を第２の封止
材に分散させることができるため、半導体装置と実装基
板の間隙に第１の封止材を充填した際の第１の封止材の
端部下方に配置された配線の断線を防止、あるいはその
進行を遅らせることができ、よって接続に対する信頼性
を向上させることができる。また、同様に第１の封止材
の端部下方におけるレジスト（あるいはレジストおよび
ビルドアップ層）の亀裂を防止、あるいは遅らせること
ができ、よって絶縁に対する信頼性も向上させることが
できる。
【００２７】請求項７項においては、はんだバンプを用
いて半導体装置を実装基板上に接続すると共に、前記半
導体装置と実装基板の間に形成される間隙に第１の封止
材を充填してなる半導体装置の実装方法において、前記
はんだバンプを用いて前記半導体装置を前記実装基板上
に接続し、前記接続された半導体装置の周囲に配置され
た配線上に金属部を形成し、および前記第１の封止材
を、その端部が前記金属部上に位置するまで前記半導体
装置と実装基板の間に形成される間隙に充填し、および
前記充填された第１の封止材を硬化させる、工程からな
る如く構成した。
いて半導体装置を実装基板上に接続すると共に、前記半
導体装置と実装基板の間に形成される間隙に第１の封止
材を充填してなる半導体装置の実装方法において、前記
はんだバンプを用いて前記半導体装置を前記実装基板上
に接続し、前記接続された半導体装置の周囲に配置され
た配線上に金属部を形成し、および前記第１の封止材
を、その端部が前記金属部上に位置するまで前記半導体
装置と実装基板の間に形成される間隙に充填し、および
前記充填された第１の封止材を硬化させる、工程からな
る如く構成した。
【００２８】はんだバンプを用いて半導体装置を実装基
板上に接続し、接続された半導体装置の周囲に配置され
た配線上に金属部を形成し、および第１の封止材を、そ
の端部が金属部上に位置するまで半導体装置と実装基板
の間に形成される間隙に充填し、および充填された第１
の封止材を硬化させる、工程からなる如く構成したの
で、第１の封止材の端部付近下方の配線の厚みを実質的
に大きくすることができ、耐応力性が向上するため、半
導体装置と実装基板の間隙に第１の封止材を充填した際
の第１の封止材の端部下方に配置された配線の断線を防
止、あるいはその進行を遅らせることができ、よって接
続に対する信頼性を向上させることができる。
板上に接続し、接続された半導体装置の周囲に配置され
た配線上に金属部を形成し、および第１の封止材を、そ
の端部が金属部上に位置するまで半導体装置と実装基板
の間に形成される間隙に充填し、および充填された第１
の封止材を硬化させる、工程からなる如く構成したの
で、第１の封止材の端部付近下方の配線の厚みを実質的
に大きくすることができ、耐応力性が向上するため、半
導体装置と実装基板の間隙に第１の封止材を充填した際
の第１の封止材の端部下方に配置された配線の断線を防
止、あるいはその進行を遅らせることができ、よって接
続に対する信頼性を向上させることができる。
【００２９】
【発明の実施の形態】以下、添付した図面を参照して、
本発明に係る半導体装置の実装構造および実装方法につ
いて説明する。
本発明に係る半導体装置の実装構造および実装方法につ
いて説明する。
【００３０】図１は、本発明の一つの実施の形態に係る
半導体装置の実装構造および実装方法を説明する説明断
面図であり、図２は図１に示す半導体装置の実装構造を
上方から見た平面図である。
半導体装置の実装構造および実装方法を説明する説明断
面図であり、図２は図１に示す半導体装置の実装構造を
上方から見た平面図である。
【００３１】図１および図２を参照して本発明の一つの
実施の形態に係る半導体装置の実装構造および実装方法
について説明すると、先ず、図１（ａ）に示すように、
ＢＧＡやＦＣなどのはんだバンプ１０を有する半導体装
置１２を、実装基板（以下、単に「基板」という）１４
に接続する。この接続は、はんだバンプ１０を基板１４
に設けられた電極パッド（図示せず）に接触させつつ加
熱溶融（リフロー）することにより行われる。尚、基板
１４は、基材１４ａとはんだ付け不要部分を覆うレジス
ト（ビルドアップ法により製造されるビルドアップ基板
においてはレジストおよびビルドアップ層。以下、「レ
ジスト」とは、特にことわりのない限り、レジスト単体
としての意味はもちろん、レジストおよびビルドアップ
層双方を示す意味も含むものとして使用する）１４ｂか
らなる。
実施の形態に係る半導体装置の実装構造および実装方法
について説明すると、先ず、図１（ａ）に示すように、
ＢＧＡやＦＣなどのはんだバンプ１０を有する半導体装
置１２を、実装基板（以下、単に「基板」という）１４
に接続する。この接続は、はんだバンプ１０を基板１４
に設けられた電極パッド（図示せず）に接触させつつ加
熱溶融（リフロー）することにより行われる。尚、基板
１４は、基材１４ａとはんだ付け不要部分を覆うレジス
ト（ビルドアップ法により製造されるビルドアップ基板
においてはレジストおよびビルドアップ層。以下、「レ
ジスト」とは、特にことわりのない限り、レジスト単体
としての意味はもちろん、レジストおよびビルドアップ
層双方を示す意味も含むものとして使用する）１４ｂか
らなる。
【００３２】次いで、同図（ｂ）に示すように、半導体
装置１２周辺の基板１４上に、ニードル１６などを用
い、エポキシ系樹脂を主成分としたアンダーフィル樹脂
（前記した第１の封止材）１８を塗布する。尚、アンダ
ーフィル樹脂１８の物性値、より詳しくは、線膨張係数
および弾性係数は、はんだバンプ１０を保護するのに十
分な値、例えば、従来技術で述べたように、線膨張係数
が２０〜４０〔ｐｐｍ／°Ｃ〕程度、弾性係数が５〜１
０〔ＧＰａ〕程度に設定される。
装置１２周辺の基板１４上に、ニードル１６などを用
い、エポキシ系樹脂を主成分としたアンダーフィル樹脂
（前記した第１の封止材）１８を塗布する。尚、アンダ
ーフィル樹脂１８の物性値、より詳しくは、線膨張係数
および弾性係数は、はんだバンプ１０を保護するのに十
分な値、例えば、従来技術で述べたように、線膨張係数
が２０〜４０〔ｐｐｍ／°Ｃ〕程度、弾性係数が５〜１
０〔ＧＰａ〕程度に設定される。
【００３３】塗布されたアンダーフィル樹脂１８は、毛
細管現象によって、同図（ｃ）に示すように半導体装置
１２と基板１４の間に形成された間隙に隙間なく充填さ
れる。尚、この際、半導体装置１２の端部からその外方
の基板１４上にかけてフィレット部２０が形成される
が、適宜な型枠などを用いてフィレット部２０が形成さ
れないようにしてもよい。
細管現象によって、同図（ｃ）に示すように半導体装置
１２と基板１４の間に形成された間隙に隙間なく充填さ
れる。尚、この際、半導体装置１２の端部からその外方
の基板１４上にかけてフィレット部２０が形成される
が、適宜な型枠などを用いてフィレット部２０が形成さ
れないようにしてもよい。
【００３４】以上までの実装構造および実装方法は従来
技術と同様であり、本発明の一つの実施の形態に係る半
導体装置の実装構造および実装方法において特徴的なこ
とは、充填されたアンダーフィル樹脂１８の端部２２上
部に、さらに応力緩和用樹脂（前記した第２の封止材）
を設けることにある。
技術と同様であり、本発明の一つの実施の形態に係る半
導体装置の実装構造および実装方法において特徴的なこ
とは、充填されたアンダーフィル樹脂１８の端部２２上
部に、さらに応力緩和用樹脂（前記した第２の封止材）
を設けることにある。
【００３５】以下説明すると、アンダーフィル樹脂１８
が硬化した後、同図（ｄ）に示すように、アンダーフィ
ル樹脂１８の端部２２、より詳しくはフィレット部２０
の端部２２の上部付近に、ニードル１６などを用いて応
力緩和用樹脂２４を塗布する。尚、フィレット部２０を
形成しないように構成した場合も、同様にアンダーフィ
ル樹脂の端部（角部）に応力緩和用樹脂２４を塗布すれ
ばよい。
が硬化した後、同図（ｄ）に示すように、アンダーフィ
ル樹脂１８の端部２２、より詳しくはフィレット部２０
の端部２２の上部付近に、ニードル１６などを用いて応
力緩和用樹脂２４を塗布する。尚、フィレット部２０を
形成しないように構成した場合も、同様にアンダーフィ
ル樹脂の端部（角部）に応力緩和用樹脂２４を塗布すれ
ばよい。
【００３６】次いで、塗布した応力緩和用樹脂２４を硬
化させることにより、同図（ｅ）および図２に示す、本
発明の一つの実施の形態に係る半導体装置の実装構造を
得る。
化させることにより、同図（ｅ）および図２に示す、本
発明の一つの実施の形態に係る半導体装置の実装構造を
得る。
【００３７】このように、アンダーフィル樹脂１８の端
部２２の上部付近に応力緩和用樹脂２４を形成したこと
から、アンダーフィル樹脂１８と基板１４（基材１４ａ
およびレジスト１４ｂ）の線膨張係数および弾性係数の
相違に起因して発生した熱応力を応力緩和用樹脂２４に
分散させることができるため、端部２２の下方に配置さ
れた配線２６の断線を防止、あるいはその進行を遅らせ
ることができ、よって接続に対する信頼性を向上させる
ことができる。
部２２の上部付近に応力緩和用樹脂２４を形成したこと
から、アンダーフィル樹脂１８と基板１４（基材１４ａ
およびレジスト１４ｂ）の線膨張係数および弾性係数の
相違に起因して発生した熱応力を応力緩和用樹脂２４に
分散させることができるため、端部２２の下方に配置さ
れた配線２６の断線を防止、あるいはその進行を遅らせ
ることができ、よって接続に対する信頼性を向上させる
ことができる。
【００３８】また、同様に、端部２２の下方におけるレ
ジスト１４ｂの亀裂を防止、あるいはその進行を遅らせ
ることができ、よって絶縁に対する信頼性を向上させる
ことができる。
ジスト１４ｂの亀裂を防止、あるいはその進行を遅らせ
ることができ、よって絶縁に対する信頼性を向上させる
ことができる。
【００３９】ここで、応力緩和用樹脂２４について詳説
すると、応力緩和用樹脂２４の線膨張係数および弾性係
数は、アンダーフィル樹脂１８と基板１４（基材１４
ａ、レジスト１４ｂ）の線膨張係数および弾性係数の間
の値、より好ましくは、基板１４の線膨張係数および弾
性係数に近い値に設定される。例えば、線膨張係数を４
０〔ｐｐｍ／°Ｃ〕程度、弾性係数を３〜５〔ＧＰａ〕
程度に設定する。
すると、応力緩和用樹脂２４の線膨張係数および弾性係
数は、アンダーフィル樹脂１８と基板１４（基材１４
ａ、レジスト１４ｂ）の線膨張係数および弾性係数の間
の値、より好ましくは、基板１４の線膨張係数および弾
性係数に近い値に設定される。例えば、線膨張係数を４
０〔ｐｐｍ／°Ｃ〕程度、弾性係数を３〜５〔ＧＰａ〕
程度に設定する。
【００４０】このように設定することにより、アンダー
フィル樹脂１８と応力緩和用樹脂２４の線膨張係数およ
び弾性係数の相違、および、応力緩和用樹脂２４の基板
１４の線膨張係数および弾性係数の相違に起因して発生
する熱応力が低減されるため、端部２２の下方に配置さ
れた配線２６の断線をより効果的に防止、あるいはその
進行をより効果的に遅らせることができ、よって接続に
対する信頼性をより向上させることができる。また、同
様にアンダーフィル樹脂の端部下方におけるレジスト１
４ｂの亀裂もより効果的に防止、あるいはその進行をよ
り効果的に遅らせることができ、よって絶縁に対する信
頼性もより向上させることができる。
フィル樹脂１８と応力緩和用樹脂２４の線膨張係数およ
び弾性係数の相違、および、応力緩和用樹脂２４の基板
１４の線膨張係数および弾性係数の相違に起因して発生
する熱応力が低減されるため、端部２２の下方に配置さ
れた配線２６の断線をより効果的に防止、あるいはその
進行をより効果的に遅らせることができ、よって接続に
対する信頼性をより向上させることができる。また、同
様にアンダーフィル樹脂の端部下方におけるレジスト１
４ｂの亀裂もより効果的に防止、あるいはその進行をよ
り効果的に遅らせることができ、よって絶縁に対する信
頼性もより向上させることができる。
【００４１】次いで、本発明の第２の実施の形態に係る
半導体装置の実装構造および実装方法について説明す
る。尚、前述の実施の形態と同様な構成については同一
符号を付し、説明を省略する。
半導体装置の実装構造および実装方法について説明す
る。尚、前述の実施の形態と同様な構成については同一
符号を付し、説明を省略する。
【００４２】図３は本発明の第２の実施の形態に係る半
導体装置の実装構造および実装方法を説明する説明断面
図であり、図４は図３に示す半導体装置の実装構造を上
方から見た平面図である。
導体装置の実装構造および実装方法を説明する説明断面
図であり、図４は図３に示す半導体装置の実装構造を上
方から見た平面図である。
【００４３】図３および図４を参照して本発明の第２の
実施の形態に係る半導体装置の実装構造および実装方法
について説明すると、先ず、図３（ａ）に示すように、
はんだバンプ１０を用いて半導体装置１２を基板１４に
接続する。
実施の形態に係る半導体装置の実装構造および実装方法
について説明すると、先ず、図３（ａ）に示すように、
はんだバンプ１０を用いて半導体装置１２を基板１４に
接続する。
【００４４】次いで、同図（ｂ）、（ｃ）に示すよう
に、基板１４上の所定位置にニードル１６などを用いて
応力緩和用樹脂２４を塗布し、硬化させる。尚、所定位
置は、塗布した応力緩和用樹脂２４が毛細管現象によっ
て半導体装置１２と基板１４の間隙に流入しないように
するため、半導体装置１２から適宜な距離だけ離間した
位置に設定される。
に、基板１４上の所定位置にニードル１６などを用いて
応力緩和用樹脂２４を塗布し、硬化させる。尚、所定位
置は、塗布した応力緩和用樹脂２４が毛細管現象によっ
て半導体装置１２と基板１４の間隙に流入しないように
するため、半導体装置１２から適宜な距離だけ離間した
位置に設定される。
【００４５】また、前述した実施例と同様に、応力緩和
用樹脂２４の線膨張係数および弾性係数を、アンダーフ
ィル樹脂１８と基板１４の線膨張係数および弾性係数の
間の値、より好ましくは、基板１４の線膨張係数および
弾性係数に近い値に設定する。
用樹脂２４の線膨張係数および弾性係数を、アンダーフ
ィル樹脂１８と基板１４の線膨張係数および弾性係数の
間の値、より好ましくは、基板１４の線膨張係数および
弾性係数に近い値に設定する。
【００４６】応力緩和用樹脂２４を硬化させた後、次い
で、同図（ｄ）に示すように半導体装置１２の周辺（硬
化した応力緩和用樹脂２４よりも半導体装置１２に近い
位置）にアンダーフィル樹脂１８を塗布する。
で、同図（ｄ）に示すように半導体装置１２の周辺（硬
化した応力緩和用樹脂２４よりも半導体装置１２に近い
位置）にアンダーフィル樹脂１８を塗布する。
【００４７】尚、アンダーフィル樹脂１８は、半導体装
置１２と基板１４の間隙に充填、硬化された際に、その
端部２２が前記した応力緩和用樹脂２４上に位置するま
で塗布される。このようにして同図（ｅ）および図４に
示す、本発明の第２の実施の形態に係る半導体装置の実
装構造、具体的には、アンダーフィル樹脂１８の端部２
２付近と基板１４の間に応力緩和用樹脂２４を形成した
半導体装置の実装構造を得る。
置１２と基板１４の間隙に充填、硬化された際に、その
端部２２が前記した応力緩和用樹脂２４上に位置するま
で塗布される。このようにして同図（ｅ）および図４に
示す、本発明の第２の実施の形態に係る半導体装置の実
装構造、具体的には、アンダーフィル樹脂１８の端部２
２付近と基板１４の間に応力緩和用樹脂２４を形成した
半導体装置の実装構造を得る。
【００４８】このように、アンダーフィル樹脂１８の端
部２２付近と基板１４の間に応力緩和用樹脂２４を介在
させたことから、アンダーフィル樹脂１８と基板１４の
線膨張係数および弾性係数の相違に起因する熱応力を応
力緩和用樹脂２４に分散させることができるため、端部
２２の下方に配置された配線２６の断線を防止、あるい
はその進行を遅らせることができ、よって接続に対する
信頼性を向上させることができる。
部２２付近と基板１４の間に応力緩和用樹脂２４を介在
させたことから、アンダーフィル樹脂１８と基板１４の
線膨張係数および弾性係数の相違に起因する熱応力を応
力緩和用樹脂２４に分散させることができるため、端部
２２の下方に配置された配線２６の断線を防止、あるい
はその進行を遅らせることができ、よって接続に対する
信頼性を向上させることができる。
【００４９】また、同様に、端部２２の下方におけるレ
ジスト１４ｂの亀裂も防止、あるいはその進行を遅らせ
ることができ、よって絶縁に対する信頼性も向上させる
ことができる。
ジスト１４ｂの亀裂も防止、あるいはその進行を遅らせ
ることができ、よって絶縁に対する信頼性も向上させる
ことができる。
【００５０】さらには、応力緩和用樹脂２４の線膨張係
数および弾性係数を、アンダーフィル樹脂１８と基板１
４の線膨張係数および弾性係数の間の値に設定したこと
から、アンダーフィル樹脂１８と応力緩和用樹脂２４の
線膨張係数および弾性係数の相違、および、応力緩和用
樹脂２４の基板１４の線膨張係数および弾性係数の相違
に起因して発生する熱応力が低減されるため、配線の断
線をより効果的に防止、あるいはその進行をより効果的
に遅らせることができ、よって接続に対する信頼性をよ
り向上させることができる。また、同様にレジスト１４
ｂの亀裂をより効果的に防止、あるいはその進行をより
効果的に遅らせることができ、よって絶縁に対する信頼
性もより向上させることができる。
数および弾性係数を、アンダーフィル樹脂１８と基板１
４の線膨張係数および弾性係数の間の値に設定したこと
から、アンダーフィル樹脂１８と応力緩和用樹脂２４の
線膨張係数および弾性係数の相違、および、応力緩和用
樹脂２４の基板１４の線膨張係数および弾性係数の相違
に起因して発生する熱応力が低減されるため、配線の断
線をより効果的に防止、あるいはその進行をより効果的
に遅らせることができ、よって接続に対する信頼性をよ
り向上させることができる。また、同様にレジスト１４
ｂの亀裂をより効果的に防止、あるいはその進行をより
効果的に遅らせることができ、よって絶縁に対する信頼
性もより向上させることができる。
【００５１】次いで、本発明の第３の実施の形態に係る
半導体装置の実装構造および実装方法について説明す
る。尚、前述の実施の形態と同様な構成については同一
符号を付し、説明を省略する。
半導体装置の実装構造および実装方法について説明す
る。尚、前述の実施の形態と同様な構成については同一
符号を付し、説明を省略する。
【００５２】図５は本発明の第３の実施の形態に係る半
導体装置の実装構造および実装方法を説明する説明断面
図であり、図６は図５に示す半導体装置の実装構造を上
方から見た平面図である。
導体装置の実装構造および実装方法を説明する説明断面
図であり、図６は図５に示す半導体装置の実装構造を上
方から見た平面図である。
【００５３】図５および図６を参照して本発明の第３の
実施の形態に係る半導体装置の実装構造および実装方法
について説明すると、先ず、図５（ａ）に示すように、
はんだバンプ１０を用いて半導体装置１２を基板１４に
接続する。尚、この実施の形態に係る基板１４にあって
は、半導体装置１２の周囲において配線２６上のレジス
ト１４ｂが形成されず、基板１４の表層に配置された配
線２６が露出する開口部２８が設けられる。
実施の形態に係る半導体装置の実装構造および実装方法
について説明すると、先ず、図５（ａ）に示すように、
はんだバンプ１０を用いて半導体装置１２を基板１４に
接続する。尚、この実施の形態に係る基板１４にあって
は、半導体装置１２の周囲において配線２６上のレジス
ト１４ｂが形成されず、基板１４の表層に配置された配
線２６が露出する開口部２８が設けられる。
【００５４】次いで、同図（ｂ）に示すように、前記し
た開口部２８に、はんだなどの金属材料により金属部３
０を形成する。これにより、配線２６の厚さが実質的に
大きくなり、耐応力性が向上する。
た開口部２８に、はんだなどの金属材料により金属部３
０を形成する。これにより、配線２６の厚さが実質的に
大きくなり、耐応力性が向上する。
【００５５】次いで、同図（ｃ）に示すように、半導体
装置１２の周辺（金属部３０よりも半導体装置１２に近
い位置）にアンダーフィル樹脂１８を塗布する。
装置１２の周辺（金属部３０よりも半導体装置１２に近
い位置）にアンダーフィル樹脂１８を塗布する。
【００５６】尚、アンダーフィル樹脂１８は、半導体装
置１２と基板１４の間隙に充填、硬化された際に、その
端部２２が前記した金属部３０上に位置するまで塗布さ
れる。このようにして同図（ｄ）および図６に示す、本
発明の第３の実施の形態に係る半導体装置の実装構造、
具体的には、アンダーフィル樹脂１８の端部２２付近と
基板１４の間に金属部３０を形成した半導体装置の実装
構造を得る。
置１２と基板１４の間隙に充填、硬化された際に、その
端部２２が前記した金属部３０上に位置するまで塗布さ
れる。このようにして同図（ｄ）および図６に示す、本
発明の第３の実施の形態に係る半導体装置の実装構造、
具体的には、アンダーフィル樹脂１８の端部２２付近と
基板１４の間に金属部３０を形成した半導体装置の実装
構造を得る。
【００５７】このように、アンダーフィル樹脂１８の端
部２２付近と基板１４の間に金属部３０を形成した、換
言すれば、アンダーフィル樹脂の端部２２下方に配置さ
れた配線２６の厚さを実質的に大きくして耐応力性を向
上させたことにより、配線２６の断線を防止、あるいは
その進行を遅らせることができ、よって接続に対する信
頼性を向上させることができる。
部２２付近と基板１４の間に金属部３０を形成した、換
言すれば、アンダーフィル樹脂の端部２２下方に配置さ
れた配線２６の厚さを実質的に大きくして耐応力性を向
上させたことにより、配線２６の断線を防止、あるいは
その進行を遅らせることができ、よって接続に対する信
頼性を向上させることができる。
【００５８】上記した如く、本発明に係る半導体装置の
実装構造および実装方法においては、アンダーフィル樹
脂１８の端部２２の上部付近に応力緩和用樹脂２４を形
成することから、端部２２に集中する熱応力を応力緩和
用樹脂２４に分散させることができるため、配線２６の
断線を防止、あるいはその進行を遅らせることができ、
よって接続に対する信頼性を向上させることができる。
また、同様に、端部２２の下方におけるレジスト１４ｂ
の亀裂も防止、あるいはその進行を遅らせることがで
き、よって絶縁に対する信頼性も向上させることができ
る。
実装構造および実装方法においては、アンダーフィル樹
脂１８の端部２２の上部付近に応力緩和用樹脂２４を形
成することから、端部２２に集中する熱応力を応力緩和
用樹脂２４に分散させることができるため、配線２６の
断線を防止、あるいはその進行を遅らせることができ、
よって接続に対する信頼性を向上させることができる。
また、同様に、端部２２の下方におけるレジスト１４ｂ
の亀裂も防止、あるいはその進行を遅らせることがで
き、よって絶縁に対する信頼性も向上させることができ
る。
【００５９】また、アンダーフィル樹脂１８の端部２２
付近と基板１４の間に応力緩和用樹脂２４を介在させた
ことから、熱応力を応力緩和用樹脂２４に分散させるこ
とができるため、配線２６の断線を防止、あるいはその
進行を遅らせることができ、よって接続に対する信頼性
を向上させることができる。また、同様に、端部２２の
下方におけるレジスト１４ｂの亀裂も防止、あるいはそ
の進行を遅らせることができ、よって絶縁に対する信頼
性も向上させることができる。
付近と基板１４の間に応力緩和用樹脂２４を介在させた
ことから、熱応力を応力緩和用樹脂２４に分散させるこ
とができるため、配線２６の断線を防止、あるいはその
進行を遅らせることができ、よって接続に対する信頼性
を向上させることができる。また、同様に、端部２２の
下方におけるレジスト１４ｂの亀裂も防止、あるいはそ
の進行を遅らせることができ、よって絶縁に対する信頼
性も向上させることができる。
【００６０】また、応力緩和用樹脂２４の線膨張係数お
よび弾性係数を、アンダーフィル樹脂１８と基板１４の
線膨張係数および弾性係数の間の値に設定したことか
ら、配線２６の断線をより効果的に防止、あるいはその
進行をより効果的に遅らせることができ、よって接続に
対する信頼性をより向上させることができる。また、同
様にレジスト１４ｂの亀裂もより効果的に防止、あるい
はその進行をより効果的に遅らせることができ、絶縁に
対する信頼性もより向上させることができる。
よび弾性係数を、アンダーフィル樹脂１８と基板１４の
線膨張係数および弾性係数の間の値に設定したことか
ら、配線２６の断線をより効果的に防止、あるいはその
進行をより効果的に遅らせることができ、よって接続に
対する信頼性をより向上させることができる。また、同
様にレジスト１４ｂの亀裂もより効果的に防止、あるい
はその進行をより効果的に遅らせることができ、絶縁に
対する信頼性もより向上させることができる。
【００６１】また、アンダーフィル樹脂１８の端部２２
付近と基板１４の間に金属部３０を形成した、換言すれ
ば、アンダーフィル樹脂の端部２２下方に配置された配
線２６を実質的に太くして耐応力性を向上させたことに
より、配線２６の断線を防止、あるいはその進行を遅ら
せることができ、よって接続に対する信頼性を向上させ
ることができる。
付近と基板１４の間に金属部３０を形成した、換言すれ
ば、アンダーフィル樹脂の端部２２下方に配置された配
線２６を実質的に太くして耐応力性を向上させたことに
より、配線２６の断線を防止、あるいはその進行を遅ら
せることができ、よって接続に対する信頼性を向上させ
ることができる。
【００６２】以上のように、本発明の実施の形態にあっ
ては、はんだバンプ１０を用いて半導体装置１２を実装
基板（基板）１４上に接続すると共に、前記半導体装置
と実装基板の間に形成される間隙に第１の封止材（アン
ダーフィル樹脂１８）を充填してなる半導体装置の実装
構造において、前記第１の封止材の端部２２付近の上部
に第２の封止材を（応力緩和樹脂２４）設ける如く構成
した。
ては、はんだバンプ１０を用いて半導体装置１２を実装
基板（基板）１４上に接続すると共に、前記半導体装置
と実装基板の間に形成される間隙に第１の封止材（アン
ダーフィル樹脂１８）を充填してなる半導体装置の実装
構造において、前記第１の封止材の端部２２付近の上部
に第２の封止材を（応力緩和樹脂２４）設ける如く構成
した。
【００６３】また、はんだバンプ１０を用いて半導体装
置１２を実装基板（基板）１４上に接続すると共に、前
記半導体装置と実装基板の間に形成される間隙に第１の
封止材（アンダーフィル樹脂１８）を充填してなる半導
体装置の実装構造において、前記第１の封止材の端部２
２付近と前記実装基板の間に第２の封止材（応力緩和樹
脂２４）を設ける如く構成した。
置１２を実装基板（基板）１４上に接続すると共に、前
記半導体装置と実装基板の間に形成される間隙に第１の
封止材（アンダーフィル樹脂１８）を充填してなる半導
体装置の実装構造において、前記第１の封止材の端部２
２付近と前記実装基板の間に第２の封止材（応力緩和樹
脂２４）を設ける如く構成した。
【００６４】また、前記第２の封止材の線膨張係数およ
び弾性係数の少なくともいずれかが、前記第１の封止材
の線膨張係数および弾性係数と、前記実装基板の線膨張
係数および弾性係数の間の値に設定される如く構成し
た。
び弾性係数の少なくともいずれかが、前記第１の封止材
の線膨張係数および弾性係数と、前記実装基板の線膨張
係数および弾性係数の間の値に設定される如く構成し
た。
【００６５】また、はんだバンプ１０を用いて半導体装
置１２を実装基板（基板）１４上に接続すると共に、前
記半導体装置と実装基板の間に形成される間隙に第１の
封止材（アンダーフィル樹脂１８）を充填してなる半導
体装置の実装構造において、前記第１の封止材の端部２
２付近と前記実装基板の表層に配置された配線２６の間
に金属部３０を形成する如く構成した。
置１２を実装基板（基板）１４上に接続すると共に、前
記半導体装置と実装基板の間に形成される間隙に第１の
封止材（アンダーフィル樹脂１８）を充填してなる半導
体装置の実装構造において、前記第１の封止材の端部２
２付近と前記実装基板の表層に配置された配線２６の間
に金属部３０を形成する如く構成した。
【００６６】また、はんだバンプ１０を用いて半導体装
置１２を実装基板（基板）１４上に接続すると共に、前
記半導体装置と実装基板の間に形成される間隙に第１の
封止材（アンダーフィル樹脂１８）を充填してなる半導
体装置の実装方法において、前記第１の封止材を充填し
て硬化させた後、前記第１の封止材の端部２２付近に第
２の封止材（応力緩和樹脂２４）を塗布し、および前記
塗布された第２の封止材を硬化させる、工程を含む如く
構成した。
置１２を実装基板（基板）１４上に接続すると共に、前
記半導体装置と実装基板の間に形成される間隙に第１の
封止材（アンダーフィル樹脂１８）を充填してなる半導
体装置の実装方法において、前記第１の封止材を充填し
て硬化させた後、前記第１の封止材の端部２２付近に第
２の封止材（応力緩和樹脂２４）を塗布し、および前記
塗布された第２の封止材を硬化させる、工程を含む如く
構成した。
【００６７】また、はんだバンプ１０を用いて半導体装
置１２を実装基板（基板）１４上に接続すると共に、前
記半導体装置と実装基板の間に形成される間隙に第１の
封止材（アンダーフィル樹脂１８）を充填してなる半導
体装置の実装方法において、前記はんだバンプを用いて
前記半導体装置を前記実装基板上に接続し、前記接続さ
れた半導体装置の周囲に第２（応力緩和樹脂２４）の封
止材を塗布し、前記塗布された第２の封止材を硬化さ
せ、前記第２の封止材を硬化させた後、前記第１の封止
材を、その端部が前記第２の封止材上に位置するまで前
記半導体装置と実装基板の間に形成される間隙に充填
し、および前記充填された第１の封止材を硬化させる、
工程からなる如く構成した。
置１２を実装基板（基板）１４上に接続すると共に、前
記半導体装置と実装基板の間に形成される間隙に第１の
封止材（アンダーフィル樹脂１８）を充填してなる半導
体装置の実装方法において、前記はんだバンプを用いて
前記半導体装置を前記実装基板上に接続し、前記接続さ
れた半導体装置の周囲に第２（応力緩和樹脂２４）の封
止材を塗布し、前記塗布された第２の封止材を硬化さ
せ、前記第２の封止材を硬化させた後、前記第１の封止
材を、その端部が前記第２の封止材上に位置するまで前
記半導体装置と実装基板の間に形成される間隙に充填
し、および前記充填された第１の封止材を硬化させる、
工程からなる如く構成した。
【００６８】また、はんだバンプ１０を用いて半導体装
置１２を実装基板（基板）１４上に接続すると共に、前
記半導体装置と実装基板の間に形成される間隙に第１の
封止材（アンダーフィル樹脂１８）を充填してなる半導
体装置の実装方法において、前記はんだバンプを用いて
前記半導体装置を前記実装基板上に接続し、前記接続さ
れた半導体装置の周囲に配置された配線２６上に金属部
３０を形成し、および前記第１の封止材を、その端部が
前記金属部上に位置するまで前記半導体装置と実装基板
の間に形成される間隙に充填し、および前記充填された
第１の封止材を硬化させる、工程からなる如く構成し
た。
置１２を実装基板（基板）１４上に接続すると共に、前
記半導体装置と実装基板の間に形成される間隙に第１の
封止材（アンダーフィル樹脂１８）を充填してなる半導
体装置の実装方法において、前記はんだバンプを用いて
前記半導体装置を前記実装基板上に接続し、前記接続さ
れた半導体装置の周囲に配置された配線２６上に金属部
３０を形成し、および前記第１の封止材を、その端部が
前記金属部上に位置するまで前記半導体装置と実装基板
の間に形成される間隙に充填し、および前記充填された
第１の封止材を硬化させる、工程からなる如く構成し
た。
【００６９】尚、本発明の実施の形態にあっては、応力
緩和用樹脂２４の線膨張係数および弾性係数の双方を、
アンダーフィル樹脂１８の線膨張係数および弾性係数
と、基板１４の線膨張係数および弾性係数の間の値に設
定したが、温度変化が比較的小さく熱応力が小さい場合
など、使用環境や適用する半導体装置、実装基板の構成
材料に応じて線膨張係数または弾性係数のいずれかのみ
をそのように設定してもよい。
緩和用樹脂２４の線膨張係数および弾性係数の双方を、
アンダーフィル樹脂１８の線膨張係数および弾性係数
と、基板１４の線膨張係数および弾性係数の間の値に設
定したが、温度変化が比較的小さく熱応力が小さい場合
など、使用環境や適用する半導体装置、実装基板の構成
材料に応じて線膨張係数または弾性係数のいずれかのみ
をそのように設定してもよい。
【００７０】
【発明の効果】請求項１項記載の発明にあっては、第１
の封止材の端部に集中した熱応力を第２の封止材に分散
させることができるため、半導体装置と実装基板の間隙
に第１の封止材を充填した際の第１の封止材の端部下方
に配置された配線の断線を防止、あるいはその進行を遅
らせることができるため、よって接続に対する信頼性を
向上させることができる。また、同様に第１の封止材の
端部下方におけるレジスト（あるいはレジストおよびビ
ルドアップ層）の亀裂を防止、あるいはその進行を遅ら
せることができ、よって絶縁に対する信頼性も向上させ
ることができる。
の封止材の端部に集中した熱応力を第２の封止材に分散
させることができるため、半導体装置と実装基板の間隙
に第１の封止材を充填した際の第１の封止材の端部下方
に配置された配線の断線を防止、あるいはその進行を遅
らせることができるため、よって接続に対する信頼性を
向上させることができる。また、同様に第１の封止材の
端部下方におけるレジスト（あるいはレジストおよびビ
ルドアップ層）の亀裂を防止、あるいはその進行を遅ら
せることができ、よって絶縁に対する信頼性も向上させ
ることができる。
【００７１】請求項２項記載の発明にあっては、第１の
封止材の端部に集中した熱応力を第２の封止材に分散さ
せることができるため、半導体装置と実装基板の間隙に
第１の封止材を充填した際の第１の封止材の端部下方に
配置された配線の断線を防止、あるいはその進行を遅ら
せることができ、よって接続に対する信頼性を向上させ
ることができる。また、同様に第１の封止材の端部下方
におけるレジスト（あるいはレジストおよびビルドアッ
プ層）の亀裂を防止、あるいはその進行を遅らせること
ができ、よって絶縁に対する信頼性も向上させることが
できる。
封止材の端部に集中した熱応力を第２の封止材に分散さ
せることができるため、半導体装置と実装基板の間隙に
第１の封止材を充填した際の第１の封止材の端部下方に
配置された配線の断線を防止、あるいはその進行を遅ら
せることができ、よって接続に対する信頼性を向上させ
ることができる。また、同様に第１の封止材の端部下方
におけるレジスト（あるいはレジストおよびビルドアッ
プ層）の亀裂を防止、あるいはその進行を遅らせること
ができ、よって絶縁に対する信頼性も向上させることが
できる。
【００７２】請求項３項記載の発明にあっては、第１の
封止材と第２の封止材間、および、第２の封止材と実装
基板間の発生熱応力が低減されるため、第１の封止材の
端部下方に配置された配線の断線をより効果的に防止、
あるいはその進行をより効果的に遅らせることができ、
よって接続に対する信頼性をより向上させることができ
る。また、同様に第１の封止材の端部下方におけるレジ
スト（あるいはレジストおよびビルドアップ層）の亀裂
をより効果的に防止、あるいはその進行をより効果的に
遅らせることができ、よって絶縁に対する信頼性もより
向上させることができる。
封止材と第２の封止材間、および、第２の封止材と実装
基板間の発生熱応力が低減されるため、第１の封止材の
端部下方に配置された配線の断線をより効果的に防止、
あるいはその進行をより効果的に遅らせることができ、
よって接続に対する信頼性をより向上させることができ
る。また、同様に第１の封止材の端部下方におけるレジ
スト（あるいはレジストおよびビルドアップ層）の亀裂
をより効果的に防止、あるいはその進行をより効果的に
遅らせることができ、よって絶縁に対する信頼性もより
向上させることができる。
【００７３】請求項４項記載の発明にあっては、第１の
封止材の端部付近下方の配線の厚みと幅を実質的に大き
くすることができ、耐応力性が向上するため、半導体装
置と実装基板の間隙に第１の封止材を充填した際の第１
の封止材の端部下方に配置された配線の断線を防止、あ
るいはその進行を遅らせることができ、よって接続に対
する信頼性を向上させることができる。
封止材の端部付近下方の配線の厚みと幅を実質的に大き
くすることができ、耐応力性が向上するため、半導体装
置と実装基板の間隙に第１の封止材を充填した際の第１
の封止材の端部下方に配置された配線の断線を防止、あ
るいはその進行を遅らせることができ、よって接続に対
する信頼性を向上させることができる。
【００７４】請求項５項記載の発明にあっては、第１の
封止材の端部に集中した熱応力を第２の封止材に分散さ
せることができるため、半導体装置と実装基板の間隙に
第１の封止材を充填した際の第１の封止材の端部下方に
配置された配線の断線を防止、あるいはその進行を遅ら
せることができ、よって接続に対する信頼性を向上させ
ることができる。また、同様に第１の封止材の端部下方
におけるレジスト（あるいはレジストおよびビルドアッ
プ層）の亀裂を防止、あるいはその進行を遅らせること
ができ、よって絶縁に対する信頼性も向上させることが
できる。
封止材の端部に集中した熱応力を第２の封止材に分散さ
せることができるため、半導体装置と実装基板の間隙に
第１の封止材を充填した際の第１の封止材の端部下方に
配置された配線の断線を防止、あるいはその進行を遅ら
せることができ、よって接続に対する信頼性を向上させ
ることができる。また、同様に第１の封止材の端部下方
におけるレジスト（あるいはレジストおよびビルドアッ
プ層）の亀裂を防止、あるいはその進行を遅らせること
ができ、よって絶縁に対する信頼性も向上させることが
できる。
【００７５】請求項６項記載の発明にあっては、第１の
封止材の端部に集中した熱応力を第２の封止材に分散さ
せることができるため、半導体装置と実装基板の間隙に
第１の封止材を充填した際の第１の封止材の端部下方に
配置された配線の断線を防止、あるいはその進行を遅ら
せることができ、よって接続に対する信頼性を向上させ
ることができる。また、同様に第１の封止材の端部下方
におけるレジスト（あるいはレジストおよびビルドアッ
プ層）の亀裂を防止、あるいはその進行を遅らせること
ができ、よって絶縁に対する信頼性も向上させることが
できる。
封止材の端部に集中した熱応力を第２の封止材に分散さ
せることができるため、半導体装置と実装基板の間隙に
第１の封止材を充填した際の第１の封止材の端部下方に
配置された配線の断線を防止、あるいはその進行を遅ら
せることができ、よって接続に対する信頼性を向上させ
ることができる。また、同様に第１の封止材の端部下方
におけるレジスト（あるいはレジストおよびビルドアッ
プ層）の亀裂を防止、あるいはその進行を遅らせること
ができ、よって絶縁に対する信頼性も向上させることが
できる。
【００７６】請求項７項記載の発明にあっては、第１の
封止材の端部付近下方の配線の厚みを実質的に大きくす
ることができ、耐応力性が向上するため、半導体装置と
実装基板の間隙に第１の封止材を充填した際の第１の封
止材の端部下方に配置された配線の断線を防止、あるい
はその進行を遅らせることができ、よって接続に対する
信頼性を向上させることができる。
封止材の端部付近下方の配線の厚みを実質的に大きくす
ることができ、耐応力性が向上するため、半導体装置と
実装基板の間隙に第１の封止材を充填した際の第１の封
止材の端部下方に配置された配線の断線を防止、あるい
はその進行を遅らせることができ、よって接続に対する
信頼性を向上させることができる。
【図１】本発明の一つの実施の形態に係る半導体装置の
実装構造および実装方法を説明する説明断面図である。
実装構造および実装方法を説明する説明断面図である。
【図２】図１に示す半導体装置の実装構造を上方からみ
た平面図である。
た平面図である。
【図３】本発明の第２の実施の形態に係る半導体装置の
実装構造および実装方法を説明する説明断面図である。
実装構造および実装方法を説明する説明断面図である。
【図４】図３に示す半導体装置の実装構造を上方からみ
た平面図である。
た平面図である。
【図５】本発明の第３の実施の形態に係る半導体装置の
実装構造および実装方法を説明する説明断面図である。
実装構造および実装方法を説明する説明断面図である。
【図６】図５に示す半導体装置の実装構造を上方からみ
た平面図である。
た平面図である。
【図７】従来技術に係る半導体装置の実装構造および実
装方法を説明する説明断面図である。
装方法を説明する説明断面図である。
【図８】図７に示す半導体装置の実装構造を上方からみ
た平面図である。
た平面図である。
１０ はんだバンプ １２ 半導体装置 １４ 基板（実装基板） １８ アンダーフィル樹脂（第１の封止材） ２２ アンダーフィル樹脂（第１の封止材）の端部 ２４ 応力緩和樹脂（第２の封止材） ２６ 配線 ３０ 金属部
Claims (7)
- 【請求項１】 はんだバンプを用いて半導体装置を実装
基板上に接続すると共に、前記半導体装置と実装基板の
間に形成される間隙に第１の封止材を充填してなる半導
体装置の実装構造において、前記第１の封止材の端部付
近の上部に第２の封止材を設けることを特徴とする半導
体装置の実装構造。 - 【請求項２】 はんだバンプを用いて半導体装置を実装
基板上に接続すると共に、前記半導体装置と実装基板の
間に形成される間隙に第１の封止材を充填してなる半導
体装置の実装構造において、前記第１の封止材の端部付
近と前記実装基板の間に第２の封止材を設けることを特
徴とする半導体装置の実装構造。 - 【請求項３】 前記第２の封止材の線膨張係数および弾
性係数の少なくともいずれかが、前記第１の封止材の線
膨張係数および弾性係数と、前記実装基板の線膨張係数
および弾性係数の間の値に設定されることを特徴とする
請求項１項または２項記載の半導体装置の実装構造。 - 【請求項４】 はんだバンプを用いて半導体装置を実装
基板上に接続すると共に、前記半導体装置と実装基板の
間に形成される間隙に第１の封止材を充填してなる半導
体装置の実装構造において、前記第１の封止材の端部付
近と前記実装基板の表層に配置された配線の間に金属部
を形成することを特徴とする半導体装置の実装構造。 - 【請求項５】 はんだバンプを用いて半導体装置を実装
基板上に接続すると共に、前記半導体装置と実装基板の
間に形成される間隙に第１の封止材を充填してなる半導
体装置の実装方法において、 ａ．前記第１の封止材を充填して硬化させた後、前記第
１の封止材の端部付近に第２の封止材を塗布し、および ｂ．前記塗布された第２の封止材を硬化させる、工程を
含むことを特徴とする半導体装置の実装方法。 - 【請求項６】 はんだバンプを用いて半導体装置を実装
基板上に接続すると共に、前記半導体装置と実装基板の
間に形成される間隙に第１の封止材を充填してなる半導
体装置の実装方法において、 ａ．前記はんだバンプを用いて前記半導体装置を前記実
装基板上に接続し、 ｂ．前記接続された半導体装置の周囲に第２の封止材を
塗布し、 ｃ．前記塗布された第２の封止材を硬化させ、 ｄ．前記第２の封止材を硬化させた後、前記第１の封止
材を、その端部が前記第２の封止材上に位置するまで前
記半導体装置と実装基板の間に形成される間隙に充填
し、および ｅ．前記充填された第１の封止材を硬化させる、工程か
らなることを特徴とする半導体装置の実装方法。 - 【請求項７】 はんだバンプを用いて半導体装置を実装
基板上に接続すると共に、前記半導体装置と実装基板の
間に形成される間隙に第１の封止材を充填してなる半導
体装置の実装方法において、 ａ．前記はんだバンプを用いて前記半導体装置を前記実
装基板上に接続し、 ｂ．前記接続された半導体装置の周囲に配置された配線
上に金属部を形成し、および ｃ．前記第１の封止材を、その端部が前記金属部上に位
置するまで前記半導体装置と実装基板の間に形成される
間隙に充填し、および ｄ．前記充填された第１の封止材を硬化させる、工程か
らなることを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000264097A JP2002076201A (ja) | 2000-08-31 | 2000-08-31 | 半導体装置の実装構造および実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000264097A JP2002076201A (ja) | 2000-08-31 | 2000-08-31 | 半導体装置の実装構造および実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076201A true JP2002076201A (ja) | 2002-03-15 |
Family
ID=18751559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000264097A Withdrawn JP2002076201A (ja) | 2000-08-31 | 2000-08-31 | 半導体装置の実装構造および実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076201A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318212A (ja) * | 2002-04-26 | 2003-11-07 | Murata Mfg Co Ltd | 蒸着リフトオフによるバンプ形成に用いるレジストパターンおよびその形成方法、バンプおよびその形成方法、ならびに弾性表面波素子およびその製造方法 |
| WO2008069343A1 (ja) * | 2006-12-05 | 2008-06-12 | Sumitomo Bakelite Company Limited | 半導体パッケージ、コア層材料、ビルドアップ層材料および封止樹脂組成物 |
| US8358514B2 (en) | 2008-10-20 | 2013-01-22 | Denso Corporation | Electronic control device |
| JP5660272B2 (ja) * | 2007-03-30 | 2015-01-28 | 住友ベークライト株式会社 | フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板 |
| WO2017014526A1 (ko) * | 2015-07-20 | 2017-01-26 | 재단법인 나노기반소프트일렉트로닉스연구단 | 표면 스트레인을 감소시키는 유연 기판 적층체 및 그를 포함하는 유연 전자 소자 |
| JP2018120954A (ja) * | 2017-01-25 | 2018-08-02 | 京セラ株式会社 | 配線基板 |
-
2000
- 2000-08-31 JP JP2000264097A patent/JP2002076201A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318212A (ja) * | 2002-04-26 | 2003-11-07 | Murata Mfg Co Ltd | 蒸着リフトオフによるバンプ形成に用いるレジストパターンおよびその形成方法、バンプおよびその形成方法、ならびに弾性表面波素子およびその製造方法 |
| WO2008069343A1 (ja) * | 2006-12-05 | 2008-06-12 | Sumitomo Bakelite Company Limited | 半導体パッケージ、コア層材料、ビルドアップ層材料および封止樹脂組成物 |
| US8592994B2 (en) | 2006-12-05 | 2013-11-26 | Sumitomo Bakelite Co., Ltd. | Semiconductor package, core layer material, buildup layer material, and sealing resin composition |
| JP5608977B2 (ja) * | 2006-12-05 | 2014-10-22 | 住友ベークライト株式会社 | 半導体パッケージ、コア層材料、ビルドアップ層材料および封止樹脂組成物 |
| KR101464008B1 (ko) | 2006-12-05 | 2014-11-20 | 스미또모 베이크라이트 가부시키가이샤 | 반도체 패키지, 코어층 재료, 빌드업층 재료 및 시일링 수지 조성물 |
| JP5660272B2 (ja) * | 2007-03-30 | 2015-01-28 | 住友ベークライト株式会社 | フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板 |
| US8358514B2 (en) | 2008-10-20 | 2013-01-22 | Denso Corporation | Electronic control device |
| WO2017014526A1 (ko) * | 2015-07-20 | 2017-01-26 | 재단법인 나노기반소프트일렉트로닉스연구단 | 표면 스트레인을 감소시키는 유연 기판 적층체 및 그를 포함하는 유연 전자 소자 |
| JP2018120954A (ja) * | 2017-01-25 | 2018-08-02 | 京セラ株式会社 | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8110933B2 (en) | Semiconductor device mounted structure and semiconductor device mounted method | |
| US7728440B2 (en) | Warp-suppressed semiconductor device | |
| JP4899406B2 (ja) | フリップチップ型半導体装置 | |
| US6933619B2 (en) | Electronic package and method of forming | |
| JP3462979B2 (ja) | 半導体装置 | |
| US6969636B1 (en) | Semiconductor package with stress inhibiting intermediate mounting substrate | |
| US8710651B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6365441B1 (en) | Partial underfill for flip-chip electronic packages | |
| KR101173924B1 (ko) | 반도체 장치 | |
| JP2003051568A (ja) | 半導体装置 | |
| US20070018310A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR101010556B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20110316150A1 (en) | Semiconductor package and method for manufacturing semiconductor package | |
| US20080042279A1 (en) | Mounting structure of semiconductor device having flux and under fill resin layer and method of mounting semiconductor device | |
| JP2002076201A (ja) | 半導体装置の実装構造および実装方法 | |
| JP2007250712A (ja) | 半導体装置及びその製造方法 | |
| JP4347506B2 (ja) | 半導体装置の実装構造 | |
| US20060118947A1 (en) | Thermal expansion compensating flip chip ball grid array package structure | |
| JP2002076202A (ja) | 半導体装置の実装構造および実装方法 | |
| KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JP4154464B2 (ja) | 電子部品アセンブリの製造方法 | |
| KR20070030519A (ko) | 본딩 와이어 고정 수단을 갖는 반도체 패키지 | |
| JP2002076200A (ja) | 半導体装置の実装構造 | |
| JP5576528B2 (ja) | 半導体装置 | |
| JP3147157B2 (ja) | 半導体素子を含む電子回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071106 |