KR101019151B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101019151B1
KR101019151B1 KR1020080051817A KR20080051817A KR101019151B1 KR 101019151 B1 KR101019151 B1 KR 101019151B1 KR 1020080051817 A KR1020080051817 A KR 1020080051817A KR 20080051817 A KR20080051817 A KR 20080051817A KR 101019151 B1 KR101019151 B1 KR 101019151B1
Authority
KR
South Korea
Prior art keywords
dam
circuit board
printed circuit
electronic device
solder resist
Prior art date
Application number
KR1020080051817A
Other languages
English (en)
Other versions
KR20090125619A (ko
Inventor
정경진
정재우
윤관수
이로운
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080051817A priority Critical patent/KR101019151B1/ko
Priority to US12/318,917 priority patent/US20090294162A1/en
Publication of KR20090125619A publication Critical patent/KR20090125619A/ko
Application granted granted Critical
Publication of KR101019151B1 publication Critical patent/KR101019151B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 전자 소자가 실장되는 인쇄회로기판으로서, 일면에 회로패턴 및 패드가 형성된 기판, 패드가 노출되도록 기판의 일면에 형성된 솔더 레지스트층, 솔더 레지스트층에 잉크젯 인쇄 방식으로 형성되며 기판과 전자 소자 사이에 주입되는 언더필 용액의 흐름을 제어하도록 전자 소자가 실장되는 위치에 상응하여 배치되는 댐을 포함하는 인쇄회로기판 및 그 제조방법은, 정밀도 높은 댐을 형성함으로써 언더필 용액의 흐름성을 효과적으로 제어하고 반도체 패키지의 전체 크기를 줄일 수 있다.
언더필, 패키지 기판, 댐

Description

인쇄회로기판 및 그 제조방법 {Printed Circuit Board and Manufacturing Method Thereof}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 반도체 기술의 발전과 반도체 패키지가 집적화되고 더 많은 기능을 요구함에 따라 반도체 칩을 실장하는 기판 위에 한 개의 칩 외에도 다수의 칩, 캐패시터 그리고 레지스터 등의 반도체 칩들을 함께 실장하는 것이 빈번히 적용되고 있다. 이와 함께 제품의 소형화를 위해 반도체 칩들을 실장하는 인쇄회로기판으로 플립칩 패키지(FCCSP) 제품의 채용이 급증하고 있으나 반도체 칩 실장 시 사용되는 언더필(Underfill) 용액의 흐름성 제어 문제로 플립칩 패키지(FCCSP) 제품을 포함한 반도체 패키지 크기 축소의 한계가 발생하고 있다.
예를 들면, 플립칩 패키지(FCCSP) 제품 위 칩 실장 시 인쇄회로기판과 반도체 칩 사이에 언더필 용액을 주입할 때, 언더필 용액의 흐름성을 효과적으로 제어할 수 없는 어려움이 있다. 이때 주입되는 언더필 용액이 와이어 본딩 또는 솔더볼 접합을 위해 필요한 패드를 침범하게 된다. 이에 따라 패드와 반도체 칩이 오염되는 문제가 발생할 수 있다.
본 발명은 잉크젯 방식으로 댐을 형성함으로써 언더필 용액 주입 시 패드의 오염을 방지하고 언더필 용액의 흐름성을 제어할 수 있는 하는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 전자 소자가 실장되는 인쇄회로기판을 제조하는 방법에 있어서, 일면에 회로패턴 및 패드가 형성된 기판을 제공하는 단계, 패드가 노출되도록 기판의 일면에 솔더 레지스트층을 형성하는 단계, 기판과 전자 소자 사이에 주입되는 언더필 용액의 흐름을 제어하도록 전자 소자가 실장되는 위치에 상응하여 배치되는 댐을 잉크젯 인쇄 방식으로 솔더 레지스트층에 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
그리고 댐의 단면은 상부가 볼록하게 만곡된 형상일 수 있다.
기판의 일면에 솔더 레지스트층을 형성하는 단계는 잉크젯 인쇄 방식으로 수행될 수 있다.
댐을 형성하는 단계 이전에, 솔더 레지스트층의 표면을 플라즈마 처리하는 단계가 더 수행될 수 있다.
댐을 형성하는 단계는 솔더 레지스트층에 고분자 잉크를 잉크젯 방식으로 인쇄하는 단계, 고분자 잉크를 경화시키는 단계로 수행될 수 있다.
그리고 고분자 잉크는 아크릴레이트계 화합물 또는 왁스 성분을 포함할 수 있다.
기판의 일면에 솔더 레지스트층을 형성하는 단계 이후에, 패드에 잉크젯 인쇄 방식으로 도전성 물질을 인쇄함으로써 패드와 전자 소자를 연결하는 댐 기둥을 형성하는 단계를 더 포함할 수 있다.
댐을 형성하는 단계와 댐 기둥을 형성하는 단계는 동일 공정 상에서 수행될 수 있으며, 댐 기둥은 댐 보다 높게 형성된다.
또한, 본 발명의 다른 측면에 따르면, 전자 소자가 실장되는 인쇄회로기판으로서, 일면에 회로패턴 및 패드가 형성된 기판, 패드가 노출되도록 기판의 일면에 형성된 솔더 레지스트층, 솔더 레지스트층에 잉크젯 인쇄 방식으로 형성되며, 기판과 전자 소자 사이에 주입되는 언더필 용액의 흐름을 제어하도록 전자 소자가 실장되는 위치에 상응하여 배치되는 댐을 포함하는 인쇄회로기판이 제공된다.
댐의 단면은 상부가 볼록하게 만곡된 형상일 수 있다.
그리고 솔더 레지스트층은 잉크젯 인쇄 방식으로 형성될 수 있다.
그리고 전술한 인쇄회로기판은 패드에 잉크젯 인쇄 방식으로 도전성 물질을 인쇄함으로써 형성되며, 패드와 전자 소자를 연결하는 댐 기둥을 더 포함할 수 있다.
그리고 댐 기둥은 댐 보다 높게 형성될 수 있다.
본 발명의 실시예에 따르면 정밀도 높은 댐을 형성함으로써 언더필 용액의 흐름성을 효과적으로 제어하고 반도체 패키지의 전체 크기를 줄일 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 5는 본 발명의 일 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 2 내지 도 5를 참조하면, 기판(10), 회로패턴(12), 패드(14), 솔더 레지스트층(20), 댐(30), 잉크젯 헤드(40)이 도시되어 있다.
본 발명의 일 실시예에 따르면, 도 2와 같이 일면에 회로패턴(12) 및 패드(14)가 형성된 기판(10)을 제공한다(S100). 회로패턴 및 패드는 절연 기판 위에 형성될 수 있다. 회로패턴 및 패드는 기판(10)에서 요구되는 전자 신호의 전달 흐름에 따라 설계된다. 즉 회로패턴과 패드는 도전성 물질로 형성되어, 각각 전자 신호의 전달 통로와 전기적 연결 부분이 된다.
그리고 나서 도 3과 같이 기판(10)의 일면에 솔더 레지스트층(20)을 형성한다(S200). 솔더 레지스트층은 기판 표면 위에 솔더볼(50) 접합 또는 전자 소자의 실장 시 회로패턴(12) 사이의 쇼트를 방지하는 역할을 한다. 절연성 물질인 솔더 레지스트층이 회로패턴을 커버함으로써 회로패턴(12)의 전기적 신뢰성이 확보된다.
그리고 솔더 레지스트층(20)은 외부와의 전기적 연결이 필요한 패드(14)가 외부로 노출될 수 있도록 형성된다. 패드(14)는 전자 소자와 솔더볼(50) 접합 또는 와이어 본딩이 이루어지는 부분이다. 따라서 외부 전자 소자는 외부로 노출된 패드(14)를 통하여 기판(10) 내부의 회로패턴(12)과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따르면 도 3과 같이 솔더 레지스트층은 잉크젯 인쇄 방식을 이용하여 솔더 레지스트 잉크를 기판(10)의 일면에 분사함으로써 형성될 수 있다. 도 3에 도시된 바와 같이 잉크젯 헤드(40)를 통하여 솔더 레지스트 잉크가 분사된다. 분사된 솔더 레지스트 잉크가 경화함으로써 기판(10)의 일면에 솔더 레지스트층(20)이 형성될 수 있다.
본 발명의 일 실시예에서와 같이 솔더 레지스트층(20)을 잉크젯 인쇄 방식으로 형성함으로써 원하는 부위에만 정밀하게 솔더 레지스트층을 형성할 수 있는 장점이 있다. 본 실시예에 따르면 잉크젯 헤드(40)를 사용하여 패드(14) 이외의 부분에 솔더 레지스트 잉크를 정밀하게 분사할 수 있다. 따라서 솔더 레지스트층(20)에 의해 커버되지 않도록 설계된 미세한 패드 부분을 정확하게 노출시킬 수 있다.
한편 본 발명의 일 실시예에서는 솔더 레지스트층(20)을 잉크젯 인쇄방식으로 형성하는 과정을 도 3과 같이 설명하였지만, 솔더 레지스트 잉크를 기판(10)의 표면 전부에 도포한 후, 솔더 레지스트 잉크를 선택적으로 노광하고 현상함으로써 패드(14) 부분만 개방시키는 방식도 가능할 것이다. 즉 포토 리소그래피 공정을 통한 솔더 레지스트층 형성 및 패드 개방 방식도 본 발명의 사상 및 권리범위에 속한다.
그리고 솔더 레지스트층(20)을 형성한 후 댐(30)을 형성하는 데, 본 발명의 일 실시예에 따르면 댐을 형성하기 전에 솔더 레지스트층(20) 표면을 플라즈마 처 리할 수 있다(S300). 표면 처리 공정을 수행함으로써 댐의 단차 발생을 막을 수 있다. 솔더 레지스트층의 표면 처리 공정에 대해서는 도 11 내지 도 13을 참조하여 후술한다.
그리고 나서 도 4과 같이 솔더 레지스트층(20)에 댐(30)을 형성한다(S400). 댐은 잉크젯 인쇄 방식으로 형성될 수 있다. 댐은 솔더 레지스트층에 일정한 패턴 및 모양으로 형성되어, 언더필 용액의 흐름을 제어하는 역할을 한다. 예를 들어 언더필 용액의 주입 시 언더필 용액이 범람하는 것을 방지하는 역할을 한다. 언더필 용액은 인쇄회로기판과 이에 실장되는 전자 소자 사이의 갭(gap)에 주입된다. 언더필 용액이 주입되고 경화됨으로써 인쇄회로기판과 전자 소자의 접속 공간이 보강된다.
즉 댐(30)은 전자 소자와 판의 접속을 보강하기 위하여 주입되는 언더필(Underfill) 용액의 범람을 방지하도록 전자 소자가 실장되는 위치에 상응하여 형성될 수 있다. 댐이 전자 소자의 외측에 형성된 경우, 댐은 언더필 용액 주입과정에서 댐 바깥쪽에 노출된 패드(14)가 언더필 용액에 의해 오염되는 것을 막는 역할을 한다.
그리고 전자 소자 내측에 댐(30)을 형성하여, 전자 소자 하면의 일정 부분까지만 언더필 용액이 주입되도록 조절할 수 있다. 즉 전자 소자 또는 기판의 특성에 따라 전자 소자 하면의 전면에 언더필 용액이 주입될 필요가 없는 경우, 전자 소자 내측에 댐을 형성할 수 있다.
전자 소자의 실장 위치 및 언더필 용액의 주입 위치 등을 고려하여 댐(30)이 전자 소자의 외측 또는 내측에 형성되도록 설계한다. 또한 댐이 전자 소자의 외측 및 내측 모두에 형성되도록 설계할 수 도 있다.
본 실시예에 따르면 도 3과 같이 댐(30)을 형성하는 단계는 다음과 같이 수행된다. 먼저 솔더 레지스트층에 고분자 잉크를 잉크젯 방식으로 인쇄한다. 고분자 잉크를 잉크젯 헤드(40)에 주입하고 잉크젯 헤드를 통하여 고분자 잉크를 원하는 패턴대로 솔더 레지스트층(20)에 인쇄한다.
고분자 잉크는 버블젯(Bubble Jet) 또는 피에조 일렉트릭 젯(Piezo-electric Jet) 분사 방식으로 잉크젯 헤드(40)를 통하여 분사된다. 피에조 방식은 전압이 인가되어 진동하는 압전체를 이용하여 잉크를 분사하는 방식으로, 전압 인가되었을 때 길이가 길어진 압전체가 잉크를 가압하고, 이로 인해 잉크가 밖으로 분사되는 원리를 이용한다. 그리고 버블젯(Bubble Jet) 방식은 열판에 의해 가해지는 순간적인 고온을 이용하여 잉크 내부의 물을 기화시킴으로써 잉크를 분사시킨다.
여기에서 댐(30)을 형성하기 위해 잉크젯 인쇄에 사용되는 고분자 잉크는 아크릴레이트계 화합물 또는 왁스 성분을 포함할 수 있다. 아크릴레이트계 화합물 또는 왁스 성분을 중량 %로 70% 내지 100%를 함유한 잉크가 사용될 수 있다.
고분자 잉크를 댐(30) 형상으로 인쇄한 다음, 인쇄된 고분자 잉크를 경화시킨다. 고분자 잉크는 자외선에 노출됨으로써 경화된다. 또는 열에 의해 경화될 수도 있으며, 자외선과 열에 함께 노출됨으로써 경화될 수도 있다.
전술한 방법을 통하여 도 5와 같이 다양한 패턴과 높이로 형성된 댐(30)을 만들 수 있다. 잉크젯 인쇄 방법을 이용함으로써 설계 의도에 따라 댐의 패턴과 높 이, 그리고 댐의 너비를 조절하는 것이 가능하다. 즉 복잡하면서도 미세한 구조의 댐을 용이하게 형성할 수 있다.
도 6 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판의 댐(30)을 나타낸 단면도이다. 도 6 내지 도 10을 참조하면, 본 발명의 일 실시예에 따라 미세한 단위로 높이가 조절된 댐(30)의 단면이 도시되어 있다.
본 발명의 일 실시예에 따른 댐(30) 형성 공정에서 잉크젯 인쇄 방식에 사용되는 고분자 잉크의 조성물 및 농도, 그리고 잉크젯 헤드(40)의 잉크 분사량 등은 설계 의도에 따라 조절될 수 있다.
댐(30) 형성 공정 후, 실장되는 전자 소자의 높이 및 언더필 용액의 특성에 따라 댐의 높이 및 너비는 변경가능하다. 따라서 인쇄회로기판의 제조 시 댐 설계의 제약을 줄일 수 있다.
그리고 도 6 내지 도 10을 참조하면 댐(30)의 단면은 상부가 볼록하게 만곡된 형상으로 형성된다. 잉크젯 헤드(40)에 의해 분사되는 잉크가 가지고 있는 점성의 특성상 댐의 단면은 볼록하게 아치형을 나타내며 형성된다. 분사되는 고분자 잉크의 조성 및 분사량에 따라 댐(30)은 반구형 내지 종 형상으로 형성될 수 있다.
그리도 댐(30)은 언더필 용액과 반발적 특성을 보유한 재질로 형성될 수 있다. 댐을 형성하기 위한 고분자 잉크에 언더필 용액과 반발적 특성을 보유한 물질을 첨가한다. 이렇게 형성된 댐(30)은 언더필 용액과 접하게 되는데, 댐의 단면이 상부가 볼록하게 만곡된 형상으로 형성됨에 따라 언더필 용액이 댐과 반발되는 면적을 넓힐 수 있다.
댐(30)이 언더필 용액과 반발적 특성을 갖도록 형성하고, 그 면적을 최대화 함으로써 언더필 용액의 범람을 효과적으로 방지할 수 있다.
본 발명의 일 실시예에 따르면, 댐(30)을 형성하는 단계 이전에 댐이 형성되는 솔더 레지스트층(20) 표면을 플라즈마 처리(70)할 수 있다. 솔더 레지스트층 표면 처리 공정(S300)에 대해서 이하 도 11 내지 도 13을 참조하여 설명한다.
기판(10)의 일면에 형성된 솔더 레지스트층(20)의 표면은 도 11에 도시된 바와 같이 거칠게 조도가 형성되어 있다. 미세한 크기로 볼 때 솔더 레지스트층의 표면은 측정 위치에 따라 높이가 다르게 형성되어 있다. 이러한 솔더 레지스트층 표면에서 각 위치 차이에 따라 발생하는 단차는 댐(30)의 높이에 또한 영향을 주게 된다.
따라서 도 12와 같이 솔더 레지스트층(20) 표면의 조도를 경감시키는 표면처리 공정을 수행한다. 본 실시예에 따르면 표면 처리 공정은 솔더 레지스트층(20)에 고온 고압의 플라즈마 처리 진행함으로써 수행될 수 있다. 또한 이러한 표면 처리 공정은 자외선(UV) 에너지, 열에너지 또는 질소 가스(N2 Gas)에 의해 물리 화학적 표면변화를 야기시킬 수 있는 공정들로 수행될 수도 있다.
그리고 나서 13과 같이 표면 처리된 솔더 레지스트층(20)에 댐(30)을 형성함으로써 댐의 단차 발생을 없앨 수 있다. 댐은 일정한 높이로 형성되어 언더필 용액의 범람을 모든 영역에서 동일하게 차단할 수 있다. 즉 본 실시예에 따르면 고분자 잉크 및 잉크젯 헤드(40)의 분사량이 동일한 조건인 경우에 댐을 예측 가능한 높이로 정교하게 형성할 수 있는 효과가 있다.
한편, 댐(30)이 형성된 후에 전술한 표면 처리 공정을 통해 물리 화학적 성질이 변화된 솔더 레지스트층(20) 표면을 다시 복원시키는 공정이 더 수행될 수도 있다. 전술한 표면 처리 공정과 유사한 방식으로 자외선(UV) 에너지, 열에너지 또는 질소 가스(N2 Gas)에 의해 물리 화학적으로 표면을 복원시킨다. 이러한 과정을 통해 댐(30)이 형성되지 않은 솔더 레지스트층(20)의 성질은 다시 복원되고, 전자 소자의 실장 또는 언더필 용액의 주입 시 발생할 수 있는 플라즈마 처리 등에 의한 영향을 없앨 수 있다.
그리고 본 발명의 일 실시예에 따르면 기판(10)에 솔더 레지스트층을 형성 한 후, 패드(14)에 댐 기둥(32)을 형성하는 공정을 수행할 수 있다. 댐 기둥(32)은 댐과 동일하게 잉크젯 인쇄 방식으로 형성될 수 있다.
그리고 댐 기둥(32)을 형성하는 공정은 댐 형성 공정과 동일 공정 상에서 수행될 수 있다. 즉 양 공정 모두 동일한 잉크젯 방식을 통하여 잉크젯 헤드(40)에 의해 분사되는 잉크의 양을 조절하여 수행된다. 따라서 댐 기둥(32)은 댐(30)의 중간 또는 끝단에 댐(30) 보다 높은 형상으로 노출된 패드(14) 위에 형성될 수 있다. 또한 댐 기둥(32)은 댐(30)과 이격되어 독립적으로 형성될 수도 있다.
댐 기둥(32)은 댐(30) 보다 높게 형성되어 전자 소자와 패드를 연결하도록 형성된다. 본 실시예에 따르면 전자 소자와 연결되며 패드(14) 위에 형성되는 댐 기둥은, 도전성 물질로 형성되어 있다. 즉 댐 기둥은 패드에 잉크젯 인쇄 방식으로 도전성 물질을 인쇄함으로써 형성될 수 있다. 따라서 댐 기둥은 전자 소자와 기판(10)을 전기적으로 연결할 수 있게 된다.
댐 형성 시 보다 많은 양의 도전성 물질 잉크를 노출된 패드(14) 위에 분사한다. 그리고 도전성 물질의 잉크를 경화시킴으로써 댐 기둥이 형성될 수 있다. 전자 소자는 댐 기둥에 의해 지지될 뿐만 아니라, 댐 기둥을 통하여 기판(10)과 전기적으로 연결된다.
이하 도 14 내지 도 17을 참조하여, 본 발명의 실시예에 따른 인쇄회로기판을 설명한다.
도 14은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 사시도이고, 도 15은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 단면도이고, 도 16은 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 단면도이며, 도 17는 본 발명의 또 다른 실시예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 14 및 도 15에 도시된 바와 같이 잉크젯 인쇄 방식으로 형성된 댐(30)은 전자 소자(2) 외측에 형성되어, 전자 소자(2) 외측에 위치하는 패드(14)의 오염을 방지한다. 도 15와 같이 언더필 용액(60)은 댐(30)에 의해 가로막히고, 전자 소자(2) 내측으로 흘러 전자 소자와 기판(10) 사이의 갭을 충전한다.
또한 본 발명의 다른 실시예에 따르면, 도 16에 도시된 바와 같이 전자 소자(2)의 외측과 내측에 모두 댐(30)을 형성하여, 기판(10)과 전자 소자(2) 사이의 공간 중 일부분만 언더필 용액(60)이 주입될 수 있도록 조절할 수 있다. 전자 소자(2) 외측과 내측에 댐(30)을 형성함으로써 전자 소자(2) 아래쪽 패드(14)의 오염 도 방지된다. 즉 기판(10)과 전자 소자(2) 사이에 보강이 필요한 최소한의 부분에만 언더필 용액(60)을 주입하는 것이 가능하다.
그리고 도 17과 같이 패드(14)에 댐 기둥(32)을 잉크젯 인쇄 방식으로 형성할 수 있다. 댐 기둥(32)은 도전성 물질로 형성되어, 전자 소자(2)와 접하게 된다. 패드(14)에 형성되어 전자 소자(2)와 연결되는 댐 기둥(32)을 통해 전자 소자는 기판(10)과 전기적으로 연결된다. 또한 댐 기둥(32)은 전자 소자(2)를 지지하도록 형성될 수도 있다.
그리고 도 15 내지 도 17에 도시된 바와 같이 댐(30)의 단면은 상부가 볼록하게 만곡된 형상으로 형성되고, 댐과 언더필 용액(60)의 반발적 특성을 이용하여 언더필 용액(60)의 넘침이 효과적으로 방지될 수 있음은 전술한 바와 같다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도.
도 6 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판의 댐을 나타낸 단면도.
도 11 내지 도 13은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 솔더 레지스트층 표면 처리 공정을 나타낸 흐름도.
도 14은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 사시도.
도 15은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 단면도.
도 16은 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 단면도.
도 17는 본 발명의 또 다른 실시예에 따른 인쇄회로기판을 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
2: 전자 소자 10: 기판
12: 회로패턴 14: 패드
20: 솔더 레지스트층 30: 댐
32: 댐 기둥 40: 잉크젯 헤드
50: 솔더볼 60: 언더필 용액
70: 플라즈마 처리 표면

Claims (13)

  1. 전자 소자가 실장되는 인쇄회로기판을 제조하는 방법에 있어서,
    일면에 회로패턴 및 패드가 형성된 기판을 제공하는 단계;
    상기 패드가 노출되도록, 상기 기판의 일면에 잉크젯 방식으로 솔더 레지스트 잉크를 선택적으로 분사하고 경화시켜 솔더 레지스트층을 형성하는 단계;
    상기 기판과 상기 전자 소자 사이에 주입되는 언더필 용액의 범람을 방지하도록, 상기 전자 소자가 실장되는 위치에 상응하여 상기 솔더 레지스트층에 고분자 잉크를 잉크젯 방식으로 적층하는 단계; 및
    상기 고분자 잉크를 경화시켜 댐을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
  2. 제1항에 있어서,
    상기 댐의 단면은 상부가 볼록하게 만곡된 형상인 것을 특징으로 하는 인쇄회로기판 제조방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 댐을 형성하는 단계 이전에,
    상기 솔더 레지스트층의 표면을 플라즈마 처리하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 고분자 잉크는 아크릴레이트계 화합물 또는 왁스 성분을 포함하는 것을특징으로 하는 인쇄회로기판 제조방법.
  7. 제1항에 있어서,
    상기 기판의 일면에 솔더 레지스트층을 형성하는 단계 이후에,
    상기 패드에 잉크젯 인쇄 방식으로 도전성 물질을 인쇄함으로써 상기 패드와 상기 전자 소자를 연결하는 댐 기둥을 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  8. 제7항에 있어서,
    상기 댐을 형성하는 단계와 상기 댐 기둥을 형성하는 단계는 동일 공정 상에서 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  9. 제7항에 있어서,
    상기 댐 기둥은 상기 댐 보다 높은 것을 특징으로 하는 인쇄회로기판 제조방법.
  10. 전자 소자가 실장되는 인쇄회로기판으로서,
    일면에 회로패턴 및 패드가 형성된 기판;
    잉크젯 방식으로 형성되며 상기 패드가 노출되도록 상기 기판의 일면에 선택적으로 형성된 솔더 레지스트층; 및
    상기 솔더 레지스트층에 잉크젯 방식으로 적층된 고분자 잉크를 경화시켜 형성되며, 상기 전자 소자가 실장되는 위치에 상응하여 배치되어 상기 기판과 상기 전자 소자 사이에 주입되는 언더필 용액의 범람을 방지하는 댐을 포함하는 인쇄회로기판.
  11. 제10항에 있어서,
    상기 댐의 단면은 상부가 볼록하게 만곡된 형상인 것을 특징으로 하는 인쇄회로기판.
  12. 제10항에 있어서,
    상기 패드에 잉크젯 인쇄 방식으로 도전성 물질을 인쇄함으로써 형성되며, 상기 패드와 상기 전자 소자를 연결하는 댐 기둥을 더 포함하는 인쇄회로기판.
  13. 제12항에 있어서,
    상기 댐 기둥은 상기 댐 보다 높은 것을 특징으로 하는 인쇄회로기판.
KR1020080051817A 2008-06-02 2008-06-02 인쇄회로기판 및 그 제조방법 KR101019151B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080051817A KR101019151B1 (ko) 2008-06-02 2008-06-02 인쇄회로기판 및 그 제조방법
US12/318,917 US20090294162A1 (en) 2008-06-02 2009-01-12 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080051817A KR101019151B1 (ko) 2008-06-02 2008-06-02 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090125619A KR20090125619A (ko) 2009-12-07
KR101019151B1 true KR101019151B1 (ko) 2011-03-04

Family

ID=41378368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080051817A KR101019151B1 (ko) 2008-06-02 2008-06-02 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20090294162A1 (ko)
KR (1) KR101019151B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501870A (ja) * 2007-05-08 2011-01-13 オッカム ポートフォリオ リミテッド ライアビリティ カンパニー はんだの無い電子組立体及びそれらの製造方法
KR101067216B1 (ko) * 2010-05-24 2011-09-22 삼성전기주식회사 인쇄회로기판 및 이를 구비하는 반도체 패키지
KR101765473B1 (ko) 2010-06-21 2017-08-24 삼성전자 주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
KR101229591B1 (ko) * 2010-12-02 2013-02-04 엘지이노텍 주식회사 인쇄회로기판 및 인쇄회로기판 제조방법
US9025339B2 (en) * 2011-12-29 2015-05-05 Stmicroelectronics Pte Ltd. Adhesive dam
KR20140019173A (ko) * 2012-08-06 2014-02-14 삼성전기주식회사 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지
US8994176B2 (en) * 2012-12-13 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
US9627229B2 (en) * 2013-06-27 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming trench and disposing semiconductor die over substrate to control outward flow of underfill material
KR20160022603A (ko) * 2014-08-20 2016-03-02 삼성전기주식회사 플립칩 패키지 및 그 제조 방법
US9281339B1 (en) * 2014-09-17 2016-03-08 Sunasic Technologies, Inc. Method for mounting chip on printed circuit board
US9760754B2 (en) * 2015-07-06 2017-09-12 Sunasic Technologies Inc. Printed circuit board assembly forming enhanced fingerprint module
US9798088B2 (en) * 2015-11-05 2017-10-24 Globalfoundries Inc. Barrier structures for underfill blockout regions
US10586716B2 (en) 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US20190157222A1 (en) * 2017-11-20 2019-05-23 Nxp Usa, Inc. Package with isolation structure
CN114096074B (zh) * 2021-10-29 2024-04-12 江苏迪盛智能科技有限公司 电路板和电路板中保护层的喷墨方法
CN117135822A (zh) * 2023-02-15 2023-11-28 荣耀终端有限公司 电路板组件和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238760A (ja) * 1998-02-24 1999-08-31 Oki Business Co Ltd 半導体素子実装構造
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20070017671A (ko) * 2005-08-08 2007-02-13 삼성전기주식회사 플립칩 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806578B2 (en) * 2000-03-16 2004-10-19 International Business Machines Corporation Copper pad structure
US6800946B2 (en) * 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
TWI288142B (en) * 2003-05-09 2007-10-11 Taiyo Ink Mfg Co Ltd Photocuring/thermosetting ink jet composition and printed wiring board using same
US20050121310A1 (en) * 2003-12-03 2005-06-09 Intel Corporation Method and substrate to control flow of underfill
JP4535969B2 (ja) * 2005-08-24 2010-09-01 新光電気工業株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238760A (ja) * 1998-02-24 1999-08-31 Oki Business Co Ltd 半導体素子実装構造
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20070017671A (ko) * 2005-08-08 2007-02-13 삼성전기주식회사 플립칩 반도체 패키지

Also Published As

Publication number Publication date
KR20090125619A (ko) 2009-12-07
US20090294162A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
KR101019151B1 (ko) 인쇄회로기판 및 그 제조방법
EP1720389B1 (en) Method for forming pattern and a wired board
KR100649709B1 (ko) 보이드 방지형 회로기판과 이를 갖는 반도체 패키지
EP2482623B1 (en) Circuit board and electronic device
CN101355847B (zh) 印刷电路板及其制造方法
US6153930A (en) Electronic circuit device and method
US20080135279A1 (en) Printed wiring board having plural solder resist layers and method for production thereof
KR20090063117A (ko) 배선 기판 및 반도체 장치
JP2010238694A (ja) 半導体素子用基板の製造方法および半導体装置
US20070235884A1 (en) Surface structure of flip chip substrate
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
US20090145641A1 (en) Combining discrete electronic elements with printed electronic circuits
JP2005005568A (ja) バンプ構造体およびその製造方法、ならびにｉｃチップと配線基板との実装構造
JP2006140327A (ja) 配線基板およびこれを用いた電子部品の実装方法
KR20120050755A (ko) 반도체 패키지 기판 및 그 제조방법
US20090217520A1 (en) Method for forming solder lumps on printed circuit board substrate
KR100886446B1 (ko) 패키지 기판, 패키지 및 패키지 제조방법
US20070281388A1 (en) Selective metal surface treatment process and apparatus for circuit board and resist used in the process
KR102408126B1 (ko) 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치
KR100612261B1 (ko) 잉크젯 카트리지 및 그의 제조방법
KR100697624B1 (ko) 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지
KR101093496B1 (ko) 소수성 용액 주입을 이용한 패터닝 방법
KR101741794B1 (ko) 접합 신뢰성이 향상되는 솔더볼 접합부를 갖는 다층인쇄회로기판의 제조방법
JP2003133714A (ja) プリント配線板及びその製造方法
KR20090052576A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee