KR20140019173A - 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지 - Google Patents

솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지 Download PDF

Info

Publication number
KR20140019173A
KR20140019173A KR20120085823A KR20120085823A KR20140019173A KR 20140019173 A KR20140019173 A KR 20140019173A KR 20120085823 A KR20120085823 A KR 20120085823A KR 20120085823 A KR20120085823 A KR 20120085823A KR 20140019173 A KR20140019173 A KR 20140019173A
Authority
KR
South Korea
Prior art keywords
solder
pattern
dry film
substrate
ball
Prior art date
Application number
KR20120085823A
Other languages
English (en)
Inventor
최진원
유연호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20120085823A priority Critical patent/KR20140019173A/ko
Priority to US13/845,108 priority patent/US8952531B2/en
Publication of KR20140019173A publication Critical patent/KR20140019173A/ko
Priority to US14/575,915 priority patent/US20150102488A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 일실시예에 따른 패키징 방법은 (A) 기판 상에 다수의 패드, 및 다른 회로 패턴을 구비하는 단계, (B) 상기 패드를 노출하는 개구부를 구비한 제 2 드라이 필름 패턴을 형성하는 단계, (C) 상기 제 2 드라이 필름 패턴의 개구부에 솔더 코팅볼을 장착하는 단계, (D) 상기 솔더 코팅볼을 변형 패턴으로 변환시키도록 상기 솔더 코팅볼에 대해 리플로우 처리하는 단계, (E) 상기 제 2 드라이 필름 패턴을 박리하는 단계, 및 (F) 상기 솔더 코팅볼의 변형 패턴을 솔더에 함유한 솔더 패턴으로 형성하고, 상기 솔더 패턴을 이용하여 칩을 상기 기판에 실장하는 단계를 포함한다.

Description

솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지{Packaging method using solder coating-ball and package thereby}
본 발명은 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지에 관한 것이다.
종래에 PCB (Printed Circuit Board) 상에 솔더 범프를 형성하고 그 위에 디바이스를 실장하여 패키징하는 플립 칩(Flip Chip) 방식의 적용이 점차 증가하고 있다.
특히, 대용량의 데이터를 고속으로 연산하는 CPU 및 그래픽용 연산 장치의 경우에는 종래에 Au 와이어(wire)를 이용하여 기판과 디바이스를 연결하는 방식으로부터 기판과 디바이스를 솔더 범프(Solder Bump)로 연결하여 접속 저항을 개선시킨 플립 칩 방식으로의 전환이 급격히 증가하고 있는 추세이다.
이러한 솔더 범프는 솔더 페이스트(Solder Paste)를 기판에 인쇄하고 리플로우(Reflow)하여 형성하는 방식, 미세한 솔더 볼(Solder Ball)을 기판에 실장하여 형성하는 방식, 용융된 솔더를 기판에 직접 또는 마스크를 이용해서 주입하여 형성하는 방법으로 분류할 수 있다. 이렇게 기판에 형성된 솔더 범프는 칩에 형성된 Cu 패드 또는 솔더 범프와 접속을 위해 용융되어 금속간 결합을 하게 된다.
이런 솔더 범프를 형성하는 방법은 국내공개특허공보 제 2008-0014143(2008년 2월 13일 공개)호에 기재된 바와 같이 마스크(Mask)에 동일한 크기의 개구부를 형성한 후 솔더 볼을 스퀴지를 이용하여 스퀴징하여 솔더 볼이 마스크 개구부를 통해 기판의 입력/출력 패드에 실장하는 볼 플레이싱(Ball Placing) 방식, 또는 지그(Jig)에 기판 패턴과 동일하게 진공 홀을 형성하고 솔더 볼을 진공으로 픽업(pick-up)하여 기판에 실장하는 방식을 예로 들 수 있다.
그러나, 기판의 입력/출력 패드의 피치(pitch)가 점차 미세화됨에 따라, 종래에 솔더 볼이나 페이스트를 이용하여 기판의 입력/출력 패드에 솔더 범프를 형성시키는 기술이 점차 도금과 노광 기술을 이용하여 Cu로 이루어진 범프를 형성시키는 방향으로 전환되고 있다.
이러한 도금과 노광 기술을 이용하여 Cu로 형성된 범프를 이용한 패키징 방법은 계면 안정성이 부족하여 솔더와 무전해 Cu 계면이 떨어지는 문제점이 있어 공정 안정성이 저하된다.
또한, Cu 도금시 발생하는 도금 두께 편차에 의해 솔더와 Cu 범프의 높이 편차가 발생하고, 이에 따라 패키지된 칩(Chip)의 접속 신뢰성이 떨어진다.
본 발명의 관점은 상기의 문제점을 해소하기 위해 솔더 코팅볼을 이용하여 접속 신뢰성을 향상시키는 패키징 방법을 제공하는 데 있다.
본 발명의 다른 관점은 상기의 문제점을 해소하기 위해 솔더 코팅볼을 이용한 패키징 방법에 따라 제조된 패키지를 제공하는 데 있다.
본 발명의 일실시예에 따른 패키징 방법은 (A) 기판 상에 다수의 패드, 및 다른 회로 패턴을 구비하는 단계; (B) 상기 패드를 노출하는 개구부를 구비한 제 2 드라이 필름 패턴을 형성하는 단계; (C) 상기 제 2 드라이 필름 패턴의 개구부에 솔더 코팅볼을 장착하는 단계; (D) 상기 솔더 코팅볼을 변형 패턴으로 변환시키도록 상기 솔더 코팅볼에 대해 리플로우 처리하는 단계; (E) 상기 제 2 드라이 필름 패턴을 박리하는 단계; 및 (F) 상기 솔더 코팅볼의 변형 패턴을 솔더에 함유한 솔더 패턴으로 형성하고, 상기 솔더 패턴을 이용하여 칩을 상기 기판에 실장하는 단계;를 포함한다.
본 발명의 일실시예에 따른 패키징 방법에서 상기 (A) 단계는 (A-1) 상기 패드와 다른 회로 패턴에 대응하는 개구부를 갖는 제 1 드라이 필름 패턴을 형성하는 단계; (A-2) 상기 제 1 드라이 필름 패턴에 구리를 충진하는 단계; (A-3) 상기 제 1 드라이 필름 패턴을 박리하는 단계; 및 (A-4) 상기 패드 영역을 둘러싸고 상기 다른 회로 패턴을 매립하는 SR(Solder Resist) 패턴을 형성하는 단계;를 포함한다.
본 발명의 일실시예에 따른 패키징 방법에서 상기 (A-2) 단계는 CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 중 어느 하나의 방법으로 수행된다.
본 발명의 일실시예에 따른 패키징 방법에서 상기 (B) 단계는 (B-1) 라미네이트를 이용하여 미경화 상태의 드라이 필름을 상기 패드와 상기 다른 회로 패턴을 구비한 기판 상에 라미네이션하는 단계; 및 (B-2) 상기 라미네이션된 드라이 필름에 대해 패터닝(patterning) 공정을 수행하는 단계;를 포함한다.
본 발명의 일실시예에 따른 패키징 방법은 상기 (D) 단계에서 상기 솔더 코팅볼로서 전도성 금속 재질로 이루어진 금속볼; 및 상기 금속볼의 외부면에 구비된 솔더 코팅막;으로 이루어지고, 상기 리플로우 처리에 따라 상기 솔더 코팅막이 용융되어 상기 패드에 축적 접착한다.
본 발명의 일실시예에 따른 패키징 방법에서 상기 솔더 코팅막은 전기도금 방법으로 솔더를 상기 금속볼의 외부면에 도금하여 구비된다.
또한, 본 발명의 다른 실시예에 따른 패키지는 기판 상에 구비된 다수의 패드; 상기 패드 영역을 둘러싸고 다른 회로 패턴을 매립하는 SR 패턴(Solder Resist pattern); 솔더를 이용하여 내부에 금속 패턴을 함유하고, 상기 패드 각각의 상부면에 구비된 솔더 패턴; 및 상기 솔더 패턴을 매개로 상기 기판 상에 실장된 칩;을 포함한다.
본 발명의 다른 실시예에 따른 패키지에서 상기 솔더 패턴은 전도성 금속 재질로 이루어진 금속 패턴을 상기 솔더 내부에 함유한다.
본 발명의 다른 실시예에 따른 패키지에서 상기 칩은 상기 기판의 상부면으로부터 동일한 실장 높이로 구비된다.
본 발명의 다른 실시예에 따른 패키지는 상기 칩과 솔더 패턴 사이에 포스트 범프를 더 포함한다.
그리고, 본 발명의 또 다른 실시예에 따른 패키징 방법은 (A) 기판 상에 다수의 패드, 및 다른 회로 패턴을 구비하는 단계; (B) 상기 패드를 노출하는 개구부를 구비한 제 2 드라이 필름 패턴을 형성하는 단계; (C) 상기 제 2 드라이 필름 패턴의 개구부에 솔더 코팅볼을 장착하는 단계; (D) 상기 솔더 코팅볼을 변형 패턴으로 변환시키도록 상기 솔더 코팅볼에 대해 리플로우 처리하는 단계; (E) 상기 개구부에 솔더를 충진 압입하여 솔더 패턴을 형성하는 단계; (F) 상기 제 2 드라이 필름 패턴을 박리하는 단계; 및 (G) 상기 솔더 패턴을 이용하여 칩을 상기 기판에 실장하는 단계;를 포함한다.
본 발명의 또 다른 실시예에 따른 패키징 방법에서 상기 (E) 단계는 솔더 주입기를 이용하여 상기 개구부에 상기 솔더를 충진 압입한다.
본 발명의 또 다른 실시예에 따른 패키징 방법에서 상기 솔더 주입기는 외부에서 공급된 상기 솔더를 저장하는 저장부; 상기 저장부에 관 형태로 연결되어 상기 솔더를 토출하는 토출공; 상기 토출공을 감싸고 가열하는 가열부; 및 상기 토출공에서 토출된 용융 솔더를 표면에 흘려 주입하는 압입부;를 포함하고, 상기 압입부를 이용하여 상기 개구부에 상기 솔더를 충진 압입한다.
본 발명의 또 다른 실시예에 따른 패키징 방법에서 상기 저장부는 가압 펌프 또는 피스톤에 연결되어 상기 솔더를 상기 토출공으로 보낸다.
본 발명의 또 다른 실시예에 따른 패키징 방법에서 상기 압입부는 탄성 재질로 형성되어, 상기 개구부가 구비된 상기 제 2 드라이 필름 패턴의 상부면을 따라 스퀴징한다.
본 발명의 또 다른 실시예에 따른 패키징 방법에서 상기 (G) 단계는 상기 칩의 포스트 범프를 상기 솔더 패턴에 대응 접합하여 상기 칩을 상기 기판에 실장한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 일실시예에 따른 패키지는 칩이 기판의 상부면으로부터 동일한 실장 높이(T)를 갖고 패키지됨에 따라, 칩과 패드 사이의 접속 신뢰성을 향상시킬 수 있는 효과가 있다.
본 발명의 다른 실시예에 따른 패키징 방법은 솔더 코팅볼을 이용하여 솔더 패턴을 용이하게 형성하므로, 제조 비용을 절감할 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 패키지를 나타낸 단면도.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 패키지의 패키징 방법을 설명하기 위한 공정 단면도.
도 3은 본 발명의 다른 실시예에 따른 패키지를 나타낸 단면도.
도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 패키지의 패키징 방법을 설명하기 위한 공정 단면도.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 도 1은 본 발명의 일실시예에 따른 패키지를 나타낸 단면도이다.
본 발명의 일실시예에 따른 패키지는 기판(100) 상에 구비된 다수의 패드(110), 기판(100) 상에서 패드(110) 영역을 둘러싸고 다른 회로 패턴을 매립하는 SR 패턴(Solder Resist pattern: 120), 패드(110) 각각에 솔더를 포함하여 구비된 솔더 패턴(210), 및 솔더 패턴을 매개로 기판(100) 상의 패드(110)에 연결되어 실장된 칩(200)을 포함한다.
SR 패턴(120)은 솔더 레지스트를 이용하여 기판(100) 상에서 칩(200)이 실장되는 패드(110) 영역을 둘러싸고, 패드(110) 영역을 제외한 영역에 구비된 다수의 회로를 매립한다.
솔더 패턴(210)은 솔더 내부에 전도성 금속 패턴(141')을 포함한 형태로 구현되고, 기판(100) 상의 패드(110)와 칩(200) 사이에 구비되어 전기적으로 연결한다.
구체적으로, 전도성 금속 패턴(141')은 솔더 패턴(210)의 형태를 지지하기 위해 구비된 부재로서, 예를 들어 구리, 금, 은, 알루미늄 등의 전도성 금속 재질로 이루어진 볼 형상이 리플로우(reflow) 과정에서 변형된 패턴으로 형성된다.
이러한 솔더 패턴(210) 각각이 동일한 체적을 갖고 패드(110)와 칩(200) 사이에 구비되므로, 칩(200)은 기판(100)의 상부면으로부터 동일한 실장 높이(T)를 갖고 패키지된다.
따라서, 본 발명의 일실시예에 따른 패키지는 칩(200)이 기판(100)의 상부면으로부터 동일한 실장 높이(T)를 갖고 패키지됨에 따라, 칩(200)과 패드(110) 사이의 접속 신뢰성을 향상시킬 수 있다.
이하, 본 발명의 일실시예에 따른 패키지의 패키징 방법에 대해 도 2a 내지 도 2f를 참조하여 설명한다. 도 2a 내지 도 2f는 본 발명의 일실시예에 따른 패키지의 패키징 방법을 설명하기 위한 공정 단면도이다.
본 발명의 일실시예에 따른 패키지의 패키징 방법은 먼저, 도 2a에 도시된 바와 같이 기판(100) 상에 다수의 패드(110), 및 다른 회로 패턴을 매립하는 SR 패턴(120)을 구비한다.
구체적으로, 기판(100) 상에 다수의 패드(110)와 다른 회로 패턴을 형성하기 위해, 패드(110)와 다른 회로 패턴에 해당하는 개구부를 갖는 제 1 드라이 필름 패턴을 형성한다.
이후, 제 1 드라이 필름 패턴에 대해 예를 들어, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 등의 방법으로 구리를 충진할 수 있다.
이와 같이 제 1 드라이 필름 패턴에 구리를 충진하고 드라이 필름 패턴을 박리하면, 도 2a에 도시된 바와 같이 다수의 패드(110), 및 다른 회로 패턴이 형성된다.
이어서, 솔더 레지스트를 이용하여 패드(110) 영역을 제외한 영역에 구비된 다른 회로 패턴을 매립하는 SR 패턴(120)을 형성한다.
기판(100) 상에 다수의 패드(110), 및 다른 회로 패턴을 매립하는 SR 패턴(120)을 형성한 후, 도 2b에 도시된 바와 같이 패드(110)를 각각 노출하는 제 2 드라이 필름 패턴(130)을 형성한다.
구체적으로, 제 2 드라이 필름 패턴은 먼저 라미네이트를 이용하여 미경화 상태의 드라이 필름을 다수의 패드(110), 및 SR 패턴(120)이 형성된 기판(100) 상에 라미네이션한다.
이후, 기판(100) 상에 라미네이션된 드라이 필름을 노광(lithography), 에칭(etching) 과정 등을 포함한 패터닝(patterning) 공정으로 처리하여, 각각의 패드(110)를 노출하는 개구부를 갖는 제 2 드라이 필름 패턴(130)을 형성할 수 있다.
이러한 제 2 드라이 필름 패턴(130)에 대해 도 2c에 도시된 바와 같이 패드(110)를 노출하는 개구부 각각에 동일한 직경의 솔더 코팅볼(140)을 장착한다.
여기서, 솔더 코팅볼(140)은 전도성 금속 재질로 이루어진 금속볼(141), 및 금속볼(141)의 외부에 구비된 솔더 코팅막(142)으로 이루어진다. 금속볼(141)은 예를 들어 구리, 금, 은, 알루미늄 등의 전도성 금속 재질로 이루어지고, 솔더 코팅막(142)은 이러한 금속볼(141)에 대해 예컨대, 전기도금 등의 방법으로 솔더를 도금하여 구비할 수 있다.
솔더 코팅볼(140)을 장착한 후, 도 2d에 도시된 바와 같이 솔더 코팅볼(140)에 대한 리플로우(reflow) 처리를 수행하여, 솔더 코팅볼(140)의 금속볼(141)을 전도성 금속 패턴(141')으로 변형한다.
이때, 금속볼(141)의 외부면에 구비된 솔더 코팅막(142)은 용융되어 금속 패턴(141') 하부에 축적되어 패드(110)에 접착된다.
이후, 제 2 드라이 필름 패턴(130)을 박리하면, 도 2e에 도시된 바와 같이 기판(100)의 상부면으로부터 금속 패턴(141')까지 동일한 높이(t)를 갖는 구조를 형성하게 된다.
이어서, 도 2f에 도시된 바와 같이, 기판(100)의 상부면으로부터 동일한 높이(t)를 갖는 금속 패턴(141')에 대해 솔더를 이용하여 칩(200)을 실장한다.
이에 따라, 솔더 내부에 전도성 금속 패턴(141')을 포함한 솔더 패턴(210)이 형성되고, 이런 솔더 패턴(210)이 기판(100) 상의 패드(110)와 칩(200) 사이에 다수 구비되어 전기적으로 연결한다.
이러한 솔더 패턴(210)은 동일한 체적을 갖고 패드(110)와 칩(200) 사이에 구비되므로, 칩(200)은 기판(100)의 상부면으로부터 동일한 실장 높이(T)를 갖고 패키지된다.
따라서, 본 발명의 일실시예에 따른 패키지의 패키징 방법은 솔더 코팅볼(140)을 이용하여 솔더 패턴(210)을 용이하게 형성하므로, 제조 비용을 절감할 수 있다.
또한, 본 발명의 일실시예에 따른 패키지의 패키징 방법은 칩(200)을 기판(100)의 상부면으로부터 동일한 실장 높이를 갖고 패키지함에 따라, 칩(200)과 패드(110) 사이의 접속 신뢰성을 향상시킬 수 있다.
이하, 본 발명의 다른 실시예에 따른 패키지에 대해 도 3을 참조하여 설명한다. 도 3은 본 발명의 다른 실시예에 따른 패키지를 나타낸 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 패키지는 기판(300) 상에 구비된 다수의 패드(310), 기판(300) 상에서 각각의 패드(310)와 그 상부의 솔더 영역을 둘러싸고 다른 회로 패턴을 매립하는 SR 패턴층(320), SR 패턴층(320)의 상부면에 전도성 금속 패턴(341')을 함유하여 포스트 범프(410)에 연결 구비된 솔더 패턴(350), 및 솔더 패턴(350)과 포스트 범프(410)를 매개로 기판(300) 상의 패드(310)에 연결되어 실장된 칩(400)을 포함한다.
SR 패턴층(320)은 솔더 레지스트를 이용하여 기판(300) 상에서 각각의 패드(310)와 패드(310) 상부의 솔더를 포함한 영역을 둘러싸고, 그 이외의 영역에 구비된 다수의 회로를 매립한다.
솔더 패턴(350)은 솔더 내부에 전도성 금속 패턴(341')을 포함한 형태로서, 패드(310) 상부의 솔더에 연결된 전도성 금속 패턴(341')이 상부의 솔더 내부에 함유된 형태로 칩(400)의 포스트 범프(410)와 패드(310) 사이를 전기적으로 연결한다.
구체적으로, 전도성 금속 패턴(341')은 솔더 패턴(350)의 형태를 지지하기 위해 구비된 부재로서, 예를 들어 구리, 금, 은, 알루미늄 등의 전도성 금속 재질로 이루어진 볼 형상이 리플로우 과정에서 변형된 패턴으로 형성된다.
이러한 솔더 패턴(350) 각각이 동일한 체적을 갖고 포스트 범프(410)와 연결되므로, 칩(400)은 SR 패턴층(320)의 상부면으로부터 동일한 실장 높이(T)를 갖고 패키지된다.
따라서, 본 발명의 다른 실시예에 따른 패키지는 칩(400)이 SR 패턴층(320)의 상부면으로부터 동일한 실장 높이(T)를 갖고 패키지됨에 따라, 칩(400)과 패드(310) 사이의 접속 신뢰성을 향상시킬 수 있다.
이하, 본 발명의 다른 실시예에 따른 패키지의 패키징 방법에 대해 도 4a 내지 도 4g를 참조하여 설명한다. 도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 패키지의 패키징 방법을 설명하기 위한 공정 단면도이다.
본 발명의 다른 실시예에 따른 패키지의 패키징 방법은 먼저, 도 4a에 도시된 바와 같이 기판(300) 상에 다수의 패드(310) 상부면을 노출하고 다른 회로 패턴을 매립하는 SR 패턴층(320)을 형성한다.
구체적으로, 기판(300) 상에 다수의 패드(310)와 다른 회로 패턴을 형성하기 위해, 패드(310)와 다른 회로 패턴에 해당하는 개구부를 갖는 제 1 드라이 필름 패턴을 기판(300)의 상부면에 형성한다.
이후, 제 1 드라이 필름 패턴에 대해 예를 들어, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 등의 방법으로 구리를 충진할 수 있다.
이와 같이 제 1 드라이 필름 패턴에 구리를 충진하고 드라이 필름 패턴을 박리하면, 도 4a에 도시된 바와 같이 기판(300)에 다수의 패드(310), 및 다른 회로 패턴이 형성된다.
이러한 다수의 패드(310) 및 다른 회로 패턴을 구비한 기판(300)에 솔더 레지스트를 도포하고, 도포된 솔더 레지스트에 대해 노광 및 에칭 공정을 포함한 패터닝 공정으로 패드(310)의 상부면을 노출하고 다른 회로 패턴을 매립하는 SR 패턴층(320)을 형성할 수 있다.
SR 패턴층(320)을 형성한 후, 도 4b에 도시된 바와 같이 SR 패턴층(320)의 상부면에 패드(310)의 상부면을 각각 노출하는 제 2 드라이 필름 패턴(330)을 형성한다.
구체적으로, 제 2 드라이 필름 패턴은 먼저 라미네이트를 이용하여 미경화 상태의 드라이 필름을 SR 패턴층(320)에 라미네이션한다.
이후, 라미네이션된 드라이 필름을 노광(lithography), 에칭(etching) 및 클리닝(cleaning) 과정 등을 포함한 패터닝(patterning) 공정으로 처리하여, 각각의 패드(310)의 상부면을 노출하는 개구부를 갖는 제 2 드라이 필름 패턴(330)을 형성할 수 있다.
이러한 제 2 드라이 필름 패턴(330)에 대해, 도 4c에 도시된 바와 같이 패드(310)의 상부면을 노출하는 개구부 각각에 동일한 직경의 솔더 코팅볼(340)을 장착한다.
솔더 코팅볼(340)은 전술한 바와 같이 전도성 금속 재질로 이루어진 금속볼(341), 및 금속볼(341)의 외부에 구비된 솔더 코팅막(342)으로 이루어진다. 금속볼(341)은 예를 들어 구리, 금, 은, 알루미늄 등의 전도성 금속 재질로 이루어지고, 솔더 코팅막(342)은 이러한 금속볼(341)에 대해 예컨대, 전기도금 등의 방법으로 솔더를 도금하여 구비할 수 있다.
솔더 코팅볼(340)을 장착한 후, 도 4d에 도시된 바와 같이 솔더 코팅볼(340)에 대한 리플로우(reflow) 처리를 수행하여, 솔더 코팅볼(340)의 금속볼(341)을 전도성 금속 패턴(341')으로 변형한다.
이때, 금속볼(341)의 외부면에 구비된 솔더 코팅막(342)은 용융되어 금속 패턴(341') 하부에 솔더로 축적되어 패드(310)에 접착된다.
이후, 도 4e에 도시된 바와 같이 솔더 주입기(500)를 이용하여 금속 패턴(341')이 각각 구비된 제 2 드라이 필름 패턴(330)의 개구부에 솔더를 주입한다.
이렇게 솔더 주입기(500)를 이용하여 솔더를 주입함에 따라, 솔더가 금속 패턴(341')을 매립한 솔더 패턴(350)이 형성될 수 있다.
여기서, 솔더 주입기(500)는 외부로부터 공급된 솔더를 저장하는 저장부(510), 저장부(510)에 관 형태로 연결되어 솔더를 토출하는 토출공(511), 토출공(511)을 감싸고 가열하는 가열부(512), 및 토출공(511)에서 토출된 용융 솔더를 표면에 흘려 주입하는 압입부(520)를 포함한다.
저장부(510)는 외부로부터 공급된 솔더를 저장하고, 가압 펌프 또는 피스톤을 구비하여 솔더를 토출공(511)으로 내보낼 수 있다. 여기서, 저장부(510)는 솔더를 솔더 페이스트 형태로 공급받고, 이와 별도로 플럭스(flux) 등을 포함하여 토출공(511)으로 내보낼 수도 있다.
가열부(512)는 토출공(511)의 주변을 감싸는 열선 또는 히터 등의 형태로 구비되고, 토출공(511)을 따라 토출되는 솔더를 가열하여 용융시킨다.
압입부(520)는 제 2 드라이 필름 패턴(330)의 상부면에 닿아 스퀴징하는 부분으로, 토출공(511)의 단부에서 토출된 용융 솔더가 표면을 따라 흘러내린다. 이러한 압입부(520)는 탄성 재질로 형성되어, 토출공(511)의 단부에서 토출된 용융 솔더가 흘러 제 2 드라이 필름 패턴(330)의 개구부에 충진됨과 동시에 압입한다.
이러한 압입부(520)에 의해 금속 패턴(341')을 매립한 솔더 패턴(350)이 평탄한 상부면을 갖도록 형성될 수 있다.
이후, 솔더 패턴(350)을 경화한 후에 제 2 드라이 필름 패턴(330)을 박리하면, 도 4f에 도시된 바와 같이 기판(300)의 상부면으로부터 동일한 높이(t)를 갖는 솔더 패턴(350)을 형성하게 된다.
이러한 솔더 패턴(350)에 대해 포스트 범프(410)와 연결하여, 칩(400)을 기판(300) 상의 패드(310)에 전기적으로 연결된 형태로 실장한다. 물론, 포스트 범프(410)가 없이, 솔더 패턴(350) 만을 이용하여 칩(400)을 기판(300) 상의 패드(310)에 전기적으로 연결된 형태로 실장할 수도 있다.
이에 따라, 칩(400)은 SR 패턴층(320)의 상부면으로부터 동일한 실장 높이를 갖고 패키지되어, 칩(400)과 패드(310) 사이의 접속 신뢰성을 향상시킬 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
100, 300: 기판 110, 310: 패드
120: SR 패턴 130, 330: 제 2 드라이 필름 패턴
140: 솔더 코팅볼 141: 금속 볼
142: 솔더 코팅막 200: 칩
210: 솔더 패턴

Claims (19)

  1. (A) 기판 상에 다수의 패드, 및 다른 회로 패턴을 구비하는 단계;
    (B) 상기 패드를 노출하는 개구부를 구비한 제 2 드라이 필름 패턴을 형성하는 단계;
    (C) 상기 제 2 드라이 필름 패턴의 개구부에 솔더 코팅볼을 장착하는 단계;
    (D) 상기 솔더 코팅볼을 변형 패턴으로 변환시키도록 상기 솔더 코팅볼에 대해 리플로우 처리하는 단계;
    (E) 상기 제 2 드라이 필름 패턴을 박리하는 단계; 및
    (F) 상기 솔더 코팅볼의 변형 패턴을 솔더에 함유한 솔더 패턴으로 형성하고, 상기 솔더 패턴을 이용하여 칩을 상기 기판에 실장하는 단계;
    를 포함하는 패키징 방법.
  2. 청구항 1에 있어서,
    상기 (A) 단계는
    (A-1) 상기 패드와 다른 회로 패턴에 대응하는 개구부를 갖는 제 1 드라이 필름 패턴을 형성하는 단계;
    (A-2) 상기 제 1 드라이 필름 패턴에 구리를 충진하는 단계;
    (A-3) 상기 제 1 드라이 필름 패턴을 박리하는 단계; 및
    (A-4) 상기 패드 영역을 둘러싸고 상기 다른 회로 패턴을 매립하는 SR(Solder Resist) 패턴을 형성하는 단계;
    를 포함하는 패키징 방법.
  3. 청구항 2에 있어서,
    상기 (A-2) 단계는 CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 중 어느 하나의 방법으로 수행되는 패키징 방법.
  4. 청구항 1에 있어서,
    상기 (B) 단계는
    (B-1) 라미네이트를 이용하여 미경화 상태의 드라이 필름을 상기 패드와 상기 다른 회로 패턴을 구비한 기판 상에 라미네이션하는 단계; 및
    (B-2) 상기 라미네이션된 드라이 필름에 대해 패터닝(patterning) 공정을 수행하는 단계;
    를 포함하는 패키징 방법.
  5. 청구항 1에 있어서,
    상기 (D) 단계에서
    상기 솔더 코팅볼은 전도성 금속 재질로 이루어진 금속볼; 및 상기 금속볼의 외부면에 구비된 솔더 코팅막; 으로 이루어지고,
    상기 리플로우 처리에 따라 상기 솔더 코팅막이 용융되어 상기 패드에 축적 접착되는 패키징 방법.
  6. 청구항 5에 있어서,
    상기 솔더 코팅막은 전기도금 방법으로 솔더를 상기 금속볼의 외부면에 도금하여 구비되는 패키징 방법.
  7. 기판 상에 구비된 다수의 패드;
    상기 패드 영역을 둘러싸고 다른 회로 패턴을 매립하는 SR 패턴(Solder Resist pattern);
    솔더를 이용하여 내부에 금속 패턴을 함유하고, 상기 패드 각각의 상부면에 구비된 솔더 패턴; 및
    상기 솔더 패턴을 매개로 상기 기판 상에 실장된 칩;
    을 포함하는 패키지.
  8. 청구항 7에 있어서,
    상기 솔더 패턴은 전도성 금속 재질로 이루어진 금속 패턴을 상기 솔더 내부에 함유하는 패키지.
  9. 청구항 7에 있어서,
    상기 칩은 상기 기판의 상부면으로부터 동일한 실장 높이로 구비되는 패키지.
  10. 청구항 7에 있어서,
    상기 칩과 솔더 패턴 사이에 포스트 범프를 더 포함하는 패키지.
  11. (A) 기판 상에 다수의 패드, 및 다른 회로 패턴을 구비하는 단계;
    (B) 상기 패드를 노출하는 개구부를 구비한 제 2 드라이 필름 패턴을 형성하는 단계;
    (C) 상기 제 2 드라이 필름 패턴의 개구부에 솔더 코팅볼을 장착하는 단계;
    (D) 상기 솔더 코팅볼을 변형 패턴으로 변환시키도록 상기 솔더 코팅볼에 대해 리플로우 처리하는 단계;
    (E) 상기 개구부에 솔더를 충진 압입하여 솔더 패턴을 형성하는 단계;
    (F) 상기 제 2 드라이 필름 패턴을 박리하는 단계; 및
    (G) 상기 솔더 패턴을 이용하여 칩을 상기 기판에 실장하는 단계;
    를 포함하는 패키징 방법.
  12. 청구항 11에 있어서,
    상기 (A) 단계는
    (A-1) 상기 패드와 다른 회로 패턴에 대응하는 개구부를 갖는 제 1 드라이 필름 패턴을 기판에 형성하는 단계;
    (A-2) 상기 제 1 드라이 필름 패턴에 구리를 충진하는 단계;
    (A-3) 상기 제 1 드라이 필름 패턴을 박리하는 단계; 및
    (A-4) 상기 패드 각각을 둘러싸고 상기 다른 회로 패턴을 매립하는 SR(Solder Resist) 패턴을 형성하는 단계;
    를 포함하는 패키징 방법.
  13. 청구항 12에 있어서,
    상기 (A-2) 단계는 CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 중 어느 하나의 방법으로 수행되는 패키징 방법.
  14. 청구항 11에 있어서,
    상기 (D) 단계에서 상기 솔더 코팅볼은 전도성 금속 재질로 이루어진 금속볼; 및 상기 금속볼의 외부면에 구비된 솔더 코팅막; 으로 이루어지고,
    상기 리플로우 처리에 따라 상기 솔더 코팅막이 용융되어 상기 패드에 축적 접착되는 패키징 방법.
  15. 청구항 11에 있어서,
    상기 (E) 단계는 솔더 주입기를 이용하여 상기 개구부에 상기 솔더를 충진 압입하는 패키징 방법.
  16. 청구항 15에 있어서,
    상기 솔더 주입기는
    외부에서 공급된 상기 솔더를 저장하는 저장부;
    상기 저장부에 관 형태로 연결되어 상기 솔더를 토출하는 토출공;
    상기 토출공을 감싸고 가열하는 가열부; 및
    상기 토출공에서 토출된 용융 솔더를 표면에 흘려 주입하는 압입부;
    를 포함하고,
    상기 압입부를 이용하여 상기 개구부에 상기 솔더를 충진 압입하는 패키징 방법.
  17. 청구항 16에 있어서,
    상기 저장부는 가압 펌프 또는 피스톤에 연결되어 상기 솔더를 상기 토출공으로 보내는 패키징 방법.
  18. 청구항 16에 있어서,
    상기 압입부는 탄성 재질로 형성되어, 상기 개구부가 구비된 상기 제 2 드라이 필름 패턴의 상부면을 따라 스퀴징하는 패키징 방법.
  19. 청구항 11에 있어서,
    상기 (G) 단계는 상기 칩의 포스트 범프를 상기 솔더 패턴에 대응 접합하여 상기 칩을 상기 기판에 실장하는 패키징 방법.
KR20120085823A 2012-08-06 2012-08-06 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지 KR20140019173A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20120085823A KR20140019173A (ko) 2012-08-06 2012-08-06 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지
US13/845,108 US8952531B2 (en) 2012-08-06 2013-03-18 Packaging method using solder coating ball and package having solder pattern including metal pattern
US14/575,915 US20150102488A1 (en) 2012-08-06 2014-12-18 Printed circuit board using solder coating ball

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20120085823A KR20140019173A (ko) 2012-08-06 2012-08-06 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지

Publications (1)

Publication Number Publication Date
KR20140019173A true KR20140019173A (ko) 2014-02-14

Family

ID=50024675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120085823A KR20140019173A (ko) 2012-08-06 2012-08-06 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지

Country Status (2)

Country Link
US (2) US8952531B2 (ko)
KR (1) KR20140019173A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140019173A (ko) * 2012-08-06 2014-02-14 삼성전기주식회사 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012097A1 (en) * 2002-07-17 2004-01-22 Chien-Wei Chang Structure and method for fine pitch flip chip substrate
US20080105355A1 (en) * 2003-12-31 2008-05-08 Microfabrica Inc. Probe Arrays and Method for Making
US20080150159A1 (en) * 2004-02-11 2008-06-26 Irwin Aberin Semiconductor Package with Perforated Substrate
US7459345B2 (en) * 2004-10-20 2008-12-02 Mutual-Pak Technology Co., Ltd. Packaging method for an electronic element
US20090065936A1 (en) * 2005-03-16 2009-03-12 Jenny Wai Lian Ong Substrate, electronic component, electronic configuration and methods of producing the same
TWI413471B (zh) 2006-01-27 2013-10-21 Ibiden Co Ltd Method and device for mounting solder ball
JP5259095B2 (ja) * 2006-06-19 2013-08-07 新光電気工業株式会社 半導体装置
CN101796622B (zh) * 2007-09-04 2011-12-28 京瓷株式会社 半导体元件、其制造方法及实装其的实装构造体
US7952207B2 (en) * 2007-12-05 2011-05-31 International Business Machines Corporation Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
WO2009096216A1 (ja) * 2008-01-30 2009-08-06 Nec Corporation 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
CN101960932B (zh) * 2008-02-29 2013-02-13 住友电木株式会社 焊料连接的方法、电子器件及其制造方法
US9345148B2 (en) * 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
KR101019151B1 (ko) * 2008-06-02 2011-03-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100986296B1 (ko) * 2008-09-05 2010-10-07 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5113114B2 (ja) * 2009-04-06 2013-01-09 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP2011077308A (ja) * 2009-09-30 2011-04-14 Fujitsu Ltd 半導体装置の実装方法
JP5481724B2 (ja) * 2009-12-24 2014-04-23 新光電気工業株式会社 半導体素子内蔵基板
US8698306B2 (en) * 2010-05-20 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact opening
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
US8410604B2 (en) * 2010-10-26 2013-04-02 Xilinx, Inc. Lead-free structures in a semiconductor device
US8669137B2 (en) * 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
TWI447864B (zh) * 2011-06-09 2014-08-01 Unimicron Technology Corp 封裝基板及其製法
TWI506738B (zh) * 2011-06-09 2015-11-01 Unimicron Technology Corp 封裝結構及其製法
KR20140019173A (ko) * 2012-08-06 2014-02-14 삼성전기주식회사 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20150102488A1 (en) 2015-04-16
US20140035130A1 (en) 2014-02-06
US8952531B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
US6338985B1 (en) Making chip size semiconductor packages
JP6687343B2 (ja) 埋め込み型半導体デバイスパッケージのための電気的相互接続構造体およびその製造方法
US8987919B2 (en) Built-in electronic component substrate and method for manufacturing the substrate
US8951848B2 (en) Circuit substrate for mounting chip, method for manufacturing same and chip package having same
US20040099960A1 (en) Economical high density chip carrier
US20150098204A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US20150092357A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
US11742310B2 (en) Method of manufacturing semiconductor device
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
US7554197B2 (en) High frequency IC package and method for fabricating the same
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101131230B1 (ko) 범프 지지부를 갖는 인쇄회로기판 및 그 제조방법
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
KR20140019173A (ko) 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지
KR101103302B1 (ko) 인쇄회로기판 및 이의 제조 방법
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
KR102422884B1 (ko) 인쇄회로기판 및 그 제조방법
JP2017152477A (ja) プリント配線板
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
KR100726242B1 (ko) 플립칩 실장용 기판의 제조방법
KR20110013902A (ko) 패키지 및 그 제조방법
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application