TWI390685B - 半導體元件封裝基板及半導體元件封裝結構 - Google Patents

半導體元件封裝基板及半導體元件封裝結構 Download PDF

Info

Publication number
TWI390685B
TWI390685B TW095120623A TW95120623A TWI390685B TW I390685 B TWI390685 B TW I390685B TW 095120623 A TW095120623 A TW 095120623A TW 95120623 A TW95120623 A TW 95120623A TW I390685 B TWI390685 B TW I390685B
Authority
TW
Taiwan
Prior art keywords
package substrate
underfill resin
adjustment section
semiconductor element
resin
Prior art date
Application number
TW095120623A
Other languages
English (en)
Other versions
TW200709379A (en
Inventor
Kuramochi Toshiyuki
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200709379A publication Critical patent/TW200709379A/zh
Application granted granted Critical
Publication of TWI390685B publication Critical patent/TWI390685B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

半導體元件封裝基板及半導體元件封裝結構
本案請求基於日本專利申請案第2005－169894號，申請日2005年6月9日之國外優先權，其內容全文以引用方式併入此處。
本發明係有關一種半導體元件封裝基板及一種半導體元件封裝結構，更特別係有關一種半導體元件封裝基板及一種半導體元件封裝結構，其中底填補樹脂係填補於封裝基板與以覆晶接合而安裝於該封裝基板之半導體元件間。
至於以高密度封裝於封裝基板上之半導體元件之封裝方法，頻繁使用覆晶接合。根據此種覆晶接合，半導體元件係經由設置焊料凸塊於半導體元件之底面上作為外部連接終端來安裝，然後將此半導體元件以面向下狀態設定於封裝基板，然後將焊料凸塊接合於形成於封裝基板上的電極。
圖1顯示先前技術中，於其上藉覆晶接合來安裝半導體元件(半導體元件)5之封裝基板1之實例。圖1顯示具有中央襯墊結構之諸如DRAM之半導體元件5安裝於封裝基板1上之實例。
封裝基板1為印刷電路板，預定佈線圖案、電極等係形成於其表面上。此外，保護佈線圖案、電極等之焊料抗蝕劑2係形成於封裝基板1之表面上。
焊料抗蝕劑2為具有絕緣效能之樹脂，也具有防止焊料黏著功能。開口部3係形成於焊料抗蝕劑2之封裝區6(於其中安裝半導體元件5)之一部分，於該部分形成欲接合至形成於半導體元件5的焊料凸塊之電極。因此，接合至形成於封裝基板1之凸塊之電極(圖中未顯示)係經由開口部3而暴露於外側。
同時，當封裝基板1與半導體元件5間的熱膨脹差異大的情況下，當半導體元件5係覆晶接合至封裝基板1時，加熱時的熱膨脹差異所造成的應力施加於焊料凸塊。如此，造成封裝可靠度的問題。因此，於先前技術，於半導體元件5係覆晶安裝於封裝基板1之後，經由設置底填補樹脂7於半導體元件5與封裝基板1間，可抑制因熱膨脹差異所造成的應力，如此可改良封裝可靠度(例如參考JP－A－2002－329744)。
圖2為平面圖，顯示於封裝基板1與半導體元件5間設置底填補樹脂7之處理程序。由於底填補樹脂7係設置於封裝基板1與半導體元件5間，故為求方便舉例說明，於此處省略半導體元件5之說明而僅舉例說明其封裝區6。
為了提供底填補樹脂7，液體底填補樹脂7係從注入起點位置9而注入封裝基板1與半導體元件5間。於圖2所示實例中，注入起點位置9係設置於圖2之開口部3之底部位置。底填補樹脂7當從注入起點位置9注入時，底填補樹脂7於圖2向上流，而展開於封裝基板1與半導體元件5間之空間。
於此種注入中，作為底填補樹脂7之頂端部之流端面7A，並未形成為線性端，反而形成為圖2所示之彎曲端。原因在於實際上位置沿開口部3之緣部3A及半導體元件5之外周邊部6A區之液體底填補樹脂7之流速係比其它區更高。具體言之，緣部3A之流速V2及外周邊部6A之流速V3係比圖2中以箭頭V1指示之焊料抗蝕劑2上的底填補樹脂7之流速更高(V1<V2，V1<V3)。
此外，圖4顯示形成於焊料抗蝕劑2的兩個開口部3、4將具有襯墊結構之半導體元件安裝成為兩行之實例。如圖4所示，當開口部3、4形成為平行，然後底填補樹脂7係注入於垂直於開口部3、4之方向，特別底填補樹脂7之進行快速顯著。
藉此方式，於封裝基板1上底填補樹脂7之流動速度不均，雖言如此，此項問題未能於先前技術獲得妥善處理。因此理由故，當底填補樹脂7係從注入起點位置9流至相對端時，基於速度差異，流端面7A的彎曲形狀變顯著。然後，因流速快的底填補樹脂7部分係環繞流速慢的部分流動，故於某些情況下，於底填補樹脂7內側產生空隙8，如圖3及圖5所示。
圖6A顯示SAT(掃描音波斷層攝影)影像，其中當底填補樹脂7係注入於封裝基板1與半導體元件5間作為第一先前技術時，於底填補樹脂7內側產生空隙8。圖6B顯示當於圖6A所示狀態下進行表面研磨時的影像。
圖6C為沿圖6A之線A－A’，一種半導體元件封裝結構之剖面圖。於此種情況下，形成於半導體元件5上的金釦狀凸塊11與形成於封裝基板1上的基板導體(電極)13係透過焊料12連接。圖6C中，並未產生空隙。
圖6D為沿圖6A線B－B’之半導體元件封裝結構之剖面圖。此種情況下，環繞半導體元件5與封裝基板1間的焊料12，於該環繞焊料12之底填補樹脂7內側產生空隙8。
圖6E為沿圖6A線C－C’之半導體元件封裝結構之剖面圖。此種情況下，於半導體元件5與封裝基板1間的封裝基板1上方的底填補樹脂7內側產生空隙8。
藉此方式，空隙8係於底填補樹脂7內側產生，空隙8內部空氣可藉後來加熱膨脹，結果導致底填補樹脂7裂開，或底填補樹脂7無法充分吸收於封裝基板1與半導體元件5間所引起的應力。如此造成封裝可靠度劣化的問題。
鑑於前述情況進行本發明，提供可防止底填補樹脂產生空隙之一種半導體元件封裝基板及一種半導體元件封裝結構。
於若干實作中，一種本發明之半導體元件之封裝基板，包含：於封裝基板表面上之焊料抗蝕劑，該焊料抗蝕劑具有安裝半導體元件用之第一開口部；以及調整區段，當設有底填補樹脂時，用於調整底填補樹脂流速，該調整區段係位在該焊料抗蝕劑之第一開口部附近。
根據前述發明，因調整區段係設置於焊料抗蝕劑之第一開口部之周邊部，當提供底填補樹脂時，底填補樹脂係移動於調整區段上方，且係填補於半導體元件與半導體元件封裝基板間。於此種移動中，因調整區段調整底填補樹脂的流速，故底填補樹脂可均勻移動，同時也可防止底填補樹脂產生空隙。
於本發明之封裝基板中，調整區段包括形成於焊料抗蝕劑之第二開口部。
根據前述發明，因調整區段係藉形成於焊料抗蝕劑之第二開口部所形成，故此種調整區段可與第一開口部同時形成，如此容易形成調整區段。
於本發明之封裝基板中，調整區段包括形成於焊料抗蝕劑上的凸部。
根據前述發明，因調整區段係藉焊料抗蝕劑上方形成的凸部所形成，故當形成焊料抗蝕劑時可同時形成調整區段，如此容易形成調整區段。
於本發明之封裝基板中，當從頂部觀看時，調整區段為矩形。
根據前述發明，因調整區段被成形為矩形作為簡單形狀，故容易執行調整區段的形成。
於本發明之封裝基板中，當從頂部觀看時，調整區段為多角形。
根據前述發明，因調整區段係成形為多角形，故於小空間，底填補樹脂之流速降低。
於本發明之封裝基板中，調整區段係提供於第一開口部之一側上，該側係與底填補樹脂之注入起點位置相反。
根據前述發明，可防止底填補樹脂從第一開口部之對側過量流出。
於本發明之封裝基板中，調整區段係形成於部分覆蓋一區(其中安裝半導體元件區)之外周邊的位置。
根據前述發明，因調整區段係設置於其中底填補樹脂之流速快速的該區的外周邊，故底填補樹脂可以進一步均勻狀態提供。
於若干實作中，一種本發明之封裝結構包含：封裝基板；以覆晶接合而安裝於封裝基板之半導體元件；以及設置於該半導體元件與封裝基板間之底填補樹脂，其中該封裝基板包括：於封裝基板表面上之焊料抗蝕劑，該焊料抗蝕劑具有安裝半導體元件用之第一開口部；以及調整區段當提供底填補樹脂時，用於調整底填補樹脂之流速，該調整區段係位於焊料抗蝕劑之第一開口部附近，以及底填補樹脂係提供於包括第一開口部及調整區段之一區。
根據前述發明，當提供底填補樹脂時，底填補樹脂係於調整區段上方移動，流速經調整，因而可防止於底填補樹脂產生空隙。此外，因底填補樹脂係提供於包括調整區段之該區，故於提供底填補樹脂後，藉由調整區段之錨定效應，底填補樹脂可牢固固定於半導體元件封裝基板上，不會失敗。
根據本發明，因調整區段可調整底填補樹脂之流速，故底填補樹脂可均勻移動，也可避免於底填補樹脂產生空隙。
其次，將於後文參考附圖說明執行本發明之最佳模式。
圖7顯示根據本發明之第一實施例，一種半導體元件封裝基板20(後文稱作為封裝基板20)。半導體元件(半導體元件)25係藉覆晶連結而安裝於本封裝基板20上。圖7中，顯示其中具有中心襯墊結構之半導體元件25諸如DRAM之安裝實例。
封裝基板20為單層佈線板或多層佈線板，也具有由銅等所製成的預定佈線圖案、電極等(圖中未顯示)形成於其表面上。同時，為了保護佈線圖案、電極等，焊料抗蝕劑22係設置於表面上來改良焊接，容後詳述。
焊料抗蝕劑22為具有絕緣效能，也具有防止焊料黏著功能的樹脂。開口部23(第一開口部)係形成於其中安裝半導體元件25之焊料抗蝕劑22之封裝區26之部分，於該部分形成欲連結至形成於半導體元件25上的焊料凸塊之電極。因此，連結至形成於封裝基板20之電極係透過開口部23而暴露於外側。
焊料抗蝕劑22係藉網印法或微影術法而形成於封裝基板20上。此處，於含有光敏化劑之焊料抗蝕劑22施用於封裝基板20後，應用微影術法例如經由使用紫外光，施加曝光/顯影製程來形成期望的圖案。焊料抗蝕劑22容易藉網印法及微影術法來形成。
此外，於本實施例中，作為第二開口部之開口部30A係形成於焊料抗蝕劑22之開口部23的周緣部上。容後詳述，當設置於底填補樹脂27時，開口部30A執行調整流速的功能(開口部30A於後文稱作為速度調整開口部30A)。
於本實施例中，當封裝基板20係從頂部觀看時，開口部30A之外廓設定為矩形。此外，開口部30A之排列位置係設定為面對開口部23的長邊位置，且部分覆蓋(重疊)半導體元件25之封裝區26的外周邊部26A。
當開口部23係於焊料抗蝕劑22藉網印法或微影術法形成時，可同時形成速度調整開口部30A。如此，容易形成此種速度調整開口部30A而不會造成製造步驟變複雜。此外，速度調整開口部30A的外廓容易經由改變網印法或微影術法中使用的遮罩來改變。特別，因於本實施例中，速度調整開口部30A之外廓為矩形等簡單形狀，故容易形成速度調整開口部30A。
半導體元件25係覆晶連結至如上所組成的封裝基板20。換言之，多種凸塊諸如焊料凸塊及金凸塊(未顯示於圖7)係排列於半導體元件25之底面(電路形成面)上，然後經由將焊料連結至形成於封裝基板20上的且從開口部23暴露出的電極，而將半導體元件25安裝於封裝基板20上。
同時，於封裝基板20與半導體元件25間的熱膨脹差異大之情況下，當半導體元件25係覆晶連結至封裝基板20時，由於施加於凸塊而加熱時，因此種熱膨脹差異而造成應力。如此，如前文說明，出現封裝可靠度問題。因此於本實施例中，於半導體元件25係覆晶安裝於封裝基板20上之後，經由提供底填補樹脂27於半導體元件25與封裝基板20間，可抑制因熱膨脹差異所造成的應力，如此可達成封裝可靠度的改良。
然後將說明採用根據本實施例之封裝基板20時，提供底填補樹脂27之處理程序。圖8至圖11為平面圖，顯示當底填補樹脂27係注入於封裝基板20與半導體元件25間時底填補樹脂27的流動。
此處，因底填補樹脂27係提供於封裝基板20與半導體元件25間，為求方便，於此處將省略半導體元件25之說明，而只舉例說明其封裝區26。
為了提供底填補樹脂27，液體底填補樹脂27係從注入起點位置29而注入封裝基板20與半導體元件25間之空間。於圖8所示實例中，注入起點位置29係設定於開口部23之底部位置。由於毛細作用(於圖8箭頭X所指示的方向)當從注入起點位置29注入底填補樹脂27時，底填補樹脂27係於圖8向上流動而展開於封裝基板20與半導體元件25間之空間。
於此種注入中，如圖8所示，底填補樹脂27之流動並未由先前技術改變，直到底填補樹脂27的流動到達速度調整開口部30A為止。換言之，作為底填補樹脂27之頂端部的流端面27A並未形成為線性端，反而係形成為圖8所示的彎曲端。
如前文說明，造成如此的原因是位在沿開口部23之緣部23A和半導體元件25間外周邊部26A之區域中，液體底填補樹脂27之流動速度係高於其它區的流動速度。因此，於緣部23A的流動速度V2和於外周邊部26A的流動速度V3係高於焊料抗蝕劑22上底填補樹脂27之流動速度，於圖8以箭頭V1指示(V1<V2，V1<V3)。
當底填補樹脂27通過圖8所示位置，而到達速度調整開口部30A時，此種底填補樹脂27進入速度調整開口部30A。此時，於本實施例中，因速度調整開口部30A係形成於含有外周邊部26A之位置(其中底填補樹脂27之流動速度快速)，具有快速流動速度之底填補樹脂27係流入於速度調整開口部30A。
由於流入速度調整開口部30A的底填補樹脂27之流動，造成流端面27A係沿速度調整開口部30A的外周邊移動，故底填補樹脂27的流動距離(外周邊距離)變較長。同時，因底填補樹脂27係於組成為凹陷區的速度調整開口部30A中流動，故此種底填補樹脂27不會於X方向前進至超過速度調整開口部30A，直到速度調整開口部30A係以底填補樹脂27填補為止。
換言之，由於形成速度調整開口部30A，底填補樹脂27通過速度調整開口部30A的流動速度可調整為比其它部分的流動速度更慢。藉此方式，因底填補樹脂27的流動速度係藉速度調整開口部30A來調整，故當底填補樹脂27通過速度調整開口部30A之時間點，底填補樹脂27之流端面27A可獲得接近均勻且光滑的末端，如圖9所示。
圖10顯示一種組成，底填補樹脂27係於X方向進一步前進。如圖10所示，因開口部23係存在於封裝區26的中央，故於長邊的底填補樹脂27的流動速度因緣部23A而增高，而於外周邊部26A上的底填補樹脂27的流動速度由於速度調整開口部30A的存在而減少。因此，如圖10所示，底填補樹脂27整體係呈卵形末端前進(流端面27A形成曲面，其中部係向前凸起)。
圖11顯示提供底填補樹脂27之處理程序結束的情況。如圖10所示，於本實施例中，因速度調整開口部30A係提供於封裝基板20，故底填補樹脂27之流分佈產生下述分佈，流端面27A組成接近均勻且光滑的末端。
具體言之，如圖10所示，底填補樹脂27之流動方式為其中部向前某個量，二側部稍微延遲來追隨中部。結果，不似先前技術，可防止底填補樹脂顯示之流速為底填補樹脂前進快速，留下中部；同時也可防止於底填補樹脂27產生空隙的問題。藉此方式，由於可抑制底填補樹脂27產生空隙，故可增加安裝半導體元件25於封裝基板20上時的封裝可靠度。
此外，於提供處理結束後，底填補樹脂27仍然維持留在速度調整開口部30A。因此，於速度調整開口部30A之底填補樹脂27就封裝基板20具有錨定效果，底填補樹脂27可牢固固定於封裝基板20而不會失敗。結果，可進一步提高當安裝半導體元件25於封裝基板20上時的封裝可靠度。
於本實施例中，設置兩個速度調整開口部30A來面對開口部23的長邊，開口部23係設置於兩個速度調整開口部30A中間。但速度調整開口部30A之設置數目並非限於兩個，而可採用多個速度調整開口部。
此外，設置位置非僅限於本實施例所示位置。位置可經適當選擇來與底填補樹脂27之流動相對應。舉例言之，速度調整開口部可設置於開口部23之注入起點位置29的對側上。採用此種組配結構，可防止底填補樹脂27從封裝區26過度流出至外側。
此外，當從頂部觀看時，速度調整開口部之形狀非僅限於矩形。速度調整開口部可為任一種形狀，只要填補於其內側的底填補樹脂27可避免底填補速度前進快速而留下中部即可。
其次，將於後文以圖12至圖17說明本發明之第二實施例至第六實施例。圖12至圖17中，相同的元件符號係標示於圖7至圖11用來說明第一實施例之相同組配結構，於此處將省略其說明。
圖12顯示封裝基板20作為本發明之第二實施例。於本實施例中，顯示兩個開口部23、24係形成於焊料抗蝕劑22，來將具有襯墊結構之半導體元件安裝成為兩列之實例。開口部23、24係配置為彼此平行，底填補樹脂27係注入於開口部23、24之延伸方向之垂直方向(圖12之橫向)。
此外，本實施例係組成為速度調整開口部30A係形成於開口部23與開口部24間。如同於本實施例，即使於兩個開口部23、24係配置成於底填補樹脂27之移動方向，以及底填補樹脂27係沿邊緣前進，由於底填補樹脂27之流動速度係藉速度調整開口部30A調整，故可抑制底填補樹脂27的四處流動，也可防止產生空隙。
圖13及圖14顯示本發明之第三實施例和第四實施例之封裝基板20。於根據第三實施例和第四實施例之封裝基板20中，調整底填補樹脂27之流動速度之調整區段係成形為，當從頂部觀看時為多角形。圖13顯示十字形速度調整開口部30B施用於具有一個開口部23之封裝基板20之實例。此外，圖14顯示十字形速度調整開口部30B施用於具有兩個開口部23、24之封裝基板20之實例。
藉此方式，因速度調整開口部30B係成形為多角形，故可大為減低底填補樹脂27的流動速度。因此，可大為減少小空間時底填補樹脂27的流動速度，可防止當設置速度調整開口部30B時，於封裝基板20上產生無效空間。如此，當達成封裝基板20的尺寸縮小時，可進一步達成封裝可靠度的改良。於本實施例中，十字形係用作為多角形之實例，但多角形並非僅限於此種形狀。
圖15至圖17顯示根據本發明之第五實施例和第六實施例之封裝基板20。
於前述實施例中，經由形成開口部23、24於焊料抗蝕劑22，以及形成凹部於封裝基板20表面，可讓底填補樹脂27的流動速度變慢。相反地，於第五實施例及第六實施例之封裝基板20中，速度調整凸部31形成於焊料抗蝕劑22上，作為調整區段來調整底填補樹脂27的流動速度。
速度調整凸部31為凸部，凸部係與焊料抗蝕劑22一體成形，如圖15所示，當形成焊料抗蝕劑22時之同時形成。具體言之，速度調整凸部31可藉網版印刷等提供凸起的焊料抗蝕劑於焊料抗蝕劑22上來形成。此外，當通常半導體元件25係覆晶連結至封裝基板20時，速度調整凸部31之高度係設定為幾乎等於或略為低於半導體元件25與封裝基板20間的餘隙。
圖15及圖16係顯示速度調整凸部31被施用於具有一個開口部23之封裝基板20之實例。此外，圖17顯示速度調整凸部31係施用於具有兩個開口部23、24之封裝基板20之實例。如圖15及圖16所示，因速度調整凸部31係形成於焊料抗蝕劑22上，故速度調整凸部31可作為堰(dam)，當底填補樹脂27上升至速度調整凸部31時，防止底填補樹脂27的流動。如此，可降低底填補樹脂27的流速，也可避免於底填補樹脂27產生空隙。
此外，如圖15及圖16所示，因速度調整凸部31係形成於封裝區26之與注入起點位置29相對的角隅部分，故可防止底填補樹脂27不必要地從封裝區26流出至外側。
熟諳技藝人士顯然易知，可未悖離本發明之精髓及範圍，而對所述本發明之較佳實施例做出多種修改及變化。如此預期本發明涵蓋與隨附之申請專利範圍及其相當範圍符合一致之全部本發明之修改及變化。
1．．．封裝基板
2．．．焊料抗蝕劑
3．．．開口部
3A．．．緣部
4．．．開口部
5．．．半導體元件
6．．．封裝區
6A．．．外周邊部
7．．．底填補樹脂
7A．．．流端面
8．．．空隙
9．．．注入起點位置
11．．．金釦狀凸塊
12．．．焊料
13．．．基板導體、電極
20．．．封裝基板
22．．．焊料抗蝕劑
23．．．開口部
23A．．．緣部
24．．．開口部
25．．．半導體元件
26．．．封裝區
26A．．．外周邊部
27．．．底填補樹脂
27A．．．流端面
29．．．注入起點位置
30A．．．速度調整開口部
30B．．．十字形速度調整開口部
31．．．速度調整凸部
圖1為透視圖，顯示封裝基板之第一先前技術。
圖2為視圖，說明根據第一先前技術，於封裝基板中之底填補樹脂的流動。
圖3為視圖，說明根據第一先前技術，於封裝基板造成的問題。
圖4為視圖，說明根據第二先前技術，於封裝基板中之底填補樹脂的流動。
圖5為視圖，說明根據第二先前技術，於封裝基板造成的問題。
圖6A顯示根據第一先前技術，當底填補樹脂係注入於封裝基板與半導體元件間時，於底填補樹脂內側產生空隙之SAT影像。
圖6B顯示於圖6A所示狀態執行表面研磨時之影像。
圖6C為沿圖6A線A－A’之半導體元件封裝結構之剖面圖。
圖6D為沿圖6A線B－B’之半導體元件封裝結構之剖面圖。
圖6E為沿圖6A線C－C’之半導體元件封裝結構之剖面圖。
圖7為透視圖，顯示根據本發明之第一實施例之一種封裝基板。
圖8為視圖(#1)，說明根據本發明之第一實施例於封裝基板中之底填補樹脂之流動。
圖9為視圖(#2)，說明根據本發明之第一實施例於封裝基板中之底填補樹脂之流動。
圖10為視圖(#3)，說明根據本發明之第一實施例於封裝基板中之底填補樹脂之流動。
圖11為視圖(#4)，說明根據本發明之第一實施例於封裝基板中之底填補樹脂之流動。
圖12為根據本發明之第二實施例，一種封裝基板之平面圖。
圖13為根據本發明之第三實施例，一種封裝基板之平面圖。
圖14為根據本發明之第四實施例，一種封裝基板之平面圖。
圖15為根據本發明之第五實施例，一種封裝基板之透視圖。
圖16為根據本發明之第五實施例，一種封裝基板之平面圖。
圖17為根據本發明之第六實施例，一種封裝基板之平面圖。
20．．．封裝基板
22．．．焊料抗蝕劑
23．．．開口部
23A．．．緣部
25．．．半導體元件
26．．．封裝區
26A．．．外周邊部
30A．．．速度調整開口部

Claims (10)

  1. 一種用於半導體元件之封裝基板，其中該封裝基板包含：於封裝基板表面上之焊料抗蝕劑，該焊料抗蝕劑具有安裝半導體元件用之第一開口部；以及調整區段，當設有底填補樹脂時，其係用於調整底填補樹脂之流速，該調整區段係位在該焊料抗蝕劑之第一開口部附近。
  2. 如申請專利範圍第1項之封裝基板，其中該調整區段包括形成於焊料抗蝕劑之第二開口部。
  3. 如申請專利範圍第1項之封裝基板，其中該調整區段包括形成於焊料抗蝕劑上之凸部。
  4. 如申請專利範圍第2項之封裝基板，其中該調整區段從頂部觀看時為矩形。
  5. 如申請專利範圍第3項之封裝基板，其中該調整區段從頂部觀看時為矩形。
  6. 如申請專利範圍第2項之封裝基板，其中該調整區段從頂部觀看時為多角形。
  7. 如申請專利範圍第3項之封裝基板，其中該調整區段從頂部觀看時為多角形。
  8. 如申請專利範圍第1項之封裝基板，其中該調整區段係設置於第一開口部之一側上，該側係與底填補樹脂之注入起點位置相對。
  9. 如申請專利範圍第1項之封裝基板，其中該調整區段係形成於部分覆蓋該半導體元件安裝區域之外周邊位置。
  10. 一種封裝結構，包含：封裝基板；以覆晶接合而安裝於封裝基板之半導體元件；以及設置於該半導體元件與封裝基板間之底填補樹脂，其中該封裝基板包括：於封裝基板表面上之焊料抗蝕劑，該焊料抗蝕劑具有安裝半導體元件用之第一開口部；以及調整區段，當提供底填補樹脂時，其係用於調整底填補樹脂之流速，該調整區段係位於焊料抗蝕劑之第一開口部附近，以及底填補樹脂係提供於包括第一開口部及調整區段之一區域。
TW095120623A 2005-06-09 2006-06-09 半導體元件封裝基板及半導體元件封裝結構 TWI390685B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005169894A JP4536603B2 (ja) 2005-06-09 2005-06-09 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置

Publications (2)

Publication Number Publication Date
TW200709379A TW200709379A (en) 2007-03-01
TWI390685B true TWI390685B (zh) 2013-03-21

Family

ID=36942285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095120623A TWI390685B (zh) 2005-06-09 2006-06-09 半導體元件封裝基板及半導體元件封裝結構

Country Status (6)

Country Link
US (1) US7375433B2 (zh)
EP (1) EP1732117A3 (zh)
JP (1) JP4536603B2 (zh)
KR (1) KR101212661B1 (zh)
CN (1) CN100521184C (zh)
TW (1) TWI390685B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5066529B2 (ja) * 2006-10-19 2012-11-07 パナソニック株式会社 半導体素子の実装構造体及び半導体素子の実装方法
JP5331303B2 (ja) * 2006-11-09 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102007044620A1 (de) * 2007-09-19 2009-04-16 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einer Verbindungseinrichtung und mindestens einem Halbleiterbauelement
JP5446867B2 (ja) * 2007-10-10 2014-03-19 日本電気株式会社 半導体装置
JP4971243B2 (ja) * 2008-05-15 2012-07-11 新光電気工業株式会社 配線基板
JP5280139B2 (ja) * 2008-09-19 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び実装基板
JP5117371B2 (ja) * 2008-12-24 2013-01-16 新光電気工業株式会社 半導体装置およびその製造方法
JP5472726B2 (ja) * 2009-02-24 2014-04-16 日立化成株式会社 配線基板、電子部品パッケージ及びこれらの製造方法
KR101630394B1 (ko) 2010-03-08 2016-06-24 삼성전자주식회사 패키지 기판, 이를 구비한 반도체 패키지 및 반도체 패키지의 제조방법
JP5814928B2 (ja) * 2010-11-04 2015-11-17 アルプス電気株式会社 電子部品モジュール
KR101197846B1 (ko) 2010-11-30 2012-11-05 삼성전기주식회사 인쇄회로기판 어레이 및 이를 이용한 인쇄회로기판 플립칩 제조방법
US8772083B2 (en) * 2011-09-10 2014-07-08 Ati Technologies Ulc Solder mask with anchor structures
KR101388739B1 (ko) * 2012-04-27 2014-04-25 삼성전기주식회사 반도체 패키지
JP5954075B2 (ja) * 2012-09-21 2016-07-20 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP2019029459A (ja) * 2017-07-27 2019-02-21 豊田合成株式会社 発光装置、及びその製造方法
US11282717B2 (en) 2018-03-30 2022-03-22 Intel Corporation Micro-electronic package with substrate protrusion to facilitate dispense of underfill between a narrow die-to-die gap
JP7021625B2 (ja) * 2018-09-28 2022-02-17 豊田合成株式会社 発光装置
JP7178978B2 (ja) * 2019-10-24 2022-11-28 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571024B2 (ja) * 1994-09-28 1997-01-16 日本電気株式会社 マルチチップモジュール
US5647123A (en) 1995-10-16 1997-07-15 Motorola, Inc. Method for improving distribution of underfill between a flip chip die and a circuit board
JP3431406B2 (ja) 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
TW392315B (en) 1996-12-03 2000-06-01 Nippon Electric Co Boards mounting with chips, mounting structure of chips, and manufacturing method for boards mounting with chips
JPH11284032A (ja) 1998-03-26 1999-10-15 Ricoh Co Ltd フリップチップ接続方法とフリップチップ接続構造
JP3581111B2 (ja) 2001-05-01 2004-10-27 新光電気工業株式会社 半導体素子の実装基板及び実装構造
US6815831B2 (en) * 2001-12-12 2004-11-09 Intel Corporation Flip-chip device with multi-layered underfill having graded coefficient of thermal expansion
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法

Also Published As

Publication number Publication date
KR20060128681A (ko) 2006-12-14
US7375433B2 (en) 2008-05-20
EP1732117A3 (en) 2010-03-31
TW200709379A (en) 2007-03-01
JP4536603B2 (ja) 2010-09-01
EP1732117A2 (en) 2006-12-13
JP2006344822A (ja) 2006-12-21
CN1945820A (zh) 2007-04-11
KR101212661B1 (ko) 2012-12-14
CN100521184C (zh) 2009-07-29
US20060281220A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
TWI390685B (zh) 半導體元件封裝基板及半導體元件封裝結構
JP4438006B2 (ja) 半導体装置及び半導体装置の製造方法
TWI241675B (en) Chip carrier for semiconductor chip
TWI482248B (zh) 覆晶封裝件及其製造方法
US6600232B2 (en) Flip-chip semiconductor package structure and process for fabricating the same
US7564140B2 (en) Semiconductor package and substrate structure thereof
KR100649709B1 (ko) 보이드 방지형 회로기판과 이를 갖는 반도체 패키지
JPH11214586A (ja) 電子回路装置
US8541891B2 (en) Semiconductor device
JP4760361B2 (ja) 半導体装置
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
JP4963998B2 (ja) 回路基板、半導体装置、及び半田バンプの形成方法
KR101778395B1 (ko) 3d 프린팅 기술을 이용한 반도체 패키지
JP2007103733A (ja) 基板およびそれを用いた半導体装置
JP2009188275A (ja) 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール
US7704797B2 (en) Module and method of manufacturing the same
JP4312616B2 (ja) 半導体装置
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP2006237367A (ja) プリント配線板
JP2007157800A (ja) 半導体装置の実装構造および半導体装置の実装構造の封止方法
TWI567910B (zh) 薄膜覆晶封裝體及薄膜封裝基板
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
JP4416618B2 (ja) 半導体装置実装体及びその製造方法
KR100855268B1 (ko) 반도체 패키지 및 그의 제조 방법
JP2010219327A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees