JP3964911B2 - バンプ付き基板の製造方法 - Google Patents

バンプ付き基板の製造方法 Download PDF

Info

Publication number
JP3964911B2
JP3964911B2 JP2005091336A JP2005091336A JP3964911B2 JP 3964911 B2 JP3964911 B2 JP 3964911B2 JP 2005091336 A JP2005091336 A JP 2005091336A JP 2005091336 A JP2005091336 A JP 2005091336A JP 3964911 B2 JP3964911 B2 JP 3964911B2
Authority
JP
Japan
Prior art keywords
substrate
resin
solder powder
solder
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005091336A
Other languages
English (en)
Other versions
JP2006100775A (ja
JP2006100775A5 (ja
Inventor
靖治 辛島
嘉久 山下
悟 留河
孝史 北江
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005091336A priority Critical patent/JP3964911B2/ja
Priority to KR1020077004833A priority patent/KR101139050B1/ko
Priority to US11/661,821 priority patent/US7799607B2/en
Priority to PCT/JP2005/015765 priority patent/WO2006025387A1/ja
Priority to EP05776918A priority patent/EP1796155A4/en
Publication of JP2006100775A publication Critical patent/JP2006100775A/ja
Publication of JP2006100775A5 publication Critical patent/JP2006100775A5/ja
Application granted granted Critical
Publication of JP3964911B2 publication Critical patent/JP3964911B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/083—Evaporation or sublimation of a compound, e.g. gas bubble generating agent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Description

本発明は、基板に形成された電極上へのバンプの形成方法に関し、特に、狭ピッチに配列された電極上に、向上した均一性を有する微細バンプを形成する方法に関する。
近年、電子機器に使用される半導体集積回路（ＬＳＩ）の高密度、高集積化に伴い、ＬＳＩチップの電極端子の多ピン化、狭ピッチ化が急速に進んでいる。これらＬＳＩチップの配線基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く用いられている。そして、このフリップチップ実装においては、ＬＳＩチップの電極端子上にはんだバンプを形成し、当該はんだバンプを介して、配線基板上に形成された電極に一括接合されるのが一般である。
しかしながら、電極端子数が５０００を超えるような次世代ＬＳＩを配線基板に実装するためには、１００μｍ以下の狭ピッチに対応したバンプを配線基板上に形成する必要があるが、現在のはんだバンプ形成技術では、それに適応することが難しい。また、電極端子数に応じた多数のバンプを形成する必要があるので、低コスト化を図るためには、チップ当たりの搭載タクトの短縮による高い生産性も要求される。
従来、バンプの形成技術としては、メッキ法やスクリ−ン印刷法などが開発されている。メッキ法は狭ピッチには適するものの、工程が複雑になる点、生産性に問題があり、また、スクリーン印刷法は、生産性には優れているが、マスクを用いる点で、狭ピッチ化には適していない。
こうした中、最近では、ＬＳＩチップや配線基板の電極上に、はんだバンプを選択的に形成する技術がいくつか開発されている。これらの技術は、微細バンプの形成に適しているだけでなく、バンプの一括形成ができるので、生産性にも優れており、次世代ＬＳＩの配線基板への実装に適応可能な技術として注目されている。
その一つに、はんだ粉とフラックスの混合物によるソルダーペーストを、表面に電極が形成された基板上にベタ塗りし、基板を加熱することによって、はんだ粉を溶融させ、隣接電極間で短絡をおこさず、濡れ性の高い電極上に選択的にはんだバンプを形成させる技術がある（例えば特許文献１参照）。
また、有機酸鉛塩と金属錫を主要成分とするペースト状組成物（いわゆる化学反応析出型はんだ）を、電極が形成された基板上にベタ塗りし、基板を加熱することによって、ＰｂとＳｎの置換反応を起こさせ、Ｐｂ／Ｓｎの合金を基板の電極上に選択的に析出させる技術がある（例えば特許文献２および非特許文献１参照）。
更に、表面に電極が形成された基板を薬剤に浸して、電極の表面のみに粘着性皮膜を形成した後、当該粘着性皮膜にはんだ粉を接触させて電極上にはんだ粉を付着させ、その後、基板を加熱することにより、溶融したはんだを電極上に選択的に形成させる技術がある（例えば特許文献３および非特許文献２参照）。
ところで、樹脂を含有するフラックスとはんだ粉とを混練させてはんだペーストとして用いる材料が特許文献４に開示されている。また、低融点金属フィラーを含有させた樹脂を用いて、基板上に半導体チップを実装する技術が提案されている（例えば特許文献５、非特許文献３および非特許文献４参照）。この技術は、樹脂中の金属フィラー（導電性粒子）を溶融させて、基板及び半導体チップの電極間に金属接合を自己整合的に形成するものであり、特に非特許文献３および非特許文献４では、主に金属接合の自己整合的形成のメカニズムが探求されている。
尚、上記非特許文献３、非特許文献４および特許文献５には樹脂として還元性樹脂を用いることも開示されている。開示されている樹脂組成物は、いわゆるノーフロータイプのアンダーフィル材と呼ばれるものであり（例えば特許文献６参照）、樹脂組成物に酸無水物の硬化剤を添加し、この酸無水物を加水分解して生ずるカルボン酸によってフラックス活性を生じさせている。
特開２０００−９４１７９号公報 特開平１−１５７７９６号公報 特開平７−７４４５９号公報 特開２００１−２１９２９４号公報 特開２００４−２６０１３１号公報 特開２００１−３２９０４８号公報 エレクトロニクス実装技術，2000年9月号，pp. 38-45 信学技法ＥＭＤ９６−１５ 10th Symposium on "Microjoining and Assembly Technology in Electronics" February 5- 6, 2004, pp.183-188 9th Symposium on "Microjoining and Assembly Technology in Electronics" February 6- 7, 2003, pp.115-120
特許文献１および特許文献２の技術は、もともと、基板に形成された電極上にはんだを選択的にプリコートする技術として開発されたもので、フリップチップ実装に必要なバンプ形成に適用するためには、以下のような課題がある。
特許文献１および特許文献２の技術は、ともに、局所的な厚みや濃度のバラツキが生じ、そのため、電極ごとのはんだ析出量が異なり、均一な高さのバンプが得られない。また、これらの方法では、表面に電極の形成された、凹凸のある配線基板上に、ペースト状組成物を塗布により供給するので、凸部となる電極に関しては、供給できるはんだ量に限界があり、十分なはんだ量をできず、フリップチップ実装において必要とされる所望のバンプ高さを得ることが難しい。
特許文献１の技術は、はんだ粉の表面酸化を制御することにより、金属に対する濡れ性をもちつつ、隣接端子間で短絡を起こしにくくすることを目的としている。しかしながら、酸化量、酸化方法を制御することによって、本来相反する濡れ性と短絡を起こしにくいことの双方を満足した状態で、所定のバンプ高さを得るのは難しい。
また、特許文献２で使用される化学反応析出型はんだ材料は、特定の化学反応を利用しているので、はんだ組成の選択の自由度が低く、Ｐｂフリー化への対応にも課題を残している。
一方、特許文献３では、はんだ粉が均一に電極上に付着させるので、均一なはんだバンプを得ることができ、また、はんだ組成の選択の自由度が大きいので、Ｐｂフリー化への対応も容易である点で優れている。しかしながら、バンプの高さは、付着させるはんだ粉粒子の粒径で決まり、はんだ粉粒子の粒径を大きくすると、はんだ粉を電極上に均一に付着させることが難しくなる。従って、フリップチップ実装において必要とされるバンプ高さを得ようとすると、バンプ高さの均一性が低下してしまうという問題がある。
また、特許文献３の技術にて必須の電極表面に粘着性皮膜を選択的に形成する工程は、化学反応を利用した特殊な薬剤処理を行なう必要があるので、工程が複雑になると共に、コストアップにもつながり、量産プロセスへの適用には課題を残している。
特許文献４に開示の技術によってはんだバンプを形成しようとした場合、一般的なメタルマスクを用いた印刷工法となるために、狭ピッチには適さない課題を残している。
更に、特許文献５、非特許文献３および非特許文献４に開示の技術では、電極間に存在するはんだ粉の移動距離が少ないため、残存する可能性がある。
本発明はかかる点に鑑みてなされたもので、次世代ＬＳＩのフリップチップ実装に適用可能な、多数の微細バンプをより均一に形成でき、かつ、生産性の高いバンプ形成方法を提供することを目的とする。
本発明のバンプ形成方法は、
複数の電極が形成された基板を用意する工程と、
前記基板上に、はんだ粉及び対流添加剤を含有する樹脂を供給する工程と、
前記基板を前記はんだ粉が溶融する温度に加熱する工程と
を含む。前記加熱工程では、前記溶融したはんだ粉が前記電極上に自己集合し、それによって、前記電極上にバンプが形成される。尚、基板に供給する樹脂は、はんだ粉及び対流添加剤を含んで成る樹脂組成物であり、樹脂組成物を基板上に塗布して樹脂組成物を薄膜の形態で基板上に供給するのが好ましい。
本発明の方法において、はんだ粉が溶融する程度に基板を加熱する場合、はんだ粉は樹脂組成物中を容易に移動することができ、その結果、はんだ粉が電極上に容易に自己集合できる。従って、前記基板の加熱工程は、前記樹脂の粘度が低下する温度で行うのが好ましい。
本発明の１つの実施形態では、前記基板の加熱工程は、前記対流添加剤の沸点よりも高い温度で行なわれることが好ましく、また、別の実施形態では、前記沸騰した対流添加剤は、前記樹脂中を対流することが好ましく、更に別の実施形態では、前記基板の加熱工程において、前記はんだ粉は、前記樹脂中を対流するのが好ましい。これらの実施形態の特徴は、単独で用いてもよく、あるいはこれらの特徴をいずれかの組み合わせで用いてもよく、または全ての特徴を一緒に用いてもよい。
上述の場合、加熱により沸騰した対流添加剤が、樹脂中を対流することによって、および／または樹脂中をはんだ粉が対流することによって、はんだ粉の移動が促進されるので、溶融はんだ粉の結合を均一にすることができる。その結果、均一に成長したはんだ粉が電極上に自己集合することによって、均一性のより高い微細バンプを一括して形成することが可能となる。従って、前記対流添加剤が沸騰した時に、はんだ粉が溶融していないのはそれほど好ましくはないので、前記対流添加剤の沸点は、前記はんだ粉の融点よりも低いことが好ましい。しかしながら、はんだ粉が溶融すると同時にあるいはその直後で、対流添加剤が沸騰してもよく、この場合も、対流添加剤の上述の効果が現れる。要するに、はんだの溶融と対流添加剤の沸騰の現象いずれが先に生じたとしても、双方の現象が生じた状態において本発明の効果を利用することができる。
ある好適な実施形態において、前記対流添加剤は、溶剤、グリセリン、ワックス（例えばエレクトロンワックスのようなワックス）、イソプロピルアルコール、酢酸ブチル、ブチルカルビトールおよびエチレングリコールよりなる群から選ばれる少なくとも１種からなる。尚、本発明において、溶剤とは、フラックスを構成する液体成分（室温において液体である成分）である。尚、フラックスとは、はんだ付けに際して常套的に用いられるいわゆる「フラックス」である。例えば、イソプロピルアルコール等のアルコール、ブチルカルビトールアセテート等の有機溶剤等を溶剤として例示できる。
また、上記溶剤はフラックス中に含まれていても対流添加剤としての効果が得られる。還元性材料および溶剤を含むフラックス等を使用する場合は、溶剤からだけではなく、導体パターン、導電粒子等の金属の酸化物の還元反応によって酸素の気泡が発生することがある。この場合、その気泡も対流添加剤の効果を発揮できるのでより好ましい。また、基板に含まれている水分も対流添加剤として作用し得る。
尚、フラックスを用いる場合には、その中に一般的に含まれている樹脂、活性剤、艶消し剤等を、本発明の方法に用いる樹脂は含んでよい。従って、本発明において、樹脂は、溶剤およびフラックスに含まれている溶剤以外の他の成分を含んでよい、即ち、樹脂はフラックスを含んでよい。
別の実施形態において、前記対流添加剤として、加熱工程において沸騰できる成分を遊離または生成する材料であってもよい。即ち、加熱工程における熱環境下でそのような成分を新たにもたらす対流化合物を添加剤として使用できる。具体的には、そのような化合物として、加熱によって分解し、その結果、対流添加剤と同等の機能を有する成分をもたらすもの、例えば水和物、特に結晶水を含む化合物（例えば水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウム、アゾジカルボンアミド、炭酸水素ナトリウム）等を例示できる。
ある好適な実施形態において、基板に供給する樹脂、即ち、前記バンプ形成用樹脂組成物を構成する樹脂は、熱硬化性樹脂（例えばエポキシ樹脂）、熱可塑性樹脂（例えばポリカーボネート樹脂）、または光硬化性（例えば紫外線硬化性）樹脂（例えば光硬化性エポキシ樹脂）のいずれか１種であり、本発明に悪影響を与えない限り、いずれか１種を主成分とし、他の樹脂（例えばフェノール樹脂）を含んでよいもよい。本明細書の内容から容易に理解できるように、硬化性樹脂の場合、加熱工程にて硬化反応が完了してはならず、好ましくは硬化反応が始まるとしてもそれほど進行しないのが好ましく、実質的に硬化反応が始まらないのが好ましい。バンプが形成された後は、硬化反応が進行しても、あるいは完了してもよく、そのために、基板を更に加熱してよい。
ある好適な実施形態において、前記基板の加熱工程において、前記基板上に供給された前記樹脂の表面に平板を当接させながら、前記基板を加熱する。この場合、前記基板上に形成された電極に対して（従って、基板に対して）、前記平板との間を一体距離で保持し、それによって一定の隙間が設けられていることが好ましい。即ち、加熱工程の間、電極と平板との間の距離が変動しないように実施するのが好ましい。
ある好適な実施形態において、前記基板の加熱工程において、前記平板に一定の圧力を加えることによって、供給された前記樹脂を押圧しながら、前記基板を加熱してもよい。尚、上述のように、加熱工程に際して、電極と平板との間の距離が変動しないように実施する結果、加熱工程の少なくとも一部分の間にわたって、樹脂を押圧することになってもよい。前記平板は、前記はんだ粉を構成する材料に対して、ぬれ性の低い材料（例えばガラス）でできているか、そのような材料の層を樹脂との接触面に有することが好ましい。
前記はんだ粉は、その粒径分布がシャープであるものが好ましく、略同一の粒径を有していることが特に好ましい。ある好適な実施形態において、前記基板の加熱工程において、前記基板上に形成された電極と前記平板との間に設けられた一定の隙間の幅（または厚さ）は、前記はんだ粉の粒径よりも広いのが好ましく、相当広いのが好ましい。例えば、はんだ粉の最大粒径は、隙間の１００％以下であるのが好ましく、より好ましくは９０％以下である。
ある好適な実施形態において、前記基板の加熱工程において、前記沸騰した対流添加剤は、前記基板と前記平板との間に存在する隙間の周辺部から、外部に排出される。
ある好適な実施形態において、前記平板の、前記基板に対向する平面上に、前記基板に形成された複数の電極と対向する位置に、前記電極と略同一形状の金属パタ−ンが形成されている。この場合、前記平板は、ＬＳＩチップであってよい。また、基板もＬＳＩチップであってよい。
ある好適な実施形態において、前記基板の加熱工程において、平板を用いる場合、前記電極上にバンプが形成された後、平板を、前記樹脂表面から離間させる。この場合、前記平板を前記樹脂表面から離間させたときに、前記電極上に、前記電極と前記平板と間に設けられた隙間の間隔よりも高いバンプが形成されることが好ましい。そのようなバンプが形成された後に、基板を冷却する。
ある好適な実施形態において、前記基板の加熱工程の後、前記基板を冷却する工程を含み、前記基板の冷却後、前記樹脂表面に当接されている平板を、前記樹脂表面から離間させる。
ある好適な実施形態において、前記基板の加熱工程の後、前記基板を冷却する工程を含み、前記基板の冷却後、前記樹脂を除去する工程を含んでもよい。本発明の方法では、通常、形成されたバンプを包囲するように樹脂が存在し、この樹脂を例えば溶剤にて超音波洗浄することによって除去する。
ある好適な実施形態において、前記基板上への樹脂供給工程において、前記樹脂は、少なくとも前記基板に形成された複数の電極を覆うように供給され、前記加熱工程において、前記溶融したはんだ粉を前記電極上に自己集合させることによって、実質的に前記電極上のみにバンプが形成される。樹脂の供給はいずれの適当な方法で実施してもよく、例えばディスペンサ塗布のような方法で供給できる。
ある好適な実施形態において、基板の前記複数の電極の表面に、前記はんだ粉に対して、ぬれ性の大きい金属膜が形成されているのが好ましい。そのような金属膜は、Ｃｕ、Ａｕ等のような金属またはそのような金属を含む合金の薄膜であるのが好ましい。そのような金属膜は、例えばスパッタリングによって形成できる。
前記複数の電極が形成されていない前記基板の表面は、前記はんだ粉に対して、ぬれ性の低い膜が形成されていてもよい。例えば、はんだレジストの膜を形成してよい。
はんだ粉を構成するはんだは、いずれの適当なはんだ材料であってもよいが、ある好適な実施形態において、前記はんだ粉は、いわゆる鉛フリーはんだ材料からなる。
ある好適な実施形態において、基板に供給する樹脂（即ち、樹脂組成物）は、その全体基準で、前記はんだ粉を好ましくは０．５〜３０体積％、より好ましくは０．５〜２０体積％体積％の割合で含有している。
また、供給する樹脂（即ち、樹脂組成物）は、１つの実施形態において、その全体基準で、前記対流添加剤を、例えば０．１〜２０重量％体積％、好ましくは１〜１０重量％体積％の割合で含有している。尚、体積％は、室温（２５℃）における体積を基準とする。尚、樹脂は、必要に応じて、他の成分、例えば上述のフラックスに含まれている成分等を必要量含んでよい。
本発明は、上述のような種々の実施形態のバンプ形成方法において使用する樹脂、即ち、はんだ粉および対流添加剤を含んで成る樹脂組成物をも提供する。このバンプ形成用樹脂組成物は、基板上に半導体チップをフリップチップ実装する際に、前記基板または半導体チップの電極上へのバンプ形成に利用できる樹脂組成物である。
本発明に係るバンプ形成方法では、加熱工程において溶融したはんだ粉が樹脂中を移動し、特に好適な実施形態では、樹脂中に存在する対流添加剤が加熱により沸騰し、沸騰した対流添加剤が樹脂中を対流することにより、はんだ粉の樹脂中の移動が促進され、溶融はんだ粉同士の結合が樹脂中で均一に進行する。その結果、均一に成長した溶融はんだ粉結合物が、濡れ性の高い電極上に形成されることによって、多数の電極上にバンプを均一性よく形成することができる。
また、基板上に供給された樹脂の表面に平板を当接させることにより、沸騰した対流添加剤が樹脂の露出表面（即ち、上側表面）から外部に排出されるのを防ぎ、対流添加剤が樹脂中を対流するのを有効に維持することができるので、より均一性の高いバンプを形成することができる。
さらに、本発明の方法では、沸騰することによって対流する対流添加剤の運動エネルギーを、樹脂中に分散しているはんだ粉に与えることによって、効率よくはんだ粉を電極上に自己集合させることができるので、樹脂中に含まれるはんだ粉の量を少なくすることができる。
発明を実施するための形態
本願発明者は、プリント基板にはんだをプリコートする技術として実績のあるはんだレベラ法の優れた量産性に着目し、これをはんだバンプ形成に適用しようとした時に、バンプ高さのバラツキが生じる原因や、所望の高さのバンプが得られない理由について種々検討した結果、以下のような考えに到達した。尚、この考えは、あくまでも発明者らの推測であり、本発明はこの考えによって何ら拘束されるものではない。
はんだ粉とフラックスとから成るソルダーペーストを用いてバンプを形成するプロセスにおいて、溶融したはんだによってバンプが電極上に選択的に形成される過程を考えてみる。まず、基板上に塗布されたソルダーペーストが加熱されると、はんだ粉が溶融し、フラックス中を浮遊する。そして、溶融したはんだ粉は、近傍にある他の溶融はんだと接触すると、互いに結合してはんだ球の成長が起きる。成長したはんだ球は沈降して、電極に付着すると、はんだの濡れ性によって電極表面に拡がり、電極表面にはんだバンプが形成される。
かかるバンプ形成過程は、極めて短時間（数秒から十数秒）に終了することから、上記バンプ形成プロセスが極めて局所的な領域で進行しているものと推測できる。ソルダーペーストは、はんだ粉とフラックスとの混合物であり、溶融したはんだ粉がフラックス中を浮遊するといっても、溶融はんだ粉が移動できる空間的スペースはもともと小さい。従って、電極上に付着するはんだ球は、そのほとんどが、その電極近傍に存在していたはんだ粉が溶融してそれが結合することによりできたものと考えられる。
また、ソルダーペースト中において、はんだ粉の粒径の分布は必ずしも一様であるとは限らず、また、はんだ粉表面に不可避的に形成された酸化膜の厚みも必ずしも一様であるとは限らないと考えられるので、局所的な領域で形成されるはんだ球の大きさは、バラツキを持ち易い。加えて、基板上に塗布により供給されるソルダーペースト自身も、局所的な厚みやはんだ粉濃度のバラツキが生じ得るので、バンプを形成するはんだ球の大きさのバラツキはさらに助長される可能性がある。
一方、はんだバンプを高くするためには、ソルダーペーストを厚く塗布すればいいが、上記のとおり、はんだバンプの大きさのバラツキの一因として、ソルダーペースト中における溶融はんだ粉の結合プロセスが考えられる以上、たとえ所望の高さのバンプが得られたとしても、高さバラツキの問題は、依然解消されずに残る。
そこで、本願発明者は、上述した局所的なバンプ形成過程と比べて、より広範囲な領域でバンプ形成過程を進行させることができる方法について検討を重ね、本願発明を想到するに至った。
まず、はんだ粉を樹脂に含有させれば、はんだ粉が移動できる空間的スペースを十分に確保することができると考えた。ここで、樹脂として、はんだ粉が溶融する温度で、樹脂の粘性が低下するもの、好ましくは液体となるもの用いれば、樹脂中を溶融はんだ粉を浮遊させて移動させることが容易になる。
しかしながら、上述したように、バンプ形成過程は、極めて短時間に終了するので、はんだ粉が移動できる空間的スペースを単に設けただけでは、必ずしも十分ではないとも考えられる。また、溶融したはんだ粉は、その濡れ性だけで電極上に自己集合する場合、局所的に結合したはんだ粉が、濡れ性の高い電極上へ自己集合する現象にバラツキが生じ、その結果、均一なバンプが得られないことも考えられる。そこで、溶融したはんだ粉を強制的に移動させる手段を付加することによって、より広範囲な領域において、バンプ形成過程をより確実に進行させることができるとの考えに到った。
然して、はんだ粉を含有した樹脂に、はんだ粉が溶融状態にある温度で沸騰状態にある成分を添加剤として樹脂にさらに含有させておくことに思い至った。すなわち、沸騰している添加剤は、樹脂中を対流し、それによって、はんだ粉の樹脂中における移動が促進され、溶融はんだ粉同士の結合が樹脂中の広範囲な領域に亘って進行するものと考えた。そのような成分は、はんだ粉が溶融する温度またはそれより低い温度（好ましくは少し低い温度）で沸騰する成分であっても、あるいは、はんだ粉が溶融する温度より高い温度（好ましくは少し高い温度）で沸騰する成分であってもよいが、前者の方が好ましい。
そこで、本願発明者は、はんだ粉だけを含有させた樹脂と、はんだ粉に更に添加剤（例えばはんだ粉が溶融する温度またはそれより低い温度で沸騰する成分）を含有させた樹脂を用いて、バンプ形成の比較実験を行なった。円形電極がアレイ状に配置されたプリント基板上に、はんだ粉のみを含有した樹脂と、はんだ粉と添加剤を含有した樹脂を塗布した後、その上に平板を当接させながら加熱した。
その結果、はんだ粉だけを含有させた樹脂を用いた場合には、図１６に示すようにはんだ層が良好に形成されず、電極と電極との間の領域においてはんだ粉が分散した状態のままであったことに対し、はんだ粉と添加剤を含有させた樹脂を用いた場合は、図１７に示すように全ての電極上にはんだバンプが良好に形成され、かつ電極以外（即ち、電極と電極との間の領域）にはんだ粉が残存しておらず、明らかに、添加剤を含有させない場合との違いが確認できた。
尚、上述の比較実験に際して次の材料および条件を使用した：
図１６の場合
樹脂：エポキシ樹脂
はんだ粉：ＳｎＡｇＣｕ（融点：２２０℃）
樹脂とはんだ粉の割合：５０重量％：５０重量％
プリント基板：松下電子部品（株）製ＡＬＩＶＨ
（電極の直径およびピッチ：直径３００μｍ、ピッチ５００μｍ）
基板の加熱温度：２５０℃
図１７の場合
対流添加剤：フラックスとして添加（沸点：１７０℃）
樹脂とはんだ粉とフラックスの割合：４５重量％：５０重量％：５重量％
他の条件は、図１６の場合と同じ。
図１７の場合では、はんだ粉が溶融した温度において、樹脂中に含有させた添加剤（以下、対流添加剤ともいう）が沸騰しており、沸騰した対流添加剤が樹脂中を対流するにつれて、電極上にバンプが良好に形成されていくことが観察されたことから、対流添加剤の対流が、溶融したはんだ粉の移動を促進する効果を有し、これによって、溶融はんだ粉の均一な結合が促進されるものと推測される。図１６の場合では、対流添加剤が存在しないので、その効果を期待できないからであると考えられる。
以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されるものではない。
（実施形態１）
図１（ａ）〜（ｅ）は、本発明の実施形態１におけるバンプ形成方法の基本的な工程を示した図である。
まず、複数の電極１１が形成された基板１０を用意する（図１（ａ））。次に、図１（ｂ）に示すように、基板１０上に、はんだ粉（図示せず）及び対流添加剤１２を含有する樹脂１３を供給する。このような樹脂の製造は、これらの成分をいずれの適当な方法で混合して実施してもよく、また、樹脂の供給はいずれの適当な方法で実施してもよい。例えば基板１０上にそのような樹脂の薄層を形成することによって実施してよい。そして、図１（ｃ）に示すように、基板１０上に供給された樹脂１３の表面に平板１４を載せながら、基板１０をはんだ粉が溶融する温度に加熱する。別の実施形態では、図１（ｃ）の状態のものを加熱雰囲気（例えばオーブン）に入れて加熱してもよい。
この加熱工程において、溶融したはんだ粉を自己集合させるとともに、自己集合により成長したはんだ球１５を、複数の電極１１上に自己整合的に一括形成する（図１（ｄ））。その後、図１（ｅ）に示すように、平板１４を樹脂１３の表面から離間させて、樹脂１３を除去すれば、複数の電極上にバンプ１６が形成された基板１０が得られる。尚、図１（ｅ）では、溶剤によって洗浄することによってバンプ１６の周囲の樹脂を除去している。
図２（ａ）〜（ｃ）は、バンプ１６が形成された基板１０を用いて、半導体チップ２０を基板１０にフリップチップ実装する工程を示した図である。
図１（ａ）〜（ｅ）の工程で得られたバンプ１６が形成された基板１０を用意した後（図２（ａ））、図２（ｂ）に示すように、基板１０の電極１１と半導体チップ２０の電極２１が、バンプ１６を介して接触するように、半導体チップ２０を基板１０に実装する。この状態で、これらを加熱することにより、バンプ１６を溶融させ、電極間を接合させる。そして、図２（ｃ）に示すように、基板と半導体チップとの間にアンダーフィル材２２を注入した後、基板１０を加熱することにより、アンダーフィル材２２を熱硬化させ、フリップリップ実装を完成させる。
ここで、図３（ａ）〜（ｃ）を参照しながら、本発明において、均一なバンプが良好に形成されるメカニズムについて説明をする。
図３（ａ）は、基板１０上に、はんだ粉及び対流添加剤を含有する樹脂１３を供給した後、樹脂１３の表面に平板１４を当接させ、基板１０をはんだ粉が溶融する温度まで加熱した状態を示す。なお、図面では、樹脂中に含有されているはんだ粉及び対流添加剤は省略している。
基板の加熱温度を、対流添加剤の沸点よりも高く設定しておくと、基板を加熱することによって、はんだ粉が溶融するとともに、対流添加剤も沸騰し、図３（ａ）中に示した矢印のように、沸騰した対流添加剤が気体となって樹脂１３中を対流する。この沸騰した対流添加剤の対流により、溶融したはんだ粉が樹脂中を移動するのが促進され、はんだ粉同士の結合が均一に進行する。
図３（ｂ）に示すように、溶融したはんだ粉同士は結合して、均一な大きさのはんだ球３２に成長する。溶融したはんだ粉は、電極１１に対しては濡れ性が高く、基板１０の電極が存在しない部分に対しては濡れ性が低いので、成長したはんだ球３２は、電極１１上に選択的に自己集合する。そして、自己集合が進むと、電極１１上に形成されたはんだ球３２は、図３（ｃ）に示すように、平板１４に接するまでの大きさに成長し、均一な大きさのはんだ球（バンプ）１５が電極１１上に形成される。
なお、図３（ａ）および図３（ｂ）中の矢印で示した対流添加剤の対流の向きは、容易に理解するために模式的に示したもので、対流添加剤の実際の移動方向を示すものではない。図３（ａ）および図３（ｂ）に示したように、沸騰した対流添加剤は、基板１０と平板１４の間に設けられた隙間を対流、即ち、移動して隙間の周辺部から、排出蒸気３１となって外部に出ていくことが観察された。従って、対流添加剤の対流はより広範囲な領域で生じ、かかる対流添加剤の対流により、溶融したはんだ粉が、ある程度の距離に亘って移動することが促進されると考えられる。
上述の対流添加剤の説明から容易に理解できるように、本明細書において、対流添加剤に関して使用する「対流」とは、厳密な意味の対流のみを意味するものではなく、運動の形態としての添加剤の種々の移動を意味する。そのような移動の１つの形態として対流も含まれ得るので、便宜的に「対流」なる用語を使用している。従って、本発明において、樹脂１３中を沸騰した対流添加剤が移動することによって、樹脂１３中に分散するはんだ粉に運動エネルギーを与え、はんだ粉の移動を促進させる作用を与えるものである限り、そのような移動は、どのような形態であっても、本明細書において便宜上使用する「対流」に含まれる。
尚、はんだ粉に関して「対流」なる用語を使用する場合も、先と同様に、厳密な意味の対流のみを維持するものではなく、運動の形態としての種々の移動を意味する。そのような移動の１つの形態として対流も含まれ得るので、便宜的に「対流」なる用語を使用している。
樹脂中に含有されるはんだ粉は、必ずしも一様に分散されているとは限らないので、本発明におけるようにはんだ粉の移動が促進されないと、近傍に存在するはんだ粉同士しか結合に寄与せず、その結果、成長したはんだ球の大きさにバラツキが生じてしまう。このような現象が生じると、基板に形成された多数の電極上にバンプを形成する場合、均一な高さのバンプを形成することは困難で、量産プロセスに適用することはできない。
本発明においては、沸騰した対流添加剤の対流により、溶融したはんだ粉の移動が十分に促進されるので、局所的なはんだ粉の成長が抑制され、樹脂中でより広範囲な領域においてはんだ粉の成長が進行することによって、基板全体に亘って均一な高さのバンプを電極上に形成することが可能となる。
また、樹脂中に含有される対流添加剤は、樹脂中に分散しているはんだ粉を強制的に移動させる作用を及ぼすことから、単に濡れ性だけを利用して電極上に自己集合させるのに比べて、より効率よくはんだ粉を電極上に自己集合させることができる。それ故、過剰のはんだ粉を樹脂中に含有させることなく、適量のはんだ粉でもって、電極上に必要とするバンプを形成することが可能となる。
再度図１（ａ）〜（ｅ）を参照しながら、本発明の実施形態をより詳しく説明する。図１（ａ）に示すように、表面に電極１１が形成された基板１０を用意する。ここで、基板１０としては、回路基板として用いられる樹脂基板、半導体チップ等を使用できるが、表面に電極が形成されていれば、他の基板であってもよい。また、電極１１のピッチに制限はないが、本発明の方法は、５００μｍ以下のピッチの場合に好ましく、２５０μｍ以下のピッチにより好ましい。電極１１の材料は、Ｃｕ、Ａｕ等が用いられる。
次に、図１（ｂ）に示すように、電極１１が形成された基板１０の表面を溶剤などで十分に洗浄した後、基板１０の表面に、はんだ粉（図示せず）と対流添加剤１２を含有させた樹脂１３を塗布する。ここでは、はんだ粉としては、例えばＳｎ−Ａｇ系はんだ粉（Ｃｕ等を添加したものも含む）を用いることができるが、他のはんだ粉でも構わない。例えば、他のはんだ粉として、溶融後、Ｓｎ−Ｚｎ系、Ｓｎ−Ｂｉ系合金となるＰｂフリーはんだ、Ｐｂ−Ｓｎはんだ、あるいは、溶融後、Ｃｕ−Ａｇ系合金となる低融点はんだ材料の粉末を使用できる。また、はんだ粉は、１００〜３００℃の範囲に融点をもつのが好ましく、１３０〜２８０℃の範囲に融点をもつのがより好ましい。
また、対流添加剤１２としては、基板１０を加熱してはんだ粉を溶解させる温度、例えば１００〜３００℃またはそれより低い温度にて沸騰する材料であるのが好ましい。例えば、有機酸を活性成分とする樹脂系フラックスに使用する溶剤を対流添加剤として使用できる。これ以外に、例えば、ワックス（より具体的にはエレクトロンワックス等）、グリセリン、イソプロピルアルコール、酢酸ブチル、ブチルカルビトール、エチレングリコール等を用いてもよい。尚、対流添加剤は、はんだ粉の融点より少し低い温度、好ましくは１０〜１００℃低い温度、より好ましくは１０〜６０℃低い温度、あるいは対流添加剤の沸点とはんだ粉の融点とが実質的に同じであっても、あるいははんだ粉の融点より少し高い温度、好ましくは１０〜１００℃高い温度、より好ましくは１０〜２０℃高い温度、高い温度で沸騰してもよい。
この沸点が融点より低い場合には、対流添加剤が先に沸騰して、その後に溶融するはんだの移動が促進される。この沸点が融点より高い場合には、はんだが先に溶融して対流添加剤がその後沸騰して、溶融したはんだの移動が促進される。この場合、加熱工程における加熱温度は、はんだの融点より高い温度であるが、この場合でも、はんだが溶融する温度に加熱していることに違いない。
本発明において、樹脂としては、例えばエポキシ樹脂を使用できるが、例えば、他の熱硬化性樹脂、熱可塑性樹脂、紫外線硬化型などの光硬化樹脂などであってもよい。本発明の加熱工程において固体または溶融はんだ粉の移動が容易になるように、加熱温度にて粘度が低いものが好ましい。硬化性樹脂の場合、加熱工程において硬化が始まってもよいが、対流添加剤の上述の効果が阻害されるほどに硬化が進行してはならない。加熱工程において硬化が実質的に進行しないのが好ましい。
次に、図１（ｃ）に示すように、基板１０の表面に塗布した樹脂１３の表面に平板１４を当接させながら、基板１０をはんだ粉が溶融する温度（例えばＳｎ−Ａｇ系はんだ粉の場合、約２２０℃より高い温度）まで加熱する。このとき、樹脂の粘性は室温時の通常１／２以下に減少するので、溶融したはんだ粉は樹脂中を浮遊している状態になる。
この加熱工程において、樹脂に含有された対流添加剤１２は沸騰しており、樹脂中を移動する。そして、溶融したはんだ粉は、この対流する添加剤１２によって移動が促進され、溶融したはんだ粉同士の結合が均一に進み、図１（ｄ）に示すように、均一に成長したはんだ球１５が、電極１１上に自己整合的に形成される。
ここで、平板１４を樹脂表面に当接させるのは、沸騰した対流添加剤１２が樹脂の上側の表面から外部に出て行くのを抑えるためである。こうすることによって、沸騰した添加剤は、樹脂組成物中を基板に対して平行な方向に移動して基板の周辺部から出るのを確保できるので、溶融したはんだ粉のより広範囲な移動を促進できる。
また、平板１４としては、はんだ粉に対して濡れ性の低い材料でできたもの、例えば、ガラス板等を用いるのが好ましい。濡れ性が低いと、基板１０の電極１１上へのはんだ球成長の選択性が相対的に大きくなるからである。なお、平板１４の表面に、はんだ粉に対して濡れ性の低い材料（例えばソルダーレジスト）の膜を形成しておいても同様の効果が得られる。
溶融はんだ粉同士が結合して、均一な大きさのはんだ球１５に成長するためには、樹脂中に分散するはんだ粉は、略同一な粒径を有していることが好ましい。また、沸騰した対流添加剤１２が樹脂中をある程度広範囲にわたって移動するために、あるいは、溶融したはんだ粉が樹脂中をある程度自由に移動できるために、基板１０上に形成された電極１１と平板１４との間に形成される隙間は、加熱工程の間、一定の距離が維持されることが好ましい。このとき、一定の隙間は、はんだ粉の粒径よりも広くしておくことが好ましい。例えば、加熱工程において、電極１１上に形成されたはんだ球１５に形状歪を生じさせないために、平板１４がずれないように平板１４を固定しておくことが好ましい。
別の実施形態では、例えば、平板１４に一定の圧力を加えることによって、樹脂１３を押圧しながら基板１０を加熱すると、形状歪のない均一なはんだ球１５を形成することができる。
最後に、図１（ｅ）に示すように、平板１４を外して、その後、樹脂１３を除去すれば、複数の電極１１上に均一な大きさのバンプ１６が形成された基板１０が得られる。ここで、平板１４を外した後、樹脂１３を残しておいても構わないが、バンプ形成後、微小なはんだ粉が樹脂１３中に残渣として残る場合もあるので、接続信頼性の面を考慮すると、残渣と一緒に樹脂１３を除去することが好ましい。
上述したように、沸騰した対流添加剤は、樹脂１３中に分散するはんだ粉を強制的に移動させる作用を及ぼすことから、単に濡れ性だけを利用して電極１１上に自己集合させるのに比べて、より効率よくはんだ粉を電極１１上に自己集合させることができ、それ故、過剰のはんだ粉を樹脂１３中に含有させることなく、適量のはんだ粉でもって、電極１１上に必要とするバンプ１６を形成することが可能となる。尚、はんだ粉の最適な含有量は、例えば、以下に説明するように設定することができる。
基板１０上に供給される樹脂組成物１３（即ち、はんだ粉および対流添加剤を含む）の体積（ＶＢ）中に含有されるはんだ粉の全てが、基板１０の電極１１上のバンプ１６の形成に寄与すると考えると、バンプ１６の総体積（ＶＡ）と樹脂１３の体積（ＶＢ）との間に以下のような関係式（１）が成り立つと考えられる：
ＶＡ：ＶＢ≒ＳＡ：ＳＢ ・・・（１）
式（１）中、ＳＡは基板１０上の電極１１の総面積、ＳＢは基板１０の面積をそれぞれ表す。
これにより、樹脂組成物１３中に含まれるはんだ粉の含有量は、以下のような式（２）で表される：
（はんだ粉の含有量、体積％）＝ＶＡ／ＶＢ＝ＳＡ／ＳＢ×１００ ・・・（２）
よって、樹脂組成物１３中に含まれるはんだ粉の含有量は、概ね、以下のような式（３）に基づいて設定することができる。
（はんだ粉の含有量、体積％）＝（ＳＡ／ＳＢ×１００）＋α ・・・（３）
式（３）中、αは、はんだ粉が基板１０の電極１１上に自己集合する際の過不足分を調整するためのパラメータで、種々の条件により決めることができ、最適な場合、αはゼロである。
例えば、加熱工程において、使用する樹脂１３の流動性が低い（粘度が高い）場合には、はんだ粉の樹脂１３中での自由な移動が抑制されるので、はんだ粉の自己集合率（はんだ粉が電極上に自己集合する割合）が低下する。従って、この場合には、その不足分を補う量（αは正の値）を含めたはんだ粉を樹脂１３中に含有させておくことが好ましい。なお、はんだ粉の自己集合率に影響を与えるものとしては、他に、対流添加剤による移動促進効果や、電極の濡れ性等が考えられる。容易に理解できるように、バンプ形成条件を決定した後に、例えば試行錯誤法によってαの値を実験的に求めることができる。このように、はんだ粉が端子間に自己集合する際の過不足分を調整するパラメータ（α）は、種々の条件により決められるが、バンプの絶縁耐圧の劣化等を防ぐ目的に沿うためには、αは、±１０体積％の範囲、より好ましくは±５体積％の範囲に設定することが好ましい。
基板１０の電極１１の配置は、様々な形態を取り得るが、例えば図４および図５に示したような典型的な電極１１の配置に対して、式（３）により最適なはんだ粉の含有量を求めると、概ね以下のような値になる。
図４に示した配置（ペリフェラル配置）・・・０．５〜５体積％
図５に示した配置（エリアアレイ配置）・・・１５〜３０％体積％
このことから、電極１１上に必要とするバンプを形成するには、樹脂１３中に分散するはんだ粉は、通常０．５〜３０体積％、好ましくは０．５〜２０体積％の割合で組成物としての樹脂（即ち、はんだ粉および対流添加剤を含む樹脂組成物）１３中に含有していれば足りることになる。
このように、はんだ粉の含有量を少ない量に押さえることができるのは、樹脂１３中に分散する対流添加剤の樹脂１３中での対流によって奏される作用効果によるものに他ならない。なお、一般に、はんだ粉と樹脂または対流添加剤との重量比は約７程度なので、上記０．５〜３０体積％の割合は、概ね３〜７５重量％の割合に相当する。
本発明の実施形態において、樹脂はフラックスを含んでよい。この場合、樹脂が含む対流添加剤１２はフラックス用の溶剤である。フラックスを用いると、沸騰するフラックス用溶剤の対流によって、溶融はんだ粉の移動を促進させる効果とともに、フラックスの樹脂および／または活性化成分がはんだ粉表面に不可避的に形成された酸化膜の除去も行なう効果を同時に発揮させるができる。はんだ粉を樹脂１３に含有させる前に、はんだ粉表面の酸化膜を予め除去しておくことが好ましいが、そのような管理ができない場合であっても、フラックスによる相乗効果によって、より均一性の高いバンプを形成することができる。
本発明のバンプ形成方法は、上述のように、複数の電極上にバンプを均一性良く形成することができるだけでなく、非常に短時間で複数のバンプを一括形成することができるという優れた特徴を有する。これは、沸騰した対流添加剤の対流速度が速いことがその理由と考えられるが、量産化に適用した場合、コスト面でのメリットは大きい。
尚、上述のはんだ粉と対流添加剤を含有する樹脂は、基板上に半導体チップをフリップチップ実装する際に、基板または半導体チップの電極上にバンプを形成するためのバンプ形成用樹脂組成物として利用することができる。このとき、対流添加剤の沸点は、はんだ粉の融点よりも低いことが好ましく、また、樹脂としては、熱硬化性樹脂、熱可塑性樹脂、または紫外線硬化など光硬化性樹脂を、その主成分にすることが好ましい。
（実施形態２）
以下に、上述した実施形態１に対する種々の改変例に係る実施形態２について、図面を参照しながら説明をする。
図６（ａ）〜（ｄ）は、樹脂に当接する平板として、その表面に金属パターンを形成したものを用いた場合のバンプ形成方法を示す図である。
まず、図６（ａ）に示すように、表面に複数の電極１１が形成された基板１０の表面に、はんだ粉（図示せず）及び対流添加剤１２を含有する樹脂１３（はんだ粉および対流添加剤を含む）を塗布する。
次に、図６（ｂ）に示すように、基板１０の表面に塗布された樹脂１３の表面に平板１４を当接させながら、基板１０をはんだ粉が溶融する温度まで加熱する。このとき、平板１４の平面上には、基板１０上に形成された複数の電極１１と対向する位置に、電極１１と略同一形状の金属パタ−ン３０が形成されている。
この加熱工程において、溶融したはんだ粉は、沸騰した対流添加剤１２の対流により自己集合が促進され、図６（ｃ）に示すように、成長したはんだ球１５は、複数の電極１１上に自己整合的に一括形成される。このとき、溶融したはんだ粉の濡れ性が、基板１０の表面よりも電極１１の表面の方が大きいので、成長したはんだ球１５は、電極１１上に自己整合的に形成される訳であるが、電極１１に対向する位置にも、平板１４に形成された金属パターン３０があるので、成長したはんだ球１５は、濡れ性の大きな金属パターン３０に対しても自己整合的に形成され、電極１１上へのバンプ形成の選択性をより高めることができる。
最後に、図６（ｄ）に示すように、平板１４を外して、樹脂１３を除去すれば、複数の電極１１上にバンプ１６が確実に形成された基板１０が得られる。
次に、電極上に形成されるバンプ高さを制御する方法について、図７及び図８を参照しながら説明をする。
本発明のバンプ形成方法は、複数の電極上にバンプの高さをより均一に形成できることが特徴であるが、バンプが形成された基板に、他の基板（例えば、半導体チップ）を実装する際、電極間の接合を確実にするために、ある程度のバンプ高さを必要とする。しかしながら、電極の面積が小さくなると、電極上に十分な量のバンプを形成することが難しくなる。
図７（ａ）および図７（ｂ）に示すような方法は、このような問題に対処する方法として有効である。基板１０を加熱して、電極１１上にはんだ球１５を形成したとき、図７（ａ）に示すように、はんだ球１５は、高さｄ１の歪状になっている。次に、はんだ球１５が溶融している状態で、平板１４を外すと、図７（ｂ）に示すように、歪状のはんだ球１５は、自己の表面張力により、高さｄ２（ｄ２＞ｄ１）の球状のバンプ１６に変形する。こうして、十分な高さのバンプを形成することができる。なお、歪状のはんだ球１５の容積は均一に形成されているので、バンプ１６の高さｄ２も均一に形成される。
一方、バンプ高さをより均一にする方法として、図８（ａ）および図８（ｂ）に示すような方法が有効である。すなわち、図８（ａ）に示すように、基板１０を加熱して、電極１１上にはんだ球１５を形成した後、基板１０を冷却してから、平板１４を外す。この時、はんだ球１５は、高さｄ１の歪状になっているが、すでに冷却状態になっているので、平板１４を外しても、その形状は変化せず、高さｄ１の歪状のバンプ１６が電極１１に形成されたことになる。この方法によれば、バンプ高さは、基板と平板の間隔で制御できるので、より均一な高さのバンプを形成することができる。
次に、基板上に樹脂を供給する方法について、図９〜図１２を参照しながら説明をする。
まず、図９（ａ）および図９（ｂ）は、電極１１が形成された基板１０上に、樹脂１３が供給された状態を示す平面図、及びその断面図である。図９（ａ）において、電極１１は本来見えないが、理解のため実線にて示している。電極１１は、基板１０上をアレイ状に形成されている。この状態で、本発明の方法により、基板１０を加熱すると、電極１１上に均一で良好なバンプが形成される。
しかしながら、図１０（ａ）および図１０（ｂ）に示すように、電極１１が、基板１０の周辺に沿って配列されて形成されている場合（即ち、ペリフェラル配置の場合）、基板１０上に樹脂１３を供給して、基板１０を加熱し、電極１１上にバンプを形成すると、図１１に示すように、基板１０の中央付近に、はんだボール４０が残渣として残ってしまうことがある。
これは、基板１０の周辺にしか電極１１が形成されていないので、樹脂１３中に分散されたはんだ粉が溶融してはんだ球に成長した場合、基板１０の中央付近で成長したはんだ球は、基板１０の周辺にある電極１１に移動することができないためと考えられる。
この残渣は、バンプ形成後、樹脂１３を基板から除去することにより、同時に除去することもできるが、樹脂１３をそのまま残した状態で、基板実装プロセスに入る場合もあり、信頼性の面を考えた場合には、残渣を生じさせないことが好ましい。
そこで、図１２に示すように、樹脂１３を、基板１０に形成された複数の電極１１を覆うように供給し、電極１１が形成されていない基板中央の領域５０には、樹脂１３を供給しないようにすることによって、上記のような残渣を生じさせなくすることができる。
次に、電極上へのバンプ形成の選択性を向上させる方法について、図１３および図１４を参照しながら説明をする。
樹脂１３中に含有する溶融はんだ粉を、選択的に電極上に形成される方法は、はんだ粉の濡れ性の違いを利用している。すなわち、電極に対しては濡れ性が大きく、基板に対しては濡れ性が小さい場合に、電極上に選択的にはんだバンプが形成される。
そこで、この濡れ性の相対的な差をより大きくできれば、電極上へのバンプ形成の選択性をより向上させることができる。その結果、バンプの均一性をより向上させることができる。
図１３は、基板１０上に形成された電極１１の表面に、はんだ粉に対して濡れ性の大きな金属膜６０が形成されている例を示す。通常、電極材料には、ＣｕやＡｕが使用されるが、他のはんだ粉に対する濡れ性が大きい（例えばＳｎ系合金）金属膜６０を形成することによって、電極上へのバンプ形成の選択性を向上させることができる。
また、図１４は、基板１０の表面に、はんだ粉に対して濡れ性の小さい膜６１が形成さている例を示す。例えば、プリント基板などで用いられているソルダーレジストは、はんだ粉に対する濡れ性が小さいので、このような膜を形成することによって、電極上へのバンプ形成の選択性を向上させることができる。
次に、図１５（ａ）〜（ｃ）を参照しながら、本発明の方法を、配線基板上に半導体チップをフリップチップ実装に適用した例を説明する。
まず、図１５（ａ）に示すように、表面に電極１１が形成された配線基板１０上に、はんだ粉（図示せず）と対流添加剤１２を含有する樹脂１３を塗布する。ここでは、例えばフラックスを用いて対流添加剤１２を含ませ、樹脂１３には、例えば紫外線硬化型樹脂を用いている。
次に、図１５（ｂ）に示すように、表面に電極端子７１が形成された半導体チップ７０を、配線基板１０上に形成された樹脂１３上に搭載する。半導体チップ７０の電極端子７１は、配線基板１０の電極１１と対向する位置に配置される。なお、この半導体チップ７０が、図１で説明した平板１４と同じ役割を果たす。
そして、図１５（ｃ）に示すように、配線基板１０を加熱することによって、はんだ粉を溶融させ、電極１１と電極端子７１との間に、はんだ球７２が自己集合的に形成される。これにより、半導体チップ７０の電極端子７１は、はんだ球７２を介して、配線基板１０の電極１１と接続状態になる。この状態で、紫外線硬化型樹脂１３に紫外線７３を照射して、樹脂１３を硬化させることによって、半導体チップ７０のフリップチップ実装が完了する。この場合、樹脂１３がアンダーフィルとしての機能を果たすため、アンダーフィルを供給することを省略できる。
通常の金属接合を用いるフリップチップ実装では、
１）配線基板の電極上にはんだバンプを形成する工程、
２）半導体チップを配線基板上に搭載し、はんだリフローによりバンプを介して電極間の接合を行なう工程、
３）配線基板と半導体チップ間にアンダーフィル材を注入して、半導体チップを固定する工程、
の３つの異なる工程を要する。
これに対し、図１５（ａ）〜（ｃ）に示したフリップチップ実装では、はんだバンプの形成と同時に電極間の接続が行われ、また、樹脂１３がアンダーフィルとして機能できるので、この３つの工程をはんだバンプの形成工程のみで実行することができるので、工程数を大幅に短縮でき、量産コストの低減に非常に有効である。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
本発明によれば、多数の微細バンプを均一性よく形成でき、かつ、生産性の高いバンプ形成方法を提供することができる。
図１（ａ）〜（ｅ）は、本発明の実施形態に係るバンプ形成方法を示す工程断面図。 図２（ａ）〜（ｃ）は、本発明におけるフリップチップ実装の方法を示す工程断面図。 図３（ａ）〜（ｃ）は、本発明のバンプ形成のメカニズムを説明する図。 図４は、本発明における電極のペリフェラルな配置を示す平面図。 図５は、本発明における電極のエリアアレイの配置を示す平面図。 図６（ａ）〜（ｄ）は、導電パターンが形成された平板を用いてバンプ形成を行なう方法を示す工程断面図。 図７（ａ）および図７（ｂ）は、バンプ高さを制御する方法を示す図。 図８（ａ）および図８（ｂ）は、バンプ高さを制御する他の方法を示す図。 図９（ａ）は、エリアアレイの電極配列をもつ基板に樹脂が供給された状態を示す基板の平面図、図９（ｂ）は、その断面図。 図１０（ａ）は、周辺に電極配列をもつ基板に樹脂が供給された状態を示す基板の平面図、図１０（ｂ）は、その断面図。 図１１バンプ形成後、表面に残渣が生じた状態を示す基板の平面図。 図１２は、本発明の基板上への樹脂の塗布方法を示す図。 図１３は、本発明の電極表面に金属膜が形成された状態を示す図。 図１４は、本発明の基板表面に膜が形成された状態を示す図。 図１５（ａ）〜（ｃ）は、本発明におけるフリップチップ実装の方法を示す工程断面図。 図１６は、はんだ粉を含有する樹脂を円形電極上に塗布し加熱した後の様子を示す写真。 図１７は、はんだ粉および対流添加剤を含有する樹脂を円形電極上に塗布し加熱した後の様子を示す写真。
符号の説明
１０ 基板
１１、２１ 電極
１２ 対流添加剤
１３ 樹脂
１４ 平板
１５、３２、７１ はんだ球
１６ バンプ
２０、７０ 半導体チップ
２１ 電極
２２ アンダーフィル材
３０ 金属パターン
３１ 蒸気
３５ 対流の様子
６０ 金属膜
６１ 膜
７１ 電極端子

Claims (16)

  1. 複数の電極を有する基板上に、はんだ粉と沸点を有する添加剤とを含有する樹脂を供給する工程と、
    前記基板上に供給された前記樹脂の表面に平板を当接させる工程と、
    前記添加剤の沸点および前記はんだ粉が溶融する温度以上で前記樹脂を加熱し、前記添加剤を沸騰させて前記樹脂中に気泡を発生させ、前記気泡が前記樹脂中を対流することによって前記電極上に前記はんだ粉を集合させ、前記電極上にバンプを形成する工程と、
    前記平板を除去する工程と、
    を含む、バンプ付き基板の製造方法。
  2. 前記添加剤の沸点は、前記はんだ粉の融点よりも高いことを特徴とする、請求項１に記載のバンプ付き基板の製造方法。
  3. 前記添加剤の沸点は、前記はんだ粉の融点よりも低いことを特徴とする、請求項１に記載のバンプ付き基板の製造方法。
  4. 前記はんだ粉は、溶融状態で前記樹脂中を対流することを特徴とする、請求項１〜３のいずれか一つに記載のバンプ付き基板の製造方法。
  5. 前記添加剤は、グリセリン、イソプロピルアルコール、酢酸ブチル、ブチルカルビトールおよびエチレングリコールよりなる群から選ばれた１種もしくは２種以上からなることを特徴とする、請求項１〜４のいずれか一つ記載のバンプ付き基板の製造方法。
  6. 前記はんだ粉は、略同一の粒径を有していることを特徴とする、請求項１〜５のいずれか一つに記載のバンプ付き基板の製造方法。
  7. 前記平板に一定の圧力を加えることによって、前記樹脂を押圧しながら、前記樹脂を加熱することを特徴とする、請求項１〜６のいずれか一つに記載のバンプ付き基板の製造方法。
  8. 前記気泡は、前記基板と前記平板との間に設けられた隙間の周辺部から、外部に蒸発することを特徴とする、請求項１〜７のいずれか一つに記載のバンプ付き基板の製造方法。
  9. 前記平板の前記基板に対向する平面上に、前記基板に形成された複数の電極と対向する位置に、前記電極と略同一形状の金属パタ−ンが形成されていることを特徴とする、請求項１〜８のいずれか一つに記載のバンプ付き基板の製造方法。
  10. 前記バンプが溶融した状態で、前記平板を除去し、前記電極上に、前記電極と前記平板との間に設けられた隙間の間隔よりも高いバンプを形成することを特徴とする、請求項１〜９のいずれか一つに記載のバンプ付き基板の製造方法。
  11. 前記バンプを形成する工程の後、前記基板を冷却し、前記基板の冷却後、前記樹脂表面に当接されている平板を、前記樹脂表面から離間させることを特徴とする、請求項１〜９のいずれか一つに記載のバンプ付き基板の製造方法。
  12. 前記平板を除去する工程の後、前記基板を冷却する工程を更に含み、前記基板の冷却後、前記樹脂を除去する工程を含むことを特徴とする、請求項１〜１０のいずれか一つに記載のバンプ付き基板の製造方法。
  13. 前記はんだ粉は、鉛フリーはんだ材料からなることを特徴とする、請求項１〜１２のいずれか一つに記載のバンプ付き基板の製造方法。
  14. 前記はんだ粉は、０．５〜３０体積％の割合で、前記樹脂中に含有されていることを特徴とする、請求項１〜１３のいずれか一つに記載のバンプ付き基板の製造方法。
  15. 前記基板が、配線基板または半導体チップであることを特徴とする、請求項１〜１４のいずれか一つに記載のバンプ付き基板の製造方法。
  16. 前記樹脂は、熱硬化性樹脂、熱可塑性樹脂、または光硬化性樹脂のいずれか一つを主成分とすることを特徴とする、請求項１〜１５のいずれか一つに記載のバンプ付き基板の製造方法。
JP2005091336A 2004-09-03 2005-03-28 バンプ付き基板の製造方法 Expired - Fee Related JP3964911B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005091336A JP3964911B2 (ja) 2004-09-03 2005-03-28 バンプ付き基板の製造方法
KR1020077004833A KR101139050B1 (ko) 2004-09-03 2005-08-30 범프 형성 방법 및 땜납 범프
US11/661,821 US7799607B2 (en) 2004-09-03 2005-08-30 Process for forming bumps and solder bump
PCT/JP2005/015765 WO2006025387A1 (ja) 2004-09-03 2005-08-30 バンプ形成方法及びはんだバンプ
EP05776918A EP1796155A4 (en) 2004-09-03 2005-08-30 PAMPERING PROCESSES AND LOTBEULE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004257206 2004-09-03
JP2005091336A JP3964911B2 (ja) 2004-09-03 2005-03-28 バンプ付き基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007044047A Division JP4408905B2 (ja) 2004-09-03 2007-02-23 バンプ付き基板の製造方法

Publications (3)

Publication Number Publication Date
JP2006100775A JP2006100775A (ja) 2006-04-13
JP2006100775A5 JP2006100775A5 (ja) 2006-12-14
JP3964911B2 true JP3964911B2 (ja) 2007-08-22

Family

ID=36000037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005091336A Expired - Fee Related JP3964911B2 (ja) 2004-09-03 2005-03-28 バンプ付き基板の製造方法

Country Status (5)

Country Link
US (1) US7799607B2 (ja)
EP (1) EP1796155A4 (ja)
JP (1) JP3964911B2 (ja)
KR (1) KR101139050B1 (ja)
WO (1) WO2006025387A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013224362A (ja) * 2012-04-20 2013-10-31 Nitto Denko Corp 接合シート、電子部品およびそれらの製造方法
KR20140084095A (ko) 2011-10-26 2014-07-04 히타치가세이가부시끼가이샤 리플로우 필름, 땜납 범프 형성 방법, 땜납 접합의 형성 방법 및 반도체 장치

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
KR101215243B1 (ko) 2004-12-17 2012-12-24 파나소닉 주식회사 플립 칩 실장용 수지 조성물 및 범프 형성용 수지 조성물
WO2006103949A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法および基板間接続方法
WO2006103948A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
KR101175482B1 (ko) 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법
JP4402718B2 (ja) * 2005-05-17 2010-01-20 パナソニック株式会社 フリップチップ実装方法
JP4536603B2 (ja) * 2005-06-09 2010-09-01 新光電気工業株式会社 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置
JP2008544512A (ja) * 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造体およびその製造方法
JP4522939B2 (ja) * 2005-10-31 2010-08-11 アルプス電気株式会社 基板と部品間の接合構造及びその製造方法
WO2007108290A1 (ja) * 2006-03-16 2007-09-27 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置
JP5173214B2 (ja) * 2006-03-17 2013-04-03 パナソニック株式会社 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
US8297488B2 (en) 2006-03-28 2012-10-30 Panasonic Corporation Bump forming method using self-assembling resin and a wall surface
DE102006016276B3 (de) * 2006-03-31 2007-07-12 Siemens Ag Verfahren zum Aufbringen von Lotpartikeln auf Kontaktflächen sowie hierfür geeignete Lotpartikel und Bauteile mit Kontaktflächen
JP4902867B2 (ja) * 2006-04-19 2012-03-21 パナソニック株式会社 電子部品の接続方法及び突起電極の形成方法、並びに電子部品実装体及び突起電極の製造装置
JP4848941B2 (ja) * 2006-11-28 2011-12-28 パナソニック株式会社 電子部品実装構造体とその製造方法
JP4702271B2 (ja) * 2006-11-30 2011-06-15 パナソニック株式会社 導電性バンプの形成方法
US8120188B2 (en) 2006-11-28 2012-02-21 Panasonic Corporation Electronic component mounting structure and method for manufacturing the same
JP2008198745A (ja) * 2007-02-09 2008-08-28 Sumitomo Bakelite Co Ltd 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法
US9426899B2 (en) 2007-04-27 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component assembly
US20090057378A1 (en) * 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
JP5363789B2 (ja) * 2008-11-18 2013-12-11 スタンレー電気株式会社 光半導体装置
JP5106457B2 (ja) * 2009-03-24 2012-12-26 パナソニック株式会社 電子部品接合方法とバンプ形成方法およびその装置
KR101234597B1 (ko) 2009-10-15 2013-02-22 한국전자통신연구원 플립 칩 본딩 방법 및 그의 구조
JP5604957B2 (ja) * 2010-04-23 2014-10-15 日立化成株式会社 リフローフィルム、及びそれを用いた半田バンプの形成方法、電極間の接合方法
KR101940237B1 (ko) 2012-06-14 2019-01-18 한국전자통신연구원 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
KR101988890B1 (ko) * 2012-10-30 2019-10-01 한국전자통신연구원 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법
US9793198B2 (en) 2014-05-12 2017-10-17 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
US9437566B2 (en) 2014-05-12 2016-09-06 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
US20170216947A1 (en) * 2014-07-28 2017-08-03 Xin Yang Systems and methods for reinforced adhesive bonding
JP2016143741A (ja) * 2015-01-30 2016-08-08 国立大学法人大阪大学 電子部品の実装方法、電子部品付き基板およびその接合層、ならびに接合用材料層付き基板およびシート状接合用部材
US9331043B1 (en) 2015-01-30 2016-05-03 Invensas Corporation Localized sealing of interconnect structures in small gaps
JP2017108046A (ja) * 2015-12-11 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置
KR102315634B1 (ko) * 2016-01-13 2021-10-22 삼원액트 주식회사 회로 기판
JP6945276B2 (ja) * 2016-03-31 2021-10-06 デクセリアルズ株式会社 異方性導電接続構造体
AT518666B1 (de) * 2016-09-21 2017-12-15 Zkw Group Gmbh Kraftfahrzeug-Scheinwerfer
US10777483B1 (en) * 2020-02-28 2020-09-15 Arieca Inc. Method, apparatus, and assembly for thermally connecting layers

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747233B2 (ja) * 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH02251145A (ja) 1989-03-24 1990-10-08 Citizen Watch Co Ltd 突起電極形成方法
JP3214995B2 (ja) * 1993-12-28 2001-10-02 株式会社日立製作所 電子回路の製造方法
US5062896A (en) * 1990-03-30 1991-11-05 International Business Machines Corporation Solder/polymer composite paste and method
JPH06125169A (ja) * 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
US5346558A (en) * 1993-06-28 1994-09-13 W. R. Grace & Co.-Conn. Solderable anisotropically conductive composition and method of using same
JP3537871B2 (ja) 1993-07-05 2004-06-14 昭和電工株式会社 はんだコートおよびその形成方法
EP1050888B1 (en) * 1998-08-28 2010-10-06 Panasonic Corporation Conductive paste, conductive structure using the same, electronic part, module, circuit board, method for electrical connection, method for manufacturing circuit board, and method for manufacturing ceramic electronic part
JP3996276B2 (ja) * 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP2001219294A (ja) 1999-12-03 2001-08-14 Tdk Corp 熱硬化性はんだ付け用フラックスおよびはんだ付け方法
US6402013B2 (en) * 1999-12-03 2002-06-11 Senju Metal Industry Co., Ltd Thermosetting soldering flux and soldering process
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2001329048A (ja) 2000-03-15 2001-11-27 Harima Chem Inc 封止充填剤用液状エポキシ樹脂組成物
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
WO2004070827A1 (ja) * 2003-02-05 2004-08-19 Senju Metal Industry Co., Ltd. 端子間の接続方法及び半導体装置の実装方法
US20060027936A1 (en) * 2004-08-05 2006-02-09 Fujitsu Limited Method for processing base
JP4130668B2 (ja) * 2004-08-05 2008-08-06 富士通株式会社 基体の加工方法
WO2006103948A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140084095A (ko) 2011-10-26 2014-07-04 히타치가세이가부시끼가이샤 리플로우 필름, 땜납 범프 형성 방법, 땜납 접합의 형성 방법 및 반도체 장치
US9656353B2 (en) 2011-10-26 2017-05-23 Hitachi Chemical Company, Ltd. Reflow film, solder bump formation method, solder joint formation method, and semiconductor device
JP2013224362A (ja) * 2012-04-20 2013-10-31 Nitto Denko Corp 接合シート、電子部品およびそれらの製造方法

Also Published As

Publication number Publication date
EP1796155A1 (en) 2007-06-13
EP1796155A4 (en) 2009-09-16
US7799607B2 (en) 2010-09-21
JP2006100775A (ja) 2006-04-13
US20070257362A1 (en) 2007-11-08
KR101139050B1 (ko) 2012-04-30
KR20070048219A (ko) 2007-05-08
WO2006025387A1 (ja) 2006-03-09

Similar Documents

Publication Publication Date Title
JP3964911B2 (ja) バンプ付き基板の製造方法
JP3955302B2 (ja) フリップチップ実装体の製造方法
US7910403B2 (en) Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
US7726545B2 (en) Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei
KR101215243B1 (ko) 플립 칩 실장용 수지 조성물 및 범프 형성용 수지 조성물
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
JP5173214B2 (ja) 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
JP4408905B2 (ja) バンプ付き基板の製造方法
JP5368299B2 (ja) 電子部品実装体及びハンダバンプ付き電子部品の製造方法
JP5147723B2 (ja) 電極構造体
CN100468673C (zh) 凸块形成方法及焊接凸块
CN100442468C (zh) 倒装片安装方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061026

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20061026

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20061121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070524

R150 Certificate of patent or registration of utility model

Ref document number: 3964911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100601

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees