JP3955302B2 - フリップチップ実装体の製造方法 - Google Patents

フリップチップ実装体の製造方法 Download PDF

Info

Publication number
JP3955302B2
JP3955302B2 JP2005091347A JP2005091347A JP3955302B2 JP 3955302 B2 JP3955302 B2 JP 3955302B2 JP 2005091347 A JP2005091347 A JP 2005091347A JP 2005091347 A JP2005091347 A JP 2005091347A JP 3955302 B2 JP3955302 B2 JP 3955302B2
Authority
JP
Japan
Prior art keywords
resin
solder powder
chip mounting
semiconductor chip
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005091347A
Other languages
English (en)
Other versions
JP2006114865A (ja
JP2006114865A5 (ja
Inventor
靖治 辛島
嘉久 山下
悟 留河
孝史 北江
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005091347A priority Critical patent/JP3955302B2/ja
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to EP05782249.6A priority patent/EP1796156B1/en
Priority to KR1020077005769A priority patent/KR101179744B1/ko
Priority to PCT/JP2005/016423 priority patent/WO2006030674A1/ja
Priority to US11/662,286 priority patent/US7759162B2/en
Publication of JP2006114865A publication Critical patent/JP2006114865A/ja
Publication of JP2006114865A5 publication Critical patent/JP2006114865A5/ja
Application granted granted Critical
Publication of JP3955302B2 publication Critical patent/JP3955302B2/ja
Priority to US12/717,433 priority patent/US8012801B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/254—Polymeric or resinous material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Description

本発明は、半導体チップを配線基板に搭載するフリップチップ実装方法及びフリップチップ実装体に関し、特に、狭ピッチ化された半導体チップにも対応可能な、生産性の高いフリップチップ実装方法及びフリップチップ実装体に関する。
近年、電子機器に使用される半導体集積回路（ＬＳＩ）の高密度、高集積化に伴い、ＬＳＩチップの電極端子の多ピン化、狭ピッチ化が急速に進んでいる。これらＬＳＩチップの配線基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く用いられている。そして、このフリップチップ実装においては、ＬＳＩチップの電極端子上にはんだバンプを形成し、当該はんだバンプを介して、配線基板上に形成された電極に一括接合されるのが一般である。
しかしながら、電極端子数が５０００を超えるような次世代ＬＳＩを配線基板に実装するためには、１００μｍ以下の狭ピッチに対応したバンプを配線基板上に形成する必要があるが、現在のはんだバンプ形成技術では、それに適応することが難しい。また、電極端子数に応じた多数のバンプを形成する必要があるので、低コスト化を図るためには、チップ当たりの搭載タクトの短縮による高い生産性も要求される。
従来、バンプの形成技術としては、メッキ法やスクリ−ン印刷法などが開発されている。メッキ法は狭ピッチには適するものの、工程が複雑になる点、生産性に問題があり、また、スクリーン印刷法は、生産性には優れているが、マスクを用いる点で、狭ピッチ化には適していない。
こうした中、最近では、ＬＳＩチップや配線基板の電極上に、はんだバンプを選択的に形成する技術がいくつか開発されている。これらの技術は、微細バンプの形成に適しているだけでなく、バンプの一括形成ができるので、生産性にも優れており、次世代ＬＳＩの配線基板への実装に適応可能な技術として注目されている。
その一つに、はんだ粉とフラックスの混合物によるソルダーペーストを、表面に電極が形成された基板上にベタ塗りし、基板を加熱することによって、はんだ粉を溶融させ、隣接電極間で短絡をおこさず、濡れ性の高い電極上に選択的にはんだバンプを形成させる技術がある（例えば特許文献１参照）。
また、有機酸鉛塩と金属錫を主要成分とするペースト状組成物（いわゆる化学反応析出型はんだ）を、電極が形成された基板上にベタ塗りし、基板を加熱することによって、ＰｂとＳｎの置換反応を起こさせ、Ｐｂ／Ｓｎの合金を基板の電極上に選択的に析出させる技術がある（例えば特許文献２および非特許文献１参照）。
特許文献１におけるバンプ形成技術は、はんだ粉の表面酸化を制御することにより、金属に対する濡れ性をもちつつ、隣接端子間で短絡を起こしにくくすることを目的としている。しかしながら、酸化量、酸化方法を制御することによって、本来相反する濡れ性と短絡を起こしにくいことの双方を満足するのは難しい。また、特許文献２で使用される化学反応析出型はんだの材料は、特定な化学反応を利用しているので、はんだ組成の選択の自由度が低く、Ｐｂフリー化への対応にも課題を残している。
ところで、従来のバンプ形成技術を用いたフリップチップ実装は、バンプが形成された配線基板に半導体チップを搭載した後、半導体チップを配線基板に固定するために、アンダーフィルと呼ばれる樹脂を、半導体チップと配線基板の間に注入する工程を更に必要とする。
そこで、半導体チップと配線基板の対向する電極端子間の電気的接続と、半導体チップの配線基板への固定を同時に行なう方法として、異方性導電材料を用いたフリップチップ実装技術（例えば、特許文献３参照）が開発されている。これは、配線基板と半導体チップとの間に、導電粒子を含有させた熱硬化性樹脂を供給し、半導体チップを加圧すると同時に、熱硬化性樹脂を加熱することによって、半導体チップと配線基板の電極端子間の電気的接続と、半導体チップの配線基板への固定を同時に実現するものである。
ところで、低融点金属フィラー（導電性粒子）を含有させた樹脂を用いて、基板上に半導体チップを実装する技術が提案されている（例えば特許文献４、非特許文献１および非特許文献２参照）。
これは、樹脂中の金属フィラー（導電性粒子）を溶融させて、基板及び半導体チップの電極間に金属接合を自己整合的に形成するものである。しかしながら、非特許文献４、５では、もっぱら金属接合の自己整合的形成のメカニズムが探求されているに過ぎない。
尚、上記非特許文献１、２、及び特許文献４には、樹脂として還元性樹脂を用いることが開示されているが、これは、いわゆるノーフロータイプのアンダーフィル材と呼ばれるもので（例えば、特許文献５参照）、樹脂に酸無水物の硬化剤を添加し、この酸無水物を加水分解して生ずるカルボン酸によりフラックス活性を生じさせるものである。
上記特許文献４では、電性粒子の分散性と濡れ性のみの特性によって、導電性粒子を電極上に凝集させようとしており、その結果、樹脂中に含有される導電性粒子の体積比は、下限値が２０体積％以上であることが好ましく、３０体積％以上であることがより好ましいと記載されている。
特開２０００−９４１７９号公報 特開平１−１５７７９６号公報 特開２０００−３３２０５５号公報 特開２００４−２６０１３１号公報 特開２００１−３２９０４８号公報 エレクトロニクス実装技術，2000年9月号，pp. 38-45 信学技法ＥＭＤ９６−１５ 10th Symposium on "Microjoining and Assembly Technology in Electronics" February 5- 6, 2004, pp.183-188 9th Symposium on "Microjoining and Assembly Technology in Electronics" February 6- 7, 2003, pp.115-120
しかしながら、上述した異方性導電材料を用いたフリップチップ実装では、導電粒子を介した機械的接触により電極間の電気的導通を得ているが、この方式では安定した導通状態を得ることが難しい。また、対向電極に挟まれた導電粒子は、樹脂の熱硬化による凝集力によって保持されているので、熱硬化性樹脂の弾性率や熱膨張率などの特性や、導電粒子の粒径分布などの特性を揃える必要があり、実装プロセスの制御が難しいという課題がある。すなわち、異方性導電材料を用いたフリップチップ実装は、接続端子数が５，０００を超えるような次世代ＬＳＩチップに適用するためには、生産性や信頼性の面で、解決すべき課題を多く残している。
本発明は、かかる点に鑑みてなされたもので、次世代ＬＳＩのフリップチップ実装に適用可能な、生産性及び信頼性の高いフリップチップ実装方法及びフリップチップ実装体を提供することを目的とする。
本発明は、複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、前記配線基板の前記電極端子と、前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装方法を提供し、この方法は、
（１）前記配線基板上に、はんだ粉及び対流添加剤を含有する樹脂を供給する工程と、
（２）前記樹脂表面に、前記半導体チップを当接させる工程と、
（３）前記配線基板を、前記はんだ粉が溶融する温度に加熱する工程と、
（４）前記加熱工程後、前記樹脂を硬化させる工程と
を含む。
前記配線基板の加熱工程（３）において、前記溶融したはんだ粉を、前記配線基板の前記電極端子と前記半導体チップの前記接続端子との間に自己集合させることによって、接続体を形成し、前記樹脂の硬化工程において、前記半導体チップを前記配線基板に固定する。尚、配線基板に供給する樹脂は、はんだ粉及び対流添加剤を含んで成る樹脂組成物であり、樹脂組成物を基板上に塗布して樹脂組成物を薄膜の形態で配線基板上に供給するのが好ましい。
本発明の方法において、はんだ粉が溶融する程度に基板を加熱する場合、はんだ粉は樹脂組成物中を容易に移動することができ、その結果、はんだ粉が電極上に容易に自己集合できる。従って、前記基板の加熱工程は、前記樹脂の粘度が低下する温度で行うのが好ましい。
本発明の１つの実施形態では、前記基板の加熱工程は、前記対流添加剤の沸点よりも高い温度で行なわれることが好ましく、また、別の実施形態では、前記沸騰した対流添加剤は、前記樹脂中を対流することが好ましく、更に別の実施形態では、前記基板の加熱工程において、前記はんだ粉は、前記樹脂中を対流するのが好ましい。これらの実施形態の特徴は、単独で用いてもよく、あるいはこれらの特徴をいずれかの組み合わせで用いてもよく、または全ての特徴を一緒に用いてもよい。
上述の場合、加熱により沸騰した対流添加剤が、樹脂中を対流することによって、および／または樹脂中をはんだ粉が対流することによって、はんだ粉の移動が促進されるので、溶融はんだ粉の結合を均一にすることができる。その結果、均一に成長したはんだ粉が電極上に自己集合することによって、均一性のより高い微細な接続体を一括して形成することが可能となる。従って、前記対流添加剤が沸騰した時に、はんだ粉が溶融していないのはそれほど好ましくはないので、前記対流添加剤の沸点は、前記はんだ粉の融点よりも低いことが好ましい。しかしながら、はんだ粉が溶融すると同時にあるいはその直後で、対流添加剤が沸騰してもよく、この場合も、対流添加剤の上述の効果が現れる。要するに、はんだの溶融と対流添加剤の沸騰の現象いずれが先に生じたとしても、双方の現象が生じた状態において本発明の効果を利用することができる。
ある好適な実施形態において、前記対流添加剤は、溶剤、グリセリン、ワックス（例えばエレクトロンワックスのようなワックス）、イソプロピルアルコール、酢酸ブチル、ブチルカルビトールおよびエチレングリコールよりなる群から選ばれる少なくとも１種からなる。尚、本発明において、溶剤とは、フラックスを構成する液体成分（室温において液体である成分）である。尚、フラックスとは、はんだ付けに際して常套的に用いられるいわゆる「フラックス」である。例えば、イソプロピルアルコール等のアルコール、ブチルカルビトールアセテート等の有機溶剤等を溶剤として例示できる。
また、上記溶剤はフラックス中に含まれていても対流添加剤としての効果が得られる。還元性材料および溶剤を含むフラックス等を使用する場合は、溶剤からだけではなく、導体パターン、導電粒子等の金属の酸化物の還元反応によって酸素の気泡が発生することがある。この場合、その気泡も対流添加剤の効果を発揮できるのでより好ましい。また、配線基板に含まれている水分も対流添加剤として作用し得る。
尚、フラックスを用いる場合には、その中に一般的に含まれている樹脂、活性剤、艶消し剤等を、本発明の方法に用いる樹脂は含んでよい。従って、本発明において、樹脂は、溶剤およびフラックスに含まれている溶剤以外の他の成分を含んでよい、即ち、樹脂はフラックスを含んでよい。
別の実施形態において、前記対流添加剤として、加熱工程において沸騰できる成分を遊離または生成する材料であってもよい。即ち、加熱工程における熱環境下でそのような成分を新たにもたらす対流化合物を添加剤として使用できる。具体的には、そのような化合物として、加熱によって分解し、その結果、対流添加剤と同等の機能を有する成分をもたらすもの、例えば水和物、特に結晶水を含む化合物（例えば水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウム、アゾジカルボンアミド、炭酸水素ナトリウム）等を例示できる。
ある好適な実施形態において、配線基板に供給する樹脂、即ち、上記接続体を形成するために用いる樹脂組成物を構成する樹脂は、熱硬化性樹脂（例えばエポキシ樹脂）、熱可塑性樹脂（例えばポリカーボネート樹脂）、または光硬化性樹脂（例えば光硬化性エポキシ樹脂）のいずれか１種であり、本発明に悪影響を与えない限り、いずれか１種を主成分とし、他の樹脂（例えばフェノール樹脂）を含んでよいもよい。本明細書の内容から容易に理解できるように、硬化性樹脂の場合、加熱工程にて硬化反応が完了してはならず、好ましくは硬化反応が始まるとしてもそれほど進行しないのが好ましく、実質的に硬化反応が始まらないのが好ましい。接続体が形成された後は、硬化反応が進行しても、あるいは完了してもよく、そのために、基板を更に加熱してよい。
ある好適な実施形態において、前記配線基板の加熱工程（３）において、前記配線基板上に供給された前記樹脂の表面に半導体チップを当接させながら、前記配線基板を加熱する。この場合、前記配線基板上に形成された電極に対して（従って、配線基板に対して）、前記半導体チップとの間を一体距離で保持し、それによって一定の隙間が設けられていることが好ましい。即ち、加熱工程の間、配線基板と半導体チップとの間の距離が変動しないように実施するのが好ましい。
ある好適な実施形態において、前記配線基板の加熱工程（３）において、前記半導体チップに一定の圧力を加えることによって、供給された前記樹脂を押圧しながら、前記配線基板を加熱してもよい。尚、上述のように、加熱工程に際して、配線基板と半導体チップとの間の距離が変動しないように実施する結果、加熱工程の少なくとも一部分の間にわたって、樹脂を押圧することになってもよい。
前記はんだ粉は、その粒径分布がシャープであるものが好ましく、略同一の粒径を有していることが特に好ましい。ある好適な実施形態において、前記基板の加熱工程において、前記配線基板上に形成された電極と前記半導体チップとの間に設けられた一定の隙間の幅（または厚さ）は、前記はんだ粉の粒径よりも広いのが好ましく、相当広いのが好ましい。例えば、はんだ粉の最大粒径は、隙間の１００％以下であるのが好ましく、より好ましくは９０％以下である。
ある好適な実施形態において、前記配線基板の加熱工程において、前記沸騰した対流添加剤は、前記配線基板と前記半導体チップとの間に存在する隙間の周辺部から、外部に排出される。
本発明の方法において、半導体チップは、配線基板と接続すべき、いずれの適当はものであってもよく、例えばＬＳＩチップ、メモリ、光素子、ＲＦ素子等を例示できる。ある好適な実施形態において、前記半導体チップは、前記配線基板に対向する平面上に、前記配線基板に形成された複数の電極と対向する位置に、前記電極と略同一形状の金属パタ−ンが形成されている。尚、半導体チップと接続すべき前記配線基板は、半導体チップ、例えばＬＳＩチップ等であってよい。
本発明の方法において、樹脂を硬化させる工程（４）は、使用する樹脂に応じて、いずれの適当な方法で実施してもよい。例えば熱硬化性樹脂を用いる場合は、加熱工程（３）の後に、加熱を継続することによって、好ましい態様では、より高い温度で加熱を継続することによって樹脂を硬化させる。光硬化性（例えば紫外線硬化性）樹脂を用いる場合は、加熱工程（３）の後に、光を照射することによって硬化させる。この場合、加熱工程の後、配線基板および半導体チップを冷却した後、照射しても、あるいは、冷却することなく照射してもよい。また、熱可塑性樹脂を使用する場合には、加熱工程の後、冷却することによって、樹脂を硬化を硬化させる。
ある好適な実施形態において、前記配線基板に供給された前記樹脂表面に、複数の半導体チップを当接することにより、該複数の半導体チップを前記配線基板にフリップチップ実装する。
本発明の方法のある好適な実施形態において、前記はんだ粉は、０．５〜３０体積％、より好ましくは０．５〜２０体積％の割合で、前記樹脂中に含有されている。尚、この割合は、樹脂、はんだ粉および対流添加剤、ならびに必要に応じて含まれる他の成分から構成される樹脂組成物全体の量を基準とする（室温（２５℃）における体積を基準とする）ものである。例えば、樹脂は、必要に応じて、例えば上述のフラックスに含まれている成分等を必要量含んでよい。
本発明はもう１つのフリップチップ実装方法を提供し、その方法は、
（ａ）複数の電極端子を有する配線基板を用意する工程と、
（ｂ）前記配線基板上に、はんだ粉及び対流添加剤を含有する樹脂を供給する工程と、
（ｃ）前記配線基板を、前記はんだ粉が溶融する温度に加熱してバンプを形成する工程と、
（ｄ）複数の接続端子を有する半導体チップを、前記接続端子と前記バンプとが対向するように、前記配線基板上に搭載する工程と、
（ｅ）前記配線基板を、前記バンプが溶融する温度に加熱し、前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続する接続体を形成する。
前記電極端子上にバンプを形成する工程（ｃ）において、前記溶融したはんだ粉を、前記配線基板の前記電極端子上に自己集合させることによって、前記電極端子上にバンプを形成する。この工程において、前記配線基板を加熱する温度は、前記対流添加剤の沸点よりも高いのが好ましい。この工程（ｃ）において、供給した樹脂を覆うような平板を樹脂上に載置して加熱するのが好ましく、また、前記沸騰した対流添加剤は、前記樹脂中を対流することが好ましい。尚、平板は、電極端子および接続端子を構成する材料と比較して、溶融したはんだ粉に対する濡れ性がより小さいのが好ましく、例えばガラスプレートを使用できる。
ある好適な実施形態において、前記バンプを形成する工程（ｃ）の後、前記樹脂を前記配線基板から除去する工程を含んでもよい。樹脂の除去は、いずれの適当な方法で実施してよく、例えば、有機溶剤にて超音波洗浄することによって除去してよい。
尚、接続体を形成する加熱工程（ｅ）において、バンプを溶融させて前記接続端子と前記バンプとの接触部分を合金化することによって接続体を形成するのが好ましい。
尚、上述のもう１つのフリップチップ実装方法において、先に説明したフリップチップ実装方法に関するはんだ粉、樹脂、対流添加剤の特徴がそのまま当て嵌まる。
本発明は、上述のような種々の実施形態のフリップチップ実装方法において使用する樹脂、即ち、はんだ粉および対流添加剤を含んで成る樹脂組成物をも提供する。樹脂組成物は、配線基板上に半導体チップをフリップチップ実装する際に、前記配線基板または半導体チップの電極上へのバンプ形成に好適に利用できる。
本発明に係るフリップチップ実装方法では、加熱工程において溶融したはんだ粉が樹脂中を移動し、特に好適な実施形態では、樹脂中に含有される対流添加剤が加熱により沸騰し、沸騰した対流添加剤が樹脂中を対流することにより、はんだ粉の樹脂中の移動が促進され、溶融はんだ粉同士の結合が樹脂中で均一に進行する。その結果、均一に成長した溶融はんだ粉が、濡れ性の高い配線基板の電極端子と半導体チップの接続端子との間に自己集合することによって、電極端子と接続端子との間で均一性の高い接続体を形成できる。また、配線基板と半導体チップ間にある樹脂を硬化させることによって、半導体チップを配線基板に固定することができる。特に、樹脂として熱硬化性樹脂を用いる場合、一連の工程で、半導体チップと配線基板の電極端子間の電気的接続と、半導体チップの配線基板への固定を同時に行なうことができ、生産性の高いフリップチップ実装体が実現できる。
また、配線基板上に供給された樹脂表面に半導体チップを当接させることによって、沸騰した対流添加剤が樹脂表面から外部に蒸発するのを防ぐことができるので、配線基板と半導体チップとの間に挟まれた樹脂中を対流する有効な添加剤を維持することができ、溶融したはんだ粉を、対向する端子間により均一に自己集合させることができる。これにより、電極端子と接続端子との電気的接続をより均一にすることができ、信頼性の高いフリップチップ実装体を実現することができる。
さらに、沸騰した対流添加剤の対流による運動エネルギーを、樹脂中に分散されたはんだ粉に与えることによって、効率よくはんだ粉を端子間に自己集合をさせることができるので、電極端子と接続端子との間に接続体を形成した後は、接続体以外の樹脂中に残留するはんだ粉の量を少なくすることができる。特に、はんだ粉の樹脂中に含有する割合を、接続体形成に必要な最適量に予め設定しておくことによって、接続体形成後のはんだ粉の残留量を実質的になくすことができる。その結果、接続体間における絶縁耐性を向上させることができ、半導体チップのファインピッチ化にも十分対応可能となる。
発明を実施するための形態
以下に、本発明の実装方法の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されるものではない。
（参考例１）
図１（ａ）〜（ｅ）を参照して、上述のもう１つのフリップチップ実装方法においてはんだバンプを形成する方法を説明する。図１（ａ）に示すように、複数の電極１１が形成された配線基板１０上に、はんだ粉（図示せず）及び対流添加剤１２を含有する樹脂１３を供給する。次に、図１（ｂ）に示すように、配線基板１０上に供給された樹脂１３の表面に平板１４を当接させながら、配線基板１０をはんだ粉が溶融する温度に加熱する。この加熱工程において、溶融したはんだ粉は自己集合し、図１（ｃ）に示すように、成長したはんだ球１５が、複数の電極１１上に選択的に形成される。そして、図１（ｄ）に示すように、平板１４を樹脂１３の表面から離間させ、樹脂１３を除去すれば、複数の電極１１上にバンプ１６が形成された配線基板１０が得られる。
このバンプ形成方法の特徴は、はんだ粉を含有した樹脂に、はんだ粉が溶融する温度で好ましくは沸騰する対流添加剤をさらに含有させた点にある。従って、好ましい実施形態では、はんだ粉が溶融した温度において、樹脂中に含有させた添加剤（以下、対流添加剤という）が沸騰し、当該沸騰した対流添加剤が気体となって樹脂中を対流することによって、樹脂中を浮遊している溶融したはんだ粉の移動が促進され、溶融はんだ粉の均一な結合が進行する。これによって、均一な微細バンプを形成することができる。
ここで、平板１４を樹脂１３の表面に当接させるのは、沸騰した対流添加剤１２が樹脂１３の表面から外部に蒸発するのを少しでも抑えるためである。こうすることによって、樹脂中を対流する添加剤１２を有効に維持することができるので、より均一な微細バンプを形成することができる。
尚、図１（ａ）〜（ｅ）を参照して説明した上述のバンプ形成プロセスは、あくまでも発明者らの推測であり、本発明はこの考えによって何ら拘束されるものではない。
上述の対流添加剤の説明から容易に理解できるように、本明細書において、対流添加剤に関して使用する「対流」とは、厳密な意味の対流のみを意味するものではなく、運動の形態としての添加剤の種々の移動を意味する。そのような移動の１つの形態として対流も含まれ得るので、便宜的に「対流」なる用語を使用している。従って、本発明において、樹脂１３中を沸騰した対流添加剤が移動することによって、樹脂１３中に分散するはんだ粉に運動エネルギーを与え、はんだ粉の移動を促進させる作用を与えるものである限り、そのような移動は、どのような形態であっても、本明細書において便宜上使用する「対流」に含まれる。
尚、はんだ粉に関して「対流」なる用語を使用する場合も、先と同様に、厳密な意味の対流のみを維持するものではなく、運動の形態としての種々の移動を意味する。そのような移動の１つの形態として対流も含まれ得るので、便宜的に「対流」なる用語を使用している。
尚、本願発明者は、はんだ粉だけを含有させた樹脂と、はんだ粉に更に添加剤（例えばはんだ粉が溶融する温度またはそれより低い温度で沸騰する成分）を含有させた樹脂を用いて、バンプ形成の比較実験を行なった。円形電極がアレイ状に配置されたプリント基板上に、はんだ粉のみを含有した樹脂と、はんだ粉と添加剤を含有した樹脂を塗布した後、その上に平板を当接させながら加熱した。
その結果、はんだ粉だけを含有させた樹脂を用いた場合には、図１０に示すようにはんだ層が良好に形成されず、電極と電極との間の領域においてはんだ粉が分散した状態のままであったことに対し、はんだ粉と添加剤を含有させた樹脂を用いた場合は、図１１に示すように全ての電極上にはんだバンプが良好に形成され、かつ電極以外（即ち、電極と電極との間の領域）にはんだ粉が残存しておらず、明らかに、添加剤を含有させない場合との違いが確認できた。
尚、上述の比較実験に際して次の材料および条件を使用した：
図１０の場合
樹脂：エポキシ樹脂
はんだ粉：ＳｎＡｇＣｕ（融点：２２０℃）
樹脂とはんだ粉の割合：５０重量％：５０重量％
プリント基板：松下電子部品（株）製ＡＬＩＶＨ
（電極の直径およびピッチ：直径３００μｍ、ピッチ５００μｍ）
基板の加熱温度：２５０℃
図１１の場合
対流添加剤：フラックスとして添加（沸点：１７０℃）
樹脂とはんだ粉とフラックスの割合：４５重量％：５０重量％：５重量％
他の条件は、図１０の場合と同じ。
図１１の場合では、はんだ粉が溶融した温度において、樹脂中に含有させた添加剤（以下、対流添加剤ともいう）が沸騰しており、沸騰した対流添加剤が樹脂中を対流するにつれて、電極上にバンプが良好に形成されていくことが観察されたことから、対流添加剤の対流が、溶融したはんだ粉の移動を促進する効果を有し、これによって、溶融はんだ粉の均一な結合が促進されるものと推測される。図１０の場合では、対流添加剤が存在しないので、その効果を期待できないからであると考えられる。
本発明の方法において使用する樹脂は、はんだ粉が溶融する温度において、樹脂の粘性が下がることを利用して、溶融したはんだ粉が自由に浮遊、移動する”海”の役目をもつもので、上記方法においては、バンプ形成後、必要に応じて当該樹脂を除去してよい。
このようにはんだバンプが形成された後は、常套のフリップチップ実装方法と同様に、バンプの上に半導体チップを載置し、配線基板の電極端子と半導体チップの接続端子とを所望のように対向させ、これらを加熱してその間に接続体（即ち、これらを電気的に接続する部分）を形成する。バンプと半導体チップの接続電極との間の接続体は、合金化状態となるのが好ましい。
尚、ここで用いられる樹脂が、例えば、熱硬化性樹脂のようなものである場合、バンプ形成後、樹脂を除去せずにそのまま残しておき、基板を所定の温度に加熱して、樹脂を熱硬化させれば、そのまま平板１４を、樹脂によって基板１０に固定させることができる。
本発明の最初に説明したフリップチップ実装方法は、かかる点に着目してなされたもので、平板１４の代わりに、半導体チップを樹脂に当接させ、上記のバンプ形成方法を利用して、半導体チップを配線基板にフリップチップ実装させるものである。
（実施形態１）
図２（ａ）〜（ｃ）は、本発明の実施形態１におけるフリップチップ実装方法の基本的な工程を示した図である。
まず、図２（ａ）に示すように、複数の電極端子１１を有する配線基板１０上に、はんだ粉（図示せず）及び対流添加剤１２を含有する樹脂１３を供給する。次に、図２（ｂ）に示すように、配線基板１０上に供給された樹脂１３の表面に半導体チップ２０を当接させる。このとき、複数の接続端子２１を有する半導体チップ２０は、複数の電極端子１１を有する配線基板１０と対向させて配設される。そして、この状態で、配線基板１０を、はんだ粉が溶融する温度またはそれより高い温度に加熱する。ここで、配線基板１０の加熱温度は、対流添加剤１２の沸点またはそれより高い温度で行なわれ、沸騰した対流添加剤１２は、樹脂１３中を対流する。
この加熱工程において、溶融したはんだ粉を、配線基板１０の電極端子１１と半導体チップ２０の接続端子２１との間に自己集合させることによって、電極端子１１と接続端子２１とを電気的に接続する接続体２２を形成する。
最後に、図２（ｃ）に示すように、樹脂１３を硬化させて、半導体チップ２０を配線基板１０に固定させる。
本発明の方法によれば、樹脂１３中に含有する対流添加剤１２が加熱により沸騰し、沸騰した対流添加剤１２が樹脂１３中を対流することによって、はんだ粉の樹脂１３中の移動が促進され、溶融はんだ粉同士の結合が樹脂１３中で均一に進行する。その結果、均一に成長した溶融はんだ粉が、濡れ性の高い配線基板１０の電極端子１１と半導体チップ２０の接続端子２１との間に自己集合することによって、電極端子１１と接続端子２１との間に、均一性の高い接続体２２を得ることができる。それと同時に、配線基板１０と半導体チップ２０間にある樹脂１３を硬化させることによって、半導体チップ２０を配線基板１０に固定することができる。従って、一連の工程で、半導体チップ２０と配線基板１０の電極端子間の電気的接続と、半導体チップ２０の配線基板１０への固定を同時に行なうことができ、生産性の高いフリップチップ実装体が実現できる。
また、配線基板１０上に供給された樹脂１３表面を半導体チップ２０で当接させることによって、沸騰した対流添加剤１２が樹脂１３表面（上側表面）から外部に蒸発するのを防ぐことができるので、樹脂１３中を対流する有効な対流添加剤１２を維持することができ、溶融したはんだ粉を、対向する端子間により均一に自己集合させることができる。これにより、電極端子１１と接続端子２１との電気的接続をより均一にすることができ、信頼性の高いフリップチップ実装体を実現することができる。
さらに、沸騰した対流添加剤の対流による運動エネルギーを、樹脂中に分散されたはんだ粉に与えることによって、効率よくはんだ粉を端子間に自己集合をさせることができるので、電極端子と接続端子との間に接続体を形成した後は、接続体以外の樹脂中に残留するはんだ粉の量を少なくすることができる。特に、はんだ粉の樹脂中に含有する割合を、接続体形成に必要な最適量に予め設定しておくことによって、接続体形成後のはんだ粉の残留量を実質的になくすことができる。その結果、接続体間における絶縁耐性を向上させることができ、半導体チップのファインピッチ化にも十分対応可能となる。
以下、再度図２（ａ）〜（c）を参照しながら、本発明の実施形態をより詳しく説明する。
図２（ａ）に示すように、表面に電極１１が形成された配線基板１０を用意し、配線基板１０の表面をアセトン等で十分に洗浄した後、配線基板１０の表面に、はんだ粉（図示せず）と対流添加剤１２を含有させた樹脂１３を塗布する。ここでは、はんだ粉としては、例えばＳｎ−Ａｇ系はんだ粉（Ｃｕ等を添加したものも含む）を用いることができるが、他のはんだ粉でも構わない。例えば、他のはんだ粉として、溶融後、Ｓｎ−Ｚｎ系、Ｓｎ−Ｂｉ系合金となるＰｂフリーはんだ、Ｐｂ−Ｓｎはんだ、あるいは、溶融後、Ｃｕ−Ａｇ系合金となる低融点はんだ材料の粉末を使用できる。また、はんだ粉は、１００〜３００℃の範囲に融点をもつのが好ましく、１３０〜２８０℃の範囲に融点をもつのがより好ましい。
また、対流添加剤１２としては、配線基板１０を加熱してはんだ粉を溶解させる温度、例えば１００〜３００℃またはそれより低い温度にて沸騰する材料であるのが好ましい。例えば、有機酸を活性成分とする樹脂系フラックスに使用する溶剤を対流添加剤として使用できる。これ以外に、例えば、ワックス（より具体的にはエレクトロンワックス等）、グリセリン、イソプロピルアルコール、酢酸ブチル、ブチルカルビトール、エチレングリコール等を用いてもよい。尚、対流添加剤は、はんだ粉の融点より少し低い温度、好ましくは１０〜１００℃低い温度、より好ましくは１０〜６０℃低い温度で沸騰しても、あるいは対流添加剤の沸点とはんだ粉の融点とが実質的に同じであっても、あるいははんだ粉の融点より少し高い温度、好ましくは１０〜１００℃高い温度、より好ましくは１０〜２０℃高い温度で沸騰してもよい。
この沸点が融点より低い場合には、対流添加剤が先に沸騰して、その後に溶融するはんだの移動が促進される。この沸点が融点より高い場合には、はんだが先に溶融して対流添加剤がその後沸騰して、溶融したはんだの移動が促進される。この場合、加熱工程における加熱温度は、はんだの融点より高い温度であるが、この場合でも、はんだが溶融する温度に加熱していることに違いない。
本発明において、樹脂としては、例えばエポキシ樹脂を使用できるが、例えば、他の熱硬化性樹脂、熱可塑性樹脂、紫外線硬化型などの光硬化樹脂などであってもよい。本発明の加熱工程において固体または溶融はんだ粉の移動が容易になるように、加熱温度にて粘度が低いものが好ましい。
次に、図２（ｂ）に示すように、配線基板１０表面に塗布された樹脂１３の表面に、接続端子２１を有する半導体チップ２０を当接させる。このとき、配線基板１０の電極端子１１と、半導体チップ２０の接続端子２１は、互いに対向する位置に配設されている。ここで、半導体チップ２０の接続端子２１は、エリアアレイになっており、端子間ピッチに制限はないが、本発明においては、１００μｍ以下が好適である。
この状態で、配線基板１０をはんだ粉が溶融する温度に加熱する。このとき、樹脂１３の粘性は減少するので、溶融したはんだ粉は樹脂１３中を浮遊した状態になる。ここで、配線基板１０の加熱温度は、対流添加剤１２の沸点よりも高い温度で行なわれ、この加熱工程において、樹脂１３に含有された対流添加剤１２は沸騰し、樹脂中を対流する。そして、溶融したはんだ粉は、この対流する添加剤１２によって移動が促進され、溶融したはんだ粉同士の結合が均一に進み、図２（ｃ）に示すように、成長した溶融はんだからなる接続体２２が、濡れ性の大きな電極端子１１と接続端子２１との間に自己集合する。
ここで、配線基板１０上に供給された樹脂１３表面には、半導体チップ２０が当接されているので、沸騰した対流添加剤１２が樹脂１３表面から外部に蒸発するのを防ぐことができ、その結果、樹脂１３中を対流する有効な対流添加剤１２を保持することができるので、溶融したはんだ粉を、対向する端子間により均一に自己集合させることができる。
最後に、配線基板１０を加熱することによって、樹脂１３を熱硬化させ、半導体チップ２０を配線基板１０に固定させれば、電極端子１１と接続端子２１が電気的に接続されたフリップチップ実装体が完成する。
樹脂として熱硬化性樹脂を使用する場合、加熱工程においてはんだ粉を移動させるに際して、硬化が始まってもよいが、対流添加剤の上述の効果が阻害されるほどに硬化が進行してはならならず、硬化が実質的に進行しないのが好ましい。しかしながら、はんだ粉の移動が終了した後では、硬化が進行してもよい。特に好ましい実施形態では、はんだ粉を溶融させて移動させた後、より高い温度にて硬化が進行して実質的に完了するのが好ましい。尚、はんだ粉の溶融に際して用いる加熱温度によって、はんだ粉の集合の後に硬化が進行する場合は、そのまま加熱を継続して樹脂を硬化させてもよい。
図３は、上記のフリップチップ実装方法において、配線基板１０の加熱工程における温度プロファイルの一例を示したグラフである。横軸は配線基板１０の加熱時間を表し、縦軸は配線基板１０の加熱温度を表す。
図３に示すように、まず、配線基板１０を、室温（Ｔ０）から、はんだ粉が溶融する温度（Ｔ１）に加熱する。この温度（Ｔ１）が対流添加剤１２の沸点よりも高い温度となるようにはんだ粉の材料および対流添加剤を選択する。はんだ粉として、例えばＳｎ−Ａｇ−Ｃｕ系はんだを用い、対流添加剤１２として、常套的に使用されている有機酸を活性成分とする樹脂系フラックスの溶剤を用いた場合、Ｔ１として１５０〜２２０℃に設定してよい。
この温度（Ｔ１）を一定時間（ｔ２）保持し、この間に、沸騰した対流添加剤１２が樹脂１３中を対流することによって、はんだ粉の樹脂１３中の移動が促進されて、溶融はんだ粉同士の結合が樹脂１３中で均一に進行する。沸騰した対流添加剤の対流速度、及び溶融はんだ粉同士の結合速度が速いので、温度（Ｔ１）の保持時間（ｔ２）としては、例えば１０〜２０秒で十分である。
次に、配線基板１０を温度（Ｔ２）に上げて、一定時間（ｔ４）保持し、この間に、樹脂１３を熱硬化させ、半導体チップ２０を配線基板１０に固定させる。熱硬化性樹脂として、エポキシ樹脂を用いた場合、例えばＴ２を２３５〜２６０℃、保持時間（ｔ４）を１０〜２４０秒に設定してよい。
このように、本発明のフリップチップ実装方法は、配線基板１０の一連の加熱工程によって、半導体チップと配線基板の電極端子間の電気的接続と、半導体チップの配線基板への固定を同時に行なうことができるので、生産性の高いフリップチップ実装が実現できる。
なお、対流添加剤１２を用いるに際してフラックスを用いた場合、沸騰するフラックスの対流によって、溶融はんだ粉の移動を促進させるという効果の他に、はんだ粉表面に不可避的に形成された酸化膜を除去させるという効果も期待できる。
また、樹脂１３としては、エポキシ樹脂等の熱硬化性樹脂を用い、基板を更に加熱することによって、樹脂１３を硬化させることができるが、他の手段で硬化する材料、例えば、光を照射することによって硬化する、光重合性オリゴマー等の光硬化性樹脂を用いることもできる。光硬化性樹脂を用いた場合、図３に示したような、配線基板１０の一連の加熱工程によってフリップチップ実装を行なうことはできないが、光の一括照射により、樹脂を硬化させることができるので、生産性に優れた点においては、熱硬化性樹脂を用いた場合とあまり変わりはない。
さらに、配線基板１０の加熱工程において、電極端子１１上と接続端子２１との間に形成される成長はんだ（接続体）２２に形状歪を生じさせないために、半導体チップ２０がずれないように、半導体チップ２０に一定の圧力を加えることによって、樹脂１３を押圧しながら配線基板１０を加熱すると、形状歪のない均一な成長はんだ（接続体）２２を形成することができる。
ところで、本発明の方法を用いてフリップチップ実装体を形成した場合、樹脂１３中に分散しているはんだ粉が、配線基板１０と半導体チップ２０の端子１１、２１間に自己集合して接続体２２を形成し、端子間以外の樹脂１３中にはんだ粉を残存させない対策を講じることが好ましい。特に、半導体チップ２０の電極端子２１がファインピッチになると、端子間に成長したはんだ粉が残存した場合、端子間の絶縁耐圧の劣化やショートの原因となり、信頼性や歩留まりの低下を防ぐ上で、かかる対策は重要である。より具体的には、
配線基板および／または半導体チップの端子以外の露出表面にはんだに対する濡れ性が劣る材料を配置してよい。例えばそのような露出表面にソルダーレジストを塗布してよい。
本発明における樹脂１３中に含有する対流添加剤１２は、樹脂１３中に分散しているはんだ粉を強制的に移動させる作用を及ぼすことから、単に濡れ性だけを利用して端子間に自己集合させるのに比べて、より効率よくはんだ粉を端子間に自己集合させることができる。それ故、過剰のはんだ粉を樹脂１３中に含有させることなく、適量のはんだ粉でもって、端子間に必用とする接続体２２を形成することが可能となる。これにより、接続体２２を形成した後において、端子間以外の樹脂中に残留するはんだ粉の量を減少させることができ、端子間の絶縁耐圧の劣化やショートといった問題を防ぐことが可能となる。
本発明の脂組１３中に含まれるはんだ粉の最適な含有量は、概ね、以下のような指針に基づいて設定することができる。尚、はんだ粉の最適な含有量は、例えば、以下に説明するように設定することができる。
配線基板１０と半導体チップ２０間に供給される樹脂組成物１３（即ち、はんだ粉および対流添加剤を含む）の体積（ＶＢ）中に含有されるはんだ粉の全てが、配線基板１０の電極端子１１と半導体チップ２０の接続端子２１間の接続体２２の形成に寄与すると考えると、接続体２２の総体積（ＶＡ）と、樹脂１３の体積（ＶＢ）とは以下のような関係式（１）が成り立つと考えられる：
ＶＡ：ＶＢ≒ＳＡ：ＳＢ ・・・（１）
式（１）中、ＳＡは配線基板１０の電極端子１１（または、半導体チップ２０の接続端子２１）の総面積、ＳＢは配線基板１０（または半導体チップ２０）の面積をそれぞれ表す。
これにより、樹脂組成物１３中に含まれるはんだ粉の含有量は、以下のような式（２）で表される：
（はんだ粉の含有量、体積％）＝ＶＡ／ＶＢ＝ＳＡ／ＳＢ×１００ ・・・（２）
実際には、全てのはんだ粉が端子間に自己集合するとは限らず、樹脂１３中にいくらか残留することはある。また、端子間に形成される接続体２２は、最終的には端子間を一定の条件を満たす電気的接続がなされていればよく、かかる条件を満たす範囲内であれば、必ずしも端子間を全て接続体２２で満たす必要はない。
よって、樹脂１３中に含まれるはんだ粉の最適な含有量は、概ね、以下のような式（３）に基づいて設定することができる。
（はんだ粉の含有量、体積％）＝（ＳＡ／ＳＢ×１００）＋α ・・・（３）
式（３）中、パラメータ（α）は、はんだ粉が端子間に自己集合する際の過不足分を調整するためのもので、種々の条件により決めることができる。例えば、使用する樹脂１３の流動性が低い（粘度が高い）場合には、はんだ粉の樹脂１３中での自由な移動が損なわれるので、はんだ粉の自己集合率（はんだ粉が電極間に自己集合する割合）が低下する。従って、この場合には、その不足分を補う量（αは正の値）を含めたはんだ粉を樹脂１３中に含有させておくことが好ましい。なお、はんだ粉の自己集合率に影響を与えるものとしては、他に、対流添加剤１２による対流効果や、電極端子の濡れ性等が考えられる。容易に理解できるように、バンプ形成条件を決定した後に、例えば試行錯誤法によってαの値を実験的に求めることができる。
このように、はんだ粉が端子間に自己集合する際の過不足分を調整するパラメータ（α）は、種々の条件により決められるが、本来の絶縁耐圧の劣化等を防ぐ目的に沿うためには、αは、±１０体積％の範囲、より好ましくは±５体積％の範囲に設定することが好ましい。
配線基板１０の電極端子１１（または半導体チップ２０の接続端子２１）の配置は、様々な形態を取り得るが、例えば図４および図５に示したような典型的な電極端子１１（または接続端子２１）の配置に対して、式（３）により最適なはんだ粉の含有量を求めると、概ね以下のような値になる。
図４に示した配置（ペリフェラル配置）・・・０．５〜５体積％
図５に示した配置（エリアアレイ配置）・・・１５〜３０％体積％
このことから、電極１１上に必要とするバンプを形成するには、樹脂１３中に分散するはんだ粉は、通常０．５〜３０体積％、好ましくは０．５〜２０体積％の割合で組成物としての樹脂（即ち、はんだ粉および対流添加剤を含む樹脂組成物）１３中に含有していれば足りることになる。
このように、はんだ粉の含有量を少ない量に押さえることができるのは、樹脂１３中に分散する対流添加剤の樹脂１３中での対流によって奏される作用効果によるものに他ならない。なお、一般に、はんだ粉と樹脂または対流添加剤との重量比は約７程度なので、上記０．５〜３０体積％の割合は、概ね３〜７５重量％の割合に相当する。
（実施形態２）
以下に、上述した実施形態１に対する種々の改変例に係る実施形態２について、図面を参照しながら説明する。
図６（ａ）、（ｂ）は、配線基板１０に、複数の半導体チップ（２０ａ、２０ｂ、２０ｃ、２０ｄ）をフリップチップ実装した場合の構成を示した図で、図６（ａ）はその平面図、図６（ｂ）は、図６（ａ）のＢ−Ｂ’線に沿った断面図を表す。
複数の半導体チップ（２０ａ、２０ｂ、２０ｃ、２０ｄ）の配線基板１０へのフリップチップ実装は、以下の方法で行なわれる。
まず、配線基板１０上の各半導体チップ（２０ａ、２０ｂ、２０ｃ、２０ｄ）が搭載される領域に、予め、はんだ粉と対流添加剤を含有した樹脂を塗布しておく。そして、各半導体チップの接続端子が、配線基板１０上のそれぞれの電極端子と対向するように、各半導体チップを樹脂表面に当接させる。その後、配線基板１０を加熱して、樹脂中に含有するはんだ粉を溶融させ、はんだ粉同士が結合して成長したはんだを、各半導体チップの接続端子と配線基板の電極端子間に自己集合させる。最後に、樹脂を硬化させて、各半導体チップを配線基板に固定させ、フリップチップ実装が完了する。
本発明のフリップチップ実装によれば、樹脂として熱硬化性樹脂を用いる場合、各半導体チップと配線基板の電極端子間の電気的接続と、各半導体チップの配線基板への固定を、一連の工程で一括して行なうことができ、生産性の高いフリップチップ実装を実現できる。尚、上記の例では、樹脂を、配線基板１０上の各半導体チップが搭載される領域に塗布するようにしたが、配線基板１０の全面に樹脂を塗布しても構わない。
（参考例２）
次に、半導体チップの他のフリップチップ実装方法について、図７（ａ）〜（ｅ）を参照しながら説明をする。
まず、図７（ａ）に示すように、複数の電極端子１１を有する配線基板１０上に、はんだ粉（図示せず）及び対流添加剤１２を含有する樹脂１３を供給する。次に、図７（ｂ）に示すように、配線基板１０上に供給された樹脂１３の表面に平板１４を当接させる。そして、この状態で、配線基板１０を、はんだ粉が溶融する温度に加熱する。ここで、配線基板１０の加熱温度は、対流添加剤１２の沸点よりも高い温度で行なわれ、沸騰した対流添加剤１２は、樹脂１３中を対流するのが好ましい。この加熱工程において、溶融したはんだ粉を、配線基板１０の電極端子１１上に自己集合させることによって、電極端子１１上にハンダ球１６を形成させる。
ここで、平板１４を樹脂１３表面に当接させるのは、沸騰した対流添加剤１２が樹脂１３の表面から外部に蒸発するのを少しでも抑えるためである。こうすることによって、樹脂中を対流する添加剤１２を有効に維持することができるので、溶融したはんだ粉をより広範囲に移動促進を図ることができる。
次に、図７（ｃ）に示すように、平板１４を取り外した後、樹脂１３を配線基板１０の表面から除去することによって、配線基板１０の電極端子１１上に、はんだバンプ１６が形成される。ここで、平板１４を外した後、樹脂１３を残しておいても構わないが、バンプ形成後、微小なはんだ粉が樹脂１３上に残渣として残る場合もあるので、信頼性の面を考慮すると、残渣と一緒に樹脂１３を除去することが好ましい。
次に、図７（ｄ）に示すように、複数の接続端子２１を有する半導体チップ２０を、接続端子２１とバンプ１６とが対応するように、配線基板１０上に搭載する。そして、半導体チップ２０をバンプ１６に押圧しながら、配線基板１０を、バンプ１６が溶融する温度に加熱し、接続端子２１とバンプ１６との接触面を合金化することによって、配線基板１０の電極端子１１と、半導体チップ２０の接続端子２１とを電気的に接続する。
最後に、図７（ｅ）に示すように、配線基板１０と半導体チップ２０間に、アンダーフィル材２３を注入した後、配線基板１０を加熱することにより、アンダーフィル材２３を熱硬化さ、フリップリップ実装を完成させる。
本実施形態のフリップチップ実装方法では、実施形態２で説明したように、半導体チップと配線基板の電極端子間の電気的接続と、半導体チップの配線基板への固定を、一連の加熱工程で同時に行なうことはできないが、配線基板の電極端子上へのバンプ形成が確実にできているかどうか目視により確認することができるので、予め、バンプ形成不良を取り除くことができ、その後の半導体チップのフリップチップ実装における歩留まりを向上させることができる。
さて、半導体チップの多ピン化に伴い、半導体チップの接続端子は、エリアアレイ構造が主流になってきているが、複数の半導体チップを配線基板に実装する際には、ペリフェラルな接続端子を有する半導体チップが含まれることもある。
本発明におけるフリップチップ実装方法は、はんだ粉の自己集合機能を利用しているので、均一な自己集合を行なわせるためには、電極の配置は均一である方が望ましく、その意味で、エリアアレイの半導体チップは、本発明のフリップチップ実装方法を適用するのに適していると言える。
しかしながら、ペリフェラルな接続端子を有する半導体チップについても、図８及び図９に示すような方法を用いれば、エリアアレイの半導体チップと何ら変わりなく、均一性良くフリップチップ実装することができる。
図８は、配線基板１０の平面図で、図９（ａ）〜（ｃ）は、フリップチップ実装の工程断面図を示す。
図８に示すように、配線基板１０の周辺には、ペリフェラルな半導体チップの接続端子に対応する位置に、電極端子１１が形成されている。そして、はんだ粉と対流添加剤を含有した樹脂１３を、電極端子１１が形成されていない配線基板１０の中央領域３０を除いて、配線基板１０上に形成された電極端子１１を覆うように供給する（図９（ａ））。
そして、図９（ｂ）に示すように、半導体チップ２０を、樹脂１３に当接させ、配線基板１０を加熱することによって、図９（ｃ）に示すように、半導体チップ２０の接続端子２１と、配線基板１０の電極端子１１が、接続体２２を介して電気的に接続されたフリップチップ実装体が得られる。
図８に示すように、電極端子１１と接続端子２１は、樹脂１３に対して均一に配置された格好になっているので、溶融したはんだ粉は、端子間に均一に自己集合することができ、エリアアレイと同様に、均一性良くフリップチップ実装を行なうことができる。
なお、図９（ｃ）に示すように、フリップチップ実装体は、半導体チップ２０と配線基板１０の間の中央領域３０には、樹脂１３が存在しないが、接着強度その他の信頼性の面から、別途、中央領域３０を他の樹脂等で埋めておいてもよい。
また、樹脂１３を配線基板１０全面に供給しても、はんだ粉が対流により端子に自己集合していくことにより本発明の効果が喪失されることはなく、その場合には、中央領域３０を改めて他の樹脂で埋める必要はない。
以上、本発明を好適な実施形態により説明してきたが、これらの実施形態において、種々の改変が可能である。例えば、はんだ粉と対流添加剤を含有する樹脂として、熱硬化性樹脂、光硬化性樹脂等を例示したが、これらの併用型樹脂、あるいは２液混合型の樹脂を用いても構わない。また、半導体チップは、シリコン半導体に限らず、化合物半導体の半導体チップにも、当然適用することができる。
本発明によれば、次世代ＬＳＩのフリップチップ実装に適用可能な、生産性及び信頼性の高いフリップチップ実装方法及びフリップチップ実装体を提供することができる。
図１（ａ）〜（ｄ）は、参考例となる本発明に関連する微細バンプの形成方法を示す工程断面図。 図２（ａ）〜（ｃ）は、本発明に係るフリップチップ実装方法を示す工程断面図。 図３は、本発明のフリップチップ実装方法における、配線基板の加熱工程の温度プロファイルを示すグラフ。 図４は、本発明のフリップチップ実装方法における、配線基板の接続端子のペリフェラル配置を示す平面図。 図５は、本発明のフリップチップ実装方法における、配線基板の接続端子のエリアアレイ配置を示す平面図。 図６（ａ）は、複数の半導体チップがフリップチップ実装された配線基板の平面図、図６（ｂ）は、その断面図。 図７（ａ）〜（ｅ）は、本発明の参考例となる他のフリップチップ実装方法を示す工程断面図。 図８は、周辺に電極端子を有する配線基板に樹脂が供給された状態を示す配線基板の平面図。 図９（ａ）〜（ｃ）は、ペリフェラルな半導体チップを配線基板にフリップチップ実装する方法を示す工程断面図。 図１０は、はんだ粉を含有する樹脂を円形電極上に塗布し加熱した後の様子を示す写真。 図１１は、はんだ粉および対流添加剤を含有する樹脂を円形電極上に塗布し加熱した後の様子を示す写真。
符号の説明
１０ 配線基板
１１ 電極端子
１２ 対流添加剤
１３ 樹脂
１４ 平板
１６ バンプ
２０ 半導体チップ
２１ 接続端子
２３ アンダーフィル材
３０ 中央領域

Claims (11)

  1. 複数の電極端子を有する配線基板上に、はんだ粉と沸点を有する添加剤とを含有する樹脂を供給する工程と、
    複数の接続端子を有する半導体チップを前記樹脂の表面に当接させる工程であって、前記複数の接続端子と前記複数の電極端子とが対向するように前記半導体チップを前記樹脂の表面に当接させる工程と、
    前記添加剤の沸点および前記はんだ粉が溶融する温度以上で前記樹脂を加熱し、前記添加剤を沸騰させて前記樹脂中に気泡を発生させ、前記気泡が前記樹脂中を対流することによって前記はんだ粉を前記電極端子および前記接続端子の周辺に集合させ、前記電極端子と前記接続端子とを電気的に接続する工程と、
    を含むフリップチップ実装体の製造方法。
  2. 前記添加剤の沸点は、前記はんだ粉の融点よりも高いことを特徴とする、請求項１に記載のフリップチップ実装体の製造方法。
  3. 前記添加剤の沸点は、前記はんだ粉の融点よりも低いことを特徴とする、請求項１に記載のフリップチップ実装体の製造方法。
  4. 前記はんだ粉は、溶融状態で前記樹脂中を対流することを特徴とする、請求項１〜３のいずれか一つに記載のフリップチップ実装体の製造方法。
  5. 前記添加剤は、グリセリン、イソプロピルアルコール、酢酸ブチル、ブチルカルビトールおよびエチレングリコールよりなる群から選ばれた１種もしくは２種以上からなることを特徴とする、請求項１〜４のいずれか一つに記載のフリップチップ実装体の製造方法。
  6. 前記樹脂を硬化させる工程をさらに含む、請求項１〜５のいずれか一つに記載のフリップチップ実装体の製造方法。
  7. 前記半導体チップに一定の圧力を加えることによって、前記樹脂を押圧しながら、前記樹脂を加熱することを特徴とする、請求項１〜６のいずれか一つに記載のフリップチップ実装体の製造方法。
  8. 前記樹脂は、熱硬化性樹脂からなり、前記電極端子と前記接続端子を電気的に接続する工程の後で前記樹脂を硬化させることを特徴とする、請求項６に記載のフリップチップ実装体の製造方法。
  9. 前記樹脂は、光硬化性樹脂からなり、前記樹脂に光を照射することによって前記樹脂の硬化を行なうことを特徴とする、請求項６に記載のフリップチップ実装体の製造方法。
  10. 前記樹脂の表面に、複数の半導体チップを当接することにより、前記複数の半導体チップを前記配線基板にフリップチップ実装することを特徴とする、請求項１〜９のいずれか一つに記載のフリップチップ実装体の製造方法。
  11. 前記はんだ粉は、０．５〜３０体積％の割合で、前記樹脂中に含有されていることを特徴とする、請求項１〜１０のいずれか一つに記載のフリップチップ実装体の製造方法。
JP2005091347A 2004-09-15 2005-03-28 フリップチップ実装体の製造方法 Active JP3955302B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005091347A JP3955302B2 (ja) 2004-09-15 2005-03-28 フリップチップ実装体の製造方法
KR1020077005769A KR101179744B1 (ko) 2004-09-15 2005-09-07 플립 칩 실장 방법 및 플립 칩 실장체
PCT/JP2005/016423 WO2006030674A1 (ja) 2004-09-15 2005-09-07 フリップチップ実装方法及びフリップチップ実装体
US11/662,286 US7759162B2 (en) 2004-09-15 2005-09-07 Flip chip mounting process and flip chip assembly
EP05782249.6A EP1796156B1 (en) 2004-09-15 2005-09-07 Flip chip mounting method
US12/717,433 US8012801B2 (en) 2004-09-15 2010-03-04 Flip chip mounting process and flip chip assembly

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004267919 2004-09-15
JP2005091347A JP3955302B2 (ja) 2004-09-15 2005-03-28 フリップチップ実装体の製造方法

Publications (3)

Publication Number Publication Date
JP2006114865A JP2006114865A (ja) 2006-04-27
JP2006114865A5 JP2006114865A5 (ja) 2006-12-14
JP3955302B2 true JP3955302B2 (ja) 2007-08-08

Family

ID=36059929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005091347A Active JP3955302B2 (ja) 2004-09-15 2005-03-28 フリップチップ実装体の製造方法

Country Status (5)

Country Link
US (2) US7759162B2 (ja)
EP (1) EP1796156B1 (ja)
JP (1) JP3955302B2 (ja)
KR (1) KR101179744B1 (ja)
WO (1) WO2006030674A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147968A (ja) * 2004-11-24 2006-06-08 Matsushita Electric Ind Co Ltd フリップチップ実装方法およびフリップチップ実装装置
US8673688B2 (en) 2010-10-20 2014-03-18 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4287475B2 (ja) 2004-12-17 2009-07-01 パナソニック株式会社 樹脂組成物
CN101147249B (zh) * 2005-03-24 2010-05-19 松下电器产业株式会社 电子部件安装方法和电子电路装置
EP1865549A4 (en) * 2005-03-29 2012-07-11 Panasonic Corp RETURN CHIP MOUNTING METHOD AND DAMPER FORMING METHOD
US7531385B1 (en) * 2005-03-29 2009-05-12 Panasonic Corporation Flip chip mounting method and method for connecting substrates
JP4227659B2 (ja) 2005-04-06 2009-02-18 パナソニック株式会社 フリップチップ実装方法及びバンプ形成方法
WO2006123554A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体およびフリップチップ実装方法
KR101257977B1 (ko) * 2006-03-16 2013-04-24 파나소닉 주식회사 범프형성방법 및 범프형성장치
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
US20070238222A1 (en) 2006-03-28 2007-10-11 Harries Richard J Apparatuses and methods to enhance passivation and ILD reliability
WO2007122868A1 (ja) * 2006-03-28 2007-11-01 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置
DE102006016275B4 (de) * 2006-03-31 2013-12-19 Asm Assembly Systems Gmbh & Co. Kg Verfahren zum Platzieren von elektrisch kontaktierbaren Bauelementen auf einem Schaltungsträger
KR100793078B1 (ko) * 2006-06-15 2008-01-10 한국전자통신연구원 플립 칩 패키지 및 그 제조방법
JP5329028B2 (ja) * 2006-09-15 2013-10-30 パナソニック株式会社 電子部品実装構造体の製造方法
WO2008139701A1 (ja) 2007-04-27 2008-11-20 Panasonic Corporation 電子部品実装体及びハンダバンプ付き電子部品並びにそれらの製造方法
US7977155B2 (en) * 2007-05-04 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level flip-chip assembly methods
KR100872711B1 (ko) * 2007-06-29 2008-12-05 주식회사 동부하이텍 칩적층 구조물 및 이의 제조 방법
US20090057378A1 (en) * 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
JP5247571B2 (ja) * 2008-04-24 2013-07-24 パナソニック株式会社 配線基板と配線基板の接続方法
KR101208028B1 (ko) 2009-06-22 2012-12-04 한국전자통신연구원 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
KR101234597B1 (ko) 2009-10-15 2013-02-22 한국전자통신연구원 플립 칩 본딩 방법 및 그의 구조
JP6008475B2 (ja) * 2010-07-16 2016-10-19 大日本印刷株式会社 太陽電池モジュールの製造方法
US8476115B2 (en) 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
CN103907179B (zh) * 2011-10-26 2017-07-07 日立化成株式会社 回流膜、焊料凸块形成方法、焊料接合的形成方法以及半导体装置
JP6112797B2 (ja) * 2012-07-30 2017-04-12 国立大学法人大阪大学 電子部品の実装方法、回路基板の作製方法及び電子部品のはんだ接合部の形成方法、並びに、接続層付きプリント配線板及びシート状接合部材
KR101988890B1 (ko) * 2012-10-30 2019-10-01 한국전자통신연구원 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법
US9793198B2 (en) 2014-05-12 2017-10-17 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
US9437566B2 (en) 2014-05-12 2016-09-06 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
KR102411356B1 (ko) 2014-09-18 2022-06-22 세키스이가가쿠 고교가부시키가이샤 도전 페이스트, 접속 구조체 및 접속 구조체의 제조 방법
US10002843B2 (en) * 2015-03-24 2018-06-19 Advanced Semiconductor Engineering, Inc. Semiconductor substrate structure, semiconductor package and method of manufacturing the same
KR102569944B1 (ko) 2015-05-25 2023-08-24 세키스이가가쿠 고교가부시키가이샤 도전 재료 및 접속 구조체
JP6769740B2 (ja) * 2015-05-25 2020-10-14 積水化学工業株式会社 接続構造体の製造方法
JP7220558B2 (ja) * 2018-12-26 2023-02-10 エルジー ディスプレイ カンパニー リミテッド 表示装置及び表示装置の製造方法
US11166384B2 (en) * 2019-03-20 2021-11-02 Konica Minolta Laboratory U.S.A., Inc. Fabrication process for flip chip bump bonds using nano-LEDs and conductive resin
KR20210001630A (ko) * 2019-06-28 2021-01-06 주식회사 노피온 자가 조립 및 정렬이 가능한 솔더페이스트를 이용한 마이크로소자 접합방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611192A (en) * 1985-01-25 1986-09-09 Eagle Electric Mfg. Co., Inc. Heavy-duty time-delay fuse
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH02251145A (ja) 1989-03-24 1990-10-08 Citizen Watch Co Ltd 突起電極形成方法
JPH06125169A (ja) * 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
JPH0927516A (ja) * 1995-07-12 1997-01-28 Nippondenso Co Ltd 電子部品の接続構造
CN1638072A (zh) * 1997-11-19 2005-07-13 松下电器产业株式会社 应力衰减型电子元器件、布线板及其安装体
JPH11186334A (ja) * 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
JP2001093938A (ja) * 1999-09-20 2001-04-06 Nec Kansai Ltd 半導体装置及びその製造方法
JP2001329048A (ja) 2000-03-15 2001-11-27 Harima Chem Inc 封止充填剤用液状エポキシ樹脂組成物
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP3996802B2 (ja) * 2002-05-15 2007-10-24 太陽インキ製造株式会社 低放射線性の光硬化性・熱硬化性樹脂組成物及びその硬化被膜
US20040084206A1 (en) * 2002-11-06 2004-05-06 I-Chung Tung Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
WO2004070827A1 (ja) * 2003-02-05 2004-08-19 Senju Metal Industry Co., Ltd. 端子間の接続方法及び半導体装置の実装方法
JP3964911B2 (ja) 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
JP4287475B2 (ja) 2004-12-17 2009-07-01 パナソニック株式会社 樹脂組成物
US7531385B1 (en) 2005-03-29 2009-05-12 Panasonic Corporation Flip chip mounting method and method for connecting substrates
EP1865549A4 (en) 2005-03-29 2012-07-11 Panasonic Corp RETURN CHIP MOUNTING METHOD AND DAMPER FORMING METHOD
JP4227659B2 (ja) 2005-04-06 2009-02-18 パナソニック株式会社 フリップチップ実装方法及びバンプ形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147968A (ja) * 2004-11-24 2006-06-08 Matsushita Electric Ind Co Ltd フリップチップ実装方法およびフリップチップ実装装置
JP4543899B2 (ja) * 2004-11-24 2010-09-15 パナソニック株式会社 フリップチップ実装方法およびフリップチップ実装装置
US8673688B2 (en) 2010-10-20 2014-03-18 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
JP2006114865A (ja) 2006-04-27
EP1796156A4 (en) 2009-10-14
US7759162B2 (en) 2010-07-20
US20080017995A1 (en) 2008-01-24
KR101179744B1 (ko) 2012-09-04
KR20070052791A (ko) 2007-05-22
EP1796156B1 (en) 2017-11-29
EP1796156A1 (en) 2007-06-13
US8012801B2 (en) 2011-09-06
US20100148376A1 (en) 2010-06-17
WO2006030674A1 (ja) 2006-03-23

Similar Documents

Publication Publication Date Title
JP3955302B2 (ja) フリップチップ実装体の製造方法
JP3964911B2 (ja) バンプ付き基板の製造方法
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
US7910403B2 (en) Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
JP4084834B2 (ja) フリップチップ実装方法およびバンプ形成方法
JP4402718B2 (ja) フリップチップ実装方法
KR101215243B1 (ko) 플립 칩 실장용 수지 조성물 및 범프 형성용 수지 조성물
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
JP5173214B2 (ja) 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
JP4408905B2 (ja) バンプ付き基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061026

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20061026

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20061121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070501

R150 Certificate of patent or registration of utility model

Ref document number: 3955302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6