JPH06125169A - 予備はんだ法 - Google Patents
予備はんだ法Info
- Publication number
- JPH06125169A JPH06125169A JP27330592A JP27330592A JPH06125169A JP H06125169 A JPH06125169 A JP H06125169A JP 27330592 A JP27330592 A JP 27330592A JP 27330592 A JP27330592 A JP 27330592A JP H06125169 A JPH06125169 A JP H06125169A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder paste
- paste
- soldering method
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/116—Manufacturing methods by patterning a pre-deposited material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 はんだペーストを用いる予備はんだ処理で、
はんだペーストを全面に塗布して而も所望の個所のみに
はんだを盛る処理法を提供すること。 【構成】(a)組成が例えばIn-40%Pb非共晶系合金であ
り、粒径が予備はんだ面相互間の最小距離の1/5(好まし
くは1/6)以下であるはんだ粉末と(b)予備はんだされる
金属面とはんだ融液の濡れを調整する樹脂(例えばロジ
ン)並びに該樹脂を溶解する有機溶剤(例えばシ゛エチレンク゛リコ
ールモノフ゛チルエーテル)とを包含して構成されるはんだペースト
を回路基板全面に塗布し、該有機溶剤の沸点以下の温度
で蒸気浴によるリフローを行う。
はんだペーストを全面に塗布して而も所望の個所のみに
はんだを盛る処理法を提供すること。 【構成】(a)組成が例えばIn-40%Pb非共晶系合金であ
り、粒径が予備はんだ面相互間の最小距離の1/5(好まし
くは1/6)以下であるはんだ粉末と(b)予備はんだされる
金属面とはんだ融液の濡れを調整する樹脂(例えばロジ
ン)並びに該樹脂を溶解する有機溶剤(例えばシ゛エチレンク゛リコ
ールモノフ゛チルエーテル)とを包含して構成されるはんだペースト
を回路基板全面に塗布し、該有機溶剤の沸点以下の温度
で蒸気浴によるリフローを行う。
Description
【０００１】
【産業上の利用分野】本発明ははんだペーストを使用す
るはんだ付け処理に関わり、特に、ＩＣチップや回路基
板等にはんだバンプを形成する類の予備はんだ法に関わ
る。
るはんだ付け処理に関わり、特に、ＩＣチップや回路基
板等にはんだバンプを形成する類の予備はんだ法に関わ
る。
【０００２】はんだペーストは、Pb-Snはんだのような
軟質蝋材の微粒をフラックスビヒクル(flux vehicle)に
混じてペースト状にしたもので、はんだ付けを行う個所
に適当量のはんだペーストを塗布し、加熱することによ
って蝋付けがなされるものである。複数個所のはんだ付
け処理を一時に行うことが可能という特徴を有し、次に
述べるバンプの形成にもしばしば利用される。なお、は
んだペーストを加熱して蝋材を溶融させる処理はリフロ
ーと呼ばれる。
軟質蝋材の微粒をフラックスビヒクル(flux vehicle)に
混じてペースト状にしたもので、はんだ付けを行う個所
に適当量のはんだペーストを塗布し、加熱することによ
って蝋付けがなされるものである。複数個所のはんだ付
け処理を一時に行うことが可能という特徴を有し、次に
述べるバンプの形成にもしばしば利用される。なお、は
んだペーストを加熱して蝋材を溶融させる処理はリフロ
ーと呼ばれる。
【０００３】回路基板やチップキャリヤにＩＣチップを
フェイスダウンにマウントする場合、双方のボンディン
グパッドに予めはんだを盛り上げておき(バンプを形
成)、バンプどうしが当接するようにＩＣチップ等を載
置して基板を加熱すると、バンプが融合して両者が接続
される。バンプは、パッド面のみを露出した基板をはん
だ浴に浸漬して形成することができるが、はんだペース
トをパッドに付着させておき、リフローすることによっ
ても形成し得る。バンプ形成の場合も含め、はんだ付け
を行う個所に予めはんだを盛っておく処理は予備はんだ
と呼ばれている。
フェイスダウンにマウントする場合、双方のボンディン
グパッドに予めはんだを盛り上げておき(バンプを形
成)、バンプどうしが当接するようにＩＣチップ等を載
置して基板を加熱すると、バンプが融合して両者が接続
される。バンプは、パッド面のみを露出した基板をはん
だ浴に浸漬して形成することができるが、はんだペース
トをパッドに付着させておき、リフローすることによっ
ても形成し得る。バンプ形成の場合も含め、はんだ付け
を行う個所に予めはんだを盛っておく処理は予備はんだ
と呼ばれている。
【０００４】更に上記リフローは、基板をパーフロロカ
ーボン等の蒸気で飽和させた気体雰囲気中に置く形で実
施されることがある。この種の飽和蒸気中に基板を持ち
込むと、蒸気の凝固潜熱によってはんだが溶融するが、
雰囲気温度以上に基板の温度が上がることはなく、過度
の昇温を回避することができる。また、はんだ浴に浸漬
する処理に対比させて言えば、このようなリフロー処理
は蒸気浴浸漬と呼び得るものであって、気相はんだ付け
法(Vapour Phase Soldering)と呼ばれることがある。
ーボン等の蒸気で飽和させた気体雰囲気中に置く形で実
施されることがある。この種の飽和蒸気中に基板を持ち
込むと、蒸気の凝固潜熱によってはんだが溶融するが、
雰囲気温度以上に基板の温度が上がることはなく、過度
の昇温を回避することができる。また、はんだ浴に浸漬
する処理に対比させて言えば、このようなリフロー処理
は蒸気浴浸漬と呼び得るものであって、気相はんだ付け
法(Vapour Phase Soldering)と呼ばれることがある。
【０００５】
【従来の技術】従来バンプ形成に用いられているはんだ
ペーストは、粒径数十μｍ或いはそれ以上のPb-Sn共晶
はんだの微粉を、ロジンや有機溶剤から成るフラックス
ビヒクルに混じたもので、スクリーン印刷によってこれ
を所定位置に選択的に塗布し、加熱処理してバンプを形
成している。選択塗布したはんだペーストが流動変形す
るのを避けるため、フラックスビヒクルには硬化ヒマシ
油のような粘性調整剤も加えられ、更に被処理金属面や
はんだ粒表面の酸化膜を除去する活性剤が加えられるの
が通常である。
ペーストは、粒径数十μｍ或いはそれ以上のPb-Sn共晶
はんだの微粉を、ロジンや有機溶剤から成るフラックス
ビヒクルに混じたもので、スクリーン印刷によってこれ
を所定位置に選択的に塗布し、加熱処理してバンプを形
成している。選択塗布したはんだペーストが流動変形す
るのを避けるため、フラックスビヒクルには硬化ヒマシ
油のような粘性調整剤も加えられ、更に被処理金属面や
はんだ粒表面の酸化膜を除去する活性剤が加えられるの
が通常である。
【０００６】
【発明が解決しようとする課題】上記のはんだペースト
は、専ら金属面に対する接着性改善の観点からフラック
スビヒクルやはんだ合金の材料が選定されているので、
一塊のはんだペーストから生じた融液は一連の液塊とな
るのが通常である。それ故、パッド面からはみ出しては
んだペーストが存在したり、はんだペーストの量が多す
ぎると、リフローの際にはんだブリッジが形成される等
の不都合が生じ易い。
は、専ら金属面に対する接着性改善の観点からフラック
スビヒクルやはんだ合金の材料が選定されているので、
一塊のはんだペーストから生じた融液は一連の液塊とな
るのが通常である。それ故、パッド面からはみ出しては
んだペーストが存在したり、はんだペーストの量が多す
ぎると、リフローの際にはんだブリッジが形成される等
の不都合が生じ易い。
【０００７】従って、はんだペーストを用いてバンプを
形成する場合には、パッド面に限定して且つ必要量のは
んだペーストを選択付着させることが必須となるが、そ
のためにスクリーン印刷のような選択塗布の処理が不可
欠であり、スループットの改善を妨げている。
形成する場合には、パッド面に限定して且つ必要量のは
んだペーストを選択付着させることが必須となるが、そ
のためにスクリーン印刷のような選択塗布の処理が不可
欠であり、スループットの改善を妨げている。
【０００８】更に、近年回路基板に装着されるＩＣが高
集積化し出力端子がショートピッチ化しているため、こ
れを受ける回路基板側の端子もショートピッチ化し、予
備はんだ処理のためのペースト選択塗布を高精度に行う
ことが必要となっている。換言すれば、ペースト選択塗
布の印刷精度の不足やペーストの流動変形に起因する隣
接端子間の短絡不良が発生し易くなっている。
集積化し出力端子がショートピッチ化しているため、こ
れを受ける回路基板側の端子もショートピッチ化し、予
備はんだ処理のためのペースト選択塗布を高精度に行う
ことが必要となっている。換言すれば、ペースト選択塗
布の印刷精度の不足やペーストの流動変形に起因する隣
接端子間の短絡不良が発生し易くなっている。
【０００９】本発明はかかる事態に対処するため、選択
塗布を行うことなく、はんだペーストを用いてショート
ピッチのはんだバンプを形成し得る予備はんだ法を提供
するものである。
塗布を行うことなく、はんだペーストを用いてショート
ピッチのはんだバンプを形成し得る予備はんだ法を提供
するものである。
【００１０】
【課題を解決するための手段】この目的を達成するた
め、本発明のはんだ処理法は(a)組成が例えばIn-40%Pb
非共晶系合金であり、粒径が予備はんだ面相互間の最小
距離の1/5以下であるはんだ粉末と(b)予備はんだされる
金属面とはんだ融液の濡れを改善する樹脂(例えばロジ
ン)並びに該樹脂を溶解する有機溶剤(例えばシ゛エチレンク゛リコ
ールモノフ゛チルエーテル)とを包含して構成されるはんだペースト
を準備し、該はんだペーストを回路基板全面に塗布し、
該有機溶剤の沸点以下の温度で蒸気浴によるリフローを
行うことを特徴としている。
め、本発明のはんだ処理法は(a)組成が例えばIn-40%Pb
非共晶系合金であり、粒径が予備はんだ面相互間の最小
距離の1/5以下であるはんだ粉末と(b)予備はんだされる
金属面とはんだ融液の濡れを改善する樹脂(例えばロジ
ン)並びに該樹脂を溶解する有機溶剤(例えばシ゛エチレンク゛リコ
ールモノフ゛チルエーテル)とを包含して構成されるはんだペースト
を準備し、該はんだペーストを回路基板全面に塗布し、
該有機溶剤の沸点以下の温度で蒸気浴によるリフローを
行うことを特徴としている。
【００１１】
【作用】本発明の予備はんだ法によれば、はんだペース
トを基板全面に塗布してリフローを行うことで、パッド
面だけにはんだが被着してバンプが形成される。本発明
者が新たに得た知見によれば、このような作用効果は次
の３条件が満たされることにより生ずる。 (1)はんだ融液の濡れ性が良すぎないこと。 (2)はんだ粉末の粒系が、予備はんだされる金属面の間
隔に較べて十分に小であること。 (3)フラックスビヒクル中の有機溶剤が、加熱によって
急速に失われることなく、リフロー処理を通じて十分な
量が残存すること。
トを基板全面に塗布してリフローを行うことで、パッド
面だけにはんだが被着してバンプが形成される。本発明
者が新たに得た知見によれば、このような作用効果は次
の３条件が満たされることにより生ずる。 (1)はんだ融液の濡れ性が良すぎないこと。 (2)はんだ粉末の粒系が、予備はんだされる金属面の間
隔に較べて十分に小であること。 (3)フラックスビヒクル中の有機溶剤が、加熱によって
急速に失われることなく、リフロー処理を通じて十分な
量が残存すること。
【００１２】これ等の条件が満たされると、リフロー処
理中にはんだ粒どうしが合体して大粒の融液に成長する
反応が極度に低速化するのに対し、パッド金属面では、
その面積が十分に大であることから、はんだ粒が付着し
て融液が金属面に拡がる速度はさほど低下することがな
いと推測される。
理中にはんだ粒どうしが合体して大粒の融液に成長する
反応が極度に低速化するのに対し、パッド金属面では、
その面積が十分に大であることから、はんだ粒が付着し
て融液が金属面に拡がる速度はさほど低下することがな
いと推測される。
【００１３】はんだ粒が微細であることやリフロー時に
フラックス液が多量に存在することは、はんだ粒どうし
の合体を起こり難くするものである。本発明では、リフ
ロー温度を溶剤の沸点以下とすることで該処理中の十分
なフラックス量を確保している。更に、非共晶系のはん
だがSn-37Pbはんだ(共晶系)に較べて濡れ性が劣ること
も、半田粒どうしの合体を抑制するのに有効に作用して
いると考えられる。
フラックス液が多量に存在することは、はんだ粒どうし
の合体を起こり難くするものである。本発明では、リフ
ロー温度を溶剤の沸点以下とすることで該処理中の十分
なフラックス量を確保している。更に、非共晶系のはん
だがSn-37Pbはんだ(共晶系)に較べて濡れ性が劣ること
も、半田粒どうしの合体を抑制するのに有効に作用して
いると考えられる。
【００１４】本発明の処理を実施した場合、はんだ粒ど
うしの合体が或る程度進行しても、はんだブリッジが形
成されていなければ、リフロー後のペースト除去処理で
除去される。それ故、パッドの間隔が大であればはんだ
粒が大きくてもブリッジが生じ難いのに対し、間隔が小
である場合にははんだ粒を細かくすることが必要とな
る。本発明者の得た知見によると、ブリッジの発生を避
けるには、はんだ粒径がバンプの間隔の1/5を越えない
ようにすべきであり、望ましくはこの値は1/6以下であ
る。
うしの合体が或る程度進行しても、はんだブリッジが形
成されていなければ、リフロー後のペースト除去処理で
除去される。それ故、パッドの間隔が大であればはんだ
粒が大きくてもブリッジが生じ難いのに対し、間隔が小
である場合にははんだ粒を細かくすることが必要とな
る。本発明者の得た知見によると、ブリッジの発生を避
けるには、はんだ粒径がバンプの間隔の1/5を越えない
ようにすべきであり、望ましくはこの値は1/6以下であ
る。
【００１５】
【実施例】実施例で使用するはんだペーストは表１に示
される構成のものである。
される構成のものである。
【００１６】
【表１】 はんだ粉末は表面の酸化膜を除去したものを用い、上表
に明らかな通り、通常のはんだペーストに含まれる酸化
膜除去用活性剤は、本発明のはんだペーストには含まれ
ていない。また、上表中のジエチレングリコールモノブ
チルエーテルの沸点は230℃である。
に明らかな通り、通常のはんだペーストに含まれる酸化
膜除去用活性剤は、本発明のはんだペーストには含まれ
ていない。また、上表中のジエチレングリコールモノブ
チルエーテルの沸点は230℃である。
【００１７】このはんだペーストを用いる実施例の工程
が図１に模式的に示されており、以下、同図を参照しな
がら説明する。先ず、(a)図に示すように、パッド２の
配置ピッチが300μｍである回路基板１の全面に、上記
はんだペースト３を150μｍの厚さにスクリーン印刷す
る。3aははんだ粒で、粒間はフラックスビヒクルで充填
されている。
が図１に模式的に示されており、以下、同図を参照しな
がら説明する。先ず、(a)図に示すように、パッド２の
配置ピッチが300μｍである回路基板１の全面に、上記
はんだペースト３を150μｍの厚さにスクリーン印刷す
る。3aははんだ粒で、粒間はフラックスビヒクルで充填
されている。
【００１８】これをパーフロロカーボンの一種であるフ
ロリナート(商品名、住友３Ｍ社製)の215℃飽和蒸気中
でリフローすると、(b)図のように、パッド上のはんだ
粒は溶融してパッド面に付着し、大きな液塊4aとなるの
に対し、パッド間に塗布されたはんだペースト３の半田
粒は、溶融はするが合体は殆ど進行せず、大粒化するこ
とはない。
ロリナート(商品名、住友３Ｍ社製)の215℃飽和蒸気中
でリフローすると、(b)図のように、パッド上のはんだ
粒は溶融してパッド面に付着し、大きな液塊4aとなるの
に対し、パッド間に塗布されたはんだペースト３の半田
粒は、溶融はするが合体は殆ど進行せず、大粒化するこ
とはない。
【００１９】降温後にフラックス洗浄剤を用いて回路基
板上に残ったはんだペーストを除去するすると、(c)図
に示されるように、はんだブリッジが発生することな
く、パッド上にはんだバンプ４が形成されている。
板上に残ったはんだペーストを除去するすると、(c)図
に示されるように、はんだブリッジが発生することな
く、パッド上にはんだバンプ４が形成されている。
【００２０】
【発明の効果】以上説明したように、本発明の予備はん
だ法によれば、はんだペーストを選択的に塗布すること
なく、所望の個所のみにはんだを盛ることが可能であ
り、回路基板の予備はんだ処理のスループットが改善さ
れる。また、パッドや配線のピッチが微細化された基板
にも精度良く対応できるので、高集積ＩＣを実装する回
路基板の予備はんだ処理に適用することが可能である。
だ法によれば、はんだペーストを選択的に塗布すること
なく、所望の個所のみにはんだを盛ることが可能であ
り、回路基板の予備はんだ処理のスループットが改善さ
れる。また、パッドや配線のピッチが微細化された基板
にも精度良く対応できるので、高集積ＩＣを実装する回
路基板の予備はんだ処理に適用することが可能である。
【００２１】更に、本発明に用いられる非共晶系はんだ
は共晶系はんだに較べて柔らかく、回路基板使用時の温
度変化に伴って生ずる歪には、はんだが塑性変形して対
応するため、応力の発生が少なく、破断や素子特性の変
化など好ましくない事態が回避されることになる。
は共晶系はんだに較べて柔らかく、回路基板使用時の温
度変化に伴って生ずる歪には、はんだが塑性変形して対
応するため、応力の発生が少なく、破断や素子特性の変
化など好ましくない事態が回避されることになる。
【図１】 実施例の工程を示す模式図
1 基板 2 パッド 3 はんだペースト 3a はんだ粒 4 バンプ 4a はんだ液塊
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/321
Claims (3)
- 【請求項１】(a)非共晶組成を有し、粒径が予備はんだ
面相互間の最小距離の1/5以下である軟質蝋材の粉末、
及び(b)被蝋着金属面と該蝋材融液の濡れ性を強化する
樹脂並びに該樹脂を溶解する有機溶剤を包含するフラッ
クスビヒクルから成るはんだペーストを準備し、 該はんだペーストを基板全面に塗布し、該有機溶剤の沸
点以下の温度で蒸気浴中でリフローを行うことを特徴と
する予備はんだ法。 - 【請求項２】 請求項１の予備はんだ法で用いるはんだ
ペーストであって、 前記軟質蝋材の粉末がIn-40%Pb合金の粒径20μｍ以下の
粉末であり、前記フラックスビヒクルが67wt%のロジ
ン、32wt%のジエチレングリコールモノブチルエーテル
及び1wt%の硬化ヒマシ油から成るものであることを特徴
とするはんだペースト。 - 【請求項３】 請求項１の予備はんだ法に於いて、請求
項２のはんだペーストを用い、前記蒸気浴中のリフロー
処理を、215℃のフロリナート飽和蒸気浴中で行うこと
を特徴とする予備はんだ法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27330592A JPH06125169A (ja) | 1992-10-13 | 1992-10-13 | 予備はんだ法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27330592A JPH06125169A (ja) | 1992-10-13 | 1992-10-13 | 予備はんだ法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06125169A true JPH06125169A (ja) | 1994-05-06 |
Family
ID=17526019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27330592A Withdrawn JPH06125169A (ja) | 1992-10-13 | 1992-10-13 | 予備はんだ法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06125169A (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779069A (ja) * | 1992-11-10 | 1995-03-20 | At & T Corp | ハンダ付け方法とハンダフラックス |
| JPH08252687A (ja) * | 1995-03-14 | 1996-10-01 | Sony Corp | クリームはんだ及びはんだ供給方法 |
| WO2005091354A1 (ja) * | 2004-03-22 | 2005-09-29 | Tamura Corporation | はんだ組成物及びこれを用いたバンプ形成方法 |
| US6998572B2 (en) | 2001-09-28 | 2006-02-14 | Matsushita Electric Industrial Co., Ltd. | Light energy processing device and method |
| WO2006025387A1 (ja) * | 2004-09-03 | 2006-03-09 | Matsushita Electric Industrial Co., Ltd. | バンプ形成方法及びはんだバンプ |
| WO2006030674A1 (ja) * | 2004-09-15 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法及びフリップチップ実装体 |
| JP2006147968A (ja) * | 2004-11-24 | 2006-06-08 | Matsushita Electric Ind Co Ltd | フリップチップ実装方法およびフリップチップ実装装置 |
| WO2006082909A1 (ja) * | 2005-02-03 | 2006-08-10 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装体とその実装方法及びバンプ形成方法 |
| WO2006103948A1 (ja) | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法およびバンプ形成方法 |
| WO2006103949A1 (ja) | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法および基板間接続方法 |
| CN100442468C (zh) * | 2004-09-15 | 2008-12-10 | 松下电器产业株式会社 | 倒装片安装方法 |
| US7569164B2 (en) | 2007-01-29 | 2009-08-04 | Harima Chemicals, Inc. | Solder precoating method |
| US7726545B2 (en) | 2005-03-16 | 2010-06-01 | Panasonic Corporation | Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei |
| US7752749B2 (en) | 2005-03-17 | 2010-07-13 | Panasonic Corporation | Electronic component mounting method and electronic component mounting device |
| US7905011B2 (en) | 2006-03-16 | 2011-03-15 | Panasonic Corporation | Bump forming method and bump forming apparatus |
| US7910403B2 (en) | 2005-03-09 | 2011-03-22 | Panasonic Corporation | Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same |
| US8283246B2 (en) | 2005-04-06 | 2012-10-09 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| US8297488B2 (en) | 2006-03-28 | 2012-10-30 | Panasonic Corporation | Bump forming method using self-assembling resin and a wall surface |
| JP2013026559A (ja) * | 2011-07-25 | 2013-02-04 | Tdk Corp | はんだバンプ形成方法 |
| CN103000609A (zh) * | 2011-09-15 | 2013-03-27 | 复旦大学 | 凸点制作材料及凸点制备方法 |
| US8709293B2 (en) | 2004-12-17 | 2014-04-29 | Panasonic Corporation | Flip-chip mounting resin composition and bump forming resin composition |
| US8794502B2 (en) * | 2012-06-14 | 2014-08-05 | Electronics And Telecommunications Research Institute | Method of forming solder on pad on fine pitch PCB and method of flip chip bonding semiconductor using the same |
-
1992
- 1992-10-13 JP JP27330592A patent/JPH06125169A/ja not_active Withdrawn
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779069A (ja) * | 1992-11-10 | 1995-03-20 | At & T Corp | ハンダ付け方法とハンダフラックス |
| JPH08252687A (ja) * | 1995-03-14 | 1996-10-01 | Sony Corp | クリームはんだ及びはんだ供給方法 |
| US6998572B2 (en) | 2001-09-28 | 2006-02-14 | Matsushita Electric Industrial Co., Ltd. | Light energy processing device and method |
| WO2005091354A1 (ja) * | 2004-03-22 | 2005-09-29 | Tamura Corporation | はんだ組成物及びこれを用いたバンプ形成方法 |
| JP4892340B2 (ja) * | 2004-03-22 | 2012-03-07 | 株式会社タムラ製作所 | はんだ組成物及びこれを用いたバンプ形成方法 |
| JPWO2005091354A1 (ja) * | 2004-03-22 | 2008-02-07 | 株式会社タムラ製作所 | はんだ組成物及びこれを用いたバンプ形成方法 |
| KR101139050B1 (ko) * | 2004-09-03 | 2012-04-30 | 파나소닉 주식회사 | 범프 형성 방법 및 땜납 범프 |
| WO2006025387A1 (ja) * | 2004-09-03 | 2006-03-09 | Matsushita Electric Industrial Co., Ltd. | バンプ形成方法及びはんだバンプ |
| US7799607B2 (en) | 2004-09-03 | 2010-09-21 | Panasonic Corporation | Process for forming bumps and solder bump |
| EP1796156A1 (en) * | 2004-09-15 | 2007-06-13 | Matsushita Electric Industrial Co., Ltd. | Flip chip mounting method and flip chip mounting element |
| US7759162B2 (en) | 2004-09-15 | 2010-07-20 | Panasonic Corporation | Flip chip mounting process and flip chip assembly |
| CN100442468C (zh) * | 2004-09-15 | 2008-12-10 | 松下电器产业株式会社 | 倒装片安装方法 |
| US8012801B2 (en) | 2004-09-15 | 2011-09-06 | Panasonic Corporation | Flip chip mounting process and flip chip assembly |
| EP1796156A4 (en) * | 2004-09-15 | 2009-10-14 | Panasonic Corp | FLIP CHIP ATTACHING METHOD AND FLIP CHIP APPLICATION |
| WO2006030674A1 (ja) * | 2004-09-15 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法及びフリップチップ実装体 |
| JP2006147968A (ja) * | 2004-11-24 | 2006-06-08 | Matsushita Electric Ind Co Ltd | フリップチップ実装方法およびフリップチップ実装装置 |
| JP4543899B2 (ja) * | 2004-11-24 | 2010-09-15 | パナソニック株式会社 | フリップチップ実装方法およびフリップチップ実装装置 |
| US8709293B2 (en) | 2004-12-17 | 2014-04-29 | Panasonic Corporation | Flip-chip mounting resin composition and bump forming resin composition |
| WO2006082909A1 (ja) * | 2005-02-03 | 2006-08-10 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装体とその実装方法及びバンプ形成方法 |
| US7754529B2 (en) | 2005-02-03 | 2010-07-13 | Panasonic Corporation | Flip chip mounting body and method for mounting such flip chip mounting body and bump forming method |
| US7910403B2 (en) | 2005-03-09 | 2011-03-22 | Panasonic Corporation | Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same |
| US7726545B2 (en) | 2005-03-16 | 2010-06-01 | Panasonic Corporation | Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei |
| US7752749B2 (en) | 2005-03-17 | 2010-07-13 | Panasonic Corporation | Electronic component mounting method and electronic component mounting device |
| US7638883B2 (en) | 2005-03-29 | 2009-12-29 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| US7820021B2 (en) | 2005-03-29 | 2010-10-26 | Panasonic Corporation | Flip chip mounting method and method for connecting substrates |
| WO2006103948A1 (ja) | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法およびバンプ形成方法 |
| US7531387B1 (en) | 2005-03-29 | 2009-05-12 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| US7531385B1 (en) | 2005-03-29 | 2009-05-12 | Panasonic Corporation | Flip chip mounting method and method for connecting substrates |
| WO2006103949A1 (ja) | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法および基板間接続方法 |
| US8283246B2 (en) | 2005-04-06 | 2012-10-09 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| US7905011B2 (en) | 2006-03-16 | 2011-03-15 | Panasonic Corporation | Bump forming method and bump forming apparatus |
| US8297488B2 (en) | 2006-03-28 | 2012-10-30 | Panasonic Corporation | Bump forming method using self-assembling resin and a wall surface |
| US7569164B2 (en) | 2007-01-29 | 2009-08-04 | Harima Chemicals, Inc. | Solder precoating method |
| JP2013026559A (ja) * | 2011-07-25 | 2013-02-04 | Tdk Corp | はんだバンプ形成方法 |
| CN103000609A (zh) * | 2011-09-15 | 2013-03-27 | 复旦大学 | 凸点制作材料及凸点制备方法 |
| US8794502B2 (en) * | 2012-06-14 | 2014-08-05 | Electronics And Telecommunications Research Institute | Method of forming solder on pad on fine pitch PCB and method of flip chip bonding semiconductor using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06125169A (ja) | 予備はんだ法 | |
| JP2960017B2 (ja) | はんだペースト組成物 | |
| US7344061B2 (en) | Multi-functional solder and articles made therewith, such as microelectronic components | |
| US5672542A (en) | Method of making solder balls by contained paste deposition | |
| JP2682807B2 (ja) | はんだ付方法およびソルダーバンプ形成方法 | |
| JP3441220B2 (ja) | 改善されたはんだペースト混合物 | |
| JP3556922B2 (ja) | バンプ形成方法 | |
| US20090184407A1 (en) | Method to recover underfilled modules by selective removal of discrete components | |
| US7101782B2 (en) | Method of making a circuitized substrate | |
| JP2006165336A (ja) | バンプ形成用ハンダペースト | |
| JPS6236640B2 (ja) | ||
| JP3124224B2 (ja) | はんだバンプ形成方法 | |
| JP3893100B2 (ja) | 配線基板への電子部品搭載方法 | |
| JPH0929480A (ja) | はんだペースト | |
| JP6263885B2 (ja) | はんだバンプ製造方法 | |
| JPH0596396A (ja) | クリーム半田 | |
| KR102647363B1 (ko) | 무세척 플럭스 조성물 및 이를 이용한 솔더링 공정 | |
| JP2002224884A (ja) | 半田付け用フラックス及びこれを用いた半田バンプの形成方法 | |
| Kuttiyil Thomas et al. | Soldering Defects | |
| JP2795535B2 (ja) | 回路基板への電子部品実装方法 | |
| JP2771616B2 (ja) | バンプ形成用導体ペースト及びバンプ形成方法 | |
| JPH08115946A (ja) | フリップチップ実装方法 | |
| JP6187536B2 (ja) | はんだバンプ製造方法および下地形成用ペースト | |
| JPH05391A (ja) | クリーム半田 | |
| Mazon et al. | Study of a Low Cost Reballing of BGA Method with Lead-Free Solder Paste |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |