JP2960017B2 - はんだペースト組成物 - Google Patents

はんだペースト組成物

Info

Publication number
JP2960017B2
JP2960017B2 JP8259430A JP25943096A JP2960017B2 JP 2960017 B2 JP2960017 B2 JP 2960017B2 JP 8259430 A JP8259430 A JP 8259430A JP 25943096 A JP25943096 A JP 25943096A JP 2960017 B2 JP2960017 B2 JP 2960017B2
Authority
JP
Japan
Prior art keywords
solder paste
solder
component
alloy
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8259430A
Other languages
English (en)
Other versions
JPH09108884A (ja
Inventor
シン・エー
ブラッドリー・ハワード・カーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DERUKO EREKUTORONIKUSU CORP
Original Assignee
DERUKO EREKUTORONIKUSU CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DERUKO EREKUTORONIKUSU CORP filed Critical DERUKO EREKUTORONIKUSU CORP
Publication of JPH09108884A publication Critical patent/JPH09108884A/ja
Application granted granted Critical
Publication of JP2960017B2 publication Critical patent/JP2960017B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/268—Pb as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は一般に、フリップチ
ップを回路にはんだづけするために用いられる種類のは
んだ組成物に関する。さらに詳しくは、本発明は、対応
バンプ形成リフロー温度よりも高温であるチップ取り付
けリフロー温度(chip mount reflow temperature)を有
するように製造され、得られるはんだ組成物が高温用途
に適し、しかも乾燥フィルムフォトレジストマスキング
方法を用いて付着されることができるように、製造され
るはんだペースト組成物に関する。
【０００２】
【従来の技術】フリップチップは、例えば、チップ片面
上に形成されたビーズ様端子を有する集積回路のよう
な、モノリシック半導体デバイスである。一般的にはん
だバンプと呼ばれる端子は、セラミック基板、印刷配線
板、フレキシブル回路又はシリコン基板であることがで
きる回路板にチップを固定するためと、回路板上に形成
された導体パターンに、フリップチップの回路要素(cir
cuitry)を電気的に相互連結させるための両方に役立
つ。はんだバンプは、例えばはんだペーストのような、
はんだ組成物をフリップチップ上に選択的に付着させ、
溶融物質が融合してチップの表面上にはんだバンプを形
成するように、この物質をその液相線温度よりも高温に
加熱してはんだ物質をリフローすること(reflowing)に
よって、一般に形成される。凝固後に、チップを導体に
結合させるために、はんだバンプはそれらの対応する導
体と正確に位置合わせされ、はんだ物質の液相線温度を
越える温度に再熱されることができる。はんだをリフロ
ーさせてはんだバンプを形成し、のちにリフローさせて
フリップチップを形成する温度は、一般に、バンプ形成
リフロー温度と呼ばれ、後者の温度はより正確にはチッ
プ取り付けリフロー温度と呼ばれることができる。
【０００３】電子産業における現在の傾向は、より小さ
い電子パッケージを得るための重大なサイズ制約の不当
な要求を含む。このような制約はしばしば、より微細な
ピッチ導体とはんだバンプとを必要とし、このことはは
んだバンプを付着させ、形成するために用いられる技術
に要求を課することになる。微細なピッチはんだバンプ
を得るために産業界で用いられる、特に適した方法は、
それを通してはんだペーストをフリップチップ上に印刷
するマスクとしての乾燥フィルムフォトレジスト膜の使
用を含む。このような方法は一般に、約１４０μｍ（約
５．５ｍｉｌ）のオーダーの高さの、好ましいサイズの
正確に形成されたはんだバンプを特に大量生産すること
ができる。その結果、乾燥フィルムマスキング方法は自
動車エレクトロニクス(automotive electronics)産業に
おける大量生産方法に広範囲に用いられる。
【０００４】しかし、典型的な乾燥フィルムフォトレジ
ストははんだのリフロー温度を約２９０℃以下に制限し
て、約２００℃を越える接合温度が起こりうる高温用途
に受容されないはんだ組成物の使用を必要とする。例え
ば、リフローの最大２９０℃の制限と適合するはんだ合
金は、約１４０℃の接合温度（一般に、低出力デバイス
に関する約１２５℃の周囲温度に対応）に限定される５
０Ｉｎ／５０Ｐｂと６０Ｓｎ／４０Ｐｂ合金を含み、
０．４Ａｇ／３７Ｉｎ／６２．６Ｐｂはんだ合金は約１
６５℃の接合温度（一般に、約１４０℃の周囲温度に対
応）に限定される。これに比べて、２９０℃のリフロー
限定に不適合なはんだ合金は少なくとも約８５重量％の
鉛含量を有するＳｎ／Ｐｂ合金と、少なくとも約７５重
量％の鉛含量を有するＩｎ／Ｐｂ合金とを含み、これら
の全てが２００℃を越える温度において充分な機械的性
質と耐疲労性を維持することができる。
【０００５】高い温度性能を有する乾燥フィルムフォト
レジストが入手可能であるが、このようなフィルムは、
リフロー後にフリップチップから剥離することが一般に
困難であり、それ故、大量生産に用いるためにあまり適
切ではない。乾燥フィルムフォトレジストの使用の代替
え手段は、スクリーン印刷方法である。しかし、ステン
シルは一般には約１１０μｍ（約４．５ｍｉｌ）以下の
オーダーの、限定された高さのはんだバンプを生じ、こ
れは一部の用途に不充分である。詳しくは、溶融はんだ
バンプの表面張力が、チップ取り付けリフロー操作中に
フリップチップを表面に過度に接近させて引っ張るのを
防止するために、リフロー後の充分なはんだバンプ高さ
が必要である。熱サイクル中の応力除去処理を可能に
し、好ましくない残渣を除去するための洗浄溶液の浸透
を可能にし、機械的結合かつ注入物質の、チップとその
基板との間への浸透を可能にするためにチップとその基
板との充分な間隔が必要である。したがって、はんだ接
合部の信頼性(reliability)の見地から大きいはんだバ
ンプ高さが有利である。
【０００６】上記から、先行技術が、大量生産に用いる
ために適し、最適の物理的及び熱的性質を有するはんだ
接合部を形成することができるようなフリップチップは
んだバンプ形成方法を有さないことを認識することがで
きる。したがって、２００℃を越える温度に確実に耐え
ることができ、要求のより厳しい用途に適したはんだバ
ンプを形成するために充分な量ではんだ組成物を正確に
付着させるためのマスクとして慣習的な乾燥フィルムフ
ォトレジストの使用を可能にするはんだ接合部を形成す
ることができるはんだ組成物が入手可能であることが望
ましいと考えられる。
【０００７】
【発明が解決しようとする課題】２００℃を越える温度
に耐えることができ、はんだ組成物を正確に付着させる
ためのマスクとして慣習的な乾燥フィルムフォトレジス
ト物質の使用を可能にするはんだ組成物を提供すること
が、本発明の目的である。
【０００８】はんだ組成物が複数のはんだペースト合金
組成物を含む複合はんだペーストであることが、本発明
の他の目的である。
【０００９】はんだペースト合金組成物の１つが他のは
んだペースト合金組成物よりも低い液相線及び固相線温
度を有することが、本発明の他の目的である。
【００１０】複合はんだペーストが１種類のはんだペー
スト合金組成物のみが液化するバンプ形成リフロー温度
を特徴とするように、はんだペーストを混合して、複合
はんだペーストが約３００℃未満の温度において流動す
るのを可能にすることが、本発明のさらに他の目的であ
る。
【００１１】複合はんだペーストが、はんだペーストが
完全に液化するチップ取り付けリフロー温度を特徴とす
るように、はんだペーストを混合して、はんだペースト
が２００℃を越える温度に確実に耐えるフリップチップ
はんだ接合部を形成することが可能なはんだ合金を生成
することが、本発明のさらに他の目的である。
【００１２】本発明の好ましい実施態様によると、上記
その他の目的は下記のように達成される。
【００１３】
【課題を解決するための手段】本発明によると、フリッ
プチップ集積回路デバイスのためのはんだ接合部を形成
するために、乾燥フィルムフォトレジストマスクを用い
て付着させるのに適したはんだペースト組成物が提供さ
れる。特に、本発明のはんだペースト組成物は、フォト
レジストマスクが存在するバンプ形成リフロー中の第１
温度において流動し、しかもその後のより高温までの再
熱時に高温に耐えうるはんだ接合部を生成する能力を特
徴とする。このようなものとして、本発明ははんだの付
着中にマスクとして乾燥フィルムフォトレジストを用い
ることに伴う利点を保持し、しかも、厳しい熱環境にお
いて強化された信頼性を示すはんだ接合部の形成をもた
らす。
【００１４】一般に、本発明のはんだペースト組成物は
複数のはんだペースト成分を含む。例として、はんだペ
ースト組成物は２種類のはんだペースト成分を含み、そ
の１種類は他方のはんだペースト組成物よりも高い液相
線及び固相線温度を有する。この態様を達成するための
１つの方法は、はんだペースト成分が鉛に基づくはんだ
合金粒子を含み、１成分が他方の成分よりも高い鉛含量
を有し、それ故、高い液相線及び固相線温度を有するこ
とである。したがって、低鉛ペースト成分は高鉛ペース
ト成分の液相線温度より低いバンプ形成リフロー温度を
確立するので、フォトレジストマスクを用いてはんだバ
ンプをフリップチップ上に形成するプロセス中に高鉛ペ
ースト成分がはんだペースト組成物中に懸濁する。その
後に、フォトレジストマスクを剥離して、はんだバンプ
を高鉛ペースト成分によって確立されるチップ取り付け
リフロー温度にまで再熱することができる。チップ取り
付けリフロー温度は高鉛ペースト成分の高い液相線温度
の結果としてバンプ形成リフロー温度よりも高く、それ
故、はんだペースト成分の両方を液化させ、はんだペー
スト成分の両方の鉛含量の間である鉛含量を有するはん
だ合金を形成させる。その結果、このはんだ合金は低鉛
ペースト成分単独によって可能であるよりも高い温度性
能を特徴とする。
【００１５】好ましい実施態様では、はんだペースト成
分の両方がインジウム−鉛合金粉末を含むが、他の合金
粉末も使用可能であることが予知される。本発明の目的
によると、好ましいはんだペースト組成物は一般に、マ
スク形成に用いられるフォトレジスト材料の最大温度性
能よりも低いバンプ形成リフロー温度を特徴とし、しか
も、この組成物のはんだ合金の固相線温度に関連した信
頼性考察に基づいて、３００℃を越えるチップ取り付け
リフロー温度に対応する２００℃を越える最大接合温度
を可能とするはんだ接合部を生じる。上記を達成するた
めに、低鉛はんだペースト成分の鉛含量は好ましくは多
くとも約６０重量％であり、高鉛はんだペースト成分の
鉛含量は少なくとも約９０重量％である。さらに、少な
くとも約７０重量％、より好ましくは少なくとも約７５
重量％の鉛を含む合金を生成するのに適したバンプ形成
リフロー特性を得るために、好ましくは、はんだペース
ト成分を少なくとも約４０：６０、好ましくは約５０：
５０以下の比で混合する。
【００１６】上記によるはんだペースト組成物は、種々
なはんだペースト成分によって確立される異なるリフロ
ー温度によって可能になる、新規なはんだバンプ製造方
法を実現する。はんだペースト成分は、それぞれの合金
粉末を含むように別々に製造され、製造された後に、混
合されて、はんだペースト組成物を形成する。このはん
だペースト組成物を次に、当該技術分野で知られた種類
の乾燥フィルムフォトレジストマスクを通してフリップ
チップ表面に付着させる。このはんだペースト組成物を
次に、バンプ形成リフロー温度に加熱する、この温度で
は低鉛はんだペースト成分の合金粉末のみが液化して、
はんだペースト組成物を流動させ、フリップチップ上に
溶融、融合したはんだ球を形成する。冷却すると、はん
だ球は凝固して、フリップチップの表面上にはんだ球を
形成する。その後に、フォトレジストマスクを剥離し、
はんだバンプの形成に用いられるバンプ形成リフロー温
度より高いチップ取り付けリフロー温度にはんだバンプ
を再熱する。このチップ取り付けリフロー温度では、は
んだペースト成分の両方の合金粉末が液化して、本来の
合金粉末の鉛含量の間である鉛含量を有し、それ故、低
鉛ペースト成分よりも高い液相線及び固相線温度を特徴
とする合金を生成する。
【００１７】上記を考察すると、本発明の重要な利点
が、乾燥フィルムフォトレジストマスクを用いて形成さ
れるフリップチップはんだ接合部が高い接合温度に確実
に耐えることができないことに対する解決策を提供する
ことであると知ることができる。詳しくは、本発明のは
んだペースト組成物はバンプ形成リフロー温度において
流動することができる、すなわち、乾燥フィルムフォト
レジスト材料と相容性であり、後に、チップ取り付けリ
フロー温度においてその場で再合金化されて、高い液相
線温度を有するはんだ接合部を形成する。実際に、組成
物がその高鉛合金粉末を液化するほど充分に加熱される
まで、高鉛ペースト成分ははんだペースト組成物内に停
止状態で(dormant)留まる。得られるはんだ接合部は２
００℃以上の温度において望ましい剪断強度と熱サイク
ル耐疲労性とを有し、それによって、それに関連するフ
リップチップが厳しい熱環境にさらされる回路板に確実
に取り付けられることを可能にする。
【００１８】
【発明の実施の形態】本発明の他の目的及び利点は下記
詳細な説明からさらに充分に理解されると思われる。
【００１９】本発明の上記その他の利点は添付図面に関
連した下記説明からさらに明らかになると思われる。
【００２０】図１〜３は一般的に、本発明によって製造
される複合はんだペースト１０の製造工程を示す。図１
に見られるように、複合はんだペースト１０は乾燥フィ
ルムフォトレジスト材料によって形成されるマスク１４
を用いて、フリップチップ１２上に付着されるような種
類である。本発明によると、複合はんだペースト１０は
図１と２に、２種類の異なるはんだペースト１０ａと１
０ｂから成るものとして示されるが、２種類より多いは
んだペースト組成物を複合はんだペースト１０の形成に
使用可能であると予想される。
【００２１】慣習的であるように、ペースト１０ａと１
０ｂはそれぞれ、粉末金属合金と結合剤（例えば、フラ
ックス化合物）とから構成される。慣習的な実施に反し
て、はんだペースト１０ａと１０ｂは異なる金属合金を
用い、第１ペースト１０ａの金属合金は第２ペースト１
０ｂの金属合金よりも低い液相線温度を特徴とする。種
々な金属合金粉末が使用可能であるが、好ましい実施態
様では、それぞれが鉛を含み、第１ペースト１０ａは第
２ペースト１０ｂよりも低い鉛含量を有する。適当な合
金粉末は、その固相線温度が鉛含量の増加につれて上昇
し、インジウム−鉛合金を含むような合金粉末である。
本発明によると、第１ペースト１０ａの粉末金属合金は
約５０〜約６０重量％の鉛含量と、約４０〜約５０重量
％のインジウム含量とを有する。これとは対照的に、第
１ペースト１０ｂの粉末金属合金は少なくとも約９０重
量％、好ましくは約９２．５〜約９７．５重量％の鉛含
量と、約５重量％以下、好ましくは約２．５〜約５重量
％のインジウム含量とを有する。上記の他に、第２ペー
スト１０ｂの金属合金は約２．５重量％までの銀含量を
有する銀−インジウム−鉛合金であることができる。特
定の合金組成物と好ましい混合比とは、以下でさらに詳
細に考察する。
【００２２】複合はんだペースト１０の形成に用いられ
る特定のはんだペースト成分に拘わらず、本発明の重要
な態様は、乾燥フィルムフォトレジストマスクの使用と
適合し、バンプ形成処理温度とチップ取り付け処理温度
とが異なることを特徴とするはんだバンプ製造方法を可
能にするように、はんだペースト１０を製造することで
ある。本発明によると、本発明によって可能にされるは
んだバンプ製造方法を一般的に図１〜３に示す。はんだ
ペースト１０ａと１０ｂとを別々に製造した後に、ペー
スト１０ａと１０ｂを混合して、複合はんだペースト１
０を形成する。次に、はんだペースト１０を、図１に示
すように、乾燥フィルムフォトレジストマスク１４を通
してフリップチップ１２の表面上に付着させる。技術上
周知であるように、フォトレジスト材料は一般に、例え
ばＤｙｎａｃｈｅｍから入手可能なＬＡＭＩＮＡＲ Ｌ
Ｐ又はＬＡＭＩＮＡＲ ＫＭのような、フォトイメージ
アブル(photoimagable)ネガティブ乾燥フィルムであ
る。このようなフォトレジスト材料は約０．１ｍｍ以上
の厚さで使用可能であり、正確にイメージ形成されて、
比較的多量のペースト１０を受容可能なスルーホール１
６を形成することができることに基づいて非常に望まし
いが、これらの材料の最大処理温度は一般に約２９０℃
である。したがって、マスク１４をフリップチップ１２
上に配置するときに、処理温度を約２９０℃未満に留め
ることが重要である。マスク１４は必然的に、はんだペ
ースト１０のバンプ形成リフロー温度に２９０℃の制限
が課せられるように、バンプ形成中に存在しなければな
らない。
【００２３】本発明によると、はんだペースト１０は、
フォトレジストマスク１４を分解しないようなバンプ形
成リフロー温度を特徴とする。この性能(capability)の
重要な態様は、バンプ形成リフロー温度が第１はんだペ
ースト１０ａをその合金粉末を溶融することによって液
化させるために充分であり、しかも第２はんだペースト
１０ｂを液化させないことである。したがって、第１は
んだペースト１０ａははんだペースト１０が流動し、融
合して、図２に示すようなはんだバンプ１８の形成を生
じるために充分な量ではんだペースト１０内に存在しな
ければならない。図示するように、はんだバンプ１８
は、第１はんだペースト１０ａの液化と、そのフラック
ス成分の蒸発及び排除とから生ずるはんだ１８ａ中に分
散した第２はんだペースト１０ｂから構成される。はん
だバンプ１８が形成されたときに、チップ１２を冷却し
て、フォトレジストマスク１４を剥離することができ
る。用いられるマスク１４は乾燥フィルムフォトレジス
トであるので、約１４０μｍ以上のはんだバンプ高さが
本発明の方法によって有利に得られる。
【００２４】次の工程は、図３に示すように、フリップ
チップ１２をその予定導体パターン（図示せず）と位置
合わせして、各はんだバンプ１８がチップ１２をはんだ
づけすべき回路板２０又は他の基板上の対応導体（図示
せず）と位置合わせされるようにすることである。その
後に、チップ取り付けはチップ１２とはんだバンプ１８
とを、はんだバンプ１８の形成に用いられるバンプ形成
リフロー温度よりも高いチップ取り付けリフロー温度に
まで再熱することを含み、第１及び第２はんだペースト
１０ａと１０ｂとの両方の合金粉末が液化して、はんだ
ペースト１０ａと１０ｂの本来の合金粉末の鉛含量の間
である鉛含量を有する均質な合金が得られるようにす
る。その結果、ペースト１０ａと１０ｂによって形成さ
れる合金は第１はんだペースト１０ａ単独の合金粉末よ
りも実質的に高い液相線及び固相線温度を特徴とする。
冷却時に、はんだバンプ１８は、チップ１２を基板２０
にしっかりと結合させるはんだ接合部２２を形成する。
フォトレジストマスク１４の使用によって得られるはん
だバンプの高さのために、はんだ接合部２２はチップ１
２と基板２２との間に充分な間隔を与えて、熱サイクル
中の接合部２２の応力除去を可能にし、チップ１２と基
板２０との間の好ましくない残渣を除去するための洗浄
溶液の浸透を可能にし、チップ１２と基板２０との間の
機械的結合及び封入物質の浸透を可能にする。
【００２５】上記で略述した一般的原理は、複合はんだ
ペースト組成物が異なるバンプ形成リフロー温度とチッ
プ取り付けリフロー温度を有することを可能にし、慣習
的な乾燥フィルムフォトレジスト材料の使用を可能に
し、２００℃以上の接合温度を有する用途に耐えること
ができるはんだ接合部を形成する方法を提供する。この
性能を達成する特定の複合はんだ組成物をバンプ形成リ
フロー特性と、チップ取り付けリフロー特性と、剪断強
度と、熱サイクル耐疲労性とに関して評価した。試験し
た粉末金属合金の組成を下記表Ｉに要約する。
【００２６】 表Ｉ はんだ合金 最終合金 ＳＯＬ．ＬＩＱ． 組成 組成 （℃） （℃） Ａ：50%[50In/50Pb]+ 27.5In/72.5Pb 222 260 50%[5In/95Pb] Ｂ：50%[50In/50Pb]+ 1.25Ag/27.5In/71.25Pb 222 260 50%[2.5Ag/5In/92.5Pb] Ｃ：40%[50In/50Pb]+ 23In/77Pb 233 269 60%[5In/95Pb] Ｄ：40%[50In/50Pb]+ 1.5Ag/23In/75.5Pb 233 269 60%[2.5Ag/5In/92.5Pb] Ｅ：50%[40In/60Pb]+ 22.5In/77.5Pb 234 270 50%[5In/95Pb] Ｆ：50%[40In/60Pb]+ 1.25Ag/22.5In/76.25Pb 234 270 50%[2.5Ag/5In/92.5Pb] Ｇ：40%[40In/60Pb]+ 19In/81Pb 244 275 60%[5In/95Pb] Ｈ：40%[40In/60Pb]+ 1.5Ag/19In/79.5Pb 244 275 60%[2.5Ag/5In/92.5Pb]
【００２７】上記液相線（ＬＩＱ．）及び固相線（ＳＯ
Ｌ．）温度は試験したはんだ合金組合せの最終合金組成
に関するものであるので、複合はんだ組成物のチップ取
り付けリフロー温度と、最終合金組成物によって形成さ
れるはんだ接合部の極限温度性能（例えば、接合温度）
とに関係する。これとは対照的に、上記はんだ合金組成
物のバンプ形成リフロー温度はそれらの低鉛合金成分の
固相線温度と液相線温度［５０Ｉｎ／５０Ｐｂを含む低
鉛合金成分では、それぞれ、１８０℃と２０９℃；４０
Ｉｎ／６０Ｐｂを含む低鉛合金成分では、それぞれ、１
９７℃と２３１℃］に基づく。したがって、表Ｉの組合
せの各々は慣習的な乾燥フィルムふぉじ材料から形成さ
れるマスクの使用と理論的に適合する。
【００２８】上記はんだ組合せを評価する第１段階は、
２７０℃、２８０℃及び２９０℃の温度、それ故、試験
した組合せの高鉛成分の固相線温度と液相線温度［５Ｉ
ｎ／９５Ｐｂでは、それぞれ、３００℃と３１３℃；
２．５Ａｇ／５Ｉｎ／９２．５Ｐｂでは、それぞれ、３
００℃と３１０℃］未満の温度における組合せのバンプ
形成リフロー特性の評価を包含した。その結果、この試
験中に、高鉛成分はそれらのそれぞれの低鉛成分中に懸
濁された。表Ｉに確認される組合せのうち、組合せＡと
Ｂの両方は２７０℃、２８０℃及び２９０℃のバンプ形
成リフロー温度において良好に機能し、組合せＡ〜Ｆは
２８０℃及び２９０℃のバンプ形成リフロー温度におい
て良好に機能した。これとは対照的に、組合せＧとＨは
一般に、試験した温度において充分なリフロー(reflow)
を示さなかった。組合せＡ〜Ｆは３００℃未満の温度に
おいてバンプ形成リフロープロセスに特に良好に適し、
それ故、慣習的な乾燥フィルムフォトレジストマスクの
使用に適合すると見なされた。このバンプ形成リフロー
試験中に得られた全てのはんだバンプの平均バンプ高さ
は約１４０〜約１４５μｍ（約５．５〜約５．７ｍｉ
ｌ）であり、それ故、フリップチップ結合方法に適した
高さであった。
【００２９】次に、はんだバンプを２８０℃、３００℃
及び３３０℃の温度に再熱することによって、チップ取
り付けリフロー特性を評価した。この試験段階中に、は
んだバンプは、低鉛成分と高鉛成分とが液化されて、表
Ｉに示す固相線温度と液相線温度を有するはんだ接合部
を生じる結果として、その場で再合金化された。組合せ
ＡとＢの両方は、試験した３種類のリフロー温度の全て
において良好に機能し、組合せＣ〜Ｆは３００℃及び３
３０℃のリフロー温度において良好に機能し、組合せＧ
とＨは３３０℃のリフロー温度においてのみ良好に機能
した。
【００３０】表Ｉに確認される組合せの各々から形成さ
れるはんだ接合部を次に、同じフリップチップウェファ
ーを用いて、約２９０℃のバンプ形成リフロー温度と約
３３０℃のチップ取り付けリフロー温度とを含む処理パ
ラメーターによる剪断強度に関して試験した。この試験
の結果は図４に示し、この２００℃境界は最低剪断強度
性能を評価するための標的温度として表示する。試験条
件に基づいて、約１ポンド（約４．５Ｎｅｗｔｏｎ）の
剪断強度が最低許容レベルとして確認された。図４か
ら、組合せＡ以外の全てがこの試験で確認された最低レ
ベルを満たした。
【００３１】最後に、表Ｉのはんだ組合せから形成した
はんだ接合部に関して−５０／１６５℃熱サイクル疲労
試験を実施した。一般に、全てのはんだ接合部は良好に
機能したが、組合せＡ〜Ｇから形成したはんだ接合部は
１５００サイクルを越えて特に良好に機能した。特に、
これらのはんだ接合部は、商業的に入手可能な高温はん
だ組成物（例えば、０．４Ａｇ／３７Ｉｎ／６２．６Ｐ
ｂ）、予め乾燥フィルムフォトレジストマスキング方法
を用いて処理することができた、最高鉛含量を有する先
行技術はんだ組成物）と同様に機能した。
【００３２】上記試験から、表Ｉの上記組合せの各々が
所定用途の特定必要条件に依存して、適当なリフロー特
性、機械的特性及び耐疲労性を示した。組合せＤとＦは
それらが２９０℃未満の温度において容易に流動し、は
んだバンプ形成中に充分なはんだバンプ高さを得ること
ができることと、チップ取り付けリフロー中のそれらの
流動特性と、それらが２００℃を越える温度で高強度で
耐疲労性はんだ接合部を形成することができることに基
づいて、フリップチップ用途に特に良好に適すると考え
られる。
【００３３】したがって、本発明の有意な利点が、乾燥
フィルムフォトレジストマスクを用いて形成されたフリ
ップチップはんだ接合部が２００℃以上の温度に確実に
耐えることができないことに対する解決策を与えること
であると知ることができる。詳しくは、本発明によって
製造された複合はんだペーストは、乾燥フィルムフォト
レジスト材料に適合するバンプ形成リフロー温度（すな
わち、２９０℃未満）において流動することができ、次
に、その後、チップ取り付けリフロー温度においてその
場で再合金化されて、高い固相線温度を有するはんだ接
合部を形成することができる。実際には、第２はんだペ
ースト成分がはんだペースト組成物中に、この組成物が
充分に加熱されて、その合金粉末を液化するまで、停止
状態で留まる。得られるはんだ接合部は、２００℃以上
の温度において望ましい機械的強度と、熱サイクル耐疲
労性とを有利に示し、それによってそれに結合したフリ
ップチップを厳しい熱環境にさらされる回路板に確実に
取り付けることを可能にする。
【００３４】本発明を好ましい実施態様に関して説明し
たが、例えば代替え処理及び付着方法を用いることによ
って、又は特に試験した組成物以外のはんだ合金組成物
を用いることによって、当業者によって他の形態(form)
が適用されることが可能である。したがって、本発明の
範囲は特許請求の範囲によってのみ限定されることにな
る。
【図面の簡単な説明】
【図１】フリップチップの表面に乾燥フィルムフォトレ
ジストマスクを介して付着された、本発明によって製造
されるはんだペースト組成物の断面図。
【図２】バンプ形成リフロー温度において再流動化され
てはんだバンプを形成した後の図１のはんだペースト組
成物の断面図。
【図３】バンプ形成リフロー温度よりも高いチップ取り
付けリフロー温度にはんだバンプを再熱した後のフリッ
プチップと回路板との間のはんだ接合部の断面図。
【図４】本発明によって製造されるはんだペースト組成
物から形成されたはんだ接合部の周囲温度の関数として
の剪断強度のグラフ。
【符号の説明】
１０． 複合はんだペースト １２． フリップチップ １４． マスク １０ａ．第１はんだペースト １０ｂ．第２はんだペースト １８． はんだバンプ ２０． 基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブラッドリー・ハワード・カーター アメリカ合衆国インディアナ州46902, ココモ，ウエスト・アルト・ロード 701 (56)参考文献 特開 平６−297185（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) B23K 35/22 310 B23K 35/26 310 H01L 21/60 EPAT QUESTEL ＷＰＩ（ＤＩＡＬＯＧ)

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数はんだペースト成分を含み、複数は
    んだペースト成分の１つのはんだペースト成分が複数は
    んだペースト成分の他のはんだペースト成分よりも低い
    液相線及び固相線温度を有するはんだペースト組成物で
    あって、該１つのはんだペースト成分が該複数はんだペ
    ースト成分の全てを液化させずにはんだペースト組成物
    を流動させるバンプ形成リフロー温度を確立し、該バン
    プ形成リフロー温度よりも高く、複数はんだペースト成
    分の全てが均質な合金組成物を生成するように液化する
    チップ取り付けリフロー温度が確立され、複数はんだペ
    ースト成分の各々がインジウム−鉛合金粉末を含む、前
    記はんだペースト組成物。
  2. 【請求項２】 複数はんだペースト成分が鉛を含有する
    第１及び第２はんだペースト成分を含み、第２はんだペ
    ースト成分が第１はんだペースト成分よりも高い液相線
    及び固相線温度を有するように、第２はんだペースト成
    分の鉛含量が第１はんだペースト成分の鉛含量よりも高
    い、請求項１記載のはんだペースト組成物。
  3. 【請求項３】 第１はんだペースト成分の鉛含量が多く
    とも６０重量％である、請求項２記載のはんだペースト
    組成物。
  4. 【請求項４】 第２はんだペースト成分の鉛含量が少な
    くとも９０重量％である、請求項２記載のはんだペース
    ト組成物。
  5. 【請求項５】 第１はんだペースト成分と第２はんだペ
    ースト成分とが４０：６０から５０：５０までの比で混
    合される、請求項２記載のはんだペースト組成物。
  6. 【請求項６】 バンプ形成リフロー温度が２９０℃未満
    であり、チップ取り付けリフロー温度が３００℃を越え
    る、請求項１記載のはんだペースト組成物。
  7. 【請求項７】 多くとも６０重量％の鉛含量を有する金
    属粉末合金を含む第１はんだペースト成分と； 第２はんだペースト成分が第１はんだペースト成分より
    も高い液相線及び固相線温度を有するように、少なくと
    も９２．５％の鉛含量を有する金属粉末合金を含む第２
    はんだペースト成分と； を含むはんだペースト組成物であって、 第１はんだペースト成分が、該複数はんだペースト成分
    の全てを液化させずに、はんだペースト組成物を流動さ
    せるバンプ形成リフロー温度を確立し、第２はんだペー
    スト成分が、第１及び第２はんだペースト成分の両方の
    金属粉末合金を液化させて、第１及び第２はんだペース
    ト成分の鉛含量の間である鉛含量を有するはんだを形成
    するために充分であるチップ取り付けリフロー温度を確
    立し、第１及び第２はんだペースト成分の各々がインジウム−
    鉛合金粉末を含む、 前記はんだペースト組成物。
  8. 【請求項８】 第１はんだペースト成分の鉛含量が５０
    〜６０重量％である、請求項７記載のはんだペースト組
    成物。
  9. 【請求項９】 第２はんだペースト成分の鉛含量が９
    ２．５〜９５重量％である、請求項７記載のはんだペー
    スト組成物。
  10. 【請求項１０】 第１はんだペースト成分と第２はんだ
    ペースト成分とが４０：６０から５０：５０までの比で
    混合される、請求項７記載のはんだペースト組成物。
  11. 【請求項１１】 第１はんだペースト成分の金属粉末合
    金が４０〜５０重量％のインジウムを含むインジウム−
    鉛合金である、請求項７記載のはんだペースト組成物。
  12. 【請求項１２】 第２はんだペースト成分の金属粉末合
    金が２．５重量％までの銀と、２．５〜５重量％のイン
    ジウムとを含むインジウム−鉛合金である、請求項７記
    載のはんだペースト組成物。
  13. 【請求項１３】 第２はんだペースト成分が第１はんだ
    ペースト成分よりも高い液相線及び固相線温度を有する
    ような、第１はんだペースト成分と第２はんだペースト
    成分とを別々に形成する工程と； 第１はんだペースト成分と第２はんだペースト成分とを
    混合して、はんだペースト組成物を形成する工程と； はんだペースト組成物を基板上にフォトレジストマスク
    を通して付着させる工程と； 第２はんだペースト成分が液化せず、第１はんだペース
    ト成分が液化するバンプ形成リフロー温度に、はんだペ
    ースト組成物を加熱し、はんだペースト組成物を流動さ
    せ、はんだバンプを形成する工程と； はんだバンプを凝固させるためにはんだペースト組成物
    を冷却する工程と； はんだバンプを取り付け面と位置合わせする工程と； バンプ形成リフロー温度よりも高温であり、第１はんだ
    ペースト成分と第２はんだペースト成分との両方を液化
    させて、第１はんだペースト成分と第２はんだペースト
    成分とに基づく組成を有するはんだ接合部を形成するた
    めに充分である取り付けリフロー温度にはんだバンプを
    加熱する工程とを含み、第１及び第２はんだペースト成分の各々がインジウム−
    鉛合金粉末を含む、 フリップ チップ回路デバイスのためのはんだバンプを
    形成する方法。
  14. 【請求項１４】 第１はんだペースト成分が多くとも６
    ０重量％の鉛含量を特徴とする請求項１３記載の方法。
  15. 【請求項１５】 第１はんだペースト成分が少なくとも
    ９０重量％の鉛含量を特徴とする請求項１３記載の方
    法。
  16. 【請求項１６】 第１はんだペースト成分と第２はんだ
    ペースト成分とを４０：６０から５０：５０までの比で
    混合する、請求項１３記載の方法。
  17. 【請求項１７】 第１はんだペースト成分と第２はんだ
    ペースト成分とがインジウムー鉛合金粉末を含む、請求
    項１３記載の方法。
  18. 【請求項１８】 第２はんだペースト成分が銀をさらに
    含む、請求項１７記載の方法。
  19. 【請求項１９】 第１はんだペースト成分が４０〜５０
    重量％のインジウムと、５０〜６０重量％の鉛とを含有
    する合金粉末を含み；第２はんだペースト成分が２．５
    重量％以下の銀と、２．５〜５重量％のインジウムと、
    ９２．５〜９７．５重量％の鉛とを含有する合金粉末を
    含む、請求項１３記載の方法。
JP8259430A 1995-09-29 1996-09-30 はんだペースト組成物 Expired - Fee Related JP2960017B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/536,592 US5803340A (en) 1995-09-29 1995-09-29 Composite solder paste for flip chip bumping
US536592 1995-09-29

Publications (2)

Publication Number Publication Date
JPH09108884A JPH09108884A (ja) 1997-04-28
JP2960017B2 true JP2960017B2 (ja) 1999-10-06

Family

ID=24139142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8259430A Expired - Fee Related JP2960017B2 (ja) 1995-09-29 1996-09-30 はんだペースト組成物

Country Status (4)

Country Link
US (1) US5803340A (ja)
EP (1) EP0769346B1 (ja)
JP (1) JP2960017B2 (ja)
DE (1) DE69618416T2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3446798B2 (ja) * 1996-11-29 2003-09-16 日本特殊陶業株式会社 接合バンプ付き配線基板
US5928404A (en) * 1997-03-28 1999-07-27 Ford Motor Company Electrical solder and method of manufacturing
KR100244965B1 (ko) * 1997-08-12 2000-02-15 윤종용 인쇄회로기판과 볼 그리드 어레이 패키지의 제조 방법
US6156408A (en) * 1997-08-29 2000-12-05 Motorola, Inc. Device for reworkable direct chip attachment
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
US6153505A (en) * 1998-04-27 2000-11-28 International Business Machines Corporation Plastic solder array using injection molded solder
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
US6509645B2 (en) * 1998-07-09 2003-01-21 Nippon Steel Corporation Spherical semiconductor device and method for fabricating the same
US6461953B1 (en) 1998-08-10 2002-10-08 Fujitsu Limited Solder bump forming method, electronic component mounting method, and electronic component mounting structure
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
SG82591A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
SG82590A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips and via-fill
US6085968A (en) * 1999-01-22 2000-07-11 Hewlett-Packard Company Solder retention ring for improved solder bump formation
US6251501B1 (en) * 1999-03-29 2001-06-26 Delphi Technologies, Inc. Surface mount circuit device and solder bumping method therefor
CA2410636A1 (en) 2000-05-24 2001-11-29 Stephen F. Corbin Variable melting point solders and brazes
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6609651B1 (en) * 2000-11-20 2003-08-26 Delphi Technologies, Inc Method of soldering a leaded circuit component
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
JP3556922B2 (ja) * 2001-05-07 2004-08-25 富士通株式会社 バンプ形成方法
US6767411B2 (en) * 2002-03-15 2004-07-27 Delphi Technologies, Inc. Lead-free solder alloy and solder reflow process
US6811892B2 (en) * 2002-08-22 2004-11-02 Delphi Technologies, Inc. Lead-based solder alloys containing copper
US6630251B1 (en) * 2002-09-23 2003-10-07 Delphi Technologies, Inc. Leach-resistant solder alloys for silver-based thick-film conductors
US20040134976A1 (en) * 2003-01-14 2004-07-15 Frank Keyser Method and system for solder connecting electrical devices
US7017795B2 (en) * 2003-11-03 2006-03-28 Indium Corporation Of America Solder pastes for providing high elasticity, low rigidity solder joints
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7422141B2 (en) * 2004-01-22 2008-09-09 Hrl Laboratories, Llc Microparticle loaded solder preform allowing bond site control of device spacing at micron, submicron, and nanostructure scale
US7287685B2 (en) * 2004-09-20 2007-10-30 International Business Machines Corporation Structure and method to gain substantial reliability improvements in lead-free BGAs assembled with lead-bearing solders
US7331503B2 (en) * 2004-10-29 2008-02-19 Intel Corporation Solder printing process to reduce void formation in a microvia
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7781140B2 (en) * 2006-08-17 2010-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fine pitch bump stripping
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7767586B2 (en) * 2007-10-29 2010-08-03 Applied Materials, Inc. Methods for forming connective elements on integrated circuits for packaging applications
JP4685081B2 (ja) * 2007-11-08 2011-05-18 富士通株式会社 電子部品製造方法
TW201210733A (en) 2010-08-26 2012-03-16 Dynajoin Corp Variable melting point solders
KR102087004B1 (ko) * 2012-03-20 2020-03-10 알파 어셈블리 솔루션스 인크. 솔더 프리폼과 솔더 합금 조립 방법
TWI484610B (zh) * 2012-07-09 2015-05-11 矽品精密工業股份有限公司 半導體結構之製法與導電凸塊
DE102013102742A1 (de) * 2013-03-18 2014-09-18 Dbk David + Baader Gmbh Dehnstoffelement und Verfahren
JP6350967B2 (ja) * 2014-07-09 2018-07-04 三菱マテリアル株式会社 半導体装置及びその製造方法
US11581239B2 (en) 2019-01-18 2023-02-14 Indium Corporation Lead-free solder paste as thermal interface material
CN113878260B (zh) * 2021-09-29 2022-10-18 江西小山新材料科技有限公司 一种水洗高铅焊锡膏及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2623273A (en) * 1945-05-05 1952-12-30 Indium Corp America Soldered joint and method of making same
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
DE3574351D1 (en) * 1984-05-14 1989-12-28 Raychem Corp Solder composition
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US5154341A (en) * 1990-12-06 1992-10-13 Motorola Inc. Noncollapsing multisolder interconnection
JPH0547812A (ja) * 1991-08-19 1993-02-26 Mitsubishi Electric Corp 半導体装置
US5229070A (en) * 1992-07-02 1993-07-20 Motorola, Inc. Low temperature-wetting tin-base solder paste
US5328521A (en) * 1993-03-08 1994-07-12 E. I. Du Pont De Nemours And Company Kinetic solder paste composition
US5477086A (en) * 1993-04-30 1995-12-19 Lsi Logic Corporation Shaped, self-aligning micro-bump structures
US5382300A (en) * 1994-03-22 1995-01-17 At&T Corp. Solder paste mixture
US5540379A (en) * 1994-05-02 1996-07-30 Motorola, Inc. Soldering process
US5415944A (en) * 1994-05-02 1995-05-16 Motorola, Inc. Solder clad substrate
US5429293A (en) * 1994-12-19 1995-07-04 Motorola, Inc. Soldering process

Also Published As

Publication number Publication date
EP0769346A1 (en) 1997-04-23
US5803340A (en) 1998-09-08
DE69618416T2 (de) 2002-11-07
DE69618416D1 (de) 2002-02-14
EP0769346B1 (en) 2002-01-09
JPH09108884A (ja) 1997-04-28

Similar Documents

Publication Publication Date Title
JP2960017B2 (ja) はんだペースト組成物
US6010060A (en) Lead-free solder process
US5730932A (en) Lead-free, tin-based multi-component solder alloys
US6574859B2 (en) Interconnection process for module assembly and rework
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
EP0655961B1 (en) Tin-bismuth solder paste and method of use
US6360939B1 (en) Lead-free electrical solder and method of manufacturing
US7145236B2 (en) Semiconductor device having solder bumps reliably reflow solderable
US6025649A (en) Pb-In-Sn tall C-4 for fatigue enhancement
EP0629464B1 (en) Lead-free, tin, antimony, bismuth, copper solder alloy
EP0629463B1 (en) Lead-free, high-temperature, tin based multi-component solder
JP2682807B2 (ja) はんだ付方法およびソルダーバンプ形成方法
US5390080A (en) Tin-zinc solder connection to a printed circuit board of the like
US5221038A (en) Method for forming tin-indium or tin-bismuth solder connection having increased melting temperature
TWI280829B (en) Mounting substrate and mounting method of electronic part
JP3441220B2 (ja) 改善されたはんだペースト混合物
JPH04273453A (ja) 直接チップ取り付け方法
TW202027899A (zh) 混合合金焊膏、其製造方法以及焊接方法
US6214131B1 (en) Mixed solder pastes for low-temperature soldering process
JP4022139B2 (ja) 電子装置及び電子装置の実装方法及び電子装置の製造方法
JPH08264916A (ja) 電気的相互接続組立体、はんだバンプ形成方法、電気的接続方法及び合金
Jung et al. Alternative solders for flip chip applications in the automotive environment
US7070088B2 (en) Method of semiconductor device assembly including fatigue-resistant ternary solder alloy
WO1997047425A1 (en) Lead-free, high tin ternary solder alloy of tin, silver, and bismuth
WO1999003632A1 (en) A coating used for manufacturing and assembling electronic components

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees