JP4022139B2 - 電子装置及び電子装置の実装方法及び電子装置の製造方法 - Google Patents
電子装置及び電子装置の実装方法及び電子装置の製造方法 Download PDFInfo
- Publication number
- JP4022139B2 JP4022139B2 JP2002374966A JP2002374966A JP4022139B2 JP 4022139 B2 JP4022139 B2 JP 4022139B2 JP 2002374966 A JP2002374966 A JP 2002374966A JP 2002374966 A JP2002374966 A JP 2002374966A JP 4022139 B2 JP4022139 B2 JP 4022139B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- solder
- substrate
- mounting
- connecting member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/264—Bi as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/36—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
- B23K35/3612—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest with organic compounds as principal constituents
- B23K35/3613—Polymers, e.g. resins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電子装置及び電子装置の実装方法及び電子装置の製造方法に係り、特に鉛を用いないはんだを用いた電子装置及び電子装置の実装方法及び電子装置の製造方法に関する。
【０００２】
近年、半導体装置に代表される電子装置では、高密度化に伴い接続端子の数が増加する傾向にある。半導体装置を例に挙げて説明すると、この接続端子の増加に対応するため、半導体素子は素子下面に形成したはんだバンプによって、基板にフリップチップ実装する方法が提案され実用化されている。
【０００３】
従来、 このフリップチップ実装は、高性能な大型コンピュータの高密度実装のために適用されていたが、近年ではＬＳＩの高集積化（接続端子の増加）に対応するため、民生機器にも、ＦＣ−ＢＧＡ(Flip Chip Ball Grid Array)パッケージとして用いられるようになってきている。
【０００４】
その際、半導体素子を実装する基板（パッケージ基板）は、樹脂ビルドアップ基板が使用されており、はんだバンプ接合部の信頼性の確保にアンダーフィル（樹脂）が必須となっている。
【０００５】
【従来の技術】
従来、ＦＣ−ＢＧＡにおいて、半導体素子を基板に接合する接合技術として用いられる、はんだバンプを用いたフリップチップ実装としては、例えば、「６ｔｈ Symposium on “Microjoining and Assembly Technology in Electronics 2000”」の予稿集、P157-162に記載の「2000pin級Flip-Chip BGAにおけるフリップチップ接合技術」に著されている。
【０００６】
図１（Ａ）は、従来のＦＣ−ＢＧＡパッケージ構造を有した半導体装置１０を示している。また、同図では半導体装置１０を実装基板２０に実装した状態を示している。
【０００７】
半導体装置１０は、大略すると半導体素子１１，基板１２，リッド１３，及びはんだボール１６等により構成されている。半導体素子１１は、図中下面を回路形成面としており、この回路形成面には複数のはんだバンプ１４が配設されている。このはんだバンプ１４を用いて半導体素子１１は、基板１２にフリップチップ接合された構成となっている。
【０００８】
また、半田バンプ１４の代わりに、金属ボールやワイヤバンピング端子を用い、いったん金属ボールやワイヤバンピング端子を半導体素子１１に接合した後、基板１２に接合する方法もある（例えば、特許文献１参照）。
【０００９】
半導体素子１１と基板１２の間には、はんだバンプ１４による半導体素子１１と基板１２の接合強度（機械的強度）を高めるため、アンダーフィル１５が配設されている。更に、半導体素子１１を覆うよう、基板１２の上部にはリッド１３が形成されている。
【００１０】
はんだボール１６は外部接続端子となるものであり、実装基板２０に形成された電極２１と対応して配設されている。このはんだボール１６は、基板１２の図中下面（半導体素子１１が配設される面と反対側の面）に配設されている。
【００１１】
基板１２は、樹脂ビルドアップ基板であり、その上面にははんだバンプ１４が接続される上部電極が形成されると共に、下面にははんだボール１６が接続される下部電極が形成されている（上部及び下部電極は図示せず）。そして、この上部電極と下部電極は、基板１２の内層配線により接続されている。上記構成とされた半導体装置１０は、はんだボール１６が実装基板２０の電極２１に接合されることにより実装基板２０に実装される。
【００１２】
電子部品の電気的機械的接合には、鉛（Ｐｂ）系のはんだ材料がもっとも使用されており、特にＳｎ−Ｐｂ共晶はんだ（Ｓｎ−３７Ｐｂ：融点183℃）が一般的に用いられてきた。特に、ＦＣ−ＢＧＡパッケージ構造の半導体装置１０では、上記したように半導体素子１１をはんだバンプ１４（突起電極）によって基板１２にフリップチップ接合する。この工程は、１次実装と呼ばれている。
【００１３】
その後、半導体素子１１と基板１２との間にアンダーフィル１５を形成し、基板１２の下面にはんだボール１６を形成する。そして、半導体装置１０を実装基板２０に実装するのには、このはんだボール１６を用いて行なわれる。このはんだボール１６を用いて半導体装置１０を実装基板２０に実装する工程を２次実装と呼んでいる。
【００１４】
半導体素子１１を基板１２に接合する１次実装用のはんだバンプ１４のはんだ材料は、２次実装の際に溶融することを防止するために、２次実装用のはんだボール１６の融点よりも融点の高いＰｂ-5%Ｓｎ（融点314℃）が用いられている。
【００１５】
しかし、近年環境問題の点から、電子部品の実装に使用されているはんだ材料のＰｂフリー化が強く望まれるようになってきている（例えば、特許文献２参照）。現在、実用化レベルのＰｂフリーはんだは、接合信頼性の点から、Ｓｎ−Ａｇ−Ｃｕ系はんだ（融点：218℃）しかない。そのため、１次実装、２次実装ともにＳｎ−Ａｇ−Ｃｕ系の鉛フリーはんだ（以下、Ｐｂフリーはんだという）を用いることが不可避となっている。
【００１６】
【特許文献１】
特開２００２−２５４１９４（第１２頁〜第１３頁、図１６）
【００１７】
【特許文献２】
特開平０９−１８１１２５号公報（第３頁〜第４頁）
【００１８】
【発明が解決しようとする課題】
しかしながら、１次実装に用いるはんだバンプ１４と２次実装に用いるはんだボール１６に同じ材質（Ｓｎ−Ａｇ−Ｃｕはんだ）を用いると、２次実装時の加熱（リフロー）時に、１次実装側のはんだバンプ１４も融解してしまう。
【００１９】
図２は、Ｓｎ−Ａｇ−Ｃｕはんだの、固体時と溶融時の体積変化を説明するための図である。同図では、Ｓｎ−Ａｇ−Ｃｕはんだにより形成されたはんだバンプ１４を例に挙げ、固体時と溶融時の体積変化をはんだバンプ１４の直径変化として示している。
【００２０】
図２（Ａ）は、固体時におけるはんだバンプ１４を示している。この時のはんだバンプ１４の直径をＲとする。このはんだバンプ１４を加熱すると、やがて溶融が開始される。そして、更に加熱処理を進めはんだバンプ１４を完全に溶融した場合、図２（Ｂ）に模式的に示すように、はんだバンプ１４の体積は固体時に比べて大きく増加する（８％以上）。
【００２１】
このようにはんだバンプ１４に体積膨張が発生すると、アンダーフィル１５と半導体素子１１の界面、或いはアンダーフィル１５と基板１２との界面に応力が発生し、最悪の場合には図１（Ｂ）に矢印Ａで示すように、アンダーフィル１５と半導体素子１１或いは基板１２との界面に溶融したはんだバンプ１４が流れ込み、バンプ間でショートが発生するおそれがあるという問題点があった。
【００２２】
本発明は上記の点に鑑みてなされたものであり、２次実装における第１の接続部材間でショートが発生することを防止することにより実装信頼性を高めた電子装置及び電子装置の実装方法及び電子装置の製造方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００２４】
請求項１記載の発明は、
電子素子と、
該電子素子が配設される被配設部材と、
前記電子素子と前記被配設部材とを電気的に接続する複数の第１の接続部材と、
前記被配設部材を電気的に外部接続する第２の接続部材と、
前記電子素子と前記被配設部材との間に設けられ、前記各第１の接続部材同士の間を隔離するように配設された樹脂材とを具備し、
前記第１の接続部材の材料として、固体時体積と溶融時体積との体積差の、前記固体時体積に対する割合が、５パーセント以下であるはんだ合金を用いてなる電子装置であって、
前記第１の接続部材の材料は、ビスマスを15重量パーセント以上80重量パーセント以下、銀を0.5重量パーセント以上３重量パーセント以下、残りが錫であるはんだ合金であることを特徴とするものである。
【００２５】
上記発明によれば、第１の接続部材は、固体時体積と溶融時体積との体積差の、固体時体積に対する割合が５パーセント以下と小さいため、２次実装時の加熱により第１の接続部材が溶融したとしても、はんだバンプ間でショートが発生するようなことはない。
【００２９】
また、請求項２記載の発明は、
請求項１記載の電子装置において、
前記第１の接続部材の融点が130℃以上200℃以下であることを特徴とするものである。
【００３０】
上記発明によれば、従来から用いられている鉛−錫共晶はんだとほぼ等しい融点であるため、第１の接続部材を接続処理するのに、従来から用いられているはんだ処理装置を用いることが可能となる。
【００３１】
また、請求項３記載の発明は、
請求項１又は２に記載の電子装置において、
前記第１の接続部材は、前記電子素子の電極に設けられたバンプ、または前記被配設部材、または前記電子素子と前記被配設部材の両方の電極上に設けられたバンプであることを特徴とするものである。
【００３２】
上記発明のように、第１の接続部材をバンプとして用いることができる。
【００３３】
また、請求項４記載の発明は、
請求項１乃至３のいずれか一項に記載の電子装置に設けられた第２の接続部材を基板に接合することにより、前記電子装置を前記基板に実装する電子装置の実装方法であって、
前記第２の接続部材を前記基板に接続する際、前記第１の接続部材の融点により高い温度に加熱して接続することを特徴とするものである。
【００３４】
上記発明によれば、第２の接続部材を選定する際、第１の接続部材の融点より高い融点を有する材料を選定することが可能となる。よって、第２の接続部材を選定する際、その選定の自由度を高めることができる。
【００３５】
また、請求項５記載の発明は、
請求項１乃至３のいずれか一項に記載の電子装置の製造方法であって、
前記被配設部材の電極に、前記第１の接続部材とは異なる材質である銀が 3 重量パーセント、銅が 0.5 重量パーセント、残りが錫であるはんだ合金よりなり、かつ前記第１の接続部材の体積より小さい体積の第３の接続部材を配設する工程と、
前記第１の接続部材と前記第３の接続部材とを接合させることにより前記電子素子を前記被配設部材に配設する工程を含むことを特徴とするものである。
【００３６】
上記発明によれば、被配設部材の電極上に第１の接続部材と異なる材質の第３の接続部材を配設しても、第１の接続部材の体積は第３の接続部材の体積よりも大きいため、第１の接続部材と第３の接続部材とを接合した際、第１の接続部材の特性を維持する。このため、２次実装時の加熱により第１の接続部材と第３の接続部材との接合部分が溶融しても、固体時体積と溶融時体積との体積差の、固体時体積に対する割合を５パーセント以下とすることができる。
【００３７】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３８】
図３は、本発明の一実施例である電子装置を示している。本実施例では、電子装置としてＦＣ−ＢＧＡパッケージ構造を有した半導体装置３０を例に挙げて説明するものとする。また本実施例では、半導体装置３０は、実装基板２０に実装されるものとする。尚、図３において、図１に示した半導体装置１０と同一構成については同一符号を付して説明するものとする。
【００３９】
半導体装置３０は、大略すると半導体素子１１（請求項に記載の電子素子に相当する），基板１２（請求項に記載の被配設部材に相当する），リッド１３，及びはんだボール３６（請求項に記載の第２の接続部材に相当する）等により構成されている。半導体素子１１は、図中下面を回路形成面としており、この回路形成面には複数のはんだバンプ３１（請求項に記載の第１の接続部材に相当する）が配設されている。このはんだバンプ３１を用いて半導体素子１１は、基板１２にフリップチップ接合されている。
【００４０】
また、半導体素子１１と基板１２の間には、はんだバンプ３１による半導体素子１１と基板１２の機械的な接合強度を高めるため、アンダーフィル１５（請求項に記載の樹脂材に相当する）が配設されている。このアンダーフィル１５は熱硬化型樹脂であり、上面が半導体素子１１と接着され、下面が基板１２に接着された構成となっている。更に、基板１２の上部には、半導体素子１１を覆うようにリッド１３が配設されている。
【００４１】
はんだボール３６は外部接続端子となるものであり、実装基板２０に形成された電極２１に対応した位置に配設されている。このはんだボール３６は、基板１２の図中下面（半導体素子１１が配設される面と反対側の面）に配設されている。
【００４２】
図４に示すように、基板１２は樹脂ビルドアップ基板であり、その上面にははんだバンプ３１が接合される上部電極３２が形成されると共に、下面にははんだボール１６が接合される下部電極が形成されている（下部電極は図示せず）。そして、この上部電極３２と下部電極は、基板１２の内層配線により接続されている。上記構成とされた半導体装置３０は、図５に示すようにはんだボール３６が実装基板２０の電極２１に接合されることにより実装基板２０に実装される。
【００４３】
上記した半導体装置３０において、本実施例でははんだバンプ３１とはんだボール３６の材質としてはＰｂフリーのはんだ材料を使用している。はんだバンプ３１のはんだ材料は、固体時体積（Ｖ１）と溶融時体積（Ｖ２）との体積差（Ｖ２−Ｖ１）の、固体時体積に対する割合［｛（Ｖ２−Ｖ１）／Ｖ１｝×１００］が、５パーセント（％）以下である金属材料を用いている（以下、この割合を体積膨張率という）。
【００４４】
ここで、体積膨張率が５％以下の材料と規定したのは、それ以上の体積膨張率であると、はんだバンプ３１間でショートが発生する確率が格段に上昇するためである。特に従来用いられていたＳｎ−Ａｇ−Ｃｕ系のはんだ材料では、体積膨張率約１０％であることから、これ以下に制御する必要がある。
【００４５】
このように体積膨張率を５％以下としうる金属材料としては、ビスマス（Ｂｉ）を15重量％以上80重量％以下、Ａｇを0.5重量％以上３重量％以下、残りがＳｎである組成を有した金属材料が考えられる。Ｂｉは融解した場合に体積が減少する特性を有しており、よってＳｎに対してＢｉの添加量を変化させた場合、Ｂｉ濃度の上昇に伴って融解時の体積膨張率を低下させることができる。特に、共晶付近の組成（Ｂｉが５７％）ではほとんど膨張しない。
【００４６】
また、Ｂｉの添加量が15重量％未満となると、ＢｉはＳｎに対して固溶し、膨張率を低下させる効果がなくなってしまう。一方、Ｂｉの添加量が80重量％を超えると、このはんだ材料はもろくなり、はんだバンプ３１として要求される強度を得ることができない。
【００４７】
以上の各理由から本実施例では、はんだバンプ３１の金属材料として、ビスマス（Ｂｉ）を15重量％以上80重量％以下、銀（Ａｇ）を0.5重量％以上３重量％以下、残りが錫（Ｓｎ）である組成を有した金属材料を用いている。この金属材料の組成をこのように設定することにより、体積膨張率は−５％以上+５以下となる。
【００４８】
本実施例の組成範囲では、融点直上の温度では、固体から液体に変化する際に体積が減少し、膨張率としてはマイナス（減少）となる。しかし、温度を上げていくことによって、液体の熱膨張により体積が膨張する。本実施例の組成範囲では、完全に固体が溶融し液体となった状態で、５％以下となる。また、下限値として、融点直上の温度を想定して−５％としたが、更に低くなっても問題はない。
【００４９】
また、上記組成とされた金属材料の融点は、130℃以上200℃以下である。この融点は、従来から用いられているＰｂ−Ｓｎ共晶はんだとほぼ等しい融点であるため、はんだバンプ３１及びはんだボール３６の接合処理に、従来から用いられているはんだ処理装置を用いることが可能となり、設備コストの低減を図ることができる。
【００５０】
図４は、半導体装置３０の製造工程において、半導体素子１１を基板１２に実装する方法（１次実装の方法）を示している。前記のように、本実施例でははんだバンプ３１を用いて半導体素子１１を基板１２にフリップチップ接合する方法を採っている。
【００５１】
このフリップチップ接合する際、基板１２に形成された上部電極３２には、予めはんだの濡れ性を高めるフラックスが塗布されていたり、はんだペースト３３が印刷されている場合がある。このはんだペースト３３は、いわゆるはんだの濡れ性を高める各種材料と、金属材料の粒体（以下、金属粒体という）とにより構成されている。
【００５２】
本実施例では、このはんだペースト３３に含まれる金属粒体としてSn-3Ag-0.5Cuを用いており、はんだバンプ３１の材料と異なる材料を用いている。しかしながら、はんだペースト３３に含まれる金属粒体の全体積（個々の上部電極３２に塗布される全体積）は、１個のはんだバンプ３１の体積に比べて非常に小さい。
【００５３】
したがって、はんだペースト３３に含まれる金属粒体としてはんだバンプ３１と異なる材質の金属材料を用いても、はんだバンプ３１を上部電極３２に接合し、これによりはんだペースト３３に含まれる金属粒体がはんだバンプ３１を構成する金属材料に混入しても（以下、これを接合後金属材料という）、この接合後金属材料は接合前のはんだバンプ３１の特性を維持する。よって、この接合後金属材料の体積膨張率をはんだバンプ３１の材料の体積膨張率と同じ５％以下とすることができる。
【００５４】
続いて、半導体装置３０を実装基板２０に実装する実装方法（２次実装の方法）について説明する。半導体装置３０を実装基板２０に実装するには、図３に示すように、予め実装基板２０に設けられた各電極２１にはんだペースト２２を塗布しておく。このはんだペースト２２もはんだの濡れ性を高める各種材料と金属粒体とよりなる構成とされている。このはんだペースト２２に添加される金属粒体は、はんだボール３６と同一の金属材料を用いることが一般的である。
【００５５】
半導体装置３０は、はんだボール３６と電極２１とが一致するよう実装基板２０に載置される。はんだペースト２２は、ある程度の粘着性を有しているため、半導体装置３０は実装基板２０に仮止めされる。そして、仮止めされた状態で、半導体装置３０及び実装基板２０は、リフロー炉に入れられ加熱処理が実施される。この時の加熱温度は、はんだバンプ３１の融点（130℃以上200℃以下）以上の温度に設定されている。
【００５６】
この加熱処理により、はんだボール３６は溶融して電極２１に接合する。この際、はんだボール３６が溶融する温度で加熱処理を行なうと、はんだバンプ３１も溶融する。しかしながら、はんだバンプ３１は体積膨張割合が５パーセント以下と小さいため、この加熱によりはんだバンプ３１がアンダーフィル１５と半導体素子１１との界面、及びアンダーフィル１５と基板１２との界面に侵入するようなことはない。これにより、隣接するはんだバンプ３１間がショートすることを防止でき、実装信頼性を高めることができる。
【００５７】
また、上記のように本実施例では、はんだボール３６を電極２１に接合する際、はんだバンプ３１の融点により高い温度に加熱して接続する構成としている。
【００５８】
前記したように、はんだバンプ３１を構成する金属材料は、ＳｎにＢｉを添加した材料である。しかしながら、ＳｎにＢｉを添加した材料は、アンダーフィル１５（熱硬化性樹脂）の形成時に実施される加熱処理によって、ＳｎとＢｉが分離してはんだ組織が粗大化してしまう。このように粗大化した組織は、疲労寿命を低下させる傾向がある。
【００５９】
このため、本実施例では２次実装時にバンプ３１の融点により高い温度に加熱して溶融させることにより、アンダーフィル１５の形成時における熱履歴によって粗大化した組織を、対疲労性の高い微細な組織に改善している。これにより、はんだバンプ３１と基板１２との接合信頼性を更に向上させることができる。
【００６０】
はんだバンプ３１とはんだボール３６が同一材料としても、問題はない。また、前記のように、はんだバンプ３１とはんだボール３６を異なる材質とする場合には、はんだボール３６の材質を選定する際にはんだバンプ３１の融点より高い融点を有する材料を選定することが可能となり、はんだボール３６の材質選定の自由度を高めることもできる。
【００６１】
続いて、本発明者が上記した発明に係る半導体装置３０を用いて実際に実装処理を行なった実施例について説明する。
【００６２】
【実施例１】
Sn-2.6Ag、Sn-3Ag-0.5Cu、Sn-37Pb、Sn-30Bi、Sn-40Bi、Sn-57Bi、Sn-57Bi-0.5Ag、Sn-57Bi-0.9Ag、Sn-57Bi-2.5Agのはんだ9種について、室温と２５０℃において、ピクノメータ法によって、密度を測定し、その密度から体積膨張率を求めた。尚、ピクノメータ法とは、セルの中にサンプルと分散媒を入れ、サンプルの細孔や粒子間に液体を浸入させるための脱気を行い、その後ある液面まで液を足して重量を量り、そのときの液温を計るという方法である。この方法によれば、サンプルによって置換される液体の重量から比重を得ることができる。
【００６３】
結果を以下の表１に示す。
【００６４】
【表１】
上記の表１より、ＳｎにＢｉを添加することによって、体積膨張率を低下させることができることが判る。更に、Ａｇを添加することにより、体積膨張をほぼ抑制できることが判る。
［実施例２］
Ｓｎ-57Ｂｉはんだ粉末をフラックスと重量比で９０：１０で混合したはんだペーストを、エッチングでくぼみを形成したシリコン基板に印刷し、ピーク温度２００℃の窒素リフローによりはんだボールを作製した。
【００６５】
このはんだボールを、□１４ｍｍ、φ１００μｍ、ピッチ２５０μｍの半導体素子の電極上に、位置合わせを行い、半導体素子に、ピーク温度２００℃の窒素リフローにより、はんだバンプを形成した。更に、このバンプと、フラックスを供給した□４０ｍｍのガラスセラミック製ＢＧＡ回路基板上に位置合わせを行い、ピーク温度２００℃の窒素リフローによりフリップチップ接合体を作製した。その後、チップ基板間にアンダーフィル剤を、７０℃のホットプレート上で供給し、１００℃１ｈで硬化させた。
【００６６】
このサンプルについて、ボール付け、２次実装を考慮して、最高温度250℃のリフローを５回行い、熱負荷をかけた。そのサンプルについて、１次実装の接合部の抵抗を測定した。その結果、ショートもなく良好なはんだ接合部が得られた。
比較のために、Ｓｎ−3Ａｇ−0.5Ｃｕはんだボールではんだバンプを形成した半導体素子を用いて作製したサンプルの試験を行なった結果、リフロー５回後で、１５個中７個ショートが発生した。
【００６７】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【００６８】
請求項１，３記載の発明によれば、第１の接続部材の加熱時における体積変化が５パーセント以下と小さいため、２次実装時の加熱により第１の接続部材が溶融したとしても、はんだバンプ間でショートが発生するようなことはなく、よって電子装置の信頼性を高めることができる。
【００６９】
また、請求項２記載の発明によれば、第１の接続部材を接続処理するのに従来から用いられているはんだ処理装置を用いることが可能となり、設備コストの低減を図ることができる。
【００７０】
また、請求項４記載の発明によれば、第２の接続部材を選定する際、第１の接続部材の融点より高い融点を有する材料を選定することが可能となるため、第２の接続部材を選定する自由度を高めることができる。
【００７１】
また、請求項５記載の発明によれば、被配設部材の電極上に第１の接続部材と異なる材質の第３の接続部材を配設しても、第１の接続部材と第３の接続部材との接合金属材料は第１の接続部材の特性を示すため、加熱により接合金属材料が溶融したとしてもはんだバンプ間でショートが発生するようなことはなく、よって電子装置の信頼性を高めることができる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置を説明するための図である。
【図２】従来のはんだで発生する体積膨張を説明するための図である。
【図３】本発明の一実施例である半導体装置の構成及び実装方法を説明するための図である。
【図４】本発明の一実施例である半導体装置の製造方法を説明するための図である。
【図５】本発明の一実施例である半導体装置の実装方法を説明するための図である。
【符号の説明】
１１ 半導体素子
１２ 基板
１３ リッド
１４，３１ はんだバンプ
１５ アンダーフィル
１６，３６ はんだボール
２０ 実装基板
２１ 電極
２２，３３ はんだペースト
３０ 半導体装置
３２ 上部電極
【発明の属する技術分野】
本発明は電子装置及び電子装置の実装方法及び電子装置の製造方法に係り、特に鉛を用いないはんだを用いた電子装置及び電子装置の実装方法及び電子装置の製造方法に関する。
【０００２】
近年、半導体装置に代表される電子装置では、高密度化に伴い接続端子の数が増加する傾向にある。半導体装置を例に挙げて説明すると、この接続端子の増加に対応するため、半導体素子は素子下面に形成したはんだバンプによって、基板にフリップチップ実装する方法が提案され実用化されている。
【０００３】
従来、 このフリップチップ実装は、高性能な大型コンピュータの高密度実装のために適用されていたが、近年ではＬＳＩの高集積化（接続端子の増加）に対応するため、民生機器にも、ＦＣ−ＢＧＡ(Flip Chip Ball Grid Array)パッケージとして用いられるようになってきている。
【０００４】
その際、半導体素子を実装する基板（パッケージ基板）は、樹脂ビルドアップ基板が使用されており、はんだバンプ接合部の信頼性の確保にアンダーフィル（樹脂）が必須となっている。
【０００５】
【従来の技術】
従来、ＦＣ−ＢＧＡにおいて、半導体素子を基板に接合する接合技術として用いられる、はんだバンプを用いたフリップチップ実装としては、例えば、「６ｔｈ Symposium on “Microjoining and Assembly Technology in Electronics 2000”」の予稿集、P157-162に記載の「2000pin級Flip-Chip BGAにおけるフリップチップ接合技術」に著されている。
【０００６】
図１（Ａ）は、従来のＦＣ−ＢＧＡパッケージ構造を有した半導体装置１０を示している。また、同図では半導体装置１０を実装基板２０に実装した状態を示している。
【０００７】
半導体装置１０は、大略すると半導体素子１１，基板１２，リッド１３，及びはんだボール１６等により構成されている。半導体素子１１は、図中下面を回路形成面としており、この回路形成面には複数のはんだバンプ１４が配設されている。このはんだバンプ１４を用いて半導体素子１１は、基板１２にフリップチップ接合された構成となっている。
【０００８】
また、半田バンプ１４の代わりに、金属ボールやワイヤバンピング端子を用い、いったん金属ボールやワイヤバンピング端子を半導体素子１１に接合した後、基板１２に接合する方法もある（例えば、特許文献１参照）。
【０００９】
半導体素子１１と基板１２の間には、はんだバンプ１４による半導体素子１１と基板１２の接合強度（機械的強度）を高めるため、アンダーフィル１５が配設されている。更に、半導体素子１１を覆うよう、基板１２の上部にはリッド１３が形成されている。
【００１０】
はんだボール１６は外部接続端子となるものであり、実装基板２０に形成された電極２１と対応して配設されている。このはんだボール１６は、基板１２の図中下面（半導体素子１１が配設される面と反対側の面）に配設されている。
【００１１】
基板１２は、樹脂ビルドアップ基板であり、その上面にははんだバンプ１４が接続される上部電極が形成されると共に、下面にははんだボール１６が接続される下部電極が形成されている（上部及び下部電極は図示せず）。そして、この上部電極と下部電極は、基板１２の内層配線により接続されている。上記構成とされた半導体装置１０は、はんだボール１６が実装基板２０の電極２１に接合されることにより実装基板２０に実装される。
【００１２】
電子部品の電気的機械的接合には、鉛（Ｐｂ）系のはんだ材料がもっとも使用されており、特にＳｎ−Ｐｂ共晶はんだ（Ｓｎ−３７Ｐｂ：融点183℃）が一般的に用いられてきた。特に、ＦＣ−ＢＧＡパッケージ構造の半導体装置１０では、上記したように半導体素子１１をはんだバンプ１４（突起電極）によって基板１２にフリップチップ接合する。この工程は、１次実装と呼ばれている。
【００１３】
その後、半導体素子１１と基板１２との間にアンダーフィル１５を形成し、基板１２の下面にはんだボール１６を形成する。そして、半導体装置１０を実装基板２０に実装するのには、このはんだボール１６を用いて行なわれる。このはんだボール１６を用いて半導体装置１０を実装基板２０に実装する工程を２次実装と呼んでいる。
【００１４】
半導体素子１１を基板１２に接合する１次実装用のはんだバンプ１４のはんだ材料は、２次実装の際に溶融することを防止するために、２次実装用のはんだボール１６の融点よりも融点の高いＰｂ-5%Ｓｎ（融点314℃）が用いられている。
【００１５】
しかし、近年環境問題の点から、電子部品の実装に使用されているはんだ材料のＰｂフリー化が強く望まれるようになってきている（例えば、特許文献２参照）。現在、実用化レベルのＰｂフリーはんだは、接合信頼性の点から、Ｓｎ−Ａｇ−Ｃｕ系はんだ（融点：218℃）しかない。そのため、１次実装、２次実装ともにＳｎ−Ａｇ−Ｃｕ系の鉛フリーはんだ（以下、Ｐｂフリーはんだという）を用いることが不可避となっている。
【００１６】
【特許文献１】
特開２００２−２５４１９４（第１２頁〜第１３頁、図１６）
【００１７】
【特許文献２】
特開平０９−１８１１２５号公報（第３頁〜第４頁）
【００１８】
【発明が解決しようとする課題】
しかしながら、１次実装に用いるはんだバンプ１４と２次実装に用いるはんだボール１６に同じ材質（Ｓｎ−Ａｇ−Ｃｕはんだ）を用いると、２次実装時の加熱（リフロー）時に、１次実装側のはんだバンプ１４も融解してしまう。
【００１９】
図２は、Ｓｎ−Ａｇ−Ｃｕはんだの、固体時と溶融時の体積変化を説明するための図である。同図では、Ｓｎ−Ａｇ−Ｃｕはんだにより形成されたはんだバンプ１４を例に挙げ、固体時と溶融時の体積変化をはんだバンプ１４の直径変化として示している。
【００２０】
図２（Ａ）は、固体時におけるはんだバンプ１４を示している。この時のはんだバンプ１４の直径をＲとする。このはんだバンプ１４を加熱すると、やがて溶融が開始される。そして、更に加熱処理を進めはんだバンプ１４を完全に溶融した場合、図２（Ｂ）に模式的に示すように、はんだバンプ１４の体積は固体時に比べて大きく増加する（８％以上）。
【００２１】
このようにはんだバンプ１４に体積膨張が発生すると、アンダーフィル１５と半導体素子１１の界面、或いはアンダーフィル１５と基板１２との界面に応力が発生し、最悪の場合には図１（Ｂ）に矢印Ａで示すように、アンダーフィル１５と半導体素子１１或いは基板１２との界面に溶融したはんだバンプ１４が流れ込み、バンプ間でショートが発生するおそれがあるという問題点があった。
【００２２】
本発明は上記の点に鑑みてなされたものであり、２次実装における第１の接続部材間でショートが発生することを防止することにより実装信頼性を高めた電子装置及び電子装置の実装方法及び電子装置の製造方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００２４】
請求項１記載の発明は、
電子素子と、
該電子素子が配設される被配設部材と、
前記電子素子と前記被配設部材とを電気的に接続する複数の第１の接続部材と、
前記被配設部材を電気的に外部接続する第２の接続部材と、
前記電子素子と前記被配設部材との間に設けられ、前記各第１の接続部材同士の間を隔離するように配設された樹脂材とを具備し、
前記第１の接続部材の材料として、固体時体積と溶融時体積との体積差の、前記固体時体積に対する割合が、５パーセント以下であるはんだ合金を用いてなる電子装置であって、
前記第１の接続部材の材料は、ビスマスを15重量パーセント以上80重量パーセント以下、銀を0.5重量パーセント以上３重量パーセント以下、残りが錫であるはんだ合金であることを特徴とするものである。
【００２５】
上記発明によれば、第１の接続部材は、固体時体積と溶融時体積との体積差の、固体時体積に対する割合が５パーセント以下と小さいため、２次実装時の加熱により第１の接続部材が溶融したとしても、はんだバンプ間でショートが発生するようなことはない。
【００２９】
また、請求項２記載の発明は、
請求項１記載の電子装置において、
前記第１の接続部材の融点が130℃以上200℃以下であることを特徴とするものである。
【００３０】
上記発明によれば、従来から用いられている鉛−錫共晶はんだとほぼ等しい融点であるため、第１の接続部材を接続処理するのに、従来から用いられているはんだ処理装置を用いることが可能となる。
【００３１】
また、請求項３記載の発明は、
請求項１又は２に記載の電子装置において、
前記第１の接続部材は、前記電子素子の電極に設けられたバンプ、または前記被配設部材、または前記電子素子と前記被配設部材の両方の電極上に設けられたバンプであることを特徴とするものである。
【００３２】
上記発明のように、第１の接続部材をバンプとして用いることができる。
【００３３】
また、請求項４記載の発明は、
請求項１乃至３のいずれか一項に記載の電子装置に設けられた第２の接続部材を基板に接合することにより、前記電子装置を前記基板に実装する電子装置の実装方法であって、
前記第２の接続部材を前記基板に接続する際、前記第１の接続部材の融点により高い温度に加熱して接続することを特徴とするものである。
【００３４】
上記発明によれば、第２の接続部材を選定する際、第１の接続部材の融点より高い融点を有する材料を選定することが可能となる。よって、第２の接続部材を選定する際、その選定の自由度を高めることができる。
【００３５】
また、請求項５記載の発明は、
請求項１乃至３のいずれか一項に記載の電子装置の製造方法であって、
前記被配設部材の電極に、前記第１の接続部材とは異なる材質である銀が 3 重量パーセント、銅が 0.5 重量パーセント、残りが錫であるはんだ合金よりなり、かつ前記第１の接続部材の体積より小さい体積の第３の接続部材を配設する工程と、
前記第１の接続部材と前記第３の接続部材とを接合させることにより前記電子素子を前記被配設部材に配設する工程を含むことを特徴とするものである。
【００３６】
上記発明によれば、被配設部材の電極上に第１の接続部材と異なる材質の第３の接続部材を配設しても、第１の接続部材の体積は第３の接続部材の体積よりも大きいため、第１の接続部材と第３の接続部材とを接合した際、第１の接続部材の特性を維持する。このため、２次実装時の加熱により第１の接続部材と第３の接続部材との接合部分が溶融しても、固体時体積と溶融時体積との体積差の、固体時体積に対する割合を５パーセント以下とすることができる。
【００３７】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３８】
図３は、本発明の一実施例である電子装置を示している。本実施例では、電子装置としてＦＣ−ＢＧＡパッケージ構造を有した半導体装置３０を例に挙げて説明するものとする。また本実施例では、半導体装置３０は、実装基板２０に実装されるものとする。尚、図３において、図１に示した半導体装置１０と同一構成については同一符号を付して説明するものとする。
【００３９】
半導体装置３０は、大略すると半導体素子１１（請求項に記載の電子素子に相当する），基板１２（請求項に記載の被配設部材に相当する），リッド１３，及びはんだボール３６（請求項に記載の第２の接続部材に相当する）等により構成されている。半導体素子１１は、図中下面を回路形成面としており、この回路形成面には複数のはんだバンプ３１（請求項に記載の第１の接続部材に相当する）が配設されている。このはんだバンプ３１を用いて半導体素子１１は、基板１２にフリップチップ接合されている。
【００４０】
また、半導体素子１１と基板１２の間には、はんだバンプ３１による半導体素子１１と基板１２の機械的な接合強度を高めるため、アンダーフィル１５（請求項に記載の樹脂材に相当する）が配設されている。このアンダーフィル１５は熱硬化型樹脂であり、上面が半導体素子１１と接着され、下面が基板１２に接着された構成となっている。更に、基板１２の上部には、半導体素子１１を覆うようにリッド１３が配設されている。
【００４１】
はんだボール３６は外部接続端子となるものであり、実装基板２０に形成された電極２１に対応した位置に配設されている。このはんだボール３６は、基板１２の図中下面（半導体素子１１が配設される面と反対側の面）に配設されている。
【００４２】
図４に示すように、基板１２は樹脂ビルドアップ基板であり、その上面にははんだバンプ３１が接合される上部電極３２が形成されると共に、下面にははんだボール１６が接合される下部電極が形成されている（下部電極は図示せず）。そして、この上部電極３２と下部電極は、基板１２の内層配線により接続されている。上記構成とされた半導体装置３０は、図５に示すようにはんだボール３６が実装基板２０の電極２１に接合されることにより実装基板２０に実装される。
【００４３】
上記した半導体装置３０において、本実施例でははんだバンプ３１とはんだボール３６の材質としてはＰｂフリーのはんだ材料を使用している。はんだバンプ３１のはんだ材料は、固体時体積（Ｖ１）と溶融時体積（Ｖ２）との体積差（Ｖ２−Ｖ１）の、固体時体積に対する割合［｛（Ｖ２−Ｖ１）／Ｖ１｝×１００］が、５パーセント（％）以下である金属材料を用いている（以下、この割合を体積膨張率という）。
【００４４】
ここで、体積膨張率が５％以下の材料と規定したのは、それ以上の体積膨張率であると、はんだバンプ３１間でショートが発生する確率が格段に上昇するためである。特に従来用いられていたＳｎ−Ａｇ−Ｃｕ系のはんだ材料では、体積膨張率約１０％であることから、これ以下に制御する必要がある。
【００４５】
このように体積膨張率を５％以下としうる金属材料としては、ビスマス（Ｂｉ）を15重量％以上80重量％以下、Ａｇを0.5重量％以上３重量％以下、残りがＳｎである組成を有した金属材料が考えられる。Ｂｉは融解した場合に体積が減少する特性を有しており、よってＳｎに対してＢｉの添加量を変化させた場合、Ｂｉ濃度の上昇に伴って融解時の体積膨張率を低下させることができる。特に、共晶付近の組成（Ｂｉが５７％）ではほとんど膨張しない。
【００４６】
また、Ｂｉの添加量が15重量％未満となると、ＢｉはＳｎに対して固溶し、膨張率を低下させる効果がなくなってしまう。一方、Ｂｉの添加量が80重量％を超えると、このはんだ材料はもろくなり、はんだバンプ３１として要求される強度を得ることができない。
【００４７】
以上の各理由から本実施例では、はんだバンプ３１の金属材料として、ビスマス（Ｂｉ）を15重量％以上80重量％以下、銀（Ａｇ）を0.5重量％以上３重量％以下、残りが錫（Ｓｎ）である組成を有した金属材料を用いている。この金属材料の組成をこのように設定することにより、体積膨張率は−５％以上+５以下となる。
【００４８】
本実施例の組成範囲では、融点直上の温度では、固体から液体に変化する際に体積が減少し、膨張率としてはマイナス（減少）となる。しかし、温度を上げていくことによって、液体の熱膨張により体積が膨張する。本実施例の組成範囲では、完全に固体が溶融し液体となった状態で、５％以下となる。また、下限値として、融点直上の温度を想定して−５％としたが、更に低くなっても問題はない。
【００４９】
また、上記組成とされた金属材料の融点は、130℃以上200℃以下である。この融点は、従来から用いられているＰｂ−Ｓｎ共晶はんだとほぼ等しい融点であるため、はんだバンプ３１及びはんだボール３６の接合処理に、従来から用いられているはんだ処理装置を用いることが可能となり、設備コストの低減を図ることができる。
【００５０】
図４は、半導体装置３０の製造工程において、半導体素子１１を基板１２に実装する方法（１次実装の方法）を示している。前記のように、本実施例でははんだバンプ３１を用いて半導体素子１１を基板１２にフリップチップ接合する方法を採っている。
【００５１】
このフリップチップ接合する際、基板１２に形成された上部電極３２には、予めはんだの濡れ性を高めるフラックスが塗布されていたり、はんだペースト３３が印刷されている場合がある。このはんだペースト３３は、いわゆるはんだの濡れ性を高める各種材料と、金属材料の粒体（以下、金属粒体という）とにより構成されている。
【００５２】
本実施例では、このはんだペースト３３に含まれる金属粒体としてSn-3Ag-0.5Cuを用いており、はんだバンプ３１の材料と異なる材料を用いている。しかしながら、はんだペースト３３に含まれる金属粒体の全体積（個々の上部電極３２に塗布される全体積）は、１個のはんだバンプ３１の体積に比べて非常に小さい。
【００５３】
したがって、はんだペースト３３に含まれる金属粒体としてはんだバンプ３１と異なる材質の金属材料を用いても、はんだバンプ３１を上部電極３２に接合し、これによりはんだペースト３３に含まれる金属粒体がはんだバンプ３１を構成する金属材料に混入しても（以下、これを接合後金属材料という）、この接合後金属材料は接合前のはんだバンプ３１の特性を維持する。よって、この接合後金属材料の体積膨張率をはんだバンプ３１の材料の体積膨張率と同じ５％以下とすることができる。
【００５４】
続いて、半導体装置３０を実装基板２０に実装する実装方法（２次実装の方法）について説明する。半導体装置３０を実装基板２０に実装するには、図３に示すように、予め実装基板２０に設けられた各電極２１にはんだペースト２２を塗布しておく。このはんだペースト２２もはんだの濡れ性を高める各種材料と金属粒体とよりなる構成とされている。このはんだペースト２２に添加される金属粒体は、はんだボール３６と同一の金属材料を用いることが一般的である。
【００５５】
半導体装置３０は、はんだボール３６と電極２１とが一致するよう実装基板２０に載置される。はんだペースト２２は、ある程度の粘着性を有しているため、半導体装置３０は実装基板２０に仮止めされる。そして、仮止めされた状態で、半導体装置３０及び実装基板２０は、リフロー炉に入れられ加熱処理が実施される。この時の加熱温度は、はんだバンプ３１の融点（130℃以上200℃以下）以上の温度に設定されている。
【００５６】
この加熱処理により、はんだボール３６は溶融して電極２１に接合する。この際、はんだボール３６が溶融する温度で加熱処理を行なうと、はんだバンプ３１も溶融する。しかしながら、はんだバンプ３１は体積膨張割合が５パーセント以下と小さいため、この加熱によりはんだバンプ３１がアンダーフィル１５と半導体素子１１との界面、及びアンダーフィル１５と基板１２との界面に侵入するようなことはない。これにより、隣接するはんだバンプ３１間がショートすることを防止でき、実装信頼性を高めることができる。
【００５７】
また、上記のように本実施例では、はんだボール３６を電極２１に接合する際、はんだバンプ３１の融点により高い温度に加熱して接続する構成としている。
【００５８】
前記したように、はんだバンプ３１を構成する金属材料は、ＳｎにＢｉを添加した材料である。しかしながら、ＳｎにＢｉを添加した材料は、アンダーフィル１５（熱硬化性樹脂）の形成時に実施される加熱処理によって、ＳｎとＢｉが分離してはんだ組織が粗大化してしまう。このように粗大化した組織は、疲労寿命を低下させる傾向がある。
【００５９】
このため、本実施例では２次実装時にバンプ３１の融点により高い温度に加熱して溶融させることにより、アンダーフィル１５の形成時における熱履歴によって粗大化した組織を、対疲労性の高い微細な組織に改善している。これにより、はんだバンプ３１と基板１２との接合信頼性を更に向上させることができる。
【００６０】
はんだバンプ３１とはんだボール３６が同一材料としても、問題はない。また、前記のように、はんだバンプ３１とはんだボール３６を異なる材質とする場合には、はんだボール３６の材質を選定する際にはんだバンプ３１の融点より高い融点を有する材料を選定することが可能となり、はんだボール３６の材質選定の自由度を高めることもできる。
【００６１】
続いて、本発明者が上記した発明に係る半導体装置３０を用いて実際に実装処理を行なった実施例について説明する。
【００６２】
【実施例１】
Sn-2.6Ag、Sn-3Ag-0.5Cu、Sn-37Pb、Sn-30Bi、Sn-40Bi、Sn-57Bi、Sn-57Bi-0.5Ag、Sn-57Bi-0.9Ag、Sn-57Bi-2.5Agのはんだ9種について、室温と２５０℃において、ピクノメータ法によって、密度を測定し、その密度から体積膨張率を求めた。尚、ピクノメータ法とは、セルの中にサンプルと分散媒を入れ、サンプルの細孔や粒子間に液体を浸入させるための脱気を行い、その後ある液面まで液を足して重量を量り、そのときの液温を計るという方法である。この方法によれば、サンプルによって置換される液体の重量から比重を得ることができる。
【００６３】
結果を以下の表１に示す。
【００６４】
【表１】
［実施例２］
Ｓｎ-57Ｂｉはんだ粉末をフラックスと重量比で９０：１０で混合したはんだペーストを、エッチングでくぼみを形成したシリコン基板に印刷し、ピーク温度２００℃の窒素リフローによりはんだボールを作製した。
【００６５】
このはんだボールを、□１４ｍｍ、φ１００μｍ、ピッチ２５０μｍの半導体素子の電極上に、位置合わせを行い、半導体素子に、ピーク温度２００℃の窒素リフローにより、はんだバンプを形成した。更に、このバンプと、フラックスを供給した□４０ｍｍのガラスセラミック製ＢＧＡ回路基板上に位置合わせを行い、ピーク温度２００℃の窒素リフローによりフリップチップ接合体を作製した。その後、チップ基板間にアンダーフィル剤を、７０℃のホットプレート上で供給し、１００℃１ｈで硬化させた。
【００６６】
このサンプルについて、ボール付け、２次実装を考慮して、最高温度250℃のリフローを５回行い、熱負荷をかけた。そのサンプルについて、１次実装の接合部の抵抗を測定した。その結果、ショートもなく良好なはんだ接合部が得られた。
比較のために、Ｓｎ−3Ａｇ−0.5Ｃｕはんだボールではんだバンプを形成した半導体素子を用いて作製したサンプルの試験を行なった結果、リフロー５回後で、１５個中７個ショートが発生した。
【００６７】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【００６８】
請求項１，３記載の発明によれば、第１の接続部材の加熱時における体積変化が５パーセント以下と小さいため、２次実装時の加熱により第１の接続部材が溶融したとしても、はんだバンプ間でショートが発生するようなことはなく、よって電子装置の信頼性を高めることができる。
【００６９】
また、請求項２記載の発明によれば、第１の接続部材を接続処理するのに従来から用いられているはんだ処理装置を用いることが可能となり、設備コストの低減を図ることができる。
【００７０】
また、請求項４記載の発明によれば、第２の接続部材を選定する際、第１の接続部材の融点より高い融点を有する材料を選定することが可能となるため、第２の接続部材を選定する自由度を高めることができる。
【００７１】
また、請求項５記載の発明によれば、被配設部材の電極上に第１の接続部材と異なる材質の第３の接続部材を配設しても、第１の接続部材と第３の接続部材との接合金属材料は第１の接続部材の特性を示すため、加熱により接合金属材料が溶融したとしてもはんだバンプ間でショートが発生するようなことはなく、よって電子装置の信頼性を高めることができる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置を説明するための図である。
【図２】従来のはんだで発生する体積膨張を説明するための図である。
【図３】本発明の一実施例である半導体装置の構成及び実装方法を説明するための図である。
【図４】本発明の一実施例である半導体装置の製造方法を説明するための図である。
【図５】本発明の一実施例である半導体装置の実装方法を説明するための図である。
【符号の説明】
１１ 半導体素子
１２ 基板
１３ リッド
１４，３１ はんだバンプ
１５ アンダーフィル
１６，３６ はんだボール
２０ 実装基板
２１ 電極
２２，３３ はんだペースト
３０ 半導体装置
３２ 上部電極
Claims (5)
- 電子素子と、
該電子素子が配設される被配設部材と、
前記電子素子と前記被配設部材とを電気的に接続する複数の第１の接続部材と、
前記被配設部材を電気的に外部接続する第２の接続部材と、
前記電子素子と前記被配設部材との間に設けられ、前記各第１の接続部材同士の間を隔離するように配設された樹脂材とを具備し、
前記第１の接続部材の材料として、固体時体積と溶融時体積との体積差の、前記固体時体積に対する割合が、５パーセント以下であるはんだ合金を用いてなる電子装置であって、
前記第１の接続部材の材料は、ビスマスを 15 重量パーセント以上 80 重量パーセント以下、銀を 0.5 重量パーセント以上３重量パーセント以下、残りが錫であるはんだ合金であることを特徴とする電子装置。 - 請求項１記載の電子装置において、
前記第１の接続部材の融点が 130 ℃以上 200 ℃以下であることを特徴とする電子装置。 - 請求項１又は２に記載の電子装置において、
前記第１の接続部材は、前記電子素子の電極に設けられたバンプ、または前記被配設部材、または前記電子素子と前記被配設部材の両方の電極上に設けられたバンプであることを特徴とする電子装置。 - 請求項１乃至３のいずれか一項に記載の電子装置に設けられた第２の接続部材を基板に接合することにより、前記電子装置を前記基板に実装する電子装置の実装方法であって、
前記第２の接続部材を前記基板に接続する際、前記第１の接続部材の融点より高い温度に加熱して接続することを特徴とする電子装置の実装方法。 - 請求項１乃至３のいずれか一項に記載の電子装置の製造方法であって、
前記被配設部材の電極に、前記第１の接続部材とは異なる材質である銀が 3 重量パーセント、銅が 0.5 重量パーセント、残りが錫であるはんだ合金よりなり、かつ前記第１の接続部材の体積より小さい体積の第３の接続部材を配設する工程と、
前記第１の接続部材と前記第３の接続部材とを接合させることにより前記電子素子を前記被配設部材に配設する工程を含むことを特徴とする電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002374966A JP4022139B2 (ja) | 2002-12-25 | 2002-12-25 | 電子装置及び電子装置の実装方法及び電子装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002374966A JP4022139B2 (ja) | 2002-12-25 | 2002-12-25 | 電子装置及び電子装置の実装方法及び電子装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004207494A JP2004207494A (ja) | 2004-07-22 |
| JP2004207494A5 JP2004207494A5 (ja) | 2006-01-19 |
| JP4022139B2 true JP4022139B2 (ja) | 2007-12-12 |
Family
ID=32812835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002374966A Expired - Fee Related JP4022139B2 (ja) | 2002-12-25 | 2002-12-25 | 電子装置及び電子装置の実装方法及び電子装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4022139B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7759793B2 (en) | 2004-12-13 | 2010-07-20 | Renesas Technology Corp. | Semiconductor device having elastic solder bump to prevent disconnection |
| JP4762627B2 (ja) | 2005-07-25 | 2011-08-31 | オリンパス株式会社 | 撮像装置および撮像装置の製造方法 |
| TW200730288A (en) * | 2005-08-11 | 2007-08-16 | Senju Metal Industry Co | Lead free solder paste and application thereof |
| JP2007123478A (ja) * | 2005-10-27 | 2007-05-17 | Shindengen Electric Mfg Co Ltd | チップキャリア型パッケージ |
| JP2009054790A (ja) * | 2007-08-27 | 2009-03-12 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP5169354B2 (ja) * | 2008-03-18 | 2013-03-27 | 富士通株式会社 | 接合材料及びそれを用いた接合方法 |
| US20090310320A1 (en) * | 2008-06-16 | 2009-12-17 | Weston Roth | Low profile solder grid array technology for printed circuit board surface mount components |
| JP5728641B2 (ja) * | 2009-12-22 | 2015-06-03 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| JP5404513B2 (ja) * | 2010-04-19 | 2014-02-05 | ソニー株式会社 | 半導体装置の製造方法 |
| JP5597531B2 (ja) * | 2010-12-28 | 2014-10-01 | 富士通コンポーネント株式会社 | コネクタ、半田シート |
| JP6020433B2 (ja) * | 2013-12-09 | 2016-11-02 | 富士通株式会社 | 電子装置 |
| WO2021085180A1 (ja) * | 2019-10-30 | 2021-05-06 | 株式会社村田製作所 | 電子部品モジュール、および、電子部品モジュールの製造方法 |
-
2002
- 2002-12-25 JP JP2002374966A patent/JP4022139B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004207494A (ja) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7145236B2 (en) | Semiconductor device having solder bumps reliably reflow solderable | |
| JP4428448B2 (ja) | 鉛フリーはんだ合金 | |
| US7838954B2 (en) | Semiconductor structure with solder bumps | |
| US6802446B2 (en) | Conductive adhesive material with metallurgically-bonded conductive particles | |
| KR100229581B1 (ko) | 전기 전도 성페이스트재료 및 응용 | |
| JP4051893B2 (ja) | 電子機器 | |
| JP4152596B2 (ja) | ハンダ合金、ハンダボール及びハンダバンプを有する電子部材 | |
| JP3689407B2 (ja) | 電子構造体の形成方法 | |
| US20020005247A1 (en) | Electrically conductive paste materials and applications | |
| JP4022139B2 (ja) | 電子装置及び電子装置の実装方法及び電子装置の製造方法 | |
| WO2018159664A1 (ja) | はんだ材料、はんだペースト、フォームはんだ及びはんだ継手 | |
| KR20110081346A (ko) | 전자 장치의 제조 방법, 전자 부품 탑재용 기판 및 반도체 소자 탑재용 기판의 제조 방법 | |
| JP7334285B2 (ja) | マルチコンポーネントからなるリードレススタック | |
| US6015082A (en) | Method for joining metals by soldering | |
| JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
| WO2007001598A2 (en) | Lead-free semiconductor package | |
| JP2001298051A (ja) | はんだ接続部 | |
| TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
| JP2015008254A (ja) | 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法 | |
| US6193139B1 (en) | Method for joining metals by soldering | |
| US7973412B2 (en) | Semiconductor device using lead-free solder as die bonding material and die bonding material not containing lead | |
| JP4940662B2 (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
| JP5630060B2 (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
| JP2017107955A (ja) | 電子装置及び電子装置の製造方法 | |
| JP2000101014A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |