WO2006123554A1 - フリップチップ実装体およびフリップチップ実装方法 - Google Patents

フリップチップ実装体およびフリップチップ実装方法 Download PDF

Info

Publication number
WO2006123554A1
WO2006123554A1 PCT/JP2006/309339 JP2006309339W WO2006123554A1 WO 2006123554 A1 WO2006123554 A1 WO 2006123554A1 JP 2006309339 W JP2006309339 W JP 2006309339W WO 2006123554 A1 WO2006123554 A1 WO 2006123554A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
resin
electronic component
solder
semiconductor chip
Prior art date
Application number
PCT/JP2006/309339
Other languages
English (en)
French (fr)
Inventor
Tsukasa Shiraishi
Seiichi Nakatani
Seiji Karashima
Koichi Hirano
Takashi Kitae
Yoshihisa Yamashita
Takashi Ichiryu
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2007516252A priority Critical patent/JP4402718B2/ja
Priority to US11/914,581 priority patent/US20090085227A1/en
Publication of WO2006123554A1 publication Critical patent/WO2006123554A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H01L2224/83888—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid with special adaptation of the surface of the body to be connected, e.g. surface shape specially adapted for the self-assembly process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9201—Forming connectors during the connecting process, e.g. in-situ formation of bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/083—Evaporation or sublimation of a compound, e.g. gas bubble generating agent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

　複数の接続端子を有する回路基板と接続端子と対向して配置された複数の電極端子を有する電子部品（半導体チップ）とを、両者の間隔が均一になるようにスペーサ等の手段を介在させて、または電子部品（半導体チップ）を２以上の突起部を有する板状体の内部に設置させて、はんだ粉と樹脂と対流添加剤からなる樹脂組成物を挟んで対向させ、対流添加剤の沸騰によりはんだ粉を移動させ自己集合させてはんだ層を形成させ接続端子と電極端子とを電気的に接続させてなるフリップチップ実装体および該実装体の実装方法。

Description

明 細 書
フリップチップ実装体およびフリップチップ実装方法
技術分野
[0001] 本発明は、半導体チップ、電子部品を回路基板に搭載するフリップチップ実装方 法に関し、特に、狭ピッチ化された半導体チップ、電子部品にも対応可能な、生産性 が高ぐかつ接続の信頼性に優れたフリップチップ実装体およびフリップチップ実装 方法に関する。
背景技術
[0002] 近年、電子機器に使用される半導体集積回路 (以下、「半導体」または「LSI」と記 す)チップの高密度、高集積化により、電子機器の高機能 Z多機能化が飛躍的に進 み、それに伴い、半導体チップの電極端子の多ピン、狭ピッチ化が急速に進んでい る。これら半導体チップの回路基板への実装には、配線遅延を少なくするために、フ リップチップ実装が広く用いられて 、る。
[0003] LSIチップを回路基板上に実装する方法としては LSIチップを直接回路基板上に 実装するフリップチップ実装する方法と、一旦半導体パッケージに組み立ててから実 装する方法に大別される。
[0004] 一般に多ピンを有する LSIチップの実装方法としては、フリップチップ実装工法とし ては、エリアアレイ状に配列した LSIチップのパッド電極端子上に形成した半田バン プで回路基板上の電極と接合する実装形態が、またパッケージ実装としては、ノ^ケ ージ裏面に電極をエリアアレイ状に配列したエリアアレイ型パッケージを半田ボール を介して回路基板上に実装する形態が、信頼性の高い、優れた技術としてとして広く 生産に用いられて 、る（例えば特許文献 1あるいは特許文献 2)。
[0005] しかしながら、 LSIチップの多ピン化に加えて、配線プロセスルールの微細化に伴う LSIチップサイズの縮小化により、ピン間隔の狭ピッチ化が加速している。従来の LSI チップ電極に形成する半田バンプや、エリアアレイ型半導体パッケージの裏面電極 に形成する半田ボールによる接合する実装形態では、狭ピッチ化に伴 、電極サイズ が縮小化するのに合わせて、半田バンプや半田ボールのサイズを小さくする必要が ある。これは、大きなサイズの半田バンプや半田ボールでは、溶融した半田が電極パ ッドを溢れて、隣接するピン同士のショートが発生するからである。しかし、微小なサイ ズの半田バンプや半田ボーノレを均一に形成した上で、さらに安定して回路基板上に 接合することは極めて困難である。
[0006] また、フリップチップ実装においては、半導体チップの電極端子の上にはんだバン プを形成し、そのはんだバンプと回路基板の上に形成された接続端子とを一括に接 合することが一般であるが、電極端子数が 5000を超えるような次世代半導体チップ を回路基板に実装するためには、 100 m以下の狭ピッチに対応したはんだバンプ を形成する必要がある。しかし、現在のはんだバンプ形成技術では、それに対応する ことが難しい。
[0007] また、電極端子数に応じた多数のはんだバンプを形成する必要があるので、低コス ト化をは力るためには、チップ当たりの搭載タクトの短縮による高い生産性も要求され る。
[0008] 現在では、電極端子の増大に対応するために、半導体チップの電極端子がペリフ ヱラル配置からエリア配置に移行してきて 、る。
[0009] また、高密度化、高集積化の要求から、半導体プロセスが 90nmから 65nm、 45η mへと進展するものと予想される。これに対応するために、低誘電率を有する絶縁材 料が強く要望され、それを実現するために、ポーラスな絶縁材料の導入がは力もれて いる。
[0010] しかし、ポーラスな絶縁材料を使用するためには、絶縁材料やアクティブな回路へ のダメージを低減するために、低荷重での実装が必要になっている。さらに、半導体 チップの薄型化による取り扱い時の破壊を防止するためにも、低荷重での実装が望 まれている。特に、エリア配置の場合、アクティブな回路上に電極を構成する必要が あるため、より低荷重での実装方法が求められている。
[0011] そのため、今後の半導体プロセスの進展による薄型 ·高密度化に適用できるフリツ プチップ実装方法が要望されて 、る。
[0012] 従来、はんだバンプの形成技術としては、メツキ法やスクリーン印刷法などが開発さ れている。しかし、メツキ法は、狭ピッチには適するものの、工程が複雑になるなど生 2 y AU
33 0ら ^ 3 固定されてレヽることを特徴とするフリップチップ実装体。
[14] 前記回路基板の前記接続端子を囲うように電極を設け、前記電極の上に擬似バン プが形成されていることを特徴とする請求項 13に記載のフリップチップ実装体。
[15] , 前記電極力 \離散的に形成されてレヽることを特徴とする請求項 14に記載のフリップ チップ実装体。
[16] 少なくとも前記板状体の前記突起部の先端が金属または金属を被覆した樹脂から なり、はんだに対して濡れ性を有して ヽることを特徴とする請求項 13または請求項 14 に記載のフリップチップ実装体。
[17] 前記回路基板と前記板状体の前記突起部が圧着または超音波接合によって接合
されていることを特徴とする請求項 13または請求項 14に記載のフリップチップ実装 体。
[18] 前記回路基板と前記板状体が前記樹脂組成物の樹脂によって接合されたことを特
徴とする請求項 13から請求項 17までのいずれかに記載のフリップチップ実装体。
[19] 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体 チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気 的に接続するフリップチップ実装方法であって、
少なくとも端部に 2つの突起部を有する板状体に前記半導体チップを位置合わせし て接着させる工程と、
はんだ粉と対流添加剤および樹脂を主成分とする樹脂組成物を前記回路基板また は前記半導体チップに塗布または付着する工程と、
前記回路基板の上に前記半導体チップを接着した前記板状体の前記突起部を位置 合わせして配置するとともに、前記突起部により前記回路基板と前記半導体チップと の間隔を一定にして固定する工程と、
前記樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸騰 または分解によりガスを発生させる工程と、
前記ガスが対流し前記板状体の前記突起部の間から排出する過程で、溶融した前 記はんだ粉を前記樹脂組成物中で流動させ、前記はんだ粉を自己集合および成長 させることにより前記接続端子と前記電極端子とを電気的に接続させる工程とを有す 捕正された用紙 （条約第 19条〕 特許文献 3 :特開 2000— 94179号公報
特許文献 4：特開平 1— 157796号公報
特許文献 5：特開 2000— 332055号公報
発明の開示
発明が解決しょうとする課題
[0018] し力しながら、特許文献 3に示すようなはんだバンプの形成方法や特許文献 4に示 すようなスーパーソルダ一法にぉ 、ては、単純にペースト状組成物を回路基板の上 に塗布すると、局所的な厚みや濃度のバラツキが生じ、接続端子ごとにはんだ析出 量が異なるため、均一な高さのはんだバンプが得られない。また、これらの方法は、 表面に接続端子が形成された凹凸のある回路基板の上に、ペースト状組成物を塗 布するので、凸部となる接続端子の上には、十分な量のはんだを供給できず、フリツ プチップ実装において必要とされる所望のはんだバンプの高さを得ることが難しい。
[0019] また、特許文献 5に示すようなフリップチップ実装方法にぉ 、ては、生産性や信頼 性の面で以下に示すような解決すべき多くの課題があった。
[0020] つまり、第 1に、導電粒子を介した機械的接触により電極端子間の電気的導通を得 るため、安定した導通状態の実現が難しい。第 2に、半導体チップと回路基板の各端 子間に存在する導電粒子の量によって間隔が一定しないため、電気的接合が不安 定である。第 3に、熱硬化性榭脂を硬化させる熱プロセスで、導電粒子が飛散し短絡 による歩留まりの低下が起きる。第 4に、半導体チップが回路基板の上で露出した構 造となるため、機器への回路基板の装着時の擦れ、衝撃などにより、半導体チップの 接続不良を生じ、故障の原因となる。第 5に、安定した電気接続を実現するには、高 い圧力（荷重)で加圧し圧着する必要があり、それにより半導体チップの破壊を生じ 易いなどの課題があった。
[0021] 本発明は、上記課題を解決するためになされたもので、電極端子数が 5000を超え るような次世代半導体チップを回路基板に実装することが可能な、生産性および信 頼性に優れたフリップチップ実装体およびフリップチップ実装方法を提供することを 目的とするものである。
課題を解決するための手段 [0022] すなわち、電子部品と、前記電子部品が実装される回路基板とを備えた電子部品 実装体であって、前記電子部品には、前記回路基板に面する電子部品表面に複数 の電極端子が形成されており、前記回路基板には、前記複数の電極端子のそれぞ れに対応して、電極端子が形成されており、前記接続した回路基板の電極端子と電 子部品の電極端子部以外の領域に、複数個のスぺーサ部材を配した構成をしており 、前記回路基板の電極端子と、前記電子部品の電極端子とは、自己集合的に形成 された半田バンプによって電気的に接続されている、ことを特徴とする電子部品実装 品 (第 1の発明）を提供するものである。
[0023] ある好適な実施形態において、前記複数個のスぺーサの高さは、前記半田バンプ の高さが、前記電子部品の電極端子において最も短い辺の長さの半分と、前記回路 基板の電極端子にぉ ヽて最も短 、辺の長さの半分をカ卩えた高さ以下となるようにして 設定している。
[0024] ある好適な実施形態において、前記複数個のスぺーサ部材は、半田材料である構 成としている。
[0025] ある好適な実施形態にお!ヽて、前記複数個のスぺーサ部材は、熱硬化型榭脂材 料である構成としている。
[0026] ある好適な実施形態にお!ヽて、前記複数個のスぺーサ部材は、光硬化型榭脂材 料である構成としている。
[0027] ある好適な実施形態にぉ 、ては、前記複数個のスぺーサ部材は、熱可塑性榭脂 材料である構成として 、る。
[0028] ある好適な実施形態にぉ 、ては、前記複数個のスぺーサ部材は、ホットメルト型榭 脂材料である構成として 、る。
[0029] ある好適な実施形態にぉ 、ては、前記複数個のスぺーサ部材は、コア材を榭脂材 料で被覆した構成として 、る。
[0030] 本発明の電子機器は、上記電子部品実装体を備えた電子機器である。
本発明の電子部品実装体の製造方法は、電極端子が配列された表面を有する電子 部品を用意する工程 (a)と、前記電子部品の電極端子に対応して配列された電極端 子が配列された表面を有する回路基板を用意する工程 (b)と、前記電子部品または 回路基板の少なくとも一方に、前記電極端子を有する面上の前記電極端子部以外 に、複数個のスぺーサが形成されてなり（C)、榭脂中に、半田粉と、当該樹脂が加熱 されたときに沸騰する対流添加剤とが含有された半田榭脂ペーストを、前記回路基 板上に付与する工程 (d)と、前記電子部品を、半田榭脂ペーストを挟んで、前記回 路基板の上に配置する工程 (e)と、前記半田榭脂ペーストを加熱することにより、前 記対流添加剤を沸騰させて前記榭脂により、前記電子部品が有する電極端子と、前 記電極端子に対応して前記回路基板に形成されている電極端子とを電気的に接続 する工程 (f)を包含し、前記工程で用意されている複数個のスぺーサにより、前記電 子部品に配列した電極端子と、それに対応して回路基板面上に配列された電極端 子間には、一定の間隙が形成されている。
[0031] 本発明の電子部品実装体の他の製造方法は、電極端子が配列された表面を有す る電子部品を用意する工程 (a)と、前記電子部品の電極端子に対応して配列された 電極端子が配列された表面を有する回路基板を用意する工程 (b)と、前記電子部品 または回路基板の少なくとも一方に、前記電極端子を有する面上の前記電極端子部 以外に、複数個のスぺーサが形成されてなり（c)、前記電子部品を、前記回路基板 の上に配置する工程 (d)と、榭脂中に、半田粉と、当該樹脂が加熱されたときに沸騰 する対流添加剤とが含有された半田榭脂ペーストを、前記電子部品と回路基板間に 形成された空間に充填する工程 (e)と、前記半田榭脂ペーストを加熱することにより、 前記対流添加剤を沸騰させて前記榭脂により、前記電子部品が有する電極端子と、 前記電極端子に対応して前記回路基板に形成されている電極端子とを電気的に接 続する工程 (f)カゝらなる工程を包含し、前記工程で用意されて ヽる複数個のスぺーサ により、
前記電子部品に配列した電極端子と、それに対応して回路基板面上に配列された 電極端子間には、一定の間隙が形成されている。
[0032] 本発明のさらに別の製造方法は、前記した本発明の製造方法において、前記前記 電子部品を、前記回路基板の上に配置する工程において、前記複数個のスぺーサ によって電子部品と回路基板との付着、保持を行う。
[0033] さらに本発明は、複数の接続端子を有する回路基板と、接続端子と対向して配置さ れる複数の電極端子を有する半導体チップと、半導体チップが内側で位置合わせさ れ接着された、少なくとも端部に 2つの突起部を有する板状体とを有しするフリツプチ ップ実装体であり、回路基板の接続端子と半導体チップの電極端子とがはんだ層で 電気的に接続されるとともに、少なくとも回路基板と半導体チップが榭脂で固定され て構成されるている、ことを特徴とするフリップチップ実装体 (第 2の発明）を提供する ものである。
[0034] さらに、回路基板の接続端子を囲うように電極を設け、電極の上に擬似バンプが形 成されていてもよい。
[0035] さらに、電極が、離散的に形成されていてもよい。
[0036] さらに、少なくとも板状体の突起部の先端が金属または金属を被覆した榭脂からな り、はんだに対して濡れ性を有していてもよい。
[0037] さらに、回路基板と板状体の突起部が圧着または超音波接合によって接合されて いてもよい。
[0038] さら〖こ、回路基板と板状体が榭脂組成物の榭脂によって接合されていてもよい。
[0039] これらの構成により、突起部があることで、回路基板の電極端子と半導体チップの 電極の間隔を一定にできるため、均一な接続が可能となる。さらに、回路基板上で半 導体チップが露出していないため、輸送時の衝撃、擦れにより接続不良の故障に強 く、信頼性に優れたフリップチップ実装体を実現できる。
[0040] また、本発明のフリップチップ実装方法は、複数の接続端子を有する回路基板と対 向させて、複数の電極端子を有する半導体チップを配置し、回路基板の接続端子と 半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、少 なくとも端部に 2つの突起部を有する板状体に半導体チップを位置合わせして接着 させる工程と、はんだ粉と対流添加剤および榭脂を主成分とする榭脂組成物を回路 基板または半導体チップに塗布または付着する工程と、回路基板の上に半導体チッ プを接着した板状体の突起部を位置合わせして配置するとともに、突起部により回路 基板と半導体チップとの間隔を一定にして固定する工程と、榭脂組成物をはんだ粉 が溶融する温度に加熱し、対流添加剤の沸騰または分解によりガスを発生させるェ 程と、ガスが対流し板状体の突起部の間から排出する過程で、溶融したはんだ粉を 榭脂組成物中で流動させ、はんだ粉を自己集合および成長させることにより接続端 子と電極端子とを電気的に接続させる工程とを有する。
[0041] さらに、榭脂組成物が、板状榭脂、シート状榭脂またはペースト状榭脂からなり、回 路基板または半導体チップに付着させてもょ 、。
[0042] さらに、板状体の突起部を回路基板に固定する工程が、予め回路基板の上に形成 された固定用のはんだによって固定されてもよい。
[0043] さらに、板状体の突起部を回路基板に固定する工程が、回路基板に板状体の突起 部を圧着または超音波接合によって接合してもよ ヽ。
[0044] これらの方法により、低荷重で実装できるため、薄型、エリア配置などの半導体チッ プゃ低誘電率の絶縁材料を用いることができる。さらに、半導体チップと回路基板と の確実な接続と信頼性の高いフリップチップ実装方法を実現できる。さらに、電極端 子と接続端子間の接合状態を均一にできるため、歩留まりが高ぐ製造効率も向上で きるものである。
[0045] また、本発明のフリップチップ実装体は、複数の接続端子を有する回路基板と、接 続端子と対向して配置される複数の電極端子を有する半導体チップと、半導体チッ プが内側で位置合わせされ接着された、少なくとも 1方向が開口した通気可能な孔を 有する箱状体とを有し、回路基板の接続端子と半導体チップの電極端子とがはんだ 層で電気的に接続されるとともに、少なくとも回路基板と半導体チップが榭脂で固定 された構成を有する。
[0046] さらに、箱状体が、半導体チップを覆い、箱状体の開口した周辺部に周端辺が突き 出した鍔を有する箱形状に加工されて 、てもよ 、。
[0047] さらに、箱状体の通気可能な孔が、箱状体の半導体チップを接着させていない側 壁部にのみ開口されて ヽてもよ 、。
[0048] さらに、回路基板の接続端子を囲うように電極を設け、電極の上に擬似バンプが形 成されていてもよい。
[0049] さらに、電極が、離散的に形成されていてもよい。
[0050] さらに、箱状体が金属または金属を被覆した榭脂からなり、はんだに対して濡れ性 を有していてもよい。 [0051] さらに、回路基板と箱状体が圧着または超音波接合によって接合されていてもよい
[0052] さら〖こ、回路基板と箱状体が榭脂組成物の榭脂によって接合されていてもよい。
[0053] これらの構成により、箱状体の側壁部により、回路基板の電極端子と半導体チップ の電極の間隔を一定にできるため、均一な接続が可能となるとともに、回路基板の反 りを低減することもできる。さらに、回路基板上で半導体チップが露出していないため 、輸送時の衝撃、擦れにより接続不良の故障に強ぐ信頼性に優れたフリップチップ 実装体を実現できる。
[0054] また、本発明のフリップチップ実装方法は、複数の接続端子を有する回路基板と対 向させて、複数の電極端子を有する半導体チップを配置し、回路基板の接続端子と 半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、少 なくとも 1方向が開口した通気可能な孔を有する箱状体の内側に半導体チップを位 置合わせして接着する工程と、はんだ粉と対流添加剤および榭脂を主成分とする榭 脂組成物を回路基板または半導体チップに塗布または付着する工程と、回路基板の 上に半導体チップを接着した箱状体を位置合わせして配置とともに、箱状体の開口 した側の側端部により回路基板と半導体チップとの間隔を一定にして固定する工程 と、榭脂組成物をはんだ粉が溶融する温度に加熱し、対流添加剤の沸騰または分解 によりガスを発生させる工程と、ガスが対流し箱状体の孔力 排出する過程で、溶融 したはんだ粉を榭脂組成物中で流動させ、はんだ粉を自己集合および成長させるこ とにより接続端子と電極端子とを電気的に接続させる工程とを有する。
[0055] さらに、榭脂組成物が、板状榭脂、シート状榭脂またはペースト状榭脂からなり、回 路基板または半導体チップに付着させてもょ 、。
[0056] さらに、箱状体の開口した側の側端部を回路基板に固定する工程が、予め回路基 板の上に形成された固定用のはんだによって固定されてもよい。
[0057] さらに、箱状体の開口した側の側端部を回路基板に固定する工程が、回路基板に 箱状体を圧着または超音波接合によって接合してもよ ヽ。
[0058] さらに、箱状体の開口した側の側端部を回路基板に固定する工程が、榭脂組成物 を回路基板と半導体チップとの間に介在させて、箱状体が開口した側の側端部が回 路基板と接するまで押しつける工程でもよ ヽ。
[0059] これらの方法により、低荷重で実装できるため、薄型、エリア配置などの半導体チッ プゃ低誘電率の絶縁材料を用いることができる。さらに、半導体チップと回路基板と の確実な接続と信頼性の高いフリップチップ実装方法を実現できる。また、電極端子 と接続端子間の接合状態を均一にできるため、歩留まりが高ぐ製造効率も向上でき るものである。
発明の効果
[0060] 本発明によれば、電子部品と、前記電子部品が実装される回路基板とを備えた実 装体であって、前記電子部品には、前記回路基板に面する電子部品表面に複数の 電極端子が形成されており、前記回路基板には、前記複数の電極端子のそれぞれ に対応して、電極端子が形成されており、前記接続した回路基板の電極端子と電子 部品の電極端子部以外の領域に、複数個のスぺーサ部材を配した構成において、 前記回路基板の電極端子と、前記電子部品の電極端子とは、自己集合的に形成さ れた半田バンプによって電気的に接続されている。従って、実装する電子部品の電 極とそれに対応する回路基板の電極との間の間隙距離を、この間を一括接続する自 己集合的に形成される半田バンプ形成に適切な距離とすることが、精度良ぐ容易に 実現することが可能となる。その結果、生産性や信頼性に優れた電子部品実装体を 実現することができる。
[0061] さらに、本発明のフリップチップ実装体およびその実装方法によれば、半導体チッ プと回路基板との接続が確実な実装方法を可能にするとともに、半導体チップを実 装した回路基板の上で、半導体チップが露出しないため、輸送時の衝撃、擦れにより 接続不良などの故障が生じにくぐ信頼性に優れたフリップチップ実装体を実現でき る。さら〖こ、電極端子と接続端子間の接合状態を均一にできるため、歩留まりが高ぐ 製造効率も向上するという効果も生み出されるものである。
図面の簡単な説明
[0062] [図 1] (a)〜 (c)は、半田バンプ形成技術を利用した電子部品実装体の製造工程に おける該実装体の概略断面図。
[図 2] (a)〜 (e)は、本発明の一態様における電子部品実装体の製造工程における 該実装体の概略断面図。
[図 3]本発明の一態様における電子部品実装体の製造工程のフローチャート図。
[図 4] (a)〜 (e)は、本発明の別の一態様における電子部品実装体の製造工程にお ける該実装体の概略断面図。
[図 5]本発明の別の一態様における電子部品実装体の製造工程のフローチャート図
[図 6]本発明の実施形態に係る半導体パッケージの裏面電極と回路基板の電極端子 の好ましい間隙距離を説明する図。
[図 7] (a)〜 (e)は、本発明の別の一態様における電子部品実装体の製造工程にお ける該実装体の概略断面図。
[図 8] (a)本発明の実施の形態 1におけるフリップチップ実装体の斜視図 (b)図 2 (a) の A— A線断面図。
[図 9]本発明の実施の形態 1におけるフリップチップ実装体およびフリップチップ実装 方法を説明する概略工程断面図。
[図 10] (a)図 3 (a)の板状体を斜め下方力も見た斜視図 (b)図 3 (b)の半導体チップ が装着された板状体を斜め下方から見た斜視図。
[図 11] (a)本発明の実施の形態 2におけるフリップチップ実装体の斜視図 (b)図 5 (a) の A— A線断面図。
[図 12]本発明の実施の形態 2におけるフリップチップ実装体およびフリップチップ実 装方法を説明する概略工程断面図。
[図 13] (a)図 6 (a)の箱状体を斜め下方から見た斜視図 (b)図 6 (b)の半導体チップ が装着された箱状体を斜め下方カゝら見た斜視図。
符号の説明
10 半導体パッケージ (電子部品）
11 裏面電極端子
20 スぺーサ
21、 22 接合パッド
23 コア材料 榭脂材料
半田榭脂ペースト
対流
回路基板
電極端子
半田バンプ
電子部品実装体
回路基板
接続端子
対流添加剤
半田榭脂ペースト
素子電極
半田バンプ
, 307, 401, 510 回路基板, 308, 402, 511 接続端子 榭脂
樹脂組成物
, 304, 404, 507 半導体チップ, 305, 406, 508 電極端子, 313, 405, 514 はんだ層, 400 フリップチップ実装体, 302 突起部
, 407, 509 榭脂組成物, 301 板状体
, 314 擬似バンプ
, 309 電極
, 504 箱状体
真空吸引装置 310 接合電極
311, 512 ヒータ
312, 513 ガス
408, 506 孔
409, 505 鍔
501 搬送装置
502 ヒンジ
発明を実施するための最良の形態
[0064] 第 1の発明について以下説明する。
[0065] 本願出願人は、所定条件下で半田を自己集合させて、半田バンプ形成またはフリ ップチップ実装を可能にする独自の技術を開発し、特願 2004— 257206号明細書 および特願 2004— 267919号明糸田書【こ開示した。ここ【こ特願 2004— 257206号明 細書および特願 2004— 267919号明細書を本願明細書の一部としてここに引用す る。
[0066] 図 1 (a)〜図 1 (c)を参照しながら、自己集合による半田バンプ形成技術について 簡単に説明する。
[0067] まず、図 1 (a)に示すように、複数の接続端子 111が形成された回路基板 110上に 、不図示の金属粒子 (例えば、はんだ粉)及び対流添加剤 112を含有する半田榭脂 ペースト 113を供給する。なお、上記のものと同様に、対流添加剤 112は、半田榭脂 ペースト 113が加熱されたときに沸騰して対流を発生させる添加剤である。
[0068] 次に、図 1 (b)に示すように、半田榭脂ペースト 113の表面に、複数の素子電極 12 1を有する半導体チップ 120を当接させる。このとき、半導体チップ 120の素子電極 1 21は、回路基板 110の接続端子 111と対向するように配置される。そして、この状態 で、半田榭脂ペースト 113を加熱する。ここで、半田榭脂ペースト 113の加熱温度は 、金属粒子の融点、及び対流添加剤 112の沸点よりも高い温度で行なわれる。
[0069] 加熱により溶融した金属粒子は、半田榭脂ペースト 113中で互いに結合し、図 1 (c )に示すように、濡れ性の高 、接続端子 111と素子電極 121との間に自己集合する。 これにより、半導体チップ 120の素子電極 121と、回路基板 110の接続端子 111との 間を電気的に接続する接続体 122が形成される。その後、半田榭脂ペースト 113中 の榭脂を硬化させて、半導体チップ 120を回路基板 110に固定させる。
[0070] 上記技術の特徴は、半田榭脂ペースト 113が加熱されたときに、半田榭脂ペースト 113中に含有する対流添加剤 112が沸騰し、沸騰した対流添加剤 112が半田榭脂 ペースト 113中に対流を発生させることによって、半田榭脂ペースト 113中に分散し ている金属粒子の移動を促進させることにある。これにより、金属粒子の結合が均一 に進行して、接続体（半田バンプ） 122を自己集合的に形成することができる。ここで 、半田榭脂ペースト 113は、金属粒子が自由に浮遊、移動できる"海"の役目をもっと 考えられるが、金属粒子同士の結合過程は、極めて短時間に終了するため、いくら 金属粒子が自由に移動できる"海"を設けても、局所的な結合しか進行しな 、ので、 当該"海"となる半田榭脂ペースト 113と対流添加剤 112による対流との組合せにより 、半田バンプ 122が自己集合的に形成する。なお、半田バンプ 122は、自己集合的 に形成されると同時に、半田バンプの性質として、自己整合的に形成される。
[0071] 上記方法は、はんだ粉を含有する榭脂組成物に対流添加剤をさらに含有させるこ とによって、溶融したはんだ粉を強制的に移動させる手段を付加することを意図した ものである。なお、対流添加剤は、加熱によって沸騰または蒸発する溶剤でよぐェ 程終了後には、榭脂組成物中にほとんど残ることはない。
[0072] 上記技術においては、図 1 (b)に示すように半導体チップ 120の素子電極 121と、 回路基板 110の接続端子 111との間には半田榭脂ペースト 113を介した、適切な一 定の間隙距離を形成しておく必要がある。すなわち、半導体チップ 120と回路基板 1 10の間隔が近付きすぎて、この間隙がない接続部位では前記した接続体 122が形 成されず、逆に、広がりすぎて前記した榭脂に当接していない接続部位では接続体 122が形成されな 、と 、う課題が生じる。
[0073] そこで、本願発明者は、この接続体が形成しないという課題を解消すベぐ当該自 己集合的な半田接合技術の内容を鋭意検討した結果、その問題の解決策を見出し 、本発明に至った。
[0074] 以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面におい ては、説明の簡素化のため、実質的に同一の機能を有する構成要素を同一の参照 符号で示す。なお、本発明は以下の実施形態に限定されない。
[0075] 図 2から図 7を参照しながら、本発明の実施の形態に係る電子部品実装体 100及 びその製造方法につ!、て説明する。
[0076] 図 2 (a)〜図 2 (e)は、本実施の形態に力かる電子部品実装体の主要工程中及び 完成時の概略断面図であり、図 3はこの実装工程のフローチャートである。
[0077] 図 2 (a)において、 10は本実施形態の電子部品実装体 100に用いるエリアアレイ端 子配列を有した半導体パッケージの断面構成を示しており、 11はエリアアレイ配列の 裏面電極端子、 20は高融点を有する半田材料力もなるスぺーサであり、 21はスぺー サと接合する接合パッドを示して 、る。
[0078] 図 2 (b)において、 40は本実施形態の電子部品実装体 100に用いる回路基板の 断面構成を示しており、 41は半導体パッケージ 10に形成した裏面電極端子 11にそ れぞれ対応して接続する、回路基板 40の表面に形成された電極端子であり、 22は スぺーサ 20と接合する回路基板 40表面に形成した接合パッドを示している。 30は半 田榭脂ペーストを示す。
[0079] まず、図 2 (a)に示したように、一面に裏面電極端子 11を有した半導体パッケージ 1 0の所定の位置に、接合パッド 21とその上にスぺーサ 20を形成したものを用意して おく（S01)。接合パッド 21の材料としては、スぺーサ 20に用いるはんだ等の材料が 塗れて接合保持されることが必要である。一例としては、一般的な半導体パッケージ の裏面電極と同様な、 Cu等の金属上に金 (Au) 1をめつきをした構成としてもよい。ス ぺーサ 20は、後述する半田榭脂ペースト 30中に含有される半田粉体材料の溶融温 度より高い、高融点半田材料力もなることが望ましい。例えば、半田榭脂ペースト 30 中に含有される半田粉体材料が PbSn共晶半田（融点 183°C)であり、スぺーサ 20の 高融点半田材料は SnAgCu系材料 (融点 220°C)である。
[0080] 一方、所望の配線パターン（図では省略)を有し、その一面に半導体パッケージ 10 の裏面電極端子 11にそれぞれ対応した電極端子 41と、スぺーサ 20との接合パッド 22を形成した回路基板 40を用意しておく（S02)。
[0081] 図 2 (b)に示したように、半導体パッケージ 10を回路基板 40上の所定の位置に、ス ぺーサ 20を介して搭載する（S03)。この際、半導体パッケージ 10に形成した裏面電 極端子 11とそれに対応した回路基板 40に形成した電極端子 41は、所定の間隙を 設けている。
[0082] 半導体パッケージ 10搭載後、図 2 (c)に示したように、半導体パッケージ 10と回路 基板 40の間隙空間に、榭脂中に半田粉と対流添加剤とが添加された半田榭脂ぺ一 スト 30を流し込んで充填する（S04)。
[0083] 対流添加剤は、当該樹脂が加熱された時に沸騰するものであり、例えば、有機溶 剤である。半田榭脂ペースト 30を加熱すると、図 2 (d)に示すように、半田榭脂ペース ト 30中の対流添加剤が沸騰して、榭脂に対流 31が発生する。すると、図 2 (e)に示す ように半田榭脂ペースト 30中の半田粉が自己集合して半田バンプ 50が形成される。 その半田バンプ 50によって、半導体チップ 10の裏面電極端子 11と回路基板 40の 電極端子 41とが一括的に接続される（S05)。
[0084] なお、半導体パッケージ 10搭載工程（S03)以降の工程においては、半導体パッケ ージ 10が回路基板 40から外れないように、例えば半導体パッケージ 10と回路基板 を狭持するなどの処置を施す必要がある。
[0085] 本実施の形態では、半導体パッケージ 10の裏面電極端子 11と、それに対応した 回路基板 40の電極端子 41間において、所定の適切な間隙距離を精度良ぐ容易に 設けることが出来るので、接続バンプ 50が形成されないという課題発生を防止できる
[0086] 次に、図 4 (a)〜図 4 (e)及び図 5を参照しながら、本実施形態の製造方法のー改 変例を説明する。
図 4 (a)〜図 4 (e)は、本実施形態の改変例にかかる電子部品実装体の主要工程 中及び完成時の概略断面図である。さらに、図 5はこの実装工程のフローチャートで ある。
[0087] 本実施形態においては、まず、図 4 (a)に示したように、一面に裏面電極端子 11を 有した半導体パッケージ 10の所定の位置に、接合パッド 21とその上にスぺーサ 20 を形成したものを用意しておく（S01)。
[0088] 図 4 (b)に示したように、所望の配線パターン（図では省略)を有し、その一面に半 導体パッケージ 10の裏面電極端子 11にそれぞれ対応した電極端子 41と、スぺーサ 20との接合パッド 22を形成した回路基板 40面上に、所定の位置に所望の量の半田 榭脂ペースト 30を塗布したものを用意しておく（S06)。
[0089] 図 4 (c)に示すように、半導体パッケージ 10を回路基板 40上の所定の位置に、スぺ ーサ 20を介して半田榭脂ペースト 30に当接して搭載する（S03)。
[0090] 半田榭脂ペースト 30を加熱すると、図 4 (d)に示すように、半田榭脂ペースト 30中 の対流添加剤が沸騰して、榭脂に対流 31が発生する。すると、図 5 (e)に示すように 半田榭脂ペースト 30中の半田粉が自己集合して半田バンプ 50が形成される。その 半田バンプ 50によって、半導体チップ 10の裏面電極端子 11と回路基板 40の電極 端子 41とが一括的に接続される（S05)。
[0091] なお、半導体パッケージ 10搭載工程 (S03)以降の工程においては、半導体パッケ ージ 10が回路基板 40から外れないように、例えば半導体パッケージ 10と回路基板 を狭持するなどの処置を施す必要がある。
[0092] 本実施形態の改変例では、予め半田榭脂ペースト 30を回路基板 40の面上に塗布 しておくことで、半導体パッケージ 10と回路基板 40の間隙に半田榭脂ペースト 30を 流し込む工程 (S04)を省略できる。従って、半田榭脂ペースト 30は流れ込み性能を 必要としな 、ので、材料選択の範囲拡大が実現することとなる。
[0093] 上記実施形態においては、半導体パッケージ 10を回路基板 40に搭載する工程 (S 03)の後に、はんだで形成したスぺーサ 20部材を用いてはんだ接合による保持を行 うことで、半導体パッケージ 10が回路基板 40から外れるのを防止することが可能とな る。なお、半導体榭脂ペースト 30を、予め半導体パッケージ 10側に塗布しておいて も同様の効果を得ることはもちろんである。
[0094] 上記実施形態にお!ヽてはスぺーサ 20を形成する個数は、精度高い間隙を形成す るには望ましくは 3個以上がよい。これは回路基板 40上に搭載する半導体パッケ一 ジ 10の傾きがなくなり、間隙距離の精度が高まるからである。
[0095] 上記実施形態における、半導体パッケージ 10の裏面電極 11と回路基板 40の電極 端子間の好ましい間隙距離は、図 6に示すように半導体パッケージ 10側の裏面電極 端子 11において最も短い辺の長さを min. Lp、一方の回路基板 40側の電極端子 41において最も短い辺の長さを min. Lsとすると、間隙距離の最大値は、 min. Lp と min. Lsの和の半分以下とすることが好ましい。この理由は、半導体パッケージ 1 0の裏面電極端子 11及び回路基板 40の電極端子 41間に形成される半田バンプ 50 力 の距離より大きくなると、電極端子 11、 41を溢れ落ちてショート発生の可能性が 高いからである。
[0096] 上記実施形態においては、スぺーサ 20として高温半田材料を使用した力 これは 、熱硬化型榭脂、光硬化型榭脂、熱可塑性榭脂、ホットメルト型榭脂などの多様な接 着性を有する榭脂材料を用いても同様な効果を発現することができる。
[0097] さらに、図 7 (a)〜（e)に示すように、例えば完全硬化した熱硬化型榭脂のコア材料 23に接着性を有する未硬化部分を残す熱硬化型榭脂材料 24を被覆した構成の接 着榭脂被覆コアスぺーサのような複合構成としても良い。
[0098] ここで、熱硬化型榭脂は、例えば、エポキシ榭脂、フエノール榭脂、シァネート榭脂 、ポリフエ-レンエーテル榭脂、またはそれらの混合物などが例示できる。
[0099] 光硬化型榭脂は、所定の紫外線の照射によって重合反応が生じて形成される榭脂 であり、例えば、ラジカル重合系として、ポリエステルアタリレート、ウレタンアタリレート 、エポキシアタリレートなどのアクリル系オリゴマーや、不飽和ポリエステル、ェンチォ ールまたはこれらの化合物を用いたものを挙げることができる。カチオン重合系として 、グリシジノレエーテノレ系、脂環式エポキシ系などのエポキシ系またはォキセタン系、 ビュルエーテル系またはこれらの化合物を用いたものを挙げることができる。
[0100] 熱可塑性榭脂としては、例えばポリエチレン (PE)、ポリプロピレン (PP)、ポリスチレ ン（PS)、アクリロニトリル Zスチレン榭脂（AS)、アクリロニトリル Zブタジエン Zスチレ ン榭脂 (ABS)、メタクリル樹脂（PMMA)、塩化ビニル (PVC)などを例示できる。
[0101] ホットメルト型榭脂材料としては、例えば EVA (酢ビ系）、 PA (ポリアミド系）、 PP (ポ リプロ系）、ゴム系などがあげられる。
[0102] 上記実施形態の半田榭脂ペースト 30は、上述したように、榭脂中に、半田粉と、当 該榭脂が加熱されたときに沸騰する対流添加剤とが含有されている。言い換えると、 半田榭脂ペースト 30は、榭脂と、榭脂中に分散された半田粉 (不図示)と、当該榭脂 が加熱されたときに沸騰する対流添加剤 (不図示）とから構成されている。本実施形 態では、榭脂として、熱硬化性榭脂 (例えば、エポキシ榭脂)を用い、半田粉として Pb フリー半田粉を用いている。対流添加剤としては、溶剤 (例えば、高沸点有機溶剤） を用いることができ、一例を挙げると、イソプロピルアルコール、酢酸ブチル、ブチル カルビトール、エチレングリコール等を用いることができる。半田粉の含有量は 30vol %以下であることが望ましい。対流添加剤の榭脂中での含有量に特に制限はないが 、 0. 1〜20重量％の割合で榭脂中に含有していることが好ましい。
[0103] また、上述したように、対流添加剤の「対流」とは、運動の形態としての対流を意味し 、榭脂中を沸騰した対流添加剤が運動することによって、榭脂中に分散する金属粒 子（半田粉）に運動エネルギーを与え、金属粒子の移動を促進させる作用を与える 運動であれば、どのような形態であっても構わない。なお、対流添加剤は、それ自身 が沸騰して対流を発生させるものの他、榭脂の加熱により気体 (H 0、 CO、 N等の
2 2 2 気体)を発生する対流添加剤を用いることもでき、そのような例としては、結晶水を含 む化合物、加熱により分解する化合物、または発泡剤を挙げることができる。
[0104] 図 2 (b)から（c)及び図 4 (d)から（e)における半田バンプ 50の形成時間は、条件に よっても異なるが、例えば、 5秒〜 30秒程度 (典型的には、約 5秒)である。なお、半 田バンプ 50の形成においては、半田榭脂ペースト 30を事前に加熱するプリヒートェ 程を導入することができる。
[0105] 半田バンプ 50は、自己集合的に形成されるとともに、裏面電極端子 11および電極 端子 41に対して自己整合的に形成されている。したがって、裏面電極端子 11および 電極端子 41と、半田バンプとの間の位置ズレは実質的になぐ裏面電極端子 11およ び電極端子 41のパターンに自動的に対応して半田バンプは形成される。
[0106] 半田バンプ 50は、半田榭脂ペースト 30中の半田粉が自己集合して形成されている ので、半田バンプ 50が形成された後、半田榭脂ペースト 30を構成していた榭脂中に は導電粒子が実質的に含まれておらず、隣接する半田バンプ 50同士は、図 2 (e)及 び図 4 (e)における半田榭脂ペースト 30を構成する榭脂により絶縁されている。また、 対流添加剤は、加熱により気体となって外部に排出されて、半田榭脂ペースト 30か らは取り除かれる。なお、半田バンプ 50が形成された後、半田榭脂ペースト 30を洗 V、流した後、他の榭脂（同種の榭脂でも構わな!、)を充填することも可能である。
[0107] 半田榭脂ペースト 30を構成する榭脂 (または他の榭脂)を硬化させると、図 2 (e)及 び図 4 (e)に示した本実施形態の実装体 100を得ることができるが、当該他の榭脂を 充填する場合には、半田榭脂ペースト 30を構成する榭脂として、熱硬化性榭脂以外 の榭脂 (熱可塑性榭脂、光硬化型榭脂など)を用いることもできる。
[0108] 以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項で はなぐ勿論、種々の改変が可能である。
[0109] 半導体パッケージ 10を構成する LSIチップは、典型的には、メモリ ICや、ロジック 、あるいは、システム LSIである力 その種類は特に問わない。上述した本発明の実 施形態では、 LSIチップをパッケージ 10にした場合について説明した力 半導体パ ッケージに限らず、例えば、フリップチップ技術によるベアチップ実装手段として使用 することも可能である。さらには、半導体パッケージ 10は、ベアチップ等の半導体素 子力インターポーザ（中間基板)を介してモジュールィ匕されたものでもあってもよ 、。 そのモジュールは、複数の電極 (実装用端子)を備えており、そのようなモジュールと しては、 RFモジュール、電源モジュール等が含まれ得る。なお、インターポーザを用 いてモジュールィ匕したものの他、実装用端子を複数備えた部品内蔵基板モジュール (例えば、 SIMPACTTM)のようなものであってもよい。
[0110] また、本発明の実施形態に係る実装体 100は、実装面積が制限されるような薄型 · 小型の電子機器に搭載すると良い。また、携帯電話に限らず、 PDAや、ノートバソコ ンに用いることが可能であり、また、他の用途 (例えば、デジタルスチルカメラ、壁掛け タイプの薄型テレビ (FPD；フラットパネルディスプレイ） )に適用することも可能である
[0111] 第 2の発明について以下説明する。
[0112] 本願出願人は、次世代半導体チップの新規なフリップチップ実装方法を提案して いる（特願 2004— 267919号)。そして、本発明は、上記出願特許を基にして、より 高い効果が得られるフリップチップ実装方法およびフリップチップ実装体を示すもの である。
[0113] 本発明は、図 1で説明したフリップチップ実装方法これと同様の技術的視点に立ち 、より確実で、信頼性の高い新規なフリップチップ実装方法を実現するものである。そ して、本発明の実施により、フリップチップ実装体が生産性よく作製できるものである [0114] 以下に、本発明の実施の形態について、図面を参照しながら詳細に説明する。な お、図面は、理解を容易にするために任意に拡大して示している。
[0115] (実施の形態 1)
図 8 (a)は、本発明の実施の形態 1におけるフリップチップ実装体の斜視図であり、 図 8 (b)は、図 8 (a)の A— A線断面図である。
[0116] 図 8において、本発明の実施の形態 1におけるフリップチップ実装体 200は、回路 基板 201の上に形成された複数の接続端子 204と対向して配置された複数の電極 端子 207を有する半導体チップ 206とがはんだ層 208により電気的に接続された構 成を有する。そして、半導体チップ 206の電極端子 207の形成面の反対側と接着さ れた板状体 205には、その角部近傍に 4つの突起部 202が半導体チップ 206を覆う ように形成されている。板状体 205の 4つの突起部 202は、回路基板 201に直接的 に、例えば圧着またははんだなどで接合されている。なお、突起部 202は、少なくとも はんだで回路基板 201と接合する場合、はんだに対する濡れ性の良 、金属または 榭脂に金属をコーティングしたものが用いられる。さらに、回路基板 201と板状体 20 5で形成された空間内では、接続端子 204と電極端子 207とを電気的に接続するは んだ層 208とともに、その周囲を覆う榭脂 203により、少なくとも半導体チップ 206と 回路基板 201が固定されて ヽる。
[0117] また、回路基板 201の半導体チップ 206の電極端子 207と接合される接続端子 20 4を囲むように電極 210が設けられ、その上には、はんだ粉が溶融集合されて擬似バ ンプ 209が形成される。そして、はんだ粉は、加熱溶融時に電極 210の上に、擬似バ ンプ 209として溶融集合することにより捕捉されるため、外部に飛散することがない。 これにより、板状体 205からはんだ粉の流出による短絡などを防ぐことができ、信頼性 の高 、フリップチップ実装体 200が得られる。
[0118] また、本発明のフリップチップ実装体 200によれば、板状体 205の突起部 202によ つて高さが規定できるため、半導体チップ 206と回路基板 201との間隔が一定で均 一なフリップチップ実装体 200が形成できる。そのため、半導体チップ 206と回路基 板 201の間隔を予め設定し、最良の距離になるように突起部 202の長さを決めてお けば、一定量のはんだにより接続端子 204と電極端子 207との接続ができる。その結 果、安定で確実な接合状態を実現するとともに、回路基板のそりなどを抑制できるな ど信頼性に優れたフリップチップ実装体 200を実現できる。
[0119] なお、本発明の実施の形態 1においては、 4つの突起部のある板状体を用いて説 明したが、これに限られない。例えば、突起部の形状は任意に設計できるとともに、 少なくとも 1つの開口部が形成されていればよい。また、板状体の角部近傍のみに設 けられた場合、突起部は、少なくとも 3つであればよぐ安定に板状体を保持できる。 さらに、板状体の対向する側面に突起部を設ける場合には、静置状態で安定に位置 を保持できるのであれば、 2つの突起部だけでもよ 、ことは 、うまでもな 、。
[0120] また、本発明のフリップチップ実装体によれば、板状体によって、内部の半導体チ ップを保護できる。さらに、搬送時などにおいて、半導体チップが擦れたり、衝撃を受 けることがなくなるため、信頼性を大幅に向上させることができる。例えば、 30 /z m程 度の厚みの半導体チップでも、 100 m程度の厚みの板状体を用いれば取り扱う上 で十分な強度が補償される。
[0121] 以下に、図 9と図 10を用いて、本発明の実施の形態 1におけるフリップチップ実装 体およびフリップチップ実装方法を説明する。
[0122] 図 9は、本発明の実施の形態 1におけるフリップチップ実装体およびフリップチップ 実装方法を説明する概略工程断面図である。また、図 10 (a)は、図 9 (a)の板状体を 斜め下方から見た斜視図であり、図 10 (b)は、図 9 (b)の半導体チップが装着された 板状体を斜め下方力 見た斜視図である。
[0123] まず、図 9 (a)に示すように、板状体 301が真空吸引装置 303に吸引され搬送され る。そして、図 10 (a)に示すように、板状体 301は、その角部近傍に、 4つの突起部 3 02を備えている。
[0124] つぎに、図 9 (b)に示すように、板状体 301の内側に半導体チップ 304が接着また は吸引により所定の位置に固定される。ここで、図 10 (b)に示すように、半導体チッ プ 304は、複数の電極端子 305が下面に設けられている。そして、半導体チップ 304 の電極端子 305の面に、例えばシート状のはんだ粉と対流添加剤および榭脂を主成 分とする榭脂組成物 306が接着される。 [0125] つぎに、図 9 (c)に示すように、回路基板 307の所定の位置まで搬送装置（図示せ ず)を用いて移動させる。そして、例えば画像処理装置などを用いて、回路基板 307 の接続端子 308と半導体チップ 304の電極端子 305の位置合わせを行 、、回路基 板 307と板状体 301とを突起部 302を介して当接させる。これにより、半導体チップ 3 04の電極端子 305と回路基板 307の接続端子 308とは、板状体 301の突起部 302 により所定の間隔で対向する。ここで、所定の間隔とは、少なくとも半導体チップ 304 の電極端子 305と回路基板 307の接続端子 308が接触しな 、程度で、下記で述べ る溶融したはんだ粉が浸入できる程度である。例えば、突起部 302の高さは、半導体 チップ 304の厚みなどを考慮し、半導体チップ 304の電極端子 305と回路基板 307 の接続端子 308との距離が 10 m〜50 m程度になるように調整される。なお、回 路基板 307には、複数の接続端子 308とは別の、以下で述べる擬似バンプを形成す るための電極 309や板状体 301の突起部 302と接合する接合電極 310を必要に応 じて設けてもよい。
[0126] また、画像処理装置による位置合わせは、例えば回路基板 307の上に配置された 板状体 301と回路基板 307を接合する接合電極 310との認識により行うことができる 。なお、榭脂組成物 306は、回路基板 307の上に接着してもよいことはいうまでもな い。
[0127] つぎに、図 9 (d)に示すように、半導体チップ 304を搭載した板状体 301と回路基板 307とを真空吸引装置 303を用いて当接させた状態で、例えば 150°C〜250°C程度 で、榭脂組成物 306中のはんだ粉が溶融する温度に、外部から、例えば赤外線ヒー タなどの加熱装置 311によって加熱する。
[0128] この加熱によって、榭脂組成物 306の中の対流添加剤（図示せず）は沸騰または蒸 発してガス化するとともに、はんだ粉（図示せず）が溶融はんだ粉となる。そして、ガス 312が、板状体 301の突起部 302間を通過して外部に排出される過程で、榭脂組成 物 306中の溶融はんだ粉を対流により移動させる。
[0129] さらに、移動させられた溶融はんだ粉は、対向して配置された濡れ性がよい半導体 チップ 304の電極端子 305と回路基板 307の接続端子 308との間に自己集合し、成 長する。 [0130] これ〖こより、図 9 (e)に示すように、電極端子 305と接続端子 308を電気的に接続す るはんだ層 313が形成されとともに、榭脂組成物 306中の榭脂を硬化させた後、真 空吸引装置 303を取り外すことによりフリップチップ実装体 200が作製される。
[0131] また、擬似バンプが形成される電極 310の上にも溶融はんだ粉は、自己集合して 成長し、擬似バンプ 314を形成する。この擬似バンプ 314が形成されることによって、 はんだ層 313の形成に用いられな力つた溶融はんだ粉は、擬似バンプを形成する電 極 310の上に捕捉されて、外部への流出が防止される。
[0132] なお、擬似バンプを形成する電極 310は、はんだ粉が飛散しない場合や飛散して も問題を発生しな 、場合には、必ずしも設ける必要はな 、。
[0133] また、実施の形態 1では、回路基板 307と板状体 301を真空吸引装置 303で保持 した状態ではんだ層 313を形成する例で説明したがこれに限られない。例えば、予 め板状体 301の突起部 302を回路基板 307に圧着や超音波接合により固定した後 、真空吸引装置 303から取り外して、加熱工程以降の処理を実施してもよい。例えば 、リフロー装置などで自動的に製造することができる。
[0134] また、実施の形態 1では、シート状の榭脂組成物を半導体チップまたは回路基板に 接着してから加熱した力 これに限られない。例えば、板状体 301の突起部 302を回 路基板 307に接着後、一定ギャップを保持した状態で半導体チップ 304および回路 基板 307の間にペースト状の榭脂組成物を注入し、カロ熱してもよい。
[0135] これにより、多数の回路基板と板状体が固定されたフリップチップ実装体の中間体 を作製し、加熱工程で一括に処理できるため、生産性をさらに向上することができる。
[0136] また、金属または少なくとも先端が金属でコーティングされた突起部 302を有する板 状体 301の突起部 302や回路基板 307の電極 310に、予めはんだ膜を形成し、カロ 熱処理が完了した時点で回路基板 307と板状体 301とをはんだにより接合し固定す る構成としてもよい。さら〖こ、はんだ膜を榭脂組成物 306中のはんだ粉の融点より高 い、例えば 300°Cの融点を有する材料で形成し、例えばレーザなどで局所的にはん だ膜を溶融させて回路基板 307と突起部 302をはんだで接合し、後の工程を行って もよい。この場合には、真空吸引装置 303を取り外した状態で、以降の加熱処理を行 うことができる。ただし、榭脂組成物 306を加熱する工程において、突起部 302と回 路基板 307の電極 310とが外れないように、例えばはんだ膜の融点（300°C)以下の 温度で、以降の加熱処理をする必要がある。
[0137] なお、はんだ膜の融点と榭脂組成物 306中のはんだ粉の融点が同じ程度の場合 には、加熱が完了するときに、板状体 301と回路基板 307が接合されることになる。こ れにより、工程の数を増やすことなぐ確実に回路基板と板状体の固定が可能となる
[0138] また、実施の形態 1では、半導体チップと板状体の突起部との間に、説明をわかり 易くするために隙間がある例で説明した力 突起部の内寸 、つぱいに半導体チップ が設けられる構成でもよい。これにより、さらなる小型を実現できる。
[0139] また、実施の形態 1では、榭脂組成物 306を、シート状の榭脂を例に説明したが、こ れに限られない。例えば、ペースト状やゼリー状の榭脂を塗布してもよいことはいうま でもない。
[0140] 以上で述べたように本発明の実施の形態 1によれば、非常に簡便にかつ確実な方 法で半導体チップのフリップチップ実装が実現できる。
[0141] また、板状体によって半導体チップが保護されるとともに、搬送時の衝撃などによる 接続不良の発生を防止できるため、信頼性や生産性に優れたフリップチップ実装体 を実現できる。
[0142] (実施の形態 2)
図 11 (a)は、本発明の実施の形態 2におけるフリップチップ実装体の斜視図であり 、図 11 (b)は、図 11 (a)の A— A線断面図である。
[0143] 図 11において、本発明の実施の形態 2におけるフリップチップ実装体 400は、回路 基板 401の上に形成された複数の接続端子 402と対向して配置された半導体チップ 404の複数の電極端子 406とがはんだ層 405により電気的に接続された構成を有す る。そして、半導体チップ 404の電極端子 406の反対側と接着された箱状体 403が、 半導体チップ 404を覆うように構成されている。さらに、箱状体 403は、周辺に鍔 409 を備えるとともに、内外を通気可能な複数の孔 408を有し、鍔 409を介して回路基板 401と、例えば榭脂接着剤などにより接合される。なお、上記では、榭脂接着剤によ る接合で説明したが、圧着、はんだ付けや超音波接合などの各種方法を用いて箱状 体 403を回路基板 401に取り付けることもできる。また、箱状体 403は、榭脂または金 属ゃ榭脂に金属をコーティングしたもの用いることもできる。そして、箱状体 403に、 半導体チップ 404を静電気力も保護するために、例えばカーボンなどを混合させた 導電性榭脂を用いてもよい。さらに、箱状体 403に、電磁波を遮蔽するために、例え ばニッケルなどを混合させた導電性榭脂を用いてもょ 、ことは 、うまでもな 、。
[0144] また、回路基板 401と箱状体 403は、接続端子 402と電極端子 406とを電気的に 接続するはんだ層 405とともに、その周囲を覆う榭脂 407により、少なくとも半導体チ ップ 404と回路基板 401が固定されている。ここで、箱状体 403の固定に用いるため の榭脂 407は、榭脂組成物中の樹脂と同一の材料でもよいし、異なったものを用い てもよい。この場合には、はんだ層 405を形成した後、榭脂組成物榭脂を一旦除去し 、再度箱状体 403の孔 408から、別の榭脂を注入し充填することにより実現すること ができる。
[0145] なお、本発明の実施の形態 2では、回路基板 401の半導体チップ 404が接合され ている部分の周辺に、実施の形態 1に示したようなはんだ粉の飛散を防止するため の電極を設けていない。この理由は、はんだ粉の流出が、鍔 409で妨げられ、外部 に飛散することを防止できるためである。もちろん、鍔 409がない箱状体ゃ孔が大き な箱状体の場合には、実施の形態 1と同様に、はんだ粉の飛散を防止する電極を設 け、擬似バンプを形成してもよ 、ことは 、うまでもな!/、。
[0146] 本発明の実施の形態 2によれば、簡単な構造で、外部へのはんだ粉の流出や飛散 による短絡などを発生することがなぐ信頼性の高いフリップチップ実装体が得られる
[0147] また、箱状体で半導体チップを完全に囲う形状にできるため、変形などに対する機 械的強度に優れるとともに、導電性材料などで構成することにより、電磁波などの輻 射を低減できる。
[0148] また、箱状体 403の側面の高さによって、半導体チップ 404と回路基板 401の間隔 が一定に保持できるため、半導体チップ 404の実装時のはんだ層 405の高さや大き さなどの均一性が確保される。そのため、半導体チップ 404と回路基板 401の間隔を 予め設定し、最良の距離になるように箱状体 403の側面の高さを決めておくと、一定 量のはんだにより接続端子 402と電極端子 406との接続ができるため、非常に安定 で確実な接合状態を有する信頼性に優れたフリップチップ実装体 400を実現できる
[0149] なお、本発明の実施の形態 2では、箱状体 403の孔 408は比較的大きぐ配置数も 少ない例で示したが、孔 408の数、大きさに関しては任意であり、各種変形例が考え られることはいうまでもない。
[0150] また、本発明のフリップチップ実装体によれば、箱状体によって、内部の半導体チ ップを保護できる。さらに、搬送時において、半導体チップが擦れたり、衝撃を受ける ことがなくなるため、信頼性を大幅に向上させることができる。
[0151] 以下に、図 12と図 13を用いて、本発明の実施の形態 2におけるフリップチップ実装 体およびフリップチップ実装方法を説明する。
[0152] 図 12は、本発明の実施の形態 2におけるフリップチップ実装体およびフリップチッ プ実装方法を説明する概略工程断面図である。また、図 12 (a)は、図 12 (a)の箱状 体を斜め下方から見た斜視図であり、図 13 (b)は、図 12 (b)の半導体チップが装着 された箱状体を斜め下方力 見た斜視図である。
[0153] まず、図 12 (a)に示すように、バイトアーム 503によって予め形成された箱状体 504 が保持されて搬送される。ここで、搬送装置 501は、その先端に搬送物を挟むバイト アーム 503とバイトアーム 503を開閉し、かつ回転が可能なヒンジ 502とを有している 。そして、図 13 (a)に示すように、箱状体 504は、その側面に通気可能な複数個の孔 506とその端面の開口部に鍔 505を備えている。
[0154] つぎに、図 12 (b)に示すように、箱状体 504の内側に半導体チップ 507が所定の 位置に接着または固定される。そして、図 13 (b)に示すように、半導体チップ 507は 、複数の電極端子 508が下面に設けられている。
[0155] つぎに、図 12 (c)に示すように、予め回路基板 510の上に、はんだ粉と対流添加剤 および榭脂を主成分とする榭脂組成物 509を塗布し、半導体チップ 507が接着され た箱状体 504を所定の位置の上部まで搬送装置 501を用いて移動させる。そして、 例えば画像処理装置などを用いて、回路基板 510の接続端子 511と半導体チップ 5 07の電極端子 508の位置合わせを行い、回路基板 510と箱状体 504の鍔 505を当 接する。これにより、半導体チップ 507の電極端子 508と回路基板 510の接続端子 5 11とは、箱状体 504の鍔 505と側面部の高さにより所定の間隔で対向する。ここで、 所定の間隔は、少なくとも半導体チップ 507の電極端子 508と回路基板 510の接続 端子 511が接触しない程度で、下記で述べる溶融したはんだ粉が浸入できる程度で ある。
[0156] また、画像処理装置による位置合わせは、例えば回路基板 510の上に形成された マーカ（図示せず）と箱状体 504の鍔 505との認識により行うことができる。
[0157] つぎに、図 12 (d)に示すように、半導体チップ 507を搭載した箱状体 504と回路基 板 510とを搬送装置 501を介して当接させた状態で、例えば 150°C〜250°C程度で 、榭脂組成物 306中のはんだ粉が溶融する温度に、外部から、例えば赤外線ヒータ などの加熱装置 512によって加熱する。
[0158] この加熱によって、榭脂組成物 509の中の対流添加剤（図示せず）は沸騰または蒸 発してガス化するとともに、はんだ粉（図示せず）が溶融はんだ粉となる。そして、ガス 513が、箱状体 504の孔 408間を通過して外部に排出される過程で、榭脂組成物 5 09中の溶融はんだ粉を対流により移動させる。
[0159] さらに、移動させられた溶融はんだ粉は、対向して配置された濡れ性がよい半導体 チップ 507の電極端子 508と回路基板 510の接続端子 511とにそれぞれ自己集合 し、成長することで電極端子 508と接続端子 511との間に電気的接続が形成される。
[0160] これ〖こより、図 12 (e)に示すように、電極端子 508と接続端子 511を電気的に接続 するはんだ層 514が形成されるとともに、榭脂組成物 509中の榭脂を硬化させた後、 搬送装置 501を取り外すことによりフリップチップ実装体 400が作製される。
[0161] このとき、榭脂組成物 509中の樹脂が軟ィ匕して、半導体チップ 507と回路基板 510 を接合するとともに、箱状体 504の鍔 505と回路基板 510の隙間に入り込み、箱状体 504と回路基板 510を接合し固定する。
[0162] なお、本発明の実施の形態 2では、はんだ粉の飛散を防止する電極を設けていな いが、もちろん設けてもよい。
[0163] また、本発明の実施の形態 2では、鍔 505を形成した箱状体 504を示したが、この 鍔 505はなくてもよぐさらに、鍔 505が箱状体 504の外側でなぐ内側に曲げた形を とってもょ 、ことは 、うまでもな！/、。
[0164] 以上に述べたように本発明の実施の形態 2によれば、非常に簡便にかつ確実な方 法で半導体チップのフリップチップ実装ができる。
[0165] また、箱状体によって半導体チップが保護されるとともに、搬送時の衝撃などによる 接続不良の発生を防止できるため、信頼性や生産性に優れたフリップチップ実装体 を実現できる。
[0166] また、本発明の実施の形態 2では、孔 506が比較的大きなものを示したが、小さい 穴を数多く設けてもよい。この場合、榭脂組成物 509中の榭脂により最終的に孔 506 を塞ぐことも期待できる。その結果、半導体チップ 507は、完全に外気と遮断されるた め、湿度などの浸入がなぐ半導体チップおよびはんだ層などの接続部の寿命や信 頼性が向上する。
[0167] 以上、本発明を各実施の形態により説明してきたが、こうした記述は限定事項では なぐ種々の変形が可能である。例えば、はんだ粉と対流添加剤を含有する榭脂とし て、熱硬化性榭脂を例として説明したが、例えばはんだ粉の溶融温度以上で流動性 を有する光硬化性榭脂や、これらの併用型榭脂を用いても構わな 、。
[0168] また、本発明の各実施の形態では、半導体チップが 1つの場合を例に説明したが、 複数個を同時に回路基板上に配置して、各工程の作業を行うこともできる。
[0169] また、本発明の各実施の形態では、板状体や箱状体が直角に折り曲げられた形状 で説明したが、これに限られない。例えば、テーパ形状であってもよい。これにより、 板状体や箱状体の加工が容易になり、コストも低下する。
[0170] また、本発明の各実施の形態において、榭脂組成物中の榭脂として、エポキシ榭 脂、不飽和ポリエステル榭脂、ポリブタジエン榭脂、ポリイミド榭脂、ポリアミド榭脂、シ ァネート榭脂のいずれかを主剤とする榭脂を用いることも可能である。
[0171] さらに、本発明の各実施の形態において、対流添加剤として分解型の炭酸水素ナ トリウム、メタホウ酸アンモ-ゥム、水酸ィ匕アルミニウム、ドーソナイト、メタホウ酸バリウ ム、沸騰蒸発型としてブチルカルビトール、フラックス、イソブチルアルコール、キシレ ン、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケ トン、ェチルカルビトール、ブチルカルビトール、エチレングリコールなどの中沸点溶 剤または高沸点溶剤を用いることができる。
産業上の利用可能性
本発明によれば、狭ピッチが進む次世代半導体チップのフリップチップ実装に適用 可能であるとともに、生産性や信頼性に優れたフリップチップ実装が要望される分野 において有用である。

Claims

請求の範囲
[1] 電子部品と、
前記電子部品が実装される回路基板と
を備えた実装体であって、
前記電子部品には、前記回路基板に面する電子部品表面に複数の電極端子が形 成されており、
前記回路基板には、前記複数の電極端子のそれぞれに対応して、電極端子が形 成されており、
前記接続した回路基板の電極端子と電子部品の電極端子部以外の領域に、複数 個のスぺーサ部材を配した構成をしており、
前記回路基板の電極端子と、前記電子部品の電極端子とは、自己集合的に形成 された半田バンプによって電気的に接続されている、電子部品実装体。
[2] 前記複数個のスぺーサの高さは、
前記半田バンプの高さが、
前記電子部品の電極端子において最も短い辺の長さの半分と、
前記回路基板の電極端子にぉ 、て最も短！、辺の長さの半分を
加えた高さ以下となるようにして設定した、請求項 1記載の電子部品実装体。
[3] 前記複数個のスぺーサ部材が、半田材料である、請求項 1または請求項 2記載の 電子部品実装体。
[4] 前記複数個のスぺーサ部材が、熱硬化型榭脂材料である、請求項 1または請求項
2記載の電子部品実装体。
[5] 前記複数個のスぺーサ部材が、光硬化型榭脂材料である、請求項 1または請求項
2記載の電子部品実装体。
[6] 前記複数個のスぺーサ部材が、熱可塑性榭脂材料である、請求項 1または請求項
2記載の電子部品実装体。
[7] 前記複数個のスぺーサ部材が、ホットメルト型榭脂材料である、請求項 1または請 求項 2記載の電子部品実装体。
[8] 前記複数個のスぺーサ部材が、コア材を榭脂材料で被覆した構成を有して 、る、 請求項 1または請求項 2記載の電子部品実装体。
[9] 請求項 1から 8記載の何れか一つに記載の電子部品実装体を備えた電子機器。
[10] 電極端子が配列された表面を有する電子部品を用意する工程 (a)、
前記電子部品の電極端子に対応して配列された電極端子が配列された表面を有 する回路基板を用意する工程 (b)、
前記電子部品または回路基板の少なくとも一方に、前記電極端子を有する面上の 前記電極端子部以外に、複数個のスぺーサが形成されてなり（c)、
榭脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有さ れた半田榭脂ペーストを、前記電子部品または前記回路基板の少なくとも一方の面 上に付与する工程 (d)、
前記電子部品を、前記半田榭脂ペーストを挟んで、前記回路基板の上に配置する 工程 (e)および、
前記半田榭脂ペーストを加熱することにより、前記対流添加剤を沸騰させて前記榭 脂により、前記電子部品が有する電極端子と、前記電極端子に対応して前記回路基 板に形成されている電極端子とを、前記榭脂中で溶融した前記半田粉を前記榭脂 中で流動させ、前記半田粉を自己集合および成長させることにより電気的に接続す る工程 (f)、
を包含し、前記工程で用意されている複数個のスぺーサにより、前記電子部品に配 列した電極端子と、それに対応して回路基板面上に配列された電極端子間には、一 定の間隙が形成されている、請求項 1から請求項 8いずれかに記載の電子部品実装 体の製造方法。
[11] 電極端子が配列された表面を有する電子部品を用意する工程 (a)、
前記電子部品の電極端子に対応して配列された電極端子が配列された表面を有 する回路基板を用意する工程 (b)、
前記電子部品または回路基板の少なくとも一方に、前記電極端子を有する面上の 前記電極端子部以外に、複数個のスぺーサが形成されてなり（c)、
前記電子部品を、前記回路基板の上に配置する工程 (d)、
榭脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有さ れた半田榭脂ペーストを、前記電子部品と回路基板間に形成された空間に充填する 工程 (e)および、
前記半田榭脂ペーストを加熱することにより、前記対流添加剤を沸騰させて前記榭 脂により、前記電子部品が有する電極端子と、前記電極端子に対応して前記回路基 板に形成されている電極端子とを、前記榭脂中で溶融した前記半田粉を前記榭脂 中で流動させ、前記半田粉を自己集合および成長させることにより電気的に接続す る工程 (f)、
を包含し、前記工程で用意されている複数個のスぺーサにより、前記電子部品に配 列した電極端子と、それに対応して回路基板面上に配列された電極端子との間に、 一定の間隙が形成されている、請求項 1から請求項 8いずれかに記載の電子部品実 装体の製造方法。
[12] 前記電子部品を、前記回路基板の上に配置する工程において、前記複数個のス ぺーサによって電子部品と回路基板との付着、保持を行う、請求項 10または請求項 11に記載の電子部品実装体の製造方法。
[13] 複数の接続端子を有する回路基板と、
前記接続端子と対向して配置される複数の電極端子を有する半導体チップと、 前記半導体チップが内側で位置合わせされ接着された、少なくとも端部に 2つの突 起部を有する板状体とを有し、
前記回路基板の前記接続端子と前記半導体チップの前記電極端子とがはんだ層で 電気的に接続されるとともに、少なくとも前記回路基板と前記半導体チップが榭脂で 固定されていることを特徴とするフリップチップ実装体。
[14] 前記回路基板の前記接続端子を囲うように電極を設け、前記電極の上に擬似バン プが形成されていることを特徴とする請求項 13に記載のフリップチップ実装体。
[15] 前記電極が、離散的に形成されていることを特徴とする請求項 14に記載のフリップ チップ実装体。
[16] 少なくとも前記板状体の前記突起部の先端が金属または金属を被覆した榭脂から なり、はんだに対して濡れ性を有していることを特徴とする請求項 13または請求項 14 に記載のフリップチップ実装体。
[17] 前記回路基板と前記板状体の前記突起部が圧着または超音波接合によって接合 されていることを特徴とする請求項 13または請求項 14に記載のフリップチップ実装 体。
[18] 前記回路基板と前記板状体が前記榭脂組成物の榭脂によって接合されたことを特 徴とする請求項 13から請求項 17までのいずれかに記載のフリップチップ実装体。
[19] 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体 チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気 的に接続するフリップチップ実装方法であって、
少なくとも端部に 2つの突起部を有する板状体に前記半導体チップを位置合わせし て接着させる工程と、
はんだ粉と対流添加剤および榭脂を主成分とする榭脂組成物を前記回路基板また は前記半導体チップに塗布または付着する工程と、
前記回路基板の上に前記半導体チップを接着した前記板状体の前記突起部を位置 合わせして配置するとともに、前記突起部により前記回路基板と前記半導体チップと の間隔を一定にして固定する工程と、
前記榭脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸騰 または分解によりガスを発生させる工程と、
前記ガスが対流し前記板状体の前記突起部の間から排出する過程で、溶融した前 記はんだ粉を前記榭脂組成物中で流動させ、前記はんだ粉を自己集合および成長 させることにより前記接続端子と前記電極端子とを電気的に接続させる工程とを有す ることを特徴とするフリップチップ実装方法。
[20] 前記榭脂組成物が、板状榭脂、シート状榭脂またはペースト状榭脂からなり、前記 回路基板または前記半導体チップに付着させることが可能であることを特徴とする請 求項 19に記載のフリップチップ実装方法。
[21] 前記板状体の前記突起部を前記回路基板に固定する工程が、予め前記回路基板 の上に形成された固定用のはんだによって固定されていることを特徴とする請求項 1
9または請求項 20に記載のフリップチップ実装方法。
[22] 前記板状体の前記突起部を前記回路基板に固定する工程が、 前記回路基板に前記板状体の前記突起部を圧着または超音波接合によって接合し たことを特徴とする請求項 19または請求項 20に記載のフリップチップ実装方法。
[23] 複数の接続端子を有する回路基板と、
前記接続端子と対向して配置される複数の電極端子を有する半導体チップと、 前記半導体チップが内側で位置合わせされ接着された、少なくとも 1方向が開口した 通気可能な孔を有する箱状体とを有し、
前記回路基板の前記接続端子と前記半導体チップの前記電極端子とがはんだ層で 電気的に接続されるとともに、少なくとも前記回路基板と前記半導体チップが榭脂で 固定されていることを特徴とするフリップチップ実装体。
[24] 前記箱状体が、前記半導体チップを覆い、前記箱状体の開口した周辺部に周端 辺が突き出した鍔を有する箱形状に加工されたことを特徴とする請求項 23に記載の フリップチップ実装体。
[25] 前記箱状体の通気可能な前記孔が、前記箱状体の前記半導体チップを接着させ て 、な 、側壁部にのみ開口されて 、ることを特徴とする請求項 23または請求項 24に 記載のフリップチップ実装体。
[26] 前記回路基板の前記接続端子を囲うように電極を設け、前記電極の上に擬似バン プが形成されていることを特徴とする請求項 23から請求項 25までのいずれかに記載 のフリップチップ実装体。
[27] 前記電極が、離散的に形成されていることを特徴とする請求項 26に記載のフリップ チップ実装体。
[28] 前記箱状体が金属または金属を被覆した榭脂からなり、はんだに対して濡れ性を 有して 、ることを特徴とする請求項 23から請求項 26までの 、ずれかに記載のフリツ プチップ実装体。
[29] 前記回路基板と前記箱状体が圧着または超音波接合によって接合されて!ヽること を特徴とする請求項 23から請求項 26までのいずれかに記載のフリップチップ実装体
[30] 前記回路基板と前記箱状体が前記榭脂組成物の榭脂によって接合されたことを特 徴とする請求項 23から請求項 26までのいずれかに記載のフリップチップ実装体。
[31] 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体 チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気 的に接続するフリップチップ実装方法であって、
少なくとも 1方向が開口した通気可能な孔を有する箱状体の内側に前記半導体チッ プを位置合わせして接着する工程と、
はんだ粉と対流添加剤および榭脂を主成分とする榭脂組成物を前記回路基板また は前記半導体チップに塗布または付着する工程と、
前記回路基板の上に前記半導体チップを接着した前記箱状体を位置合わせして配 置とともに、前記箱状体の開口した側の側端部により前記回路基板と前記半導体チ ップとの間隔を一定にして固定する工程と、
前記榭脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸騰 または分解によりガスを発生させる工程と、前記ガスが対流し前記箱状体の前記孔か ら排出する過程で、溶融した前記はんだ粉を前記榭脂組成物中で流動させ、前記は んだ粉を自己集合および成長させることにより前記接続端子と前記電極端子とを電 気的に接続させる工程とを有することを特徴とするフリップチップ実装方法。
[32] 前記榭脂組成物が、板状榭脂、シート状榭脂またはペースト状榭脂からなり、前記 回路基板または前記半導体チップに付着させることが可能であることを特徴とする請 求項 31に記載のフリップチップ実装方法。
[33] 前記箱状体の開口した側の側端部を前記回路基板に固定する工程が、予め前記 回路基板の上に形成された固定用のはんだによって固定されていることを特徴とす る請求項 31に記載のフリップチップ実装方法。
[34] 前記箱状体の開口した側の側端部を前記回路基板に固定する工程が、前記回路 基板に前記箱状体を圧着または超音波接合によって接合したことを特徴とする請求 項 31に記載のフリップチップ実装方法。
[35] 前記箱状体の開口した側の側端部を前記回路基板に固定する工程が、前記榭脂 組成物を前記回路基板と前記半導体チップとの間に介在させて、前記箱状体が前 記開口した側の側端部が前記回路基板と接するまで押しつける工程であることを特 徴とする請求項 31に記載のフリップチップ実装方法。
PCT/JP2006/309339 2005-05-17 2006-05-09 フリップチップ実装体およびフリップチップ実装方法 WO2006123554A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007516252A JP4402718B2 (ja) 2005-05-17 2006-05-09 フリップチップ実装方法
US11/914,581 US20090085227A1 (en) 2005-05-17 2006-05-09 Flip-chip mounting body and flip-chip mounting method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-143745 2005-05-17
JP2005143745 2005-05-17
JP2005-144887 2005-05-18
JP2005144887 2005-05-18

Publications (1)

Publication Number Publication Date
WO2006123554A1 true WO2006123554A1 (ja) 2006-11-23

Family

ID=37431131

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/309339 WO2006123554A1 (ja) 2005-05-17 2006-05-09 フリップチップ実装体およびフリップチップ実装方法

Country Status (3)

Country Link
US (1) US20090085227A1 (ja)
JP (1) JP4402718B2 (ja)
WO (1) WO2006123554A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335832A (ja) * 2006-06-15 2007-12-27 Korea Electronics Telecommun フリップチップパッケージ及びその製造方法
WO2008081969A1 (en) * 2006-12-28 2008-07-10 Panasonic Corporation Connecting method of electronic component
JP2008226946A (ja) * 2007-03-09 2008-09-25 Nec Corp 半導体装置およびその製造方法
JP2010251527A (ja) * 2009-04-16 2010-11-04 Panasonic Corp 電子部品および電子部品の製造方法
JP2011114226A (ja) * 2009-11-27 2011-06-09 Nitto Denko Corp 配線回路構造体およびそれを用いた半導体装置の製造方法
JP2011165968A (ja) * 2010-02-10 2011-08-25 Nec Corp 電子部品の実装構造及び実装方法
US8304338B2 (en) 2009-03-24 2012-11-06 Panasonic Corporation Method of joining electronic component and the electronic component
JP2013048292A (ja) * 2008-07-02 2013-03-07 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
WO2013062095A1 (ja) * 2011-10-26 2013-05-02 日立化成株式会社 リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
WO2013084529A1 (ja) * 2011-12-09 2013-06-13 住友電気工業株式会社 撮像装置およびその製造方法
US8673688B2 (en) 2010-10-20 2014-03-18 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
KR101378093B1 (ko) 2007-11-07 2014-03-27 주식회사 케이티 그라운드 벽을 구비하는 인쇄회로기판
JP2018056279A (ja) * 2016-09-28 2018-04-05 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP2018120991A (ja) * 2017-01-26 2018-08-02 三菱電機株式会社 半導体装置およびその製造方法
JP2018206977A (ja) * 2017-06-05 2018-12-27 富士電機株式会社 半導体パッケージ、半導体装置および半導体装置の製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5002587B2 (ja) * 2006-03-28 2012-08-15 パナソニック株式会社 バンプ形成方法およびバンプ形成装置
KR100872711B1 (ko) * 2007-06-29 2008-12-05 주식회사 동부하이텍 칩적층 구조물 및 이의 제조 방법
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
JP5505171B2 (ja) * 2010-07-30 2014-05-28 富士通株式会社 回路基板ユニット、回路基板ユニットの製造方法、及び電子装置
DE102011000866A1 (de) * 2011-02-22 2012-08-23 Friedrich-Alexander-Universität Erlangen-Nürnberg Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
US9723725B2 (en) * 2013-05-29 2017-08-01 Finisar Corporation Rigid-flexible circuit interconnects
CN103972159B (zh) * 2014-04-01 2017-03-22 苏州晶方半导体科技股份有限公司 三维封装结构及其形成方法
WO2015182581A1 (ja) * 2014-05-29 2015-12-03 アーゼット・エレクトロニック・マテリアルズ（ルクセンブルグ） ソシエテ・ア・レスポンサビリテ・リミテ 空隙形成用組成物、その組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
DE102017109747A1 (de) * 2017-05-05 2018-11-08 Pink Gmbh Thermosysteme Verfahren zum Herstellen einer Lötverbindung
KR102227913B1 (ko) * 2017-05-05 2021-03-17 핑크 게엠베하 써모시스테메 컴포넌트들의 임시 연결을 위한 접착제를 사용하는 솔더링 장치 및 컴포넌트들의 솔더 연결을 생성하는 방법
SG11201909929UA (en) 2017-05-05 2019-11-28 Pink Gmbh Thermosysteme Soldering device and method for producing a solder connection, using base and pressure plates and a stop device
DE102017109748A1 (de) * 2017-05-05 2018-11-08 Pink Gmbh Thermosysteme Lötvorrichtung und Verfahren zum Herstellen einer Lötverbindung
US11033990B2 (en) * 2018-11-29 2021-06-15 Raytheon Company Low cost approach for depositing solder and adhesives in a pattern for forming electronic assemblies
CN111385969A (zh) * 2018-12-29 2020-07-07 余姚舜宇智能光学技术有限公司 一种线路板间的压合连接结构、压合连接方法
US11171104B2 (en) 2019-10-24 2021-11-09 Marvell Asia Pte, Ltd. IC chip package with dummy solder structure under corner, and related method
DE102020124955A1 (de) * 2020-09-24 2022-03-24 Sphera Technology Gmbh Elektronikeinheit mit einem integrierten Schaltkreis und Verfahren zu deren Herstellung
US11812562B2 (en) * 2021-08-30 2023-11-07 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step
DE102021131099A1 (de) 2021-11-26 2023-06-01 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung
CN114170925A (zh) * 2021-12-07 2022-03-11 Tcl华星光电技术有限公司 显示模组及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4992548A (ja) * 1973-01-10 1974-09-04
JPS63237426A (ja) * 1987-03-25 1988-10-03 Mitsubishi Electric Corp 半導体実装方法
JPH065659A (ja) * 1992-06-18 1994-01-14 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JPH0831874A (ja) * 1994-07-15 1996-02-02 Hitachi Ltd 半導体装置
JPH08195416A (ja) * 1995-01-19 1996-07-30 Matsushita Electric Ind Co Ltd チップの実装構造および実装方法
JP2000299330A (ja) * 1999-04-14 2000-10-24 Matsushita Electric Ind Co Ltd ベアチップ実装基板、ベアチップ実装方法及びベアチップ実装装置
JP2004260131A (ja) * 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942140A (en) * 1987-03-25 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Method of packaging semiconductor device
JPH0747233B2 (ja) * 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
US6070321A (en) * 1997-07-09 2000-06-06 International Business Machines Corporation Solder disc connection
US6583354B2 (en) * 1999-04-27 2003-06-24 International Business Machines Corporation Method of reforming reformable members of an electronic package and the resultant electronic package
DE10135393B4 (de) * 2001-07-25 2004-02-05 Infineon Technologies Ag Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
US20030162911A1 (en) * 2002-01-31 2003-08-28 Yue Xiao No flow underfill composition
US7138583B2 (en) * 2002-05-08 2006-11-21 Sandisk Corporation Method and apparatus for maintaining a separation between contacts
US6786391B2 (en) * 2002-10-16 2004-09-07 Kac Holdings, Inc. Method of controlling solder deposition utilizing two fluxes and preform
US6824041B2 (en) * 2002-10-21 2004-11-30 Agilent Technologies, Inc. High temperature eutectic solder ball attach
US7524748B2 (en) * 2003-02-05 2009-04-28 Senju Metal Industry Co., Ltd. Method of interconnecting terminals and method of mounting semiconductor devices
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
WO2006064831A1 (ja) * 2004-12-17 2006-06-22 Matsushita Electric Industrial Co., Ltd. フリップチップ実装用樹脂組成物およびバンプ形成用樹脂組成物
CN100472742C (zh) * 2005-02-03 2009-03-25 松下电器产业株式会社 倒装片安装方法以及凸块形成方法
CN100511618C (zh) * 2005-03-09 2009-07-08 松下电器产业株式会社 金属粒子分散组合物以及使用了它的方法
JP4495158B2 (ja) * 2005-03-15 2010-06-30 パナソニック株式会社 フリップチップ実装方法、バンプ形成方法、フリップチップ実装装置、およびバンプ形成装置
CN100533701C (zh) * 2005-03-16 2009-08-26 松下电器产业株式会社 使用了导电性粒子的倒装片安装方法
CN101142862A (zh) * 2005-03-17 2008-03-12 松下电器产业株式会社 电子部件安装方法和电子部件安装装置
US7649267B2 (en) * 2005-03-17 2010-01-19 Panasonic Corporation Package equipped with semiconductor chip and method for producing same
WO2006101155A1 (ja) * 2005-03-24 2006-09-28 Matsushita Electric Industrial Co., Ltd. 電子部品の実装方法および電子回路装置
CN100536102C (zh) * 2005-03-28 2009-09-02 松下电器产业株式会社 倒装片安装体和倒装片安装方法及倒装片安装装置
CN100495676C (zh) * 2005-03-29 2009-06-03 松下电器产业株式会社 倒装芯片封装方法及其衬底间连接方法
KR101109221B1 (ko) * 2005-03-29 2012-01-30 파나소닉 주식회사 플립칩 실장방법 및 범프형성방법
KR101175482B1 (ko) * 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법
JP4477062B2 (ja) * 2005-05-17 2010-06-09 パナソニック株式会社 フリップチップ実装方法
US7611040B2 (en) * 2005-05-24 2009-11-03 Panasonic Corporation Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition
US7640659B2 (en) * 2005-09-02 2010-01-05 Panasonic Corporation Method for forming conductive pattern and wiring board
CN100573840C (zh) * 2006-02-21 2009-12-23 松下电器产业株式会社 安装体及其制造方法
KR20090004883A (ko) * 2006-03-03 2009-01-12 파나소닉 주식회사 전자 부품 실장체, 땜납 범프가 장착된 전자 부품, 땜납 수지 혼합물, 전자 부품의 실장 방법, 및 전자 부품의 제조방법
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
JP5002587B2 (ja) * 2006-03-28 2012-08-15 パナソニック株式会社 バンプ形成方法およびバンプ形成装置
CN101432861B (zh) * 2006-04-27 2011-02-09 松下电器产业株式会社 连接构造体及其制造方法
US7506794B1 (en) * 2008-07-02 2009-03-24 International Business Machines Corporation High-temperature alloy standoffs for injection molding of solder

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4992548A (ja) * 1973-01-10 1974-09-04
JPS63237426A (ja) * 1987-03-25 1988-10-03 Mitsubishi Electric Corp 半導体実装方法
JPH065659A (ja) * 1992-06-18 1994-01-14 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JPH0831874A (ja) * 1994-07-15 1996-02-02 Hitachi Ltd 半導体装置
JPH08195416A (ja) * 1995-01-19 1996-07-30 Matsushita Electric Ind Co Ltd チップの実装構造および実装方法
JP2000299330A (ja) * 1999-04-14 2000-10-24 Matsushita Electric Ind Co Ltd ベアチップ実装基板、ベアチップ実装方法及びベアチップ実装装置
JP2004260131A (ja) * 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335832A (ja) * 2006-06-15 2007-12-27 Korea Electronics Telecommun フリップチップパッケージ及びその製造方法
WO2008081969A1 (en) * 2006-12-28 2008-07-10 Panasonic Corporation Connecting method of electronic component
JP2008166488A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Ind Co Ltd 電子部品の接続方法
US9015932B2 (en) 2006-12-28 2015-04-28 Panasonic Corporation Connecting method of electronic component
JP2008226946A (ja) * 2007-03-09 2008-09-25 Nec Corp 半導体装置およびその製造方法
KR101378093B1 (ko) 2007-11-07 2014-03-27 주식회사 케이티 그라운드 벽을 구비하는 인쇄회로기판
JP2013048292A (ja) * 2008-07-02 2013-03-07 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
US8304338B2 (en) 2009-03-24 2012-11-06 Panasonic Corporation Method of joining electronic component and the electronic component
JP2010251527A (ja) * 2009-04-16 2010-11-04 Panasonic Corp 電子部品および電子部品の製造方法
JP2011114226A (ja) * 2009-11-27 2011-06-09 Nitto Denko Corp 配線回路構造体およびそれを用いた半導体装置の製造方法
JP2011165968A (ja) * 2010-02-10 2011-08-25 Nec Corp 電子部品の実装構造及び実装方法
US8673688B2 (en) 2010-10-20 2014-03-18 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
WO2013062095A1 (ja) * 2011-10-26 2013-05-02 日立化成株式会社 リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
US9656353B2 (en) 2011-10-26 2017-05-23 Hitachi Chemical Company, Ltd. Reflow film, solder bump formation method, solder joint formation method, and semiconductor device
WO2013084529A1 (ja) * 2011-12-09 2013-06-13 住友電気工業株式会社 撮像装置およびその製造方法
US9240429B2 (en) 2011-12-09 2016-01-19 Sumitomo Electric Industries, Ltd. Image pickup device and method for producing the same
JPWO2013084529A1 (ja) * 2011-12-09 2015-04-27 住友電気工業株式会社 撮像装置およびその製造方法
JP2018056279A (ja) * 2016-09-28 2018-04-05 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP2018120991A (ja) * 2017-01-26 2018-08-02 三菱電機株式会社 半導体装置およびその製造方法
JP2022003688A (ja) * 2017-01-26 2022-01-11 三菱電機株式会社 半導体装置の製造方法
JP2018206977A (ja) * 2017-06-05 2018-12-27 富士電機株式会社 半導体パッケージ、半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2006123554A1 (ja) 2008-12-25
JP4402718B2 (ja) 2010-01-20
US20090085227A1 (en) 2009-04-02

Similar Documents

Publication Publication Date Title
WO2006123554A1 (ja) フリップチップ実装体およびフリップチップ実装方法
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
US7638883B2 (en) Flip chip mounting method and bump forming method
JP3955302B2 (ja) フリップチップ実装体の製造方法
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
US8071425B2 (en) Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
US8097958B2 (en) Flip chip connection structure having powder-like conductive substance and method of producing the same
CN101156238B (zh) 电子零件连接用突起电极与电子零件安装体的制造方法
WO2006123478A1 (ja) フリップチップ実装方法とフリップチップ実装装置及びフリップチップ実装体
WO2006126361A1 (ja) ハンダバンプ形成方法および半導体素子の実装方法
WO2006098196A1 (ja) 半導体チップを備えた実装体およびその製造方法
JP2010034504A (ja) 基板間の接続方法、フリップチップ実装体及び基板間接続構造
CN100587930C (zh) 倒装片安装体及倒装片安装方法
US8183697B2 (en) Apparatus and methods of forming an interconnect between a workpiece and substrate
KR20120085208A (ko) 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법
JP4543899B2 (ja) フリップチップ実装方法およびフリップチップ実装装置
JP2016018880A (ja) 半導体装置の実装方法
JP4872706B2 (ja) はんだ接着材料及びはんだ供給方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680016698.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007516252

Country of ref document: JP

Ref document number: 11914581

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06746170

Country of ref document: EP

Kind code of ref document: A1