JPH065659A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH065659A JPH065659A JP15918092A JP15918092A JPH065659A JP H065659 A JPH065659 A JP H065659A JP 15918092 A JP15918092 A JP 15918092A JP 15918092 A JP15918092 A JP 15918092A JP H065659 A JPH065659 A JP H065659A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating resin
- wiring board
- fixing jig
- curing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83859—Localised curing of parts of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83874—Ultraviolet [UV] curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 無加熱で半導体素子を表面実装するＭＢＢ方
式において、加圧治具を使用せずに半導体素子を加圧す
ることによって実装工程の時間短縮を図り、かつ実装時
の半導体素子の反りを平坦化する。 【構成】 固定治具１１を配線基板１に半導体素子４を
介して、第２の絶縁性樹脂１３を用いて固着する。半導
体素子４と配線基板１の間の第１の絶縁性樹脂９の常温
硬化後、固定治具１１を除去する。
式において、加圧治具を使用せずに半導体素子を加圧す
ることによって実装工程の時間短縮を図り、かつ実装時
の半導体素子の反りを平坦化する。 【構成】 固定治具１１を配線基板１に半導体素子４を
介して、第２の絶縁性樹脂１３を用いて固着する。半導
体素子４と配線基板１の間の第１の絶縁性樹脂９の常温
硬化後、固定治具１１を除去する。
Description
【０００１】
【産業上の利用分野】本発明は多電極の半導体素子を配
線基板に高密度実装する技術に関し、特に半導体素子を
フェースダウンでシリコン、セラミック等の不透明な配
線基板へ実装する方法に関するものである。
線基板に高密度実装する技術に関し、特に半導体素子を
フェースダウンでシリコン、セラミック等の不透明な配
線基板へ実装する方法に関するものである。
【０００２】
【従来の技術】多端子、狭ピッチの電極を有する半導体
素子を配線基板へフェースダウンで表面実装する技術に
ＭＢＢ（Ｍｉｃｒｏ Ｂｕｍｐ Ｂｏｎｄｉｎｇ）技術
がある。ＭＢＢ方式は無加熱で接合を行うため、実装工
程において熱応力が発生しないという特長がある。以
下、ＭＢＢ方式の実装工程を説明する。なお、本発明の
説明に用いる図面は半導体素子の中央部での断面図であ
る。（図２ａ）に示すようにシリコン、セラミック等の
不透明な配線基板１の基板電極２を有する面に絶縁性の
樹脂３を塗布する。樹脂３はＵＶ硬化型エポキシ、シリ
コン、アクリル等である。次に（図２ｂ）のように半導
体素子４の突起電極５と、基板配線１の基板電極２を向
かい合わせ、半導体素子４を樹脂３を介して配線基板１
上に搭載する。次いで（図２ｃ）のように加圧冶具６を
用いて半導体素子４を加圧する。加圧により半導体素子
４の突起電極５と配線基板１の基板電極２の間の樹脂３
を押し出し、突起電極５と基板電極２は互いに接触す
る。（図２ｄ）のようにＵＶを半導体素子４の側面より
照射し、半導体素子４と配線基板１の隙間の樹脂３を硬
化させる。樹脂３の収縮力により突起電極５と基板電極
２が圧接され、電気的接続が得られる。（図２ｅ）のよ
うに樹脂３の硬化後、加圧冶具６を除去し実装工程が終
了する。
素子を配線基板へフェースダウンで表面実装する技術に
ＭＢＢ（Ｍｉｃｒｏ Ｂｕｍｐ Ｂｏｎｄｉｎｇ）技術
がある。ＭＢＢ方式は無加熱で接合を行うため、実装工
程において熱応力が発生しないという特長がある。以
下、ＭＢＢ方式の実装工程を説明する。なお、本発明の
説明に用いる図面は半導体素子の中央部での断面図であ
る。（図２ａ）に示すようにシリコン、セラミック等の
不透明な配線基板１の基板電極２を有する面に絶縁性の
樹脂３を塗布する。樹脂３はＵＶ硬化型エポキシ、シリ
コン、アクリル等である。次に（図２ｂ）のように半導
体素子４の突起電極５と、基板配線１の基板電極２を向
かい合わせ、半導体素子４を樹脂３を介して配線基板１
上に搭載する。次いで（図２ｃ）のように加圧冶具６を
用いて半導体素子４を加圧する。加圧により半導体素子
４の突起電極５と配線基板１の基板電極２の間の樹脂３
を押し出し、突起電極５と基板電極２は互いに接触す
る。（図２ｄ）のようにＵＶを半導体素子４の側面より
照射し、半導体素子４と配線基板１の隙間の樹脂３を硬
化させる。樹脂３の収縮力により突起電極５と基板電極
２が圧接され、電気的接続が得られる。（図２ｅ）のよ
うに樹脂３の硬化後、加圧冶具６を除去し実装工程が終
了する。
【０００３】しかし上記の実装方法には次の２つの問題
点がある。 （１）（図１ｄ）においてＵＶが樹脂３を透過する間に
光量が減衰する。その結果、（図４）に示すように樹脂
３において硬化領域７と未硬化領域８が生じる。半導体
素子４の外周付近ではＵＶの光量が大きいため、樹脂３
は硬化領域７となり、半導体素子４の中央部ではＵＶの
光量が減衰し未硬化領域８となる。未硬化領域８に突起
電極５が有る場合、加圧冶具６を除去した後、未硬化領
域８の樹脂３が突起電極５と基板電極２の間に入り込み
接続不良の原因となる。無加熱で高い接続信頼性を得る
には、加圧冶具６で半導体素子４を加圧した状態で、未
硬化領域８の樹脂３を常温硬化させなければならない。
しかし，樹脂３の常温硬化には長時間を要し，半導体素
子４を実装するために加圧冶具６を使用する時間が極め
て長くなり、生産性が低くなるという問題がある。 （２）もうひとつの問題は、（図４）に示すように樹脂
３の硬化収縮力により半導体素子４の中央部に応力が集
中し、半導体素子４の縁部が反り上がることである。そ
のため，突起電極５と基板電極２を圧接する応力が減少
し，半導体素子４の縁部で接続信頼性が低下することが
有限要素解析より判明している。
点がある。 （１）（図１ｄ）においてＵＶが樹脂３を透過する間に
光量が減衰する。その結果、（図４）に示すように樹脂
３において硬化領域７と未硬化領域８が生じる。半導体
素子４の外周付近ではＵＶの光量が大きいため、樹脂３
は硬化領域７となり、半導体素子４の中央部ではＵＶの
光量が減衰し未硬化領域８となる。未硬化領域８に突起
電極５が有る場合、加圧冶具６を除去した後、未硬化領
域８の樹脂３が突起電極５と基板電極２の間に入り込み
接続不良の原因となる。無加熱で高い接続信頼性を得る
には、加圧冶具６で半導体素子４を加圧した状態で、未
硬化領域８の樹脂３を常温硬化させなければならない。
しかし，樹脂３の常温硬化には長時間を要し，半導体素
子４を実装するために加圧冶具６を使用する時間が極め
て長くなり、生産性が低くなるという問題がある。 （２）もうひとつの問題は、（図４）に示すように樹脂
３の硬化収縮力により半導体素子４の中央部に応力が集
中し、半導体素子４の縁部が反り上がることである。そ
のため，突起電極５と基板電極２を圧接する応力が減少
し，半導体素子４の縁部で接続信頼性が低下することが
有限要素解析より判明している。
【０００４】
【発明が解決しようとする課題】前述のようにＭＢＢ実
装方式には次の２つの問題点がある。 （１）無加熱で半導体素子と配線基板の隙間の樹脂を硬
化させ接続を得るためには，半導体素子を加圧冶具を用
いて加圧した状態で樹脂を常温硬化させる必要がある。
しかし、樹脂の常温硬化には長時間を要し、半導体素子
を実装するために加圧冶具を使用する時間が極めて長く
なるため、生産性が低いという問題がある。 （２）半導体素子と配線基板の隙間に有る樹脂の硬化収
縮力により半導体素子の縁部が反り上がり、突起電極と
基板電極とを圧接する応力が減少し、その結果接続信頼
性が低下する。
装方式には次の２つの問題点がある。 （１）無加熱で半導体素子と配線基板の隙間の樹脂を硬
化させ接続を得るためには，半導体素子を加圧冶具を用
いて加圧した状態で樹脂を常温硬化させる必要がある。
しかし、樹脂の常温硬化には長時間を要し、半導体素子
を実装するために加圧冶具を使用する時間が極めて長く
なるため、生産性が低いという問題がある。 （２）半導体素子と配線基板の隙間に有る樹脂の硬化収
縮力により半導体素子の縁部が反り上がり、突起電極と
基板電極とを圧接する応力が減少し、その結果接続信頼
性が低下する。
【０００５】本発明は上記問題点に鑑み、以下の条件を
満たすＭＢＢ実装方法を提供するものである。 （１）半導体素子と配線基板の隙間の樹脂を常温硬化さ
せ接続を得るために，加圧冶具を用いずに半導体素子を
加圧した状態で樹脂を硬化させるという手段によって、
加圧冶具の必要性を無くし、実装工程の時間を短縮し、
生産性を向上させる。 （２）半導体素子と配線基板の隙間に有る樹脂の硬化収
縮力による半導体素子の縁部の反り上がりを抑え、平坦
化し、接続信頼性を向上させる。
満たすＭＢＢ実装方法を提供するものである。 （１）半導体素子と配線基板の隙間の樹脂を常温硬化さ
せ接続を得るために，加圧冶具を用いずに半導体素子を
加圧した状態で樹脂を硬化させるという手段によって、
加圧冶具の必要性を無くし、実装工程の時間を短縮し、
生産性を向上させる。 （２）半導体素子と配線基板の隙間に有る樹脂の硬化収
縮力による半導体素子の縁部の反り上がりを抑え、平坦
化し、接続信頼性を向上させる。
【０００６】
【課題を解決するための手段】本発明は、配線基板上に
第１の絶縁性樹脂を塗布する工程、突起電極を有する半
導体素子を、前記突起電極と前記配線基板の電極とを向
かい合わせ、前記第１の絶縁性樹脂を介して、前記配線
基板上に搭載する工程、前記半導体素子の平面寸法より
も大きな凹部を有する固定冶具の、前記凹部の先端領域
に第２の絶縁性樹脂を塗布する工程、前記固定冶具の前
記凹部により前記半導体素子を覆うとともに、前記凹部
の底面と前記半導体素子の裏面とを合致させる工程、前
記第２の絶縁性樹脂を硬化させ前記固定冶具と前記配線
基板とを固着する工程、前記半導体素子と前記配線基板
間に介在する前記第１の絶縁性樹脂を硬化させ、前記半
導体素子の前記突起電極と前記配線基板の前記電極とを
電気的に接合する工程、前記第２の絶縁性樹脂を所定の
溶剤を用いて溶解し、前記固定冶具を前記配線基板より
除去する工程からなることを特徴とする半導体素子の実
装方法を提供するものである。
第１の絶縁性樹脂を塗布する工程、突起電極を有する半
導体素子を、前記突起電極と前記配線基板の電極とを向
かい合わせ、前記第１の絶縁性樹脂を介して、前記配線
基板上に搭載する工程、前記半導体素子の平面寸法より
も大きな凹部を有する固定冶具の、前記凹部の先端領域
に第２の絶縁性樹脂を塗布する工程、前記固定冶具の前
記凹部により前記半導体素子を覆うとともに、前記凹部
の底面と前記半導体素子の裏面とを合致させる工程、前
記第２の絶縁性樹脂を硬化させ前記固定冶具と前記配線
基板とを固着する工程、前記半導体素子と前記配線基板
間に介在する前記第１の絶縁性樹脂を硬化させ、前記半
導体素子の前記突起電極と前記配線基板の前記電極とを
電気的に接合する工程、前記第２の絶縁性樹脂を所定の
溶剤を用いて溶解し、前記固定冶具を前記配線基板より
除去する工程からなることを特徴とする半導体素子の実
装方法を提供するものである。
【０００７】また本発明は、配線基板上に第１の絶縁性
樹脂を塗布する工程、突起電極を有する半導体素子を、
前記突起電極と前記配線基板の電極とを向かい合わせ、
前記第１の絶縁性樹脂を介して、前記配線基板上に搭載
する工程、前記半導体素子の平面寸法よりも大きな凹部
を有する固定冶具の、前記凹部の先端領域に第２の絶縁
性樹脂を塗布する工程、前記固定冶具の前記凹部により
前記半導体素子を覆うとともに、前記凹部の底面と前記
半導体素子の裏面とを合致させる工程、前記第２の絶縁
性樹脂を硬化させ前記固定冶具と前記配線基板とを固着
する工程、前記半導体素子と前記配線基板間に介在する
前記第１の絶縁性樹脂を硬化させ、前記半導体素子の前
記突起電極と前記配線基板の前記電極とを電気的に接合
する工程からなることを特徴とする半導体素子の実装方
法を提供するものである。
樹脂を塗布する工程、突起電極を有する半導体素子を、
前記突起電極と前記配線基板の電極とを向かい合わせ、
前記第１の絶縁性樹脂を介して、前記配線基板上に搭載
する工程、前記半導体素子の平面寸法よりも大きな凹部
を有する固定冶具の、前記凹部の先端領域に第２の絶縁
性樹脂を塗布する工程、前記固定冶具の前記凹部により
前記半導体素子を覆うとともに、前記凹部の底面と前記
半導体素子の裏面とを合致させる工程、前記第２の絶縁
性樹脂を硬化させ前記固定冶具と前記配線基板とを固着
する工程、前記半導体素子と前記配線基板間に介在する
前記第１の絶縁性樹脂を硬化させ、前記半導体素子の前
記突起電極と前記配線基板の前記電極とを電気的に接合
する工程からなることを特徴とする半導体素子の実装方
法を提供するものである。
【０００８】また本発明は、第２の絶縁性樹脂を硬化す
る手段が常温硬化、或いはＵＶ硬化であることを特徴と
する前述の半導体素子の実装方法を提供するものであ
る。
る手段が常温硬化、或いはＵＶ硬化であることを特徴と
する前述の半導体素子の実装方法を提供するものであ
る。
【０００９】また本発明は、第１の絶縁性樹脂を硬化す
る手段が常温硬化であることを特徴とする前述の半導体
素子の実装方法を提供するものである。
る手段が常温硬化であることを特徴とする前述の半導体
素子の実装方法を提供するものである。
【００１０】
【作用】本発明は前述の課題を次の如く解決する。 （１）第２の絶縁性樹脂を用いて固定冶具を配線基板に
固着することにより、第２の絶縁性樹脂の硬化収縮応力
が発生し固定治具が半導体素子を加圧する作用をもつ。
したがって、半導体素子と配線基板の間に有る第１の絶
縁性樹樹脂を常温硬化させる際、加圧冶具が不必要とな
り、実装工程の時間が短縮され生産性が向上する。 （２）固定冶具と配線基板を第２の絶縁性樹脂により固
着するとき、固定冶具に発生する応力により固定冶具の
縁部が反り下がり、半導体素子の縁部の反り上がりを平
坦化する作用をする。その結果、突起電極の接続信頼性
が向上する。
固着することにより、第２の絶縁性樹脂の硬化収縮応力
が発生し固定治具が半導体素子を加圧する作用をもつ。
したがって、半導体素子と配線基板の間に有る第１の絶
縁性樹樹脂を常温硬化させる際、加圧冶具が不必要とな
り、実装工程の時間が短縮され生産性が向上する。 （２）固定冶具と配線基板を第２の絶縁性樹脂により固
着するとき、固定冶具に発生する応力により固定冶具の
縁部が反り下がり、半導体素子の縁部の反り上がりを平
坦化する作用をする。その結果、突起電極の接続信頼性
が向上する。
【００１１】
【実施例】以下本発明の第１の実施例の半導体素子の実
装方法について、図面を参照しながら説明する。
装方法について、図面を参照しながら説明する。
【００１２】（図１ａ）に示すように配線基板１に第１
の絶縁性樹脂９を塗布し、半導体素子４の突起電極５と
配線基板１の基板電極２とを向かい合わせ、半導体素子
４を第１の絶縁性樹脂９を介して配線基板１上に搭載す
る。第１の絶縁性樹脂９はエポキシ、シリコン、アクリ
ル等の常温硬化性の樹脂である。次いで（図１ｂ）のよ
うに半導体素子４の平面寸法よりも大きな凹部１０を有
する固定冶具１１の、凹部１０の先端領域１２に第２の
絶縁性樹脂１３を塗布する。第２の絶縁性樹脂１３は常
温硬化性あるいはＵＶ硬化性樹脂とする。次いで固定冶
具１１の凹部１０により半導体素子４を覆い、凹部１０
の底面と半導体素子４の裏面とを合致させる。（図１
ｃ）のように第２の絶縁性樹脂１３を硬化し、固定冶具
１１を配線基板１に固着する。硬化方法は常温硬化ある
いはＵＶ硬化とする。第２の絶縁性樹脂１３は硬化によ
り収縮力を発生し、固定冶具１１から半導体素子４への
加圧力が生じる。そのため半導体素子４の突起電極５と
配線基板１の基板電極２の間の第１の絶縁性樹脂９が押
し出され、突起電極５と基板電極２は接触する。突起電
極５と基板電極２が接触した状態で（図１ｄ）のように
半導体素子４と配線基板１間の第１の絶縁性樹脂９を常
温硬化する。固定冶具１１が半導体素子４を加圧し続け
るため、未硬化な第１の絶縁性樹脂９が突起電極５と基
板電極２の間に入り込むことはない。こうして加圧冶具
を用いずに半導体素子４に加圧を加えることができるた
め、加圧冶具が不必要となり、実装工程の時間が短縮さ
れ生産性が向上する。さらに（図１ｄ）のように第２の
絶縁性樹脂１３の硬化時に発生する収縮応力によって、
固定冶具１１の縁部が反り下がる。従来例で（図４）と
ともに述べた第１の絶縁性樹脂９の硬化収縮応力による
半導体素子４の縁部の反り上がりは、固定冶具１１の縁
部の反り下がりによって平坦化される。そのため突起電
極５と基板電極２を圧接する応力が半導体素子４内で均
一化し，接続信頼性は向上する。こうして、前述の２つ
の問題点は解決される。第１の絶縁性樹脂９の硬化とと
もに突起電極５と基板電極２は電気的に接合する。最後
に（図１ｅ）のように第２の絶縁性樹脂１３を所定の溶
剤を用いて溶解し、固定冶具１１を配線基板１より除去
する。
の絶縁性樹脂９を塗布し、半導体素子４の突起電極５と
配線基板１の基板電極２とを向かい合わせ、半導体素子
４を第１の絶縁性樹脂９を介して配線基板１上に搭載す
る。第１の絶縁性樹脂９はエポキシ、シリコン、アクリ
ル等の常温硬化性の樹脂である。次いで（図１ｂ）のよ
うに半導体素子４の平面寸法よりも大きな凹部１０を有
する固定冶具１１の、凹部１０の先端領域１２に第２の
絶縁性樹脂１３を塗布する。第２の絶縁性樹脂１３は常
温硬化性あるいはＵＶ硬化性樹脂とする。次いで固定冶
具１１の凹部１０により半導体素子４を覆い、凹部１０
の底面と半導体素子４の裏面とを合致させる。（図１
ｃ）のように第２の絶縁性樹脂１３を硬化し、固定冶具
１１を配線基板１に固着する。硬化方法は常温硬化ある
いはＵＶ硬化とする。第２の絶縁性樹脂１３は硬化によ
り収縮力を発生し、固定冶具１１から半導体素子４への
加圧力が生じる。そのため半導体素子４の突起電極５と
配線基板１の基板電極２の間の第１の絶縁性樹脂９が押
し出され、突起電極５と基板電極２は接触する。突起電
極５と基板電極２が接触した状態で（図１ｄ）のように
半導体素子４と配線基板１間の第１の絶縁性樹脂９を常
温硬化する。固定冶具１１が半導体素子４を加圧し続け
るため、未硬化な第１の絶縁性樹脂９が突起電極５と基
板電極２の間に入り込むことはない。こうして加圧冶具
を用いずに半導体素子４に加圧を加えることができるた
め、加圧冶具が不必要となり、実装工程の時間が短縮さ
れ生産性が向上する。さらに（図１ｄ）のように第２の
絶縁性樹脂１３の硬化時に発生する収縮応力によって、
固定冶具１１の縁部が反り下がる。従来例で（図４）と
ともに述べた第１の絶縁性樹脂９の硬化収縮応力による
半導体素子４の縁部の反り上がりは、固定冶具１１の縁
部の反り下がりによって平坦化される。そのため突起電
極５と基板電極２を圧接する応力が半導体素子４内で均
一化し，接続信頼性は向上する。こうして、前述の２つ
の問題点は解決される。第１の絶縁性樹脂９の硬化とと
もに突起電極５と基板電極２は電気的に接合する。最後
に（図１ｅ）のように第２の絶縁性樹脂１３を所定の溶
剤を用いて溶解し、固定冶具１１を配線基板１より除去
する。
【００１３】以上のように、半導体素子を配線基板に無
加熱で表面実装することができる。また本発明の第２の
実施例としては、第１の実施例において（図１ｅ）に示
す、第２の絶縁性樹脂１３を所定の溶剤を用いて溶解
し、固定冶具１１を配線基板１より除去する工程を省略
し、固定冶具１１を配線基板１に固着したままで実装工
程を終了するというものである。第２の実施例の作用
は、前述の作用とは別に、次の作用がある。
加熱で表面実装することができる。また本発明の第２の
実施例としては、第１の実施例において（図１ｅ）に示
す、第２の絶縁性樹脂１３を所定の溶剤を用いて溶解
し、固定冶具１１を配線基板１より除去する工程を省略
し、固定冶具１１を配線基板１に固着したままで実装工
程を終了するというものである。第２の実施例の作用
は、前述の作用とは別に、次の作用がある。
【００１４】（１）ヒートサイクル時において半導体素
子４と配線基板１、および第１の絶縁性樹脂９の熱膨張
率の差による熱応力で、半導体素子４が熱変形し突起電
極５と基板電極２を圧接する応力が低下し、接続不良に
つながる。しかし固定治具１１が半導体素子４を覆って
いるため、半導体素子４の熱変形は緩和され、接続不良
を抑える作用がある． （２）固定冶具１１に金属、セラミック等の熱伝導性の
高い材料を用いることで、半導体素子４の動作時発生す
る熱を効率的に放熱することができる。
子４と配線基板１、および第１の絶縁性樹脂９の熱膨張
率の差による熱応力で、半導体素子４が熱変形し突起電
極５と基板電極２を圧接する応力が低下し、接続不良に
つながる。しかし固定治具１１が半導体素子４を覆って
いるため、半導体素子４の熱変形は緩和され、接続不良
を抑える作用がある． （２）固定冶具１１に金属、セラミック等の熱伝導性の
高い材料を用いることで、半導体素子４の動作時発生す
る熱を効率的に放熱することができる。
【００１５】
【発明の効果】以上のように本発明によれば次の効果が
ある。 （１）第２の絶縁性樹脂を用いて固定冶具を配線基板に
固着することにより、第２の絶縁性樹脂の硬化収縮応力
が発生し固定治具が半導体素子を加圧する作用を有す
る。したがって、半導体素子を加圧した状態で半導体素
子と配線基板の隙間の第１の絶縁性樹樹脂を常温硬化さ
せる際、加圧冶具が不必要となり、実装工程の時間が短
縮され生産性が向上する。 （２）固定冶具と配線基板を第２の絶縁性樹脂により固
着するとき、固定冶具に発生する応力により固定冶具の
縁部が反り下がり、半導体素子の縁部の反り上がりを平
坦化する作用をする。その結果、突起電極の接続信頼性
が向上する。
ある。 （１）第２の絶縁性樹脂を用いて固定冶具を配線基板に
固着することにより、第２の絶縁性樹脂の硬化収縮応力
が発生し固定治具が半導体素子を加圧する作用を有す
る。したがって、半導体素子を加圧した状態で半導体素
子と配線基板の隙間の第１の絶縁性樹樹脂を常温硬化さ
せる際、加圧冶具が不必要となり、実装工程の時間が短
縮され生産性が向上する。 （２）固定冶具と配線基板を第２の絶縁性樹脂により固
着するとき、固定冶具に発生する応力により固定冶具の
縁部が反り下がり、半導体素子の縁部の反り上がりを平
坦化する作用をする。その結果、突起電極の接続信頼性
が向上する。
【図１】本発明の実施例における工程断面図
【図２】従来の実装方法を示す工程断面図
【図３】従来の実装方法の問題点を示す断面図
【図４】従来の実装方法の問題点を示す断面図
１ 配線基板 ２ 基板電極 ３ 樹脂 ４ 半導体素子 ５ 突起電極 ６ 加圧治具 ７ 硬化領域 ８ 未硬化領域 ９ 第１の絶縁性樹脂 １０ 凹部 １１ 固定治具 １２ 先端領域 １３ 第２の絶縁性樹脂
Claims (4)
- 【請求項１】配線基板上に第１の絶縁性樹脂を塗布する
工程、突起電極を有する半導体素子を、前記突起電極と
前記配線基板の電極とを向かい合わせ、前記第１の絶縁
性樹脂を介して、前記配線基板上に搭載する工程、前記
半導体素子の平面寸法よりも大きな凹部を有する固定冶
具の、前記凹部の先端領域に第２の絶縁性樹脂を塗布す
る工程、前記固定冶具の前記凹部により前記半導体素子
を覆うとともに、前記凹部の底面と前記半導体素子の裏
面とを合致させる工程、前記第２の絶縁性樹脂を硬化さ
せ前記固定冶具と前記配線基板とを固着する工程、前記
半導体素子と前記配線基板間に介在する前記第１の絶縁
性樹脂を硬化させ、前記半導体素子の前記突起電極と前
記配線基板の前記電極とを電気的に接合する工程、前記
第２の絶縁性樹脂を所定の溶剤を用いて溶解し、前記固
定冶具を前記配線基板より除去する工程からなることを
特徴とする半導体素子の実装方法。 - 【請求項２】配線基板上に第１の絶縁性樹脂を塗布する
工程、突起電極を有する半導体素子を、前記突起電極と
前記配線基板の電極とを向かい合わせ、前記第１の絶縁
性樹脂を介して、前記配線基板上に搭載する工程、前記
半導体素子の平面寸法よりも大きな凹部を有する固定冶
具の、前記凹部の先端領域に第２の絶縁性樹脂を塗布す
る工程、前記固定冶具の前記凹部により前記半導体素子
を覆うとともに、前記凹部の底面と前記半導体素子の裏
面とを合致させる工程、前記第２の絶縁性樹脂を硬化さ
せ前記固定冶具と前記配線基板とを固着する工程、前記
半導体素子と前記配線基板間に介在する前記第１の絶縁
性樹脂を硬化させ、前記半導体素子の前記突起電極と前
記配線基板の前記電極とを電気的に接合する工程からな
ることを特徴とする半導体素子の実装方法。 - 【請求項３】第２の絶縁性樹脂を硬化する手段が常温硬
化、或いはＵＶ硬化であることを特徴とする特許請求の
範囲第１項、第２項記載の半導体素子の実装方法。 - 【請求項４】第１の絶縁性樹脂を硬化する手段が常温硬
化であることを特徴とする特許請求の範囲第１項、第２
及び第３項項記載の半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15918092A JPH065659A (ja) | 1992-06-18 | 1992-06-18 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15918092A JPH065659A (ja) | 1992-06-18 | 1992-06-18 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065659A true JPH065659A (ja) | 1994-01-14 |
Family
ID=15688055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15918092A Pending JPH065659A (ja) | 1992-06-18 | 1992-06-18 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065659A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006123554A1 (ja) * | 2005-05-17 | 2006-11-23 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装体およびフリップチップ実装方法 |
| US8598533B2 (en) | 2009-12-15 | 2013-12-03 | Saint-Gobain Ceramics & Plastics, Inc. | Radiation detection system and method of analyzing an electrical pulse output by a radiation detector |
-
1992
- 1992-06-18 JP JP15918092A patent/JPH065659A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006123554A1 (ja) * | 2005-05-17 | 2006-11-23 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装体およびフリップチップ実装方法 |
| US8598533B2 (en) | 2009-12-15 | 2013-12-03 | Saint-Gobain Ceramics & Plastics, Inc. | Radiation detection system and method of analyzing an electrical pulse output by a radiation detector |
| US9465118B2 (en) | 2009-12-15 | 2016-10-11 | Saint-Gobain Ceramics & Plastics, Inc. | Radiation detection system and method of analyzing an electrical pulse output by a radiation detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833326B2 (ja) | 電子部品実装接続体およびその製造方法 | |
| JP2547895B2 (ja) | 半導体装置の実装方法 | |
| JP2001308146A (ja) | チップキャリアに半導体チップを取り付けるための装置 | |
| JPH0727924B2 (ja) | 実装体の製造方法 | |
| JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
| JPH0777227B2 (ja) | 半導体装置の製造方法 | |
| JPH065659A (ja) | 半導体素子の実装方法 | |
| JP2903697B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JPS59181025A (ja) | 半導体装置 | |
| JPH10173007A (ja) | ベアチップ搭載装置 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPH09266227A (ja) | 電子部品の接合方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JPH0671032B2 (ja) | 電子部品の実装装置 | |
| JPH09219579A (ja) | 電子部品の接続方法及び接続装置 | |
| JP2002289644A (ja) | 半導体素子の接合方法及び接合装置 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JPH1140607A (ja) | 半導体装置の製造方法と封止部材の製造方法 | |
| JP2847954B2 (ja) | 半導体装置の製造方法 | |
| JPH10340927A (ja) | 半導体装置の製造方法およびボンディング装置 | |
| JP2006229106A (ja) | 半導体装置の実装方法と実装装置および半導体装置 | |
| JPH03129843A (ja) | マルチチップ実装方法 | |
| JP2996202B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001144405A (ja) | 実装基板 | |
| JP2523641B2 (ja) | 半導体装置 |