JP2996202B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2996202B2
JP2996202B2 JP9111471A JP11147197A JP2996202B2 JP 2996202 B2 JP2996202 B2 JP 2996202B2 JP 9111471 A JP9111471 A JP 9111471A JP 11147197 A JP11147197 A JP 11147197A JP 2996202 B2 JP2996202 B2 JP 2996202B2
Authority
JP
Japan
Prior art keywords
bumpless
semiconductor device
manufacturing
lead portion
bonding tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9111471A
Other languages
English (en)
Other versions
JPH1041343A (ja
Inventor
孝浩 片倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP9111471A priority Critical patent/JP2996202B2/ja
Publication of JPH1041343A publication Critical patent/JPH1041343A/ja
Application granted granted Critical
Publication of JP2996202B2 publication Critical patent/JP2996202B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にICチップの電極のボンディングに関
する。 【0002】 【従来の技術】従来のlCチップの電極部のボンディン
グ方式は、図2に示すように、ICチップ3の電極部4
上に、金等の突起物9を設け、テープキャリアの金又は
錫等がメッキされた銅ハク2のオーバーハング部2a
と、前記突起物9とをボンディングしていた。又、別の
方式としては、図3に示すように、金又は錫等がメッキ
された銅ハク2のオーバーハング部2aに、金等の突起
物10を転写又はエッチングにより形成し、ICチップ
3の電極部4と、該突起物10とをボンディングしてい
た 【0003】 【発明が解決しようとする課題】しかし、従来のポンデ
ィング方式では、ICチップの電極部上又はテープキャ
リアの銅ハク上に金等や突起物を形成する工程が必要で
あり、費用がかかる、歩留まりが低下するという問題点
があった。 【0004】 【課題を解決するための手段】上記問題点を解決するた
めに、本発明の半導体装置の製造方法は、テープキャリ
アからオーバーハングし且つその表面が全体にわたり平
坦なリード部と半導体チップのバンプレス電極部とがボ
ンディングされる半導体装置の製造方法であって、前記
リード部と前記バンプレス電極部とを位置合わせする工
程と、突状となる突起部を先端に形成してなるととも
に、該突起部が前記バンプレス突起部の面積と同じかあ
るいはそれよりも小さい断面積を有するボンディングツ
ールを用いて、前記ボンディングツールの前記突起部と
前記リード部とを接触させた状態で前記ボンディングツ
ールを移動させることにより前記リード部に歪曲部を形
成する工程と、前記歪曲部が形成された状態で、前記ボ
ンディングツールの前記突起部を用いて前記リード部と
前記バンプレス電極部とを加圧するとともに、前記突起
部に超音波振動を加えて前記リード部と前記バンプレス
電極部とを接合する工程と、を有することを特徴とす
る。また、上記の方法において、前記歪曲部は、前記テ
ープキャリアの端部と前記ボンディングツールの突起部
との間に形成されることを特徴とする。また、上記のい
ずれかの方法において、前記リード部は,少なくとも1
μmメッキされたものであることを特徴とする。また、
上記のいずれかの方法において、前記半導体チップ表面
と前記バンプレス電極部とは、概同一平面に形成されて
なることを特徴とする。また、上記のいずれかの方法に
おいて、前記ボンディングツールは、前記接合時には3
00℃〜600℃に加温されることを特徴とする。ま
た、上記のいずれかの方法において、前記バンプレス電
極部と前記リード部との接合時には、前記ボンディング
ツールを1秒以上加圧することを特徴とする一方、本発
明の半導体装置としては、上記のいずれかの方法により
製造されたことを特徴とする。 【0005】 【作用】上記のような方式でボンディングをすると、ツ
ール先端に設けられた突起に加圧される事により、テー
プキャリアの銅ハク部が歪曲し、さらにツールを加圧す
る事より、ICチップの電極部と該銅ハクの歪曲部が接
合される。 【0006】 【発明の実施の形態】以下に本発明の実施例を図面にも
とづいて説明する。図1において、圧延によりフィルム
状に形成されたポリイミドフィルム1に、パターン形成
されかつオーバーハング部を有しかつ金が少なくともl
μmメッキされた銅ハク2を接着剤により接着されたテ
ープキャリアの、前記銅ハクのオーバーハング部2a
と、ICチップ3のA1電極部4を位置合わせしたの
ち、加熱加圧ツール5が下降し、該加熱加圧ツール5の
先端部6に設けられた前記A1電極部4と対応する所に
位置する、A1電極4と同じ大きさか、あるいはそれよ
りも小さい断面積を持つ突起物7が、銅ハクのオーバー
ハング部2aと接触し、銅ハクのオーバーハング部2a
が図1に示すように歪曲する。さらに加熱加圧ツール5
が下降し、歪曲した銅ハクのオーバーハング部2aがA
1電極4に加圧されると同時に、300℃〜600℃に
加熱され、接合される。この際、加熱加圧ツール5に超
音波を加えれば、更に良く接合される。加熱加圧ツール
5は、1秒以上加熱加圧した後、上昇しボンディングを
完了する。ボンディングが完了したのちも、銅ハクのオ
ーバーハング部2aは歪曲した状態を保つため、lCチ
ップ3のエッヂ部8をショートしない。 【0007】 【発明の効果】以上述べたように本発明によれば、加熱
加圧ツールの先端部に突起を設けてICチップの電極部
とテープキャリアのオーバーハングした銅ハク部とを加
圧加熱することにより、従来のように前記銅ハク部およ
び前記電極部に金等の突起物を形成しなくとも前記銅ハ
ク部と前記電極部とをボンディングできるという効果を
有する。また突起物形成のための工程が省略できるので
低コストでボンディングできるという効果も有する。
【図面の簡単な説明】 【図1】本発明のボンディング状態を示す断面図。 【図2】lCチップの電極部に突起を設けた従来技術の
ボンディング状態を示す図。 【図3】テープキャリアの銅ハクのオーバーハング部に
突起を形成した従来技術のボンディング状態を示す断面
図。 【符号の説明】 l・・・ポリイミドフィルム 2・・・銅ハク 2a・・銅ハクのオーバーハング部 a・・・ICチップ 4・・・ICチップの電極部 5・・・加熱加圧ツール 6・・・加熱加圧ツール先端部 7・・・突起 8・・・ICチップエッヂ部 9・・・ICチップの電極に設けられた突起 10・・銅ハクのオーバーハング部に形成された突起

Claims (1)

  1. (57)【特許請求の範囲】 1.テープキャリアからオーバーハングし且つその表面
    が全体にわたり平坦なリード部と半導体チップのバンプ
    レス電極部とがボンディングされる半導体装置の製造方
    法であって、 前記リード部と前記バンプレス電極部とを位置合わせす
    る工程と、 突状となる突起部を先端に形成してなるとともに、該突
    起部が前記バンプレス突起部の面積と同じかあるいはそ
    れよりも小さい断面積を有するボンディングツールを用
    いて、前記ボンディングツールの前記突起部と前記リー
    ド部とを接触させた状態で前記ボンディングツールを移
    動させることにより前記リード部に歪曲部を形成する工
    程と、 前記歪曲部が形成された状態で、前記ボンディングツー
    ルの前記突起部を用いて前記リード部と前記バンプレス
    電極部とを加圧するとともに、前記突起部に超音波振動
    を加えて前記リード部と前記バンプレス電極部とを接合
    する工程と、 を有することを特徴とする半導体装置の製造方法。 2.前記歪曲部は前記テープキャリアの端部と前記ボン
    ディングツールの突起部との間に形成されることを特徴
    とする請求項1記載の半導体装置の製造方法。 3.前記リード部は、少なくとも1μmメッキされたも
    のであることを特徴とする請求項請求項1または2に記
    載の半導体装置の製造方法。 4.前記半導体チップ表面と前記バンプレス電極部と
    は、略同一平面に形成されてなることを特徴とする請求
    項1乃至請求項3のいずれかに記載の半導体装置の製造
    方法。 5.前記ボンディングツールは、前記接合時には300
    ℃〜600℃に加温されることを特徴とする請求項1乃
    至請求項4のいずれかに記載の半導体装置の製造方法。 6.前記バンプレス電極部と前記リード部との接合時に
    は、前記ボンディングツールを1秒以上加圧することを
    特徴とする請求項1乃至請求項5のいずれかに記載の半
    導体装置の製造方法。 7.請求項1乃至請求項6のいずれかに記載の製造方法
    が適用されたことを特徴とする半導体装置。
JP9111471A 1997-04-28 1987-11-20 半導体装置及びその製造方法 Expired - Lifetime JP2996202B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9111471A JP2996202B2 (ja) 1997-04-28 1987-11-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9111471A JP2996202B2 (ja) 1997-04-28 1987-11-20 半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62293552A Division JP2714946B2 (ja) 1987-11-20 1987-11-20 ボンディング方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP00468099A Division JP3216052B2 (ja) 1999-01-11 1999-01-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1041343A JPH1041343A (ja) 1998-02-13
JP2996202B2 true JP2996202B2 (ja) 1999-12-27

Family

ID=14562096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9111471A Expired - Lifetime JP2996202B2 (ja) 1997-04-28 1987-11-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2996202B2 (ja)

Also Published As

Publication number Publication date
JPH1041343A (ja) 1998-02-13

Similar Documents

Publication Publication Date Title
JP2996202B2 (ja) 半導体装置及びその製造方法
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JP3216052B2 (ja) 半導体装置の製造方法
JP2714946B2 (ja) ボンディング方法
JP3022910B2 (ja) 半導体装置の製造方法
JP2002083832A (ja) Icチップの固定方法
JP2821777B2 (ja) フリップチップ用ic及びその製造方法
JP3412672B2 (ja) 半導体装置、およびこの半導体装置の製造方法
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JPH0582596A (ja) リードフレーム
JP2001210676A (ja) 半導体装置およびその製造方法
JP2943381B2 (ja) ボンディング方法
JP3706519B2 (ja) 半導体装置の実装方法
JPH10112475A (ja) 半導体装置及び半導体装置の製造方法
JPH0574854A (ja) 半導体素子実装方法
JP2000216299A (ja) 半導体パッケ―ジ、半導体装置、及び半導体パッケ―ジの製造方法
JPH05299569A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置
JP3514432B2 (ja) リードフレームの製造方法
JPH065659A (ja) 半導体素子の実装方法
KR20030001328A (ko) 높은 품질과 높은 생산성으로 tab테이프들의내부리드들을 전극패드들에 접합할 수 있는 접합도구와접합방법
JPH05198615A (ja) 半導体装置の製造方法
JP3445687B2 (ja) 半導体チップの実装方法
JPH07321162A (ja) 半導体装置の実装方法及び半導体装置の実装体
JPH01215047A (ja) 半導体チップのバンプ形成方法
JP2000012626A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 9