JP3412672B2 - 半導体装置、およびこの半導体装置の製造方法 - Google Patents

半導体装置、およびこの半導体装置の製造方法

Info

Publication number
JP3412672B2
JP3412672B2 JP27746597A JP27746597A JP3412672B2 JP 3412672 B2 JP3412672 B2 JP 3412672B2 JP 27746597 A JP27746597 A JP 27746597A JP 27746597 A JP27746597 A JP 27746597A JP 3412672 B2 JP3412672 B2 JP 3412672B2
Authority
JP
Japan
Prior art keywords
gold
bump
chip
ferroelectric memory
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27746597A
Other languages
English (en)
Other versions
JPH11121509A (ja
Inventor
浩 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP27746597A priority Critical patent/JP3412672B2/ja
Publication of JPH11121509A publication Critical patent/JPH11121509A/ja
Priority to US09/738,537 priority patent/US6413797B2/en
Application granted granted Critical
Publication of JP3412672B2 publication Critical patent/JP3412672B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、強誘電体メモリ
チップと他の半導体チップとを電気的に導通させた半導
体装置、およびこの半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年においては、誘電率の高い強誘電体
の自発分極を利用した不揮発性メモリ、すなわち強誘電
体メモリ（フェロエレクトリック・ランダム・アクセス
・メモリ、以下「ＦＲＡＭ」という）の開発が盛んに行
われている。このＦＲＡＭは、通常のＣＭＯＳトランジ
スタ層の上部にプレーナ型強誘電体キャパシタが形成さ
れた構造となっており、分極方向を反転させることによ
って極めて高速かつ低電圧で情報の書き換えが可能なメ
モリである。
【０００３】ところが、ＦＲＡＭに使用されている強誘
電体は、温度を高くすると、ある温度（キューリー温
度）以上で強誘電性を失って常誘電性への転移が起こ
り、自発分極しなくなってしまう。一般的に、ＦＲＡＭ
に使用されている強誘電体のキューリー温度は、１７０
〜１８０℃であり、これを有するＦＲＡＭが強誘電体の
キューリー温度以上に加熱されれば、動作が不安定とな
り、場合によっては動作しなくなってしまう。すなわ
ち、ＦＲＡＭは、熱に弱いといった欠点を有する。
【０００４】ところで周知のように、ＦＲＡＭに限ら
ず、半導体チップは、外部との電気的導通を図るべくリ
ードフレームの内部リード、あるいは基板上の回路パタ
ーンなどとの間が、たとえば金属ワイヤを用いて電気的
な接続が図られている。このような金属ワイヤを用いた
電気的な接続は、熱圧着ボンディングあるいは超音波ボ
ンディングなどの方法によって行われている。
【０００５】熱圧着ボンディングは、ヒータなどによっ
て比較的高温（４００℃程度）にボンディング対象物を
予め加熱しておき、金属ワイヤをボンディング対象部位
に強く圧し付けることにより行われるが、ボンディング
対象物を４００℃程度に加熱しなければならないため、
熱に弱い半導体チップをボンディング対象物とする場合
には不向きである。一方、超音波ボンディングは、ボン
ディング対象物を加熱せずに、金属ワイヤをボンディン
グ対象部位に圧し付けた状態で超音波を付与することに
より行われるが、あまり大きな超音波を付与すると金属
ワイヤが切断されてしまうといった欠点を有する。
【０００６】このため、熱圧着ボンディングおよび超音
波ボンディングのそれぞれ欠点を補うべく、比較的低温
（２００℃程度）にボンディング対象物を加熱してお
き、金属ワイヤをボンディング対象部位に圧し付けた状
態であまり大きくない超音波を付与する方法、すなわち
サーモソニックボンディング（熱超音波ボンディング）
が良く採用されている。
【０００７】
【発明が解決しようとする課題】しかしながら、熱超音
波ボンディングは、半導体チップの加熱温度が２００℃
程度であるため、一般的な半導体チップのワイヤボンデ
ィングには好適に採用しうるが、上述したＦＲＡＭのよ
うに、１７０〜１８０℃で動作が不安定になる極めて熱
に弱い半導体チップのワイヤボンディングには不向きで
ある。
【０００８】また、通常、半導体チップの表面には、ワ
イヤボンディング用のボンディングパッドがアルミニウ
ムなどによって形成されているが、アルミニウムが酸化
して酸化膜を形成し易いすいため、形成された酸化膜に
よってボンディングパッドとボンディングワイヤとの間
の接合性が悪いといった不具合が生じていた。この不具
合は、ワイヤボンディング時の温度が高くなればなるほ
ど顕著に現れる。このような不具合を解消するために
は、形成された酸化膜を除去するために、ボンディング
部位に付与する超音波振動を大きくしなければならず、
この場合には、上述したように金属ワイヤが切断されて
しまうといった事態が生じかねない。
【０００９】本願発明は、上記した事情のもとで考え出
されたものであって、強誘電体メモリチップの特性を損
なうことなく、この強誘電体メモリチップと所望の接続
対象物との電気的導通を図れるようにすることをその課
題としている。
【００１０】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【００１１】すなわち、本願発明の第１の側面によれ
ば、強誘電体メモリチップと半導体チップとの間の電気
的導通が図られた半導体装置であって、上記半導体チッ
プは、電極パッドに金製のバンプ端子が形成されてお
り、上記強誘電体メモリチップは、電極パッドに金製バ
ンプが形成されているとともに、この金製バンプが上記
半導体チップのバンプ端子に対して、熱超音波ボンディ
ングの手法を利用して形成された金製部材を介して接続
されていることを特徴とする、半導体装置が提供され
る。
【００１２】上記構成の半導体装置では、強誘電体メモ
リチップの電極パッド上に金製バンプが形成され、半導
体チップの電極パッド上に金製のバンプ端子が形成され
ているため、金製バンプやバンプ端子によって電極パッ
ドが覆われて保護された恰好とされ、電極パッドが酸化
されてしまうことが回避されている。また、上記金製バ
ンプやバンプ端子は、金によって形成されているため、
従来のアルミニウムの電極パッドなどと比較すれば、そ
の表面に酸化膜が形成されるようなことは起こりにくい
といった利点を有する。そして、本願発明では、上記強
誘電体メモリチップの金製バンプと上記半導体チップの
金製のバンプ端子との電気的導通を図るための部材が金
製であるため、上記金製部材の表面も酸化されにくいの
はいうまでもない。このため、上記金製バンプやバンプ
端子と上記金製部材との間は、酸化膜が形成されにくい
ものどうしの接続であるため、これらの接続に際して酸
化膜を除去するために接続すべき部位に大きなエネルギ
を付与する必要はない。
【００１３】上記金製部材として金線ワイヤを採用する
ことができるが、この場合には、上記強誘電体メモリチ
ップと上記半導体チップとの間の接続は、いわゆる熱超
音波ボンディングによって行われる。上述したように、
熱超音波ボンディングは、ヒータなどによって所定の温
度にボンディング対象物を予め加熱しておき、金線ワイ
ヤをボンディング対象部位に強く圧し付ける同時に、超
音波を付与することにより行われる。従来では、接続対
象物を、たとえば２００℃程度まで加熱する必要があ
り、これによりアルミニウムなどの電極パッドの酸化が
一段と進行してしまっていたために、金線ワイヤと電極
パッドとの間の接続性を高めるべくアルミニウム酸化膜
を除去する必要があった。このため、金線ワイヤと電極
パッドとの間の接続部位に、酸化膜を除去してクリア面
を露出させた状態で接続するために比較的大きな超音波
を付与しなければならず金線ワイヤが切断されてしまう
おそれがあった。
【００１４】本願発明では、上述したように、上記電極
パッドの表面を保護するようにして金製バンプが形成さ
れているので、ボンディング時に上記強誘電体メモリチ
ップを加熱した場合であっても上記電極パッドが酸化さ
れるような事態は起こりにくい。しかも、上記強誘電体
メモリチップや半導体チップにおける上記金線ワイヤが
ボンディングされる部位は、酸化されにくい金製であ
り、上記金線ワイヤも酸化されにくいものであるため、
ボンディングに際して酸化膜を除去するといったことを
あまり考慮する必要はないため、上記金製バンプやバン
プ端子と上記金線ワイヤと接続に際して付与するエネル
ギを低減させることができる。さらに、接続される部位
がそれぞれ同種の金属（金と金）であるため、従来の異
種金属の接続（たとえば金とアルミニウム）に比べて小
さなエネルギ付与によって上記金製バンプやバンプ端子
と上記金線ワイヤと接続することができる一方、接続部
が金−金接続であるため良好な接続状態を維持すること
ができる。
【００１５】このように、本願発明では、小さなエネル
ギの付与によって上記金製バンプと上記金線ワイヤとを
接続することができるため、上記強誘電体メモリチップ
と外部との電気的導通を図るべく行われる金線ワイヤを
用いた熱超音波ボンディングが、上記強誘電体メモリチ
ップを加熱する温度を、たとえば１００℃程度とし、し
かも従来よりも小さな熱超音波の付与によって遂行する
ことができるようになる。したがって、本願発明では、
たとえ１７０〜１８０℃程度で動作が不安定になる熱に
弱い強誘電体メモリチップであっても、その特性を損な
うことなく、しかもボンディングワイヤが切断される懸
念もなく金線を用いたワイヤボンディングによって上記
強誘電体メモリチップと外部との電気的導通を図ること
ができる。
【００１６】なお、接続対象物たる半導体チップは、強
誘電体メモリチップであってもよいし、その他の種類の
半導体チップであってもよく、適宜選択される。
【００１７】好ましい実施の形態においてはまた、対向
状とされた上記強誘電体メモリチップの金製バンプと上
記半導体チップのバンプ端子との間に、上記金製部材が
介在させられている。
【００１８】上記構成の半導体装置においても、上記金
製部材と上記強誘電体メモリチップの金製バンプや上記
半導体チップのバンプ端子との間の接続に関しては、上
述した効果を享受することができる。すなわち、互いの
接続部位が金であるため、それぞれが酸化膜が形成され
にくい上に、同種の金属どうしの接続であるため、接続
に際して必要とされるエネルギが小さくてよいといった
利点を有する。
【００１９】このような半導体装置においては、たとえ
ば上記金製部材として、上記強誘電体メモリチップの金
製バンプまたは上記半導体チップのバンプ端子から突出
形成された圧縮変形可能なスタッドバンプを採用するこ
とができる。
【００２０】上記スタッドバンプを介して上記金属バン
プと上記バンプ端子とを接続する場合には、たとえば上
記半導体チップのバンプ端子を強誘電体メモリチップの
金製バンプ上に形成されたスタッドバンプに圧し付ける
ことにより行われる。このとき、上記スタッドバンプが
圧縮変形可能とされているために、上記スタッドバンプ
が圧縮変形することにより、上記強誘電体メモリチップ
やこれの接続対象物に必要以上に荷重が加えられてしま
うことが回避されている。すなわち、上記強誘電体メモ
リチップの金製バンプと上記半導体チップのバンプ端子
との間に介在するスタッドバンプによって外的に加えら
れた荷重が吸収されることによって上記強誘電体メモリ
チップやこれの接続対象物たる半導体チップが損傷して
しまうことが回避されている。もちろん、上記スタッド
バンプは、上記強誘電体メモリチップと上記半導体チッ
プを接続する場合だけではなく、これらが接続された状
態においても外的に加えられた荷重を吸収して上記強誘
電体メモリチップやこれの接続対象物たる半導体チップ
が損傷してしまうことを回避することができる。
【００２１】なお、上記スタッドバンプとしては、先端
部が尖った形状とされて、特に先端部が圧縮変形可能と
されたもの、あるいは所定の部位が脆弱状とされて圧縮
変形可能とされたものなどが採用される。たとえば、上
記スタッドバンプの先端部が尖った形状のスタッドバン
プは、ワイヤボンディング工程のファーストボンディン
グと略同様な操作などによって形成することもできる
（この点についての詳細は後述する）。このため、半導
体装置の製造工程においてワイヤボンディング工程を必
要とする場合には、同じ工程において上記スタッドバン
プを形成することができ、製造工程を簡略化することが
できる。また、本願発明に係る半導体装置を製造する際
におけるワイヤボンディング工程は、１００℃程度の加
熱によって行えるのも上述の通りであり、上記スタッド
バンプも１００℃程度の加熱によって形成することがで
きるため、上記スタッドバンプを形成する工程において
上記強誘電体メモリチップが熱によってその特性が劣化
してしまうこともない。
【００２２】好ましい実施の形態においてはさらに、上
記強誘電体メモリチップの金製バンプ形成面と、上記半
導体チップの端子バンプ形成面とは、樹脂製の接着剤に
よって接合されている。
【００２３】ところで、上記強誘電体メモリチップに限
らず、半導体チップにおいては、端子形成面（金製バン
プ形成面）と回路素子が形成された面が一致している場
合が多い。このような場合には、上記強誘電体メモリチ
ップの金製バンプ形成面と上記半導体チップの端子バン
プ形成面とを樹脂製の接着剤によって機械的に接合すれ
ば、これらが接合された状態においては、上記樹脂製接
着剤によって回路素子が保護されることとなる。たとえ
ば、上記接続対象物が半導体チップである、いわゆるチ
ップ・オン・チップ方式の接合の場合に、双方の半導体
チップの端子形成面に回路素子が形成されているような
ときには、これらの半導体チップのそれぞれの回路素子
が上記樹脂製接着剤によって保護されていることにな
る。
【００２４】上述したように、上記スタッドバンプは、
たとえばワイヤボンディング工程のファーストボンディ
ングと略同様な操作によって形成することができ、ま
た、本願発明に係る半導体装置を製造する際におけるワ
イヤボンディング工程は、１００℃程度において行える
のも上述の通りである。すなわち、ワイヤボンディング
工程に引き続いて行われる上記強誘電体メモリチップと
上記半導体チップとの間の電気的接続および機械的接合
を、上記強誘電体メモリチップをワイヤボンディング工
程と同様に１００℃程度に加熱して行うとすれば、機械
的接合を図るために使用される上記樹脂製接着剤として
は、１００℃程度で硬化する接着剤、たとえばエポキシ
系またはフェノール系の樹脂を用いるのが好ましい。す
なわち、ワイヤボンディング工程が行われる温度で硬化
する樹脂製接着剤を使用すれば、接着剤を用いた上記強
誘電体メモリチップと上記半導体チップとの間の機械的
な接合を図るために、さらにワイヤボンディング工程が
行われる温度以上に加熱するなどする必要がなく、ま
た、加熱炉に搬入して加熱せずともワイヤボンディング
工程時の熱を利用して機械的な接合を図れるといった利
点が得られる。
【００２５】本願発明の第２の側面によれば、強誘電体
メモリチップと半導体チップとの間の電気的導通が図ら
れた半導体装置の製造方法であって、上記強誘電体メモ
リチップの所定部位に金製バンプを形成する工程と、上
記半導体チップの所定部位に金製のバンプ端子を形成す
る工程と、上記強誘電体メモリチップの金製バンプまた
は上記半導体チップのバンプ端子に圧縮変形可能なスタ
ッドバンプを金により突出形成するスタッドバンプ形成
工程と、上記金製バンプと上記バンプ端子とを対向状と
するとともに、上記強誘電体メモリチップの金製バンプ
と上記半導体チップのバンプ端子との間に上記スタッド
バンプを介在させる工程と、を含み、かつスタッドバン
プ形成工程は、熱超音波ボンディングの手法を利用して
行うことを特徴とする、半導体装置の製造方法が提供さ
れる。
【００２６】上記強誘電体メモリチップや上記半導体チ
ップに金製のバンプを形成する工程は、たとえば電気メ
ッキなどの手段を施すことによって上記電極パッド上に
金メッキ層を形成することにより行われる。具体的に
は、たとえばシリコン基板などに所望の回路素子が一体
的に造り込まれたウエハの表面に、上記電極パッドが臨
むような状態でフォトレジスト層を形成し、このウエハ
を電解液に漬け込んでウエハを陰極として通電して上記
電極パッド上に金メッキ層を形成することにより行われ
る。もちろん、上記電極パッド上に金メッキが形成され
た後には、フォトレジスト層が剥離処理などされて金メ
ッキされた部位が金製バンプとされ、上記ウエハが分画
されて金製のバンプが形成された強誘電体メモリチップ
や半導体チップとしての半導体チップが得られる。
【００２７】このような電気メッキ工程は、各電極間が
通電されて電解液の温度が上昇したとしても、たいてい
の場合は電解液温度が１００℃以下であり、また、上記
ウエハが電解液に漬け込まれて大気に触れない状態で行
われるので、たとえ上記電極パッドが酸化されやすいア
ルミニウムで形成されている場合であっても、さほど上
記電極パッドに酸化膜が形成されることを懸念する必要
はない。このようにして形成された金製のバンプは、上
記電極パッドの表面に酸化膜があまり形成されていない
状態で形成されているために上記電極パッドと良好に接
続された状態とされている。
【００２８】上記スタッドバンプを上記電極パッド上に
突出形成する工程は、たとえば金線を用いたワイヤボン
ディング工程の、いわゆるファーストボンディングと略
同様な操作によって行うことができる。具体的には、た
とえば以下のようにして行われる。まず、キャピラリと
呼ばれる治具内に挿通された金線ワイヤの先端部を、上
記キャピラリの先端部から突出させておき、金線ワイヤ
の先端部を水素炎などによって加熱溶融させて溶融状態
の金ボールを形成する。ついで、上記キャピラリを移動
させて上記電極パッドに上記金ボールを圧し付けて固着
する。このとき、上記金線ワイヤが完全に固化していな
い状態、あるいは固化した状態で、上記キャピラリを上
動させることによって金線ワイヤを引きちぎることによ
り上記スタッドバンプが上記電極パッド上に形成され
る。
【００２９】このように、上記スタッドバンプは、ワイ
ヤボンディング工程のファーストボンディングと略同様
な操作によって形成することができるため、半導体装置
を製造する際にワイヤボンディング工程が必要な場合に
は、上記スタッドバンプを形成する工程を別途設けるま
でもなく、ワイヤボンディング工程と同じ工程において
上記スタッドバンプを形成することができる。なお、上
記金線ワイヤは、上記キャピラリの上動によらず、外力
によって切断してもよいのはいうまでもなく、また、上
記金ボールを圧し付ける際に上記キャピラリを介して超
音波振動が付与される。もちろん、上記スタッドバンプ
の形成方法は、上記した方法には限定されず、熱超音波
ボンディングの手法を利用している限りは、その他の方
法であってもよい。
【００３０】好ましい実施の形態においては、上記強誘
電体メモリチップの金製バンプと上記半導体チップのバ
ンプ端子との間に上記スタッドバンプを介在させる工程
は、上記強誘電体メモリチップの金製バンプ形成面また
は上記半導体チップの端子形成面のいずれかに樹脂製の
接着剤が塗布または貼着された状態で行われ、また、上
記樹脂製の接着剤としては、エポキシ系の樹脂接着剤ま
たはフェノール系の樹脂接着剤を使用するのが好まし
い。
【００３１】すなわち、上記強誘電体メモリチップの金
製バンプ形成面、あるいは上記半導体チップの端子形成
面に、液状樹脂または固体シート状樹脂を塗布または貼
着した状態で、上記強誘電体メモリチップの金製バンプ
と上記半導体チップのバンプ端子との間に上記スタッド
バンプを介在させれば、上記樹脂接着剤も上記強誘電体
メモリチップの金製バンプ形成面と上記半導体チップの
端子形成面との間に介在させられることとなる。
【００３２】上述したように、半導体装置の製造工程に
おいてワイヤボンディング工程が必要とされる場合に
は、このワイヤボンディング工程は上記強誘電体メモリ
チップや半導体チップを１００℃程度に加熱すれば行う
ことができ、上記スタッドバンプも１００℃程度の加熱
によって行うことができる。このため、１００℃程度の
熱によって硬化するエポキシ系の樹脂接着剤またはフェ
ノール系の樹脂製接着剤などを使用すれば、上記強誘電
体メモリチップと上記半導体チップと機械的接合が上記
ワイヤボンディング工程や上記スタッドバンプ形成工程
と同じ工程および同じ加熱状態によって行うことができ
る。すなわち、上記強誘電体メモリチップと上記半導体
チップと機械的接合を図るために、加熱炉に搬入すると
いった操作を不要とし、また、ワイヤボンディング工程
時の加熱を利用して上記強誘電体メモリチップと上記半
導体チップと機械的接合を図ることができる。もちろ
ん、上記強誘電体メモリチップと上記半導体チップと機
械的接合を１００℃程度で図ることができるため、この
接合工程において熱に弱い上記強誘電体メモリチップの
特性が劣化してしまうこともない。
【００３３】本願発明の第３の側面によれば、強誘電体
メモリチップと半導体チップとの間の電気的導通が図ら
れた半導体装置の製造方法であって、上記強誘電体メモ
リチップの所定部位に金製バンプを形成する工程と、上
記半導体チップの所定部位に金製のバンプ端子を形成す
る工程と、上記金製バンプと上記半導体チップのバンプ
端子との間を金線ワイヤにより接続する金線ワイヤ接続
工程と、を含み、かつ上記金線ワイヤ接続工程は、熱超
音波ボンディングの手法を利用して行うことを特徴とす
る、半導体装置の製造方法が提供される。
【００３４】上記製造方法においても、金製バンプを形
成する工程は、上述した第２の側面に記載された方法と
同様な方法によって行うことができる。また、上記金線
ワイヤ接続工程は、周知の熱超音波ワイヤボンディング
の手法によって行うことができる。
【００３５】特に、本願発明では、金製バンプに金線ワ
イヤをボンディングするようになされているので、上述
したように、超音波を付与することを条件に１００℃程
度の加熱によって行うことができる。このため、上記製
造方法においても上記強誘電体メモリチップがその特性
が劣化してしまうことなく半導体装置を製造することが
できる。
【００３６】なお、接続対象物たる半導体チップは、強
誘電体メモリチップであってもよいし、その他の種類の
半導体チップであってもよく、適宜選択される。
【００３７】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００３８】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。
【００３９】図１は、本願発明に係る半導体装置の一例
を表す透視斜視図であり、図２は、図１のII−II線に沿
う断面図である。
【００４０】図１および図２に示すように、上記半導体
装置１は、ポリイミド樹脂製などのフィルム基板２と、
このフィルム基板２上に実装される強誘電体メモリチッ
プ（フェロエレクトリック・ランダム・アクセス・メモ
リ・チップ、以下「ＦＲＡＭチップ」という）３と、こ
のＦＲＡＭチップ３と電気的な導通が図られた半導体チ
ップ４とを備えて大略構成されている。
【００４１】図１および図２に良く表れているように、
上記フィルム基板２の両端部には、それぞれ４つの貫通
孔２０ａが形成されており、これらの貫通孔２０ａの形
成部位に対応して端子２０が計８個形成されている。こ
れらの各端子２０は、上記フィルム基板２の上面に形成
された薄状端子部２２と上記フィルム基板２の下面に形
成されたボール状端子部２１とを有しており、もちろん
上記薄状端子部２２と上記ボール状端子部２１とは上記
貫通孔２０ａを介して電気的に導通している。なお、上
記薄状端子部２２は、たとえば銅などによって形成され
ており、上記ボール状端子部２１は、たとえばハンダな
どによって形成されている。
【００４２】上記ＦＲＡＭチップ３は、誘電率の高い強
誘電体の自発分極を利用した不揮発性メモリチップであ
り、図２に良く表れているように、その主面３ａの両側
部には、それぞれ第１電極パッド３０および第２電極パ
ッド３１が、たとえばアルミニウムなどによって形成さ
れている。もちろん、これらの各電極パッド３０，３１
は、上記ＦＲＡＭチップ３に一体的に形成された図示し
ない回路素子と電気的に導通している。上記第１および
第２電極パッド３０，３１上には、金メッキを施すなど
して第１金製バンプ３０ａおよび第２金製バンプ３１ａ
が上記主面３ａから突出してそれぞれ形成されている。
上記各第２金製バンプ３１ａ上には、圧縮変形可能なス
タッドバンプ７が金により形成されている。このスタッ
ドバンプとしては、少なくとも所定の部位が脆弱状とさ
れて圧縮変形可能とされたものが採用される。なお、上
記ＦＲＡＭチップ３は、たとえば樹脂製の接着剤６０に
よって上記フィルム基板２と接合されている。
【００４３】図１および図２に良く表れているように、
上記フィルム基板２の端子２０と上記ＦＲＡＭチップ３
の第１金製バンプ３０ａとは、金製部材としての金線ワ
イヤ５０を介して接続されて電気的な導通が図られてい
る。上記端子２０と上記第１金製バンプ３０ａとの金線
ワイヤ５による接続は、たとえば周知の熱超音波ワイヤ
ボンディングによって行われる。この熱超音波ボンディ
ングは、ヒータなどによって所定の温度に上記ＦＲＡＭ
チップ３およびフィルム基板２を予め加熱しておき、金
線ワイヤ５を上記ＦＲＡＭチップ３の第１金製バンプ３
０ａあるいは上記フィルム基板２の薄状端子部２２に強
く圧し付ける同時に、超音波を付与することにより行わ
れる。
【００４４】上述したように、従来では、ワイヤボンデ
ィング対象物を、たとえば２００℃程度まで加熱する必
要があり、これによりアルミニウムなどによって形成さ
れた第１電極パッド３０の酸化が一段と進行してしまっ
ていたために、金線ワイヤ５と第１電極パッド３０との
間の接続性を高めるべくアルミニウム酸化膜を除去する
必要があった。このため、金線ワイヤ５と第１電極パッ
ド３０との間の接続部位に、酸化膜を除去してクリア面
を露出させた状態で接続するために比較的大きな超音波
を付与しなければならず金線ワイヤ５が切断されてしま
うおそれがあった。
【００４５】本実施形態の上記ＦＲＡＭチップ３と上記
フィルム基板２との電気的接続構造では、上記第１電極
パッド３０の表面に保護するようにして第１金製バンプ
３０ａが形成されているので、ボンディング時に上記Ｆ
ＲＡＭチップ３を加熱した場合であっても上記第１電極
パッド３０が酸化されるような事態は起こりにくい。し
かも、上記第１金製バンプ３０ａは、酸化されにくい金
製であり、上記金線ワイヤ５も酸化されにくいものであ
るため、ボンディングに際して酸化膜を除去するといっ
たことをあまり考慮する必要はないため、上記第１金製
バンプ３０ａと上記金線ワイヤ５との接続に際して付与
すべきエネルギを低減させることができる。さらに、接
続される部位がそれぞれ同種の金属（金と金）であるた
め、従来の異種金属の接続（たとえば金とアルミニウ
ム）に比べて小さなエネルギ付与によって上記第１金製
バンプ３０ａと上記金線ワイヤ５と接続することができ
る一方、接続部が金−金接続であるため良好な接続状態
と維持することができるといった利点を有する。
【００４６】図２に良く表れているように、上記半導体
チップ４は、その主面４ａの両端部の上記ＦＲＡＭチッ
プ３の第２金製バンプ３１ａに対応した部位にそれぞれ
電極パッド４０が形成されており、これらの各電極パッ
ド４０上には、上記主面４ａから突出して金製のバンプ
端子４０ａが形成されている。対向状とされた上記ＦＲ
ＡＭチップ３の第２金製バンプ３１ａと上記半導体チッ
プ４の金製のバンプ端子４０ａとの間には、上記スタッ
ドバンプ７が介在させられており、上記第２金製バンプ
３１ａと上記金製のバンプ端子４０ａとが上記スタッド
バンプ７を介して電気的に導通されている。もちろん、
上記各電極パッド４０は、上記半導体チップ４に一体的
に形成された図示しない回路素子と電気的に導通してい
る。なお、上記半導体チップ４としては、たとえば上記
したＦＲＡＭチップ３を採用することができ、また、そ
の他の半導体チップであってもよく、適宜選択すればよ
い。
【００４７】上記ＦＲＡＭチップ３と上記半導体チップ
４との電気的導通構造では、上記第２電極パッド３１上
に第２金製バンプ３１ａが形成されているため、この第
２金製バンプ３１ａによって第２電極パッド３１が覆わ
れて保護された恰好とされ、上記第１電極パッド３０と
同様に、上記第２電極パッド３１が酸化されてしまうこ
とが回避されている。また、上記第２金製バンプ３１ａ
も上記第１金製バンプ３０ａと同様に金によって形成さ
れているため、従来のアルミニウムの電極パッドなどと
比較すれば、その表面に酸化膜が形成されるようなこと
は起こりにくいといった利点を有する。そして、上記ス
タッドバンプ７も金製であるため、このスタッドバンプ
７の表面も酸化されにくいのはいうまでもない。このた
め、上記第２金製バンプ３１ａとスタッドバンプ７との
間は、酸化膜が形成されにくいものどうしの接続である
ため、これらの接続に際して酸化膜を除去するために接
続すべき部位に大きなエネルギを付与する必要はない。
【００４８】このように、本実施形態では、小さなエネ
ルギの付与によって上記第１金製バンプ３０ａと上記金
線ワイヤ５とを、上記第２金製バンプ３１ａと上記スタ
ッドバンプ７とを接続することができるため、上記ＦＲ
ＡＭチップ３と上記フィルム基板２、あるいは上記半導
体チップ４との電気的導通を図る際に上記ＦＲＡＭチッ
プ３やフィルム基板２を加熱するとしても、その温度
を、たとえば１００℃程度とし、しかも従来よりも小さ
な熱超音波の付与によって遂行することが可能となる。
したがって、本実施形態では、たとえ１７０〜１８０℃
程度で動作が不安定になる熱に弱いＦＲＡＭチップ３で
あっても、その特性を損なうことなく、しかも金線ワイ
ヤ５が切断される懸念もなく上記強誘電体メモリチップ
と上記フィルム基板２、あるいは上記半導体チップ４と
の電気的導通を図ることができる。
【００４９】上記ＦＲＡＭチップ３と上記半導体チップ
４との間の電気的な接続は、スタッドバンプ７を介して
行われているのは上述の通りであるが、図２に良く表れ
ているように、上記ＦＲＡＭチップ３と上記半導体チッ
プ４との機械的な接合は、たとえば樹脂製などの接着剤
６を用いて行われる。この接着剤６としては、たとえば
エポキシ樹脂やフェノール樹脂などを採用することがで
きる。
【００５０】ところで、上記ＦＲＡＭチップ３に限ら
ず、半導体チップにおいては、端子形成面３ａ，４ａと
回路素子が形成された面が一致している場合が多い。こ
のような場合には、上記ＦＲＡＭチップ３の第２金製バ
ンプ形成面（主面）３ａと上記半導体チップ４の端子形
成面（主面）４ａとを樹脂製の接着剤６によって接合す
れば、これらが接合された状態においては、上記樹脂製
接着剤６によって回路素子が保護されることとなる。
【００５１】図１および図２に良く表れている、ＦＲＡ
Ｍチップ３、半導体チップ４、フィルム基板、および金
線ワイヤ５は、エポキシなどの樹脂によってパッケージ
ングされている。すなわち、これらの部材は、たとえば
金型成形などによって形成された樹脂パッケージ６１に
よって覆われて保護されているとともに、取り扱い上の
便宜が図られている。
【００５２】なお、上記半導体チップ４の各電極パッド
４０上に金製のバンプ端子４０ａを形成するか否かは選
択的事項であり、必ずしも金製のバンプ端子４０ａを形
成する必要はないが、各電極パッド４０の酸化防止とい
った観点から金製のバンプ端子４０ａを形成することが
望ましい。
【００５３】次に、図１および図２に示した半導体装置
１の製造方法の一例を、図３ないし図８を参照しつつ簡
単に説明する。
【００５４】上記半導体装置１の製造方法は、上記ＦＲ
ＡＭチップ３の所定部位に第１および第２金製バンプ３
０ａ，３１ａを形成する工程と、上記フィルム基板２と
なるべき長尺帯状樹脂フィルム２Ａの所定部位に薄状端
子部２２を形成する工程と、上記ＦＲＡＭチップ３と上
記フィルム２Ａの薄状端子部２２との間を金線ワイヤ５
によって接続する工程と、上記ＦＲＡＭチップ３の第２
金製バンプ３１ａ上に圧縮変形可能なスタッドバンプ７
を突出形成する工程と、上記ＦＲＡＭチップ３の金製バ
ンプ形成面（主面）３ａに樹脂製の接着剤６を塗布する
工程と、上記ＦＲＡＭチップ３の第２金製バンプ３１ａ
と上記半導体チップ４の金製のバンプ端子４０ａとを対
向状とするとともに、上記第２金製バンプ３１ａと上記
金製のバンプ端子４０ａとの間に上記スタッドバンプ７
を介在させる工程と、上記ＦＲＡＭチップ３と上記半導
体チップ４との間の機械的に接合する工程と、上記樹脂
フィルム２Ａから半導体装置１を分離する工程と、を含
んでいる。
【００５５】図示しないが、上記ＦＲＡＭチップ３の第
１および第２電極パッド３０，３１に第１および第２金
製バンプ３０ａ，３１ａを形成する工程は、たとえば電
気メッキなどの手段によって行われる。具体的には、た
とえばシリコン基板などに所望の回路素子が複数個一体
的に造り込まれたウエハの表面に、上記各電極パッド３
０，３１が臨むような状態でフォトレジスト層を形成
し、このウエハを電解液に漬け込んでウエハを陰極とし
て通電して上記各電極パッド３０，３１上に金メッキを
形成することにより行われる。もちろん、上記電極パッ
ド上に金メッキが形成された後には、フォトレジスト層
が剥離処理などされて金メッキされた部位が第１および
第２金製バンプ３０ａ，３１ａとされ、ウエハを分画す
ることによって第１および第２金製バンプ３０ａ，３１
ａが形成されたＦＲＡＭチップ３が得られる。なお、上
記半導体チップ４に金製のバンプ端子４０ａを形成する
工程も同様にして行われる。
【００５６】このような電気メッキ工程は、各電極間が
通電されて電解液の温度が上昇したとしても、たいてい
の場合は電解液温度が１００℃以下であり、また、上記
ウエハが電解液に漬け込まれて大気に触れない状態で行
われるので、たとえ上記各電極パッド３０，３１が酸化
されやすいアルミニウムで形成されている場合であって
も、さほど上記各電極パッド３０，３１に酸化膜が形成
されることを懸念する必要はない。このようにして形成
された上記各金製バンプ３０ａ，３１ａは、上記各電極
パッド３０，３１の表面に酸化膜があまり形成されてい
ない状態で形成されているために上記各電極パッド３
０，３１と良好に接続された状態とされている。
【００５７】上記長尺帯状樹脂フィルム２Ａに薄状端子
部２２を形成する工程は、上記樹脂フィルム２Ａの表面
の貫通孔２０ａに対応した部位に、たとえばスパッタリ
ング、蒸着、あるいはＣＶＤなどの手段によって銅など
の被膜を形成した後に、エッチング処理を施すことによ
って行われる。このようにして上記薄状端子部２２が形
成された上記フィルム２Ａ上には、上記第１および第２
金製バンプ３０ａ，３１ａが形成された面（主面）３ａ
が上部に臨むようにしてＦＲＡＭチップ３が実装されて
図３の状態とされる。具体的には、上記ＦＲＡＭチップ
３の実装は、上記ＦＲＡＭチップ３の一面、あるいは上
記フィルム２Ａの一面に、液状またはシート状の樹脂製
接着剤６０を塗布または貼着した状態で上記ＦＲＡＭチ
ップ３を上記フィルム２Ａ上に載置することにより行わ
れる。
【００５８】このときに使用される樹脂接着剤６０とし
ては、たとえばエポキシ樹脂やフェノール樹脂などの熱
硬化性樹脂が挙げられるが、後述するように、上記ＦＲ
ＡＭチップ３と上記半導体チップ４とが樹脂接着剤６を
用いて機械的に接合されるため、この工程において使用
される樹脂接着剤６と同様のもの、たとえば同じ温度で
硬化する樹脂製接着剤６０を用いるのが好ましい。この
場合には、上記ＦＲＡＭチップ３を上記フィルム２Ａ上
に実装する工程において加熱して樹脂接着剤６０を硬化
させるのではなく、上記ＦＲＡＭチップ３を仮実装した
状態で所定の工程を行い、樹脂接着剤６を硬化させるこ
とにより行われる上記ＦＲＡＭチップ３と上記半導体チ
ップ４とを機械的に接合する工程において、この工程に
用いられる樹脂接着剤６と同時に硬化させれば製造効率
が良くなる。
【００５９】上記ＦＲＡＭチップ３と上記フィルム２Ａ
の端子２０との間を金線ワイヤ５によって接続する工程
は、たとえば１００℃程度に加熱された支持台９上に上
記フィルム２Ａを載置した状態で行われるが、この工程
は、図４に示すファーストボンディングと、図５に示す
セカンドボンディングとからなる。もちろん、このとき
上記ＦＲＡＭチップ３および上記フィルム２Ａも加熱さ
れて１００℃程度の温度に達する。図４に良く表れてい
るように、上記ファーストボンディングは、以下のよう
にして行われる。すなわち、キャピラリ８と呼ばれる治
具内に挿通された金線ワイヤ５０の先端部を、上記キャ
ピラリ８の先端部８０から突出させておき、金線ワイヤ
５０の先端部を水素炎などによって加熱溶融させて溶融
状態の金ボール５０ａを形成し、上記キャピラリ８を移
動させて上記第１金製バンプ３０ａに上記金ボール５０
ａを圧し付けて固着することにより行われる。もちろ
ん、上記金ボール５０ａを圧し付ける際に、固着すべき
部位に超音波振動を供給してもよい。図５に良く表れて
いるように、上記ファーストボンディングに引き続いて
行われる上記セカンドボンディングは、上記金線ワイヤ
５０を引き出しつつ上記フィルム２Ａの薄状端子部２２
の位置まで移動させ、上記キャピラリ８の先端部によっ
て上記薄状端子部２２の上面に金線ワイヤ５０を圧し付
けながら超音波振動を供給することにより行われる。上
記金線ワイヤ５０が圧着された場合には、上記キャピラ
リ８をスライド移動させて上記金線ワイヤ５０を圧し切
って、ワイヤボンディング工程が終了する。
【００６０】図６に示すように、上記スタッドバンプ７
を上記第２金製バンプ３１ａ上に突出形成する工程は、
たとえば上述した金線ワイヤ５０を用いたワイヤボンデ
ィング工程のファーストボンディングと略同様な操作に
よって行うことができる。すなわち、上記フィルム２Ａ
を載置した状態で、キャピラリ８の先端部８０から突出
した金線ワイヤ５０の先端部を加熱溶融させて形成され
た溶融状態の金ボール５０ａを、上記第２金製バンプ３
１ａ上に圧し付け、上記金ボール５０ａが完全に固化し
ていない状態、あるいは固化した状態で、上記キャピラ
リ８を上動させることによって金線ワイヤ５０を引きち
ぎることにより行われる。このようにして形成されたス
タッドバンプ７は、先端部が尖った形状とされて先端部
が圧縮変形可能とされている。
【００６１】このように、上記スタッドバンプ７は、ワ
イヤボンディング工程のファーストボンディングと略同
様な操作によって形成することができるため、半導体装
置１を製造する際に、上述のようにワイヤボンディング
工程が必要な場合には、上記スタッドバンプ７を形成す
る工程を別途設けるまでもなく、ワイヤボンディング工
程を同じ工程において上記スタッドバンプ７を形成する
ことができる。なお、上記金線ワイヤ５０は、上記キャ
ピラリ８の上動によらず、外力によって切断してもよい
のはいうまでもなく、また、上記金ボール５０ａを圧し
付ける際に上記キャピラリ８を介して超音波振動を付与
してもよい。もちろん、上記スタッドバンプ７の形成方
法は、上記した方法には限定されず、その他の方法であ
ってもよい。
【００６２】図７に示すように、上記ＦＲＡＭチップ３
の金製バンプ形成面（主面）３ａに樹脂製の接着剤６を
塗布する工程は、引き続いて支持台９に載置され、上記
ＦＲＡＭチップ３などが加熱された状態で行われる。こ
の工程において使用される上記樹脂接着剤６としては、
たとえば１００℃で硬化するエポキシ樹脂やフェノール
樹脂などが好適である。上記樹脂接着剤６は、たとえば
液状とされて上記第１および第２金製バンプ３０ａ，３
１ａを覆うようにして上記ＦＲＡＭチップ３の金製バン
プ形成面（主面）３ａに塗布される。もちろん、固体シ
ート状とされた樹脂接着剤６を用いてこの工程を行って
もよいのはいうまでもない。
【００６３】図８に示すように、上記ＦＲＡＭチップ３
の第２金製バンプ３１ａと上記半導体チップ４の金製の
バンプ端子４０ａとを対向状とするとともに、上記第２
金製バンプ３１ａと上記金製のバンプ端子４０ａとの間
に上記スタッドバンプ７を介在させる工程も、支持台９
に載置された状態で行われる。この工程は、上記半導体
チップ４を上記ＦＲＡＭチップ３に圧し付けることによ
り行われるが、このとき、上記半導体チップ４は上記ス
タッドバンプ７によって上記ＦＲＡＭチップ３上に仮支
持されるとともに、上記第２金製バンプ３１ａと上記金
製のバンプ端子４０ａとの間の電気な導通が図られる。
【００６４】上記スタッドバンプ７は圧縮変形可能とさ
れているので、上記半導体チップ４を上記ＦＲＡＭチッ
プ３に圧し付けた場合には、上記スタッドバンプ７が圧
縮変形することにより、上記強ＦＲＡＭチップ３および
上記半導体チップ４に必要以上に荷重が加えられてしま
うことが回避されている。すなわち、上記第２金製バン
プ３１ａと上記半導体チップ４の金製のバンプ端子４０
ａとの間に介在するスタッドバンプ７によって外的荷重
が吸収され、上記ＦＲＡＭチップ３や半導体チップ４が
損傷してしまうことが回避されている。また、上記ＦＲ
ＡＭチップ３の金製バンプ形成面（主面）３ａには液状
あるいは固体シート状とされた樹脂接着剤６が塗布また
は貼着されているので、上記半導体チップ４が上記ＦＲ
ＡＭチップ３上に仮支持された状態では、上記ＦＲＡＭ
チップ３と上記半導体チップ４との間に樹脂接着剤６が
介在させられている。
【００６５】図示しないが、上記ＦＲＡＭチップ３と上
記半導体チップ４との間の機械的に接合する工程は、上
記ＦＲＡＭチップ３と上記半導体チップ４との間に介在
させられた上記樹脂接着剤６を硬化させることにより行
われる。この工程も、上記支持台９上に載置された状態
で行われるので、上記支持台９から加えられる熱によっ
て上記樹脂接着剤６を硬化させることができる。すなわ
ち、この工程は、上記樹脂接着剤６を硬化させるため
に、加熱炉などに搬入して加熱する必要がないので、こ
のことにより製造工程を簡略化することできる。
【００６６】続いて、たとえばエポキシ樹脂などを用い
たトランスファ成形などによって上記ＦＲＡＭチップ
３、半導体チップ４、および金線ワイヤ５を覆うようし
て樹脂パッケージ６１を形成した後に、上記フィルム２
Ａの裏面に、上記貫通孔２０ａを介して上記薄状端子部
２２と導通するハンダ端子部２１を形成し、上記樹脂フ
ィルム２Ａから半導体装置１を分離することにより、図
１および図２に示すような半導体装置１を得ることがで
きる。
【００６７】このように、上記した半導体装置１の製造
方法は、上記樹脂フィルム２Ａへの上記ＦＲＡＭチップ
３の載置、上記樹脂フィルム２Ａと上記ＦＲＡＭチップ
３とのワイヤボンディング、上記ＦＲＡＭチップ３と上
記半導体装置１との電気的接続および機械的接合は、上
記支持台９に載置され、しかも１００℃程度に加熱され
た状態で行われるので、熱に弱い上記ＦＲＡＭチップ３
を使用する場合であっても、その特性を損なうことなく
半導体装置１を製造することができる。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の一例を表す透視斜
視図である。
【図２】図１のII−II線に沿う断面図である。
【図３】長尺帯状のフィルムにＦＲＡＭチップが実装さ
れた状態を表す斜視図である。
【図４】ワイヤボンディング工程のファーストボンディ
ングを表す図である。
【図５】ワイヤボンディング工程のセカンドボンディン
グを表す図である。
【図６】上記ＦＲＡＭチップの電極パッド上にスタッド
バンプを形成している状態の図である。
【図７】上記ＦＲＡＭチップの電極パッド形成面に液状
樹脂接着剤を塗布した状態を表す図である。
【図８】上記ＦＲＡＭチップ上に半導体チップを接合し
ている状態の図である。
【符号の説明】
１ 半導体装置 ２ フィルム基板 ３ ＦＲＡＭチップ（強誘電体メモリチップ） ３ａ 金製バンプ形成面（ＦＲＡＭチップの） ４ 半導体チップ（接続対象物としての） ４ａ 端子形成面（半導体チップの） ５ 金線ワイヤ ６ 液状樹脂接着剤 ７ スタッドバンプ ３０ 第１電極パッド（第１金製バンプが形成される） ３０ａ 第１金製バンプ ３１ 第２電極パッド（第２金製バンプが形成される） ３１ａ 第２金製バンプ ４０ 電極パッド（半導体チップの） ４０ａ 金製のバンプ端子（半導体チップの）

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 強誘電体メモリチップと半導体チップと
    の間の電気的導通が図られた半導体装置であって、 上記半導体チップは、電極パッドに金製のバンプ端子が
    形成されており、 上記強誘電体メモリチップは、電極パッドに金製バンプ
    が形成されているとともに、この金製バンプが上記半導
    体チップのバンプ端子に対して、熱超音波ボンディング
    の手法を利用して形成された金製部材を介して接続され
    ていることを特徴とする、半導体装置。
  2. 【請求項２】 上記半導体チップは、強誘電体メモリチ
    ップである、請求項１に記載の半導体装置。
  3. 【請求項３】 上記金製部材は、金線ワイヤである、請
    求項１または２に記載の半導体装置。
  4. 【請求項４】 対向状とされた上記強誘電体メモリチッ
    プの金製バンプと上記半導体チップのバンプ端子との間
    に、上記金製部材が介在させられている、請求項１また
    は２に記載の半導体装置。
  5. 【請求項５】 上記金製部材は、上記強誘電体メモリチ
    ップの金製バンプまたは上記半導体チップのバンプ端子
    から突出形成された圧縮変形可能なスタッドバンプであ
    る、請求項４に記載の半導体装置。
  6. 【請求項６】 上記強誘電体メモリチップの金製バンプ
    形成面と、上記半導体チップの端子形成面とは、樹脂製
    の接着剤によって接合されている、請求項４または５に
    記載の半導体装置。
  7. 【請求項７】 上記樹脂製の接着剤は、エポキシ系また
    はフェノール系の樹脂である、請求項６に記載の半導体
    装置。
  8. 【請求項８】 強誘電体メモリチップと半導体チップと
    の間の電気的導通が図られた半導体装置の製造方法であ
    って、 上記強誘電体メモリチップの所定部位に金製バンプを形
    成する工程と、 上記半導体チップの所定部位に金製のバンプ端子を形成
    する工程と、 上記強誘電体メモリチップの金製バンプまたは上記半導
    体チップのバンプ端子に圧縮変形可能なスタッドバンプ
    を金により突出形成するスタッドバンプ形成工程と、 上記金製バンプと上記バンプ端子とを対向状とするとと
    もに、上記強誘電体メモリチップの金製バンプと上記半
    導体チップのバンプ端子との間に上記スタッドバンプを
    介在させる工程と、 を含み、かつ、 上記スタッドバンプ形成工程は、熱超音波ボンディング
    の手法を利用して行う ことを特徴とする、半導体装置の
    製造方法。
  9. 【請求項９】 上記金製バンプと上記バンプ端子との間
    に上記スタッドバンプを介在させる工程は、上記強誘電
    体メモリチップの金製バンプ形成面または上記接続対象
    物の端子形成面のいずれかに樹脂製の接着剤が塗布また
    は貼着された状態で行われる、請求項８に記載の半導体
    装置の製造方法。
  10. 【請求項１０】 上記樹脂製の接着剤としては、エポキ
    シ系の樹脂接着剤またはフェノール系の樹脂接着剤が使
    用される、請求項９に記載の半導体装置の製造方法。
  11. 【請求項１１】 強誘電体メモリチップと半導体チップ
    との間の電気的導通が図られた半導体装置の製造方法で
    あって、 上記強誘電体メモリチップの所定部位に金製バンプを形
    成する工程と、 上記半導体チップの所定部位に金製のバンプ端子を形成
    する工程と、 上記金製バンプと上記半導体チップのバンプ端子との間
    を金線ワイヤにより接続する金線ワイヤ接続工程と、 を含み、かつ、 上記金線ワイヤ接続工程は、熱超音波ボンディングの手
    法を利用して行う ことを特徴とする、半導体装置の製造
    方法。
  12. 【請求項１２】 上記半導体チップは、強誘電体メモリ
    チップである、請求項８ないし１１のいずれかに記載の
    半導体装置の製造方法。
JP27746597A 1997-10-09 1997-10-09 半導体装置、およびこの半導体装置の製造方法 Expired - Fee Related JP3412672B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27746597A JP3412672B2 (ja) 1997-10-09 1997-10-09 半導体装置、およびこの半導体装置の製造方法
US09/738,537 US6413797B2 (en) 1997-10-09 2000-12-15 Semiconductor device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27746597A JP3412672B2 (ja) 1997-10-09 1997-10-09 半導体装置、およびこの半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11121509A JPH11121509A (ja) 1999-04-30
JP3412672B2 true JP3412672B2 (ja) 2003-06-03

Family

ID=17583984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27746597A Expired - Fee Related JP3412672B2 (ja) 1997-10-09 1997-10-09 半導体装置、およびこの半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3412672B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405697B2 (ja) 1999-09-20 2003-05-12 ローム株式会社 半導体チップ
JP4663165B2 (ja) * 2001-06-27 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4740536B2 (ja) * 2003-11-26 2011-08-03 ローム株式会社 半導体装置およびその製造方法
JP5141545B2 (ja) * 2008-12-26 2013-02-13 株式会社デンソー 力学量センサ装置

Also Published As

Publication number Publication date
JPH11121509A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
JP2914944B2 (ja) ボトムリードパッケージ
JP3097644B2 (ja) 半導体装置接続構造及び接続方法
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
KR0172203B1 (ko) 반도체 패키지 및 그 제조 방법
US6413797B2 (en) Semiconductor device and method for making the same
US6184575B1 (en) Ultra-thin composite package for integrated circuits
JP2001085470A (ja) 半導体装置及びその製造方法
JP3111312B2 (ja) 半導体装置
JP2943764B2 (ja) フリップチップ実装型半導体素子の樹脂封止構造
JPH1050758A (ja) 超音波接合方法及び接合構造
JP3252745B2 (ja) 半導体装置およびその製造方法
JPH10270626A (ja) 半導体装置およびその製造方法
JP3412672B2 (ja) 半導体装置、およびこの半導体装置の製造方法
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JPH0722454A (ja) 半導体集積回路装置
JP3332555B2 (ja) 半導体装置およびその製造方法
JP4026732B2 (ja) 半導体装置、およびこの製造方法
JPH11224918A (ja) 半導体装置及びその製造方法
JP2000277559A (ja) 半導体パッケージ及びその製造方法
JP4521954B2 (ja) Ｉｃモジュールの製造方法
JP3669986B2 (ja) 半導体装置及びその製造方法
JP2000349125A (ja) 半導体パッケージ
JP2002092578A (ja) Ｉｃモジュール及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees