JP2943764B2 - フリップチップ実装型半導体素子の樹脂封止構造 - Google Patents
フリップチップ実装型半導体素子の樹脂封止構造Info
- Publication number
- JP2943764B2 JP2943764B2 JP14313097A JP14313097A JP2943764B2 JP 2943764 B2 JP2943764 B2 JP 2943764B2 JP 14313097 A JP14313097 A JP 14313097A JP 14313097 A JP14313097 A JP 14313097A JP 2943764 B2 JP2943764 B2 JP 2943764B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- resin
- dam
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はフリップチップ実装
した半導体素子に関し、特に樹脂封止構造に関する。
した半導体素子に関し、特に樹脂封止構造に関する。
【０００２】
【従来の技術】図３は、従来のフリップチップ型パッケ
ージの樹脂封止構造の一例を示す断面図である。図３に
示すように、半導体素子２が基板１に、フリップチップ
方式で実装されており、半導体素子２は樹脂７で覆われ
ており、半導体素子２と基板１の隙間は中空気密構造に
なっていた。
ージの樹脂封止構造の一例を示す断面図である。図３に
示すように、半導体素子２が基板１に、フリップチップ
方式で実装されており、半導体素子２は樹脂７で覆われ
ており、半導体素子２と基板１の隙間は中空気密構造に
なっていた。
【０００３】また、特開平８−２１３８７３号公報に
は、半導体素子と基板の両方に封止材層を形成し、フリ
ップチップ実装後、両方の封止材を接合することで半導
体素子の中空構造を形成する方法が提案されている。
は、半導体素子と基板の両方に封止材層を形成し、フリ
ップチップ実装後、両方の封止材を接合することで半導
体素子の中空構造を形成する方法が提案されている。
【０００４】さらに、特開平４−２９３３１０号公報に
は、基板に半田封止枠を形成し、さらに半導体素子のパ
ターンと接合することで中空構造を形成する方法が提案
されている。
は、基板に半田封止枠を形成し、さらに半導体素子のパ
ターンと接合することで中空構造を形成する方法が提案
されている。
【０００５】
【発明が解決しようとする課題】上記従来技術は、下記
記載の問題点を有している。
記載の問題点を有している。
【０００６】（１）第１の問題点は、歩留まりが低い、
ということである。
ということである。
【０００７】その理由は、図３に示す方法では、基板１
や半導体素子２の反りなどにより、基板１と半導体素子
２の隙間距離にばらつきが生じ、その距離の大きいもの
は基板側ダムと半導体素子隙間に、樹脂が入り込み、半
導体素子表面の電極パターンに接触し、電気的特性が得
られない、ためである。
や半導体素子２の反りなどにより、基板１と半導体素子
２の隙間距離にばらつきが生じ、その距離の大きいもの
は基板側ダムと半導体素子隙間に、樹脂が入り込み、半
導体素子表面の電極パターンに接触し、電気的特性が得
られない、ためである。
【０００８】（２）第２の問題点は、振動や衝撃に弱い
ことである。
ことである。
【０００９】その理由は、上記特開平８−２１３８７３
号公報に記載の方法では、半導体素子が露出しており、
振動や衝撃力が加わった場合、半導体素子の欠損や割れ
が生じるためである。
号公報に記載の方法では、半導体素子が露出しており、
振動や衝撃力が加わった場合、半導体素子の欠損や割れ
が生じるためである。
【００１０】（３）第３の問題点は、信頼性が低い、と
いうことである。
いうことである。
【００１１】その理由は、上記特開平４−２９３３１０
号公報に記載の方法では、半田接合時にフラックスを使
用するため、フラックス中に含有されるハロゲン系イオ
ンが電極パターンを腐食させるからである。
号公報に記載の方法では、半田接合時にフラックスを使
用するため、フラックス中に含有されるハロゲン系イオ
ンが電極パターンを腐食させるからである。
【００１２】したがって、本発明は、上記問題点を解消
すべくなされたものであって、その目的は、歩留りを向
上し、振動や衝撃に対する耐性を高め、信頼性を向上さ
せるフリップチップ型半導体素子の樹脂封止構造を提供
することにある。
すべくなされたものであって、その目的は、歩留りを向
上し、振動や衝撃に対する耐性を高め、信頼性を向上さ
せるフリップチップ型半導体素子の樹脂封止構造を提供
することにある。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明のフリップチップ実装型半導体素子の樹脂封
止構造は、基板と半導体素子にダムを有し、フリップチ
ップ実装後の樹脂封止の際、樹脂が入り込まない構造と
したものである。より詳細には、半導体素子のパッドを
有する側の面において前記パッドの外側にダム（「半導
体素子側ダム」という）を有し、前記半導体素子の基板
への実装時に前記半導体素子側のパッドと接合されるパ
ッドを有する基板面において前記パッドの外側にダム
（「基板側ダム」という）を有し、前記半導体素子の実
装時、前記半導体素子側ダムは前記基板側ダムの内側に
配置され、樹脂で前記半導体素子が封止され、前記半導
体素子と対向する基板の間隙に中空構造を形成する。
め、本発明のフリップチップ実装型半導体素子の樹脂封
止構造は、基板と半導体素子にダムを有し、フリップチ
ップ実装後の樹脂封止の際、樹脂が入り込まない構造と
したものである。より詳細には、半導体素子のパッドを
有する側の面において前記パッドの外側にダム（「半導
体素子側ダム」という）を有し、前記半導体素子の基板
への実装時に前記半導体素子側のパッドと接合されるパ
ッドを有する基板面において前記パッドの外側にダム
（「基板側ダム」という）を有し、前記半導体素子の実
装時、前記半導体素子側ダムは前記基板側ダムの内側に
配置され、樹脂で前記半導体素子が封止され、前記半導
体素子と対向する基板の間隙に中空構造を形成する。
【００１４】本発明は、前記基板側パッドが前記基板面
に設けられたキャビティの底面に設けられており、前記
基板側ダムが前記基板面に設けられている。
に設けられたキャビティの底面に設けられており、前記
基板側ダムが前記基板面に設けられている。
【００１５】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１６】図１は、本発明の第１の実施の形態をなす
フリップチップ型半導体素子の樹脂封止構造の断面を示
す図である。図１を参照すると、この実施の形態におい
ては、ダム４が形成された基板１上に、ダム８が形成さ
れた半導体素子２をフリップチップ実装しており、半導
体素子（チップ）側ダム８は、基板側ダム４の内側に位
置し、半導体素子２は樹脂７で覆われ、基板１と半導体
素子２の隙間は中空気密構造になっている。
フリップチップ型半導体素子の樹脂封止構造の断面を示
す図である。図１を参照すると、この実施の形態におい
ては、ダム４が形成された基板１上に、ダム８が形成さ
れた半導体素子２をフリップチップ実装しており、半導
体素子（チップ）側ダム８は、基板側ダム４の内側に位
置し、半導体素子２は樹脂７で覆われ、基板１と半導体
素子２の隙間は中空気密構造になっている。
【００１７】半導体素子２は、基板１上にフリップチッ
プ実装されており、チップ側パッド６ｂと基板側パッド
６ａはバンプ５を介して接合されている。この方法は、
チップ側パッド６ｂ上にＡｕのバンプを形成し、Ａｕメ
ッキされた基板側パッド６ａに加熱しながら押しつける
ことにより、バンプ５と基板側パッド６ｂの熱圧着法に
より、バンプ５と基板側パッド６ａを接合する。
プ実装されており、チップ側パッド６ｂと基板側パッド
６ａはバンプ５を介して接合されている。この方法は、
チップ側パッド６ｂ上にＡｕのバンプを形成し、Ａｕメ
ッキされた基板側パッド６ａに加熱しながら押しつける
ことにより、バンプ５と基板側パッド６ｂの熱圧着法に
より、バンプ５と基板側パッド６ａを接合する。
【００１８】また、接合時間を短くするため超音波接合
する場合もある。超音波接合の場合は、接合時の温度が
熱圧着に比べ、低くできるため、実装後の基板１と半導
体素子２間の熱収縮差による応力を小さくできる長所を
有する。
する場合もある。超音波接合の場合は、接合時の温度が
熱圧着に比べ、低くできるため、実装後の基板１と半導
体素子２間の熱収縮差による応力を小さくできる長所を
有する。
【００１９】基板側ダム４は、基板１上に樹脂を印刷し
て形成する。基板側ダム４は、半導体素子とほぼ同じサ
イズであり、その高さは、実装後のバンプ５高さより小
さくし、基板側ダム４が半導体素子２と接触しないよう
に、例えば４０μｍ程度にする。
て形成する。基板側ダム４は、半導体素子とほぼ同じサ
イズであり、その高さは、実装後のバンプ５高さより小
さくし、基板側ダム４が半導体素子２と接触しないよう
に、例えば４０μｍ程度にする。
【００２０】基板１がセラミック基板の場合は、基板側
ダム４を材質を基板１と同じセラミックで形成すること
もできる。この場合は、同時焼成で基板側ダム４が形成
でき、形成時間が短い。
ダム４を材質を基板１と同じセラミックで形成すること
もできる。この場合は、同時焼成で基板側ダム４が形成
でき、形成時間が短い。
【００２１】また、半導体素子側ダム４は、樹脂７を半
導体素子２上にスピンコータで１０μｍ〜２０μｍの厚
さで塗し、硬化後、不要な部分をエッチングで取り除き
形成する。
導体素子２上にスピンコータで１０μｍ〜２０μｍの厚
さで塗し、硬化後、不要な部分をエッチングで取り除き
形成する。
【００２２】実装後、半導体素子側ダム８は基板側ダム
４の内側に位置し、半導体素子２と基板側ダム４隙間の
内側に半導体素子側ダム８が位置した構造になってお
り、半導体素子側ダム８と基板側ダム４隙間は極めて小
さい。
４の内側に位置し、半導体素子２と基板側ダム４隙間の
内側に半導体素子側ダム８が位置した構造になってお
り、半導体素子側ダム８と基板側ダム４隙間は極めて小
さい。
【００２３】次に、樹脂７を半導体素子上に滴下し、封
止する。その方法は、樹脂をディスペンサから一定量供
給し、基板１と半導体素子２の隙間周辺は樹脂で覆う。
樹脂７が基板１と半導体素子２隙間は、半導体素子側ダ
ム８と基板側ダム４の僅かな隙間を通り抜けできないた
め、中空構造にし、最後に樹脂を硬化する。樹脂７は粘
度が高く、ハロゲン系のイオンを含まない熱硬化型か、
光硬化型を使用する。
止する。その方法は、樹脂をディスペンサから一定量供
給し、基板１と半導体素子２の隙間周辺は樹脂で覆う。
樹脂７が基板１と半導体素子２隙間は、半導体素子側ダ
ム８と基板側ダム４の僅かな隙間を通り抜けできないた
め、中空構造にし、最後に樹脂を硬化する。樹脂７は粘
度が高く、ハロゲン系のイオンを含まない熱硬化型か、
光硬化型を使用する。
【００２４】次に本発明の第２の実施の形態について図
面を参照して説明する。図２は、本発明の第２の実施の
形態を示す断面図である。
面を参照して説明する。図２は、本発明の第２の実施の
形態を示す断面図である。
【００２５】図２を参照すると、基板１に半導体素子２
が実装される部分はキャビティ構造になっている。この
ような構造にすることにより、基板側ダム４を低くして
も、樹脂の入り込みを防止することができる。
が実装される部分はキャビティ構造になっている。この
ような構造にすることにより、基板側ダム４を低くして
も、樹脂の入り込みを防止することができる。
【００２６】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
記記載の効果を奏する。
【００２７】（１）本発明の第１の効果は、歩留まりが
高い、ということである。
高い、ということである。
【００２８】その理由は、本発明においては、基板と半
導体素子の両方に形成したダムにより、フリップチップ
実装後の隙間が極めて小さくなり、基板や半導体素子の
反りにより、基板と半導体素子隙間距離が大きくなる場
合でも、樹脂の入り込みがなく、半導体素子表面の電極
パターンに樹脂が接触することが回避される、ためであ
る。
導体素子の両方に形成したダムにより、フリップチップ
実装後の隙間が極めて小さくなり、基板や半導体素子の
反りにより、基板と半導体素子隙間距離が大きくなる場
合でも、樹脂の入り込みがなく、半導体素子表面の電極
パターンに樹脂が接触することが回避される、ためであ
る。
【００２９】（２）本発明の第２の効果は、振動や衝撃
に強い、ということである。
に強い、ということである。
【００３０】その理由は、本発明においては、半導体素
子は樹脂で覆われているため、露出がなく、振動や衝撃
が加わっても、半導体素子の欠損や割れが生じない、た
めである。
子は樹脂で覆われているため、露出がなく、振動や衝撃
が加わっても、半導体素子の欠損や割れが生じない、た
めである。
【００３１】（３）本発明の第３の効果は、信頼性が高
い、ということである。
い、ということである。
【００３２】その理由は、本発明においては、フラック
スを使用せず、ハロゲン系イオンガスの発生がなく、電
極パターンの腐食がないためである。
スを使用せず、ハロゲン系イオンガスの発生がなく、電
極パターンの腐食がないためである。
【図１】本発明の一実施例の構成を示す断面図である。
【図２】本発明の別の実施例の構成を示す断面図であ
る。
る。
【図３】従来のフリップチップ実装型パッケージを示す
断面図である。
断面図である。
１ 基板 ２ 半導体素子 ３ 電極パターン ４ 基板側ダム ５ バンプ ６ａ チップ側パッド ６ｂ 基板側パッド ７ 樹脂 ８ 半導体素子側ダム
Claims (2)
- 【請求項１】半導体素子のパッドを有する側の面におい
て前記パッドの外側にダム（「半導体素子側ダム」とい
う）を有し、 前記半導体素子の基板への実装時に前記半導体素子側の
パッドと接合されるパッドを有する基板面において前記
パッドの外側にダム（「基板側ダム」という）を有し、 前記半導体素子の実装時、前記半導体素子側ダムは前記
基板側ダムの内側に配置され、 樹脂で前記半導体素子が封止され、 前記半導体素子と対向する基板の間隙に中空構造を形成
する、ことを特徴とするフリップチップ型半導体素子の
樹脂封止構造。 - 【請求項２】前記基板側パッドが前記基板面に設けられ
たキャビティの底面に設けられており、前記基板側ダム
が前記基板面に設けられている、ことを特徴とする請求
項１記載のフリップチップ型半導体素子の樹脂封止構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14313097A JP2943764B2 (ja) | 1997-05-16 | 1997-05-16 | フリップチップ実装型半導体素子の樹脂封止構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14313097A JP2943764B2 (ja) | 1997-05-16 | 1997-05-16 | フリップチップ実装型半導体素子の樹脂封止構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321666A JPH10321666A (ja) | 1998-12-04 |
| JP2943764B2 true JP2943764B2 (ja) | 1999-08-30 |
Family
ID=15331621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14313097A Expired - Lifetime JP2943764B2 (ja) | 1997-05-16 | 1997-05-16 | フリップチップ実装型半導体素子の樹脂封止構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2943764B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7261792B2 (en) | 2002-12-06 | 2007-08-28 | Murata Manufacturing Co., Ltd. | Method of producing piezoelectric component and piezoelectric component |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431182B1 (ko) * | 2001-12-07 | 2004-05-12 | 삼성전기주식회사 | 표면 탄성파 필터 칩 패키지 및 그 제조방법 |
| DE10164494B9 (de) * | 2001-12-28 | 2014-08-21 | Epcos Ag | Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung |
| JP4166997B2 (ja) | 2002-03-29 | 2008-10-15 | 富士通メディアデバイス株式会社 | 弾性表面波素子の実装方法及び樹脂封止された弾性表面波素子を有する弾性表面波装置 |
| JP2008219936A (ja) * | 2002-06-03 | 2008-09-18 | Murata Mfg Co Ltd | 表面弾性波装置 |
| JP4179038B2 (ja) | 2002-06-03 | 2008-11-12 | 株式会社村田製作所 | 表面弾性波装置 |
| DE10238523B4 (de) * | 2002-08-22 | 2014-10-02 | Epcos Ag | Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung |
| JP3689414B2 (ja) * | 2003-06-03 | 2005-08-31 | 東洋通信機株式会社 | 弾性表面波デバイスの製造方法 |
| JP3839802B2 (ja) * | 2003-07-25 | 2006-11-01 | 三菱電機株式会社 | 磁気検出装置 |
| DE102004020204A1 (de) | 2004-04-22 | 2005-11-10 | Epcos Ag | Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung |
| JP4786964B2 (ja) * | 2005-08-16 | 2011-10-05 | 信越化学工業株式会社 | 熱硬化型エポキシ樹脂組成物及びそれを用いた半導体装置 |
| KR101326534B1 (ko) * | 2007-05-10 | 2013-11-08 | 서울과학기술대학교 산학협력단 | 플립 칩 패키지 |
| CN104966676B (zh) * | 2015-07-08 | 2018-04-27 | 上海新微技术研发中心有限公司 | 共晶键合方法 |
-
1997
- 1997-05-16 JP JP14313097A patent/JP2943764B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7261792B2 (en) | 2002-12-06 | 2007-08-28 | Murata Manufacturing Co., Ltd. | Method of producing piezoelectric component and piezoelectric component |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10321666A (ja) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
| JP2828021B2 (ja) | ベアチップ実装構造及び製造方法 | |
| JP2571024B2 (ja) | マルチチップモジュール | |
| JP2943764B2 (ja) | フリップチップ実装型半導体素子の樹脂封止構造 | |
| JPH0922968A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2000022300A (ja) | 配線基板および電子ユニット | |
| KR20090122514A (ko) | 플립 칩 패키지 및 그 제조방법 | |
| JP2555994B2 (ja) | フリップチップ実装方法 | |
| JP3246826B2 (ja) | 半導体パッケージ | |
| JP2001035886A (ja) | 半導体装置及びその製造方法 | |
| JP3412672B2 (ja) | 半導体装置、およびこの半導体装置の製造方法 | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001176908A (ja) | 半導体装置の製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP3405136B2 (ja) | 電子部品および電子部品の製造方法ならびに電子部品の実装構造 | |
| JP2000228424A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JP2001127102A (ja) | 半導体装置およびその製造方法 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JP3745106B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
| JP3669986B2 (ja) | 半導体装置及びその製造方法 | |
| JP4540216B2 (ja) | 半導体モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990525 |