JPH10321666A - フリップチップ実装型半導体素子の樹脂封止構造 - Google Patents

フリップチップ実装型半導体素子の樹脂封止構造

Info

Publication number
JPH10321666A
JPH10321666A JP14313097A JP14313097A JPH10321666A JP H10321666 A JPH10321666 A JP H10321666A JP 14313097 A JP14313097 A JP 14313097A JP 14313097 A JP14313097 A JP 14313097A JP H10321666 A JPH10321666 A JP H10321666A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
dam
resin
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14313097A
Other languages
English (en)
Other versions
JP2943764B2 (ja
Inventor
Kenichi Otake
健一 大竹
Original Assignee
Nec Corp
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp, 日本電気株式会社 filed Critical Nec Corp
Priority to JP14313097A priority Critical patent/JP2943764B2/ja
Publication of JPH10321666A publication Critical patent/JPH10321666A/ja
Application granted granted Critical
Publication of JP2943764B2 publication Critical patent/JP2943764B2/ja
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Abstract

(57)【要約】 【課題】歩留りを向上し、振動や衝撃に対する耐性を高
め、信頼性を向上させるフリップチップ型半導体素子の
樹脂封止構造の提供。 【解決手段】半導体素子のパッドを有する側の面におい
てパッドの外側にダム(「半導体素子側ダム」という)
を有し、半導体素子の基板への実装時に半導体素子側の
パッドと接合されるパッドを有する基板面においてパッ
ドの外側にダム(「基板側ダム」という)を有し、半導
体素子の実装時、半導体素子側ダムは基板側ダムの内側
に配置され、樹脂で半導体素子が封止され、半導体素子
と対向する基板の間隙に中空構造を形成する。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明はフリップチップ実装
した半導体素子に関し、特に樹脂封止構造に関する。

【0002】

【従来の技術】図3は、従来のフリップチップ型パッケ
ージの樹脂封止構造の一例を示す断面図である。図3に
示すように、半導体素子2が基板1に、フリップチップ
方式で実装されており、半導体素子2は樹脂7で覆われ
ており、半導体素子2と基板1の隙間は中空気密構造に
なっていた。

【0003】また、特開平8−213873号公報に
は、半導体素子と基板の両方に封止材層を形成し、フリ
ップチップ実装後、両方の封止材を接合することで半導
体素子の中空構造を形成する方法が提案されている。

【0004】さらに、特開平4−293310号公報に
は、基板に半田封止枠を形成し、さらに半導体素子のパ
ターンと接合することで中空構造を形成する方法が提案
されている。

【0005】

【発明が解決しようとする課題】上記従来技術は、下記
記載の問題点を有している。

【0006】(1)第1の問題点は、歩留まりが低い、
ということである。

【0007】その理由は、図3に示す方法では、基板1
や半導体素子2の反りなどにより、基板1と半導体素子
2の隙間距離にばらつきが生じ、その距離の大きいもの
は基板側ダムと半導体素子隙間に、樹脂が入り込み、半
導体素子表面の電極パターンに接触し、電気的特性が得
られない、ためである。

【0008】(2)第2の問題点は、振動や衝撃に弱い
ことである。

【0009】その理由は、上記特開平8−213873
号公報に記載の方法では、半導体素子が露出しており、
振動や衝撃力が加わった場合、半導体素子の欠損や割れ
が生じるためである。

【0010】(3)第3の問題点は、信頼性が低い、と
いうことである。

【0011】その理由は、上記特開平4−293310
号公報に記載の方法では、半田接合時にフラックスを使
用するため、フラックス中に含有されるハロゲン系イオ
ンが電極パターンを腐食させるからである。

【0012】したがって、本発明は、上記問題点を解消
すべくなされたものであって、その目的は、歩留りを向
上し、振動や衝撃に対する耐性を高め、信頼性を向上さ
せるフリップチップ型半導体素子の樹脂封止構造を提供
することにある。

【0013】

【課題を解決するための手段】前記目的を達成するた
め、本発明のフリップチップ実装型半導体素子の樹脂封
止構造は、基板と半導体素子にダムを有し、フリップチ
ップ実装後の樹脂封止の際、樹脂が入り込まない構造と
したものである。

【0014】より詳細には、本発明は、ダムを有する基
板に対し、ダムを有する半導体素子をフリップチップ実
装し、樹脂で半導体素子を覆うことにより、前記半導体
素子と対向する基板間に中空構造を形成する、ことを特
徴とする。

【0015】

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。

【0016】図1は、本発明の第1の実施の形態をなす
フリップチップ型半導体素子の樹脂封止構造の断面を示
す図である。図1を参照すると、この実施の形態におい
ては、ダム4が形成された基板1上に、ダム8が形成さ
れた半導体素子2をフリップチップ実装しており、半導
体素子(チップ)側ダム8は、基板側ダム4の内側に位
置し、半導体素子2は樹脂7で覆われ、基板1と半導体
素子2の隙間は中空気密構造になっている。

【0017】半導体素子2は、基板1上にフリップチッ
プ実装されており、チップ側パッド6bと基板側パッド
6aはバンプ5を介して接合されている。この方法は、
チップ側パッド6b上にAuのバンプを形成し、Auメ
ッキされた基板側パッド6aに加熱しながら押しつける
ことにより、バンプ5と基板側パッド6bの熱圧着法に
より、バンプ5と基板側パッド6aを接合する。

【0018】また、接合時間を短くするため超音波接合
する場合もある。超音波接合の場合は、接合時の温度が
熱圧着に比べ、低くできるため、実装後の基板1と半導
体素子2間の熱収縮差による応力を小さくできる長所を
有する。

【0019】基板側ダム4は、基板1上に樹脂を印刷し
て形成する。基板側ダム4は、半導体素子とほぼ同じサ
イズであり、その高さは、実装後のバンプ5高さより小
さくし、基板側ダム4が半導体素子2と接触しないよう
に、例えば40μm程度にする。

【0020】基板1がセラミック基板の場合は、基板側
ダム4を材質を基板1と同じセラミックで形成すること
もできる。この場合は、同時焼成で基板側ダム4が形成
でき、形成時間が短い。

【0021】また、半導体素子側ダム4は、樹脂7を半
導体素子2上にスピンコータで10μm〜20μmの厚
さで塗し、硬化後、不要な部分をエッチングで取り除き
形成する。

【0022】実装後、半導体素子側ダム8は基板側ダム
4の内側に位置し、半導体素子2と基板側ダム4隙間の
内側に半導体素子側ダム8が位置した構造になってお
り、半導体素子側ダム8と基板側ダム4隙間は極めて小
さい。

【0023】次に、樹脂7を半導体素子上に滴下し、封
止する。その方法は、樹脂をディスペンサから一定量供
給し、基板1と半導体素子2の隙間周辺は樹脂で覆う。
樹脂7が基板1と半導体素子2隙間は、半導体素子側ダ
ム8と基板側ダム4の僅かな隙間を通り抜けできないた
め、中空構造にし、最後に樹脂を硬化する。樹脂7は粘
度が高く、ハロゲン系のイオンを含まない熱硬化型か、
光硬化型を使用する。

【0024】次に本発明の第2の実施の形態について図
面を参照して説明する。図2は、本発明の第2の実施の
形態を示す断面図である。

【0025】図2を参照すると、基板1に半導体素子2
が実装される部分はキャビティ構造になっている。この
ような構造にすることにより、基板側ダム4を低くして
も、樹脂の入り込みを防止することができる。

【0026】

【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。

【0027】(1)本発明の第1の効果は、歩留まりが
高い、ということである。

【0028】その理由は、本発明においては、基板と半
導体素子の両方に形成したダムにより、フリップチップ
実装後の隙間が極めて小さくなり、基板や半導体素子の
反りにより、基板と半導体素子隙間距離が大きくなる場
合でも、樹脂の入り込みがなく、半導体素子表面の電極
パターンに樹脂が接触することが回避される、ためであ
る。

【0029】(2)本発明の第2の効果は、振動や衝撃
に強い、ということである。

【0030】その理由は、本発明においては、半導体素
子は樹脂で覆われているため、露出がなく、振動や衝撃
が加わっても、半導体素子の欠損や割れが生じない、た
めである。

【0031】(3)本発明の第3の効果は、信頼性が高
い、ということである。

【0032】その理由は、本発明においては、フラック
スを使用せず、ハロゲン系イオンガスの発生がなく、電
極パターンの腐食がないためである。

【図面の簡単な説明】

【図1】本発明の一実施例の構成を示す断面図である。

【図2】本発明の別の実施例の構成を示す断面図であ
る。

【図3】従来のフリップチップ実装型パッケージを示す
断面図である。

【符号の説明】

1 基板 2 半導体素子 3 電極パターン 4 基板側ダム 5 バンプ 6a チップ側パッド 6b 基板側パッド 7 樹脂 8 半導体素子側ダム

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】ダムを有する基板に対し、ダムを有する半
    導体素子をフリップチップ実装し、樹脂で半導体素子を
    覆うことにより、前記半導体素子と対向する基板の間隙
    に中空構造を形成する、ことを特徴とするフリップチッ
    プ型半導体素子の樹脂封止構造。
  2. 【請求項2】半導体素子のパッドを有する側の面におい
    て前記パッドの外側にダム(「半導体素子側ダム」とい
    う)を有し、 前記半導体素子の基板への実装時に前記半導体素子側の
    パッドと接合されるパッドを有する基板面において前記
    パッドの外側にダム(「基板側ダム」という)を有し、 前記半導体素子の実装時、前記半導体素子側ダムは前記
    基板側ダムの内側に配置され、 樹脂で前記半導体素子が封止され、 前記半導体素子と対向する基板の間隙に中空構造を形成
    する、ことを特徴とするフリップチップ型半導体素子の
    樹脂封止構造。
  3. 【請求項3】前記基板側パッドが前記基板面に設けられ
    たキャビティの底面に設けられており、前記基板側ダム
    が前記基板面に設けられている、ことを特徴とする請求
    項2記載のフリップチップ型半導体素子の樹脂封止構
    造。
JP14313097A 1997-05-16 1997-05-16 フリップチップ実装型半導体素子の樹脂封止構造 Expired - Lifetime JP2943764B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14313097A JP2943764B2 (ja) 1997-05-16 1997-05-16 フリップチップ実装型半導体素子の樹脂封止構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14313097A JP2943764B2 (ja) 1997-05-16 1997-05-16 フリップチップ実装型半導体素子の樹脂封止構造

Publications (2)

Publication Number Publication Date
JPH10321666A true JPH10321666A (ja) 1998-12-04
JP2943764B2 JP2943764B2 (ja) 1999-08-30

Family

ID=15331621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14313097A Expired - Lifetime JP2943764B2 (ja) 1997-05-16 1997-05-16 フリップチップ実装型半導体素子の樹脂封止構造

Country Status (1)

Country Link
JP (1) JP2943764B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003058810A1 (de) * 2001-12-28 2003-07-17 Epcos Ag Verkapseltes bauelement mit geringer bauhöhe sowie verfahren zur herstellung
WO2003084061A1 (en) * 2002-03-29 2003-10-09 Fujitsu Media Devices Limited Mounting method of surface acoustic wave element and surface acoustic wave device having resin-sealed surface acoustic wave element
WO2003103142A1 (ja) * 2002-06-03 2003-12-11 株式会社 村田製作所 表面弾性波装置
WO2004019490A1 (de) * 2002-08-22 2004-03-04 Epcos Ag Verkapseltes elektronisches bauelement und verfhren zur herstellung
WO2004109912A1 (ja) * 2003-06-03 2004-12-16 Toyo Communication Equipment Co., Ltd. Sawデバイスの製造方法
JP2007051184A (ja) * 2005-08-16 2007-03-01 Shin Etsu Chem Co Ltd 熱硬化型エポキシ樹脂組成物及びそれを用いた半導体装置
KR100710560B1 (ko) * 2003-07-25 2007-04-24 미츠비시덴키 가부시키가이샤 자기 검출 장치
US7261792B2 (en) 2002-12-06 2007-08-28 Murata Manufacturing Co., Ltd. Method of producing piezoelectric component and piezoelectric component
JP2008199664A (ja) * 2002-06-03 2008-08-28 Murata Mfg Co Ltd 表面弾性波装置
US7544540B2 (en) 2004-04-22 2009-06-09 Epcos Ag Encapsulated electrical component and production method
KR101326534B1 (ko) * 2007-05-10 2013-11-08 서울과학기술대학교 산학협력단 플립 칩 패키지
CN104966676A (zh) * 2015-07-08 2015-10-07 上海新微技术研发中心有限公司 共晶键合方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003058810A1 (de) * 2001-12-28 2003-07-17 Epcos Ag Verkapseltes bauelement mit geringer bauhöhe sowie verfahren zur herstellung
DE10164494B4 (de) * 2001-12-28 2014-06-18 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
CN100561860C (zh) 2001-12-28 2009-11-18 埃普科斯股份有限公司 结构高度低的封装元器件及制造方法
WO2003084061A1 (en) * 2002-03-29 2003-10-09 Fujitsu Media Devices Limited Mounting method of surface acoustic wave element and surface acoustic wave device having resin-sealed surface acoustic wave element
US7239068B2 (en) 2002-03-29 2007-07-03 Fujitsu Media Devices Limited Method for mounting surface acoustic wave element and surface acoustic wave device having resin-sealed surface acoustic wave element
JP2008199664A (ja) * 2002-06-03 2008-08-28 Murata Mfg Co Ltd 表面弾性波装置
WO2003103142A1 (ja) * 2002-06-03 2003-12-11 株式会社 村田製作所 表面弾性波装置
JP2008219936A (ja) * 2002-06-03 2008-09-18 Murata Mfg Co Ltd 表面弾性波装置
US7034434B2 (en) 2002-06-03 2006-04-25 Murata Manufacturing Co., Ltd. Surface acoustic wave device
WO2004019490A1 (de) * 2002-08-22 2004-03-04 Epcos Ag Verkapseltes elektronisches bauelement und verfhren zur herstellung
US7388281B2 (en) 2002-08-22 2008-06-17 Epcos Ag Encapsulated electronic component and production method
US7261792B2 (en) 2002-12-06 2007-08-28 Murata Manufacturing Co., Ltd. Method of producing piezoelectric component and piezoelectric component
WO2004109912A1 (ja) * 2003-06-03 2004-12-16 Toyo Communication Equipment Co., Ltd. Sawデバイスの製造方法
US7183125B2 (en) 2003-06-03 2007-02-27 Toyo Communication Equipment Co., Ltd. Method for manufacturing surface acoustic wave device
KR100710560B1 (ko) * 2003-07-25 2007-04-24 미츠비시덴키 가부시키가이샤 자기 검출 장치
US7544540B2 (en) 2004-04-22 2009-06-09 Epcos Ag Encapsulated electrical component and production method
JP2007051184A (ja) * 2005-08-16 2007-03-01 Shin Etsu Chem Co Ltd 熱硬化型エポキシ樹脂組成物及びそれを用いた半導体装置
KR101326534B1 (ko) * 2007-05-10 2013-11-08 서울과학기술대학교 산학협력단 플립 칩 패키지
CN104966676A (zh) * 2015-07-08 2015-10-07 上海新微技术研发中心有限公司 共晶键合方法

Also Published As

Publication number Publication date
JP2943764B2 (ja) 1999-08-30

Similar Documents

Publication Publication Date Title
JP3597754B2 (ja) 半導体装置及びその製造方法
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
KR100344929B1 (ko) 반도체장치의 제조방법
US6756685B2 (en) Semiconductor device
US6118184A (en) Semiconductor device sealed with a sealing resin and including structure to balance sealing resin flow
US6552426B2 (en) Semiconductor device and method of manufacturing same
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JP3546131B2 (ja) 半導体チップパッケージ
US6985362B2 (en) Printed circuit board and electronic package using same
US5786271A (en) Production of semiconductor package having semiconductor chip mounted with its face down on substrate with protruded electrodes therebetween and semiconductor package
US5930599A (en) Semiconductor device and method of manufacturing the same
US5436503A (en) Semiconductor device and method of manufacturing the same
JP3526731B2 (ja) 半導体装置およびその製造方法
US6582991B1 (en) Semiconductor device and method for fabricating the same
EP0827191A2 (en) Semiconductor device mounting structure
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
KR100263292B1 (ko) 반도체 패키지
US7091064B2 (en) Method and apparatus for attaching microelectronic substrates and support members
JP3233535B2 (ja) 半導体装置及びその製造方法
US20030146519A1 (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
US6400036B1 (en) Flip-chip package structure and method of fabricating the same
KR100665155B1 (ko) 반도체 접합 어셈블리 및 그 제조 방법
CN100373597C (zh) 集成电路封装结构及底部填充胶工艺
CN101221946B (zh) 半导体封装、及系统级封装模块的制造方法
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990525