JP2571024B2 - マルチチップモジュール - Google Patents

マルチチップモジュール

Info

Publication number
JP2571024B2
JP2571024B2 JP6232733A JP23273394A JP2571024B2 JP 2571024 B2 JP2571024 B2 JP 2571024B2 JP 6232733 A JP6232733 A JP 6232733A JP 23273394 A JP23273394 A JP 23273394A JP 2571024 B2 JP2571024 B2 JP 2571024B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
mounting portion
element mounting
circuit board
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6232733A
Other languages
English (en)
Other versions
JPH0897313A (ja
Inventor
健市 得能
學 盆子原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6232733A priority Critical patent/JP2571024B2/ja
Priority to US08/534,940 priority patent/US5686763A/en
Publication of JPH0897313A publication Critical patent/JPH0897313A/ja
Application granted granted Critical
Publication of JP2571024B2 publication Critical patent/JP2571024B2/ja
Priority to US08/857,822 priority patent/US5763295A/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマルチチップモジュール
（以下ＭＣＭと記す）に関する。
【０００２】
【従来の技術】従来のＭＣＭは、図４（ａ），（ｂ）に
示すように、ガラスエポキシ基板１の上に設けた素子載
置部の周縁に沿って配置した接続端子２と、接続端子２
以外の素子載置部を含む表面を被覆して形成したソルダ
レジスト膜又はエッチングレジスト膜等からなる保護膜
３とを備えた回路基板の接続端子２にバンプ５を介して
電気的に接続して搭載した半導体チップ６と、この半導
体チップ６と回路基板との間の隙間に注入して加熱硬化
した封止樹脂７とを備えて構成される。
【０００３】
【発明が解決しようとする課題】この従来のＭＣＭは、
半導体チップと回路基板との隙間に液状の封止樹脂を注
入して充填させる際に、半導体チップと回路基板との間
隔が約４０μｍと狭く、液状の封止樹脂に含まれている
粒径約３０μｍのフィラーにより目詰りを生じ樹脂が流
れ込まなかったり、不均一な流れ込みによって気泡を生
じ、ボイドが発生し封止強度が低下して信頼性が低下す
るという問題点がある。
【０００４】また、半導体チップを回路基板上に仮固定
するために、半導体チップの中央部に仮固定樹脂を設け
たものでは、仮固定樹脂の後側に封止樹脂が流れ込ま
ず、ボイドが発生するという問題もある。
【０００５】本発明の目的は、回路基板上に搭載した半
導体チップと回路基板との間隙に流し込む封止樹脂の流
れを均一にしてボイドの発生を防ぎ、封止の信頼性を向
上させたＭＣＭを提供することにある。
【０００６】
【課題を解決するための手段】本発明のマルチチップモ
ジュールは、絶縁基板上に設けた素子載置部に配置して
形成した接続端子と、前記接続端子以外の前記素子載置
部を含む表面を被覆して形成した絶縁性の保護膜と、前
記素子載置部の前記保護膜をパターニングして形成し且
つ前記素子載置部を横断して少くとも２箇所の前記接続
端子間を通りその先端が搭載する半導体チップの外周よ
りも外方に延在する溝とを備えた回路基板と、前記接続
端子に接続して前記回路基板上に搭載した半導体チップ
と、前記溝を含む前記回路基板と前記半導体チップとの
間隙に流し込んで封止した封止樹脂とを含んで構成され
る。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
【０００８】図１（ａ）は本発明の第１の実施例を示す
部分切欠平面図、図１（ｂ）は図１（ａ）のＡ−Ａ′線
断面図である。
【０００９】図１（ａ），（ｂ）に示すように、厚さ
０．５ｍｍのガラスエポキシ基板１の上に設けた素子載
置部の周縁に沿って接続端子２を１２０μｍのピッチで
配置し、この接続端子２以外の素子載置部を含むガラス
エポキシ基板１の表面をソルダレジスト膜又はエッチン
グレジスト膜等からなる厚さ１０〜１５μｍの絶縁性保
護膜３で被覆する。次に、保護膜３を選択的にエッチン
グして接続端子２の配列の対向する２辺の各接続端子の
間を通り且つ平行に配列した溝４を形成して回路基板を
構成する。
【００１０】次に、半導体チップ６の電極パッドに半田
又は金，銅からなるバンプ５を形成したプリップチップ
のバンプ５を回路基板上の各接続端子２に接続して半導
体チップ６を搭載する。このときのバンプ５の径は約８
０μｍであり、半導体チップ６と回路基板との間隔は溝
４の部分で５０〜６５μｍとなる。また、溝４の端部は
半導体チップ６の周端より更に外方に突出している。次
に、溝４を含む回路基板と半導体チップとの間隙にシリ
カ等の平均粒径１５μｍ（最大粒径３０μｍ）のフィラ
ーを含む液状の封止樹脂７を溝４に沿って流し込み加熱
硬化させ、封止する。
【００１１】ここで液状の封止樹脂７は間隔が広がった
溝４内を円滑に流れるため、目詰りや気泡を生ずること
を防止でき、ボイドの発生を抑制できる。
【００１２】図２（ａ）は本発明の第２の実施例を示す
部分切欠平面図、図２（ｂ）は図２（ａ）のＢ−Ｂ′線
断面図である。
【００１３】図２（ａ），（ｂ）に示すように、素子載
置部の中央部に半導体チップ６を仮固定する仮固定樹脂
８を設け、この仮固定樹脂８の周囲に環状の溝４ａを形
成した以外は第１の実施例と同様の構成を有しており、
環状の溝４ａによって仮固定樹脂８の封止樹脂７の注入
側と反対側の陰になる部分にも封止樹脂７が容易に且つ
円滑に流れ込みボイドの発生を防止できる利点がある。
【００１４】図３は本発明の第３の実施例を示す部分切
欠平面図である。
【００１５】図３に示すように、接続端子２の配列の一
端から放射状に溝４を形成した以外は第１の実施例と同
様の構成を有しており、半導体チップ６を搭載した素子
載置部の一端から溝４に沿って封止樹脂７を流し込むこ
とが可能となり、搭載した半導体チップの周囲に他の実
装部品が密集していて封止樹脂の注入個所に制約がある
場合に適用できる利点がある。
【００１６】なお、以上説明した実施例では、いずれも
半導体チップ６を回路基板上に搭載した後に回路基板と
半導体チップ６との間隙に封止樹脂を流し込む例につい
て説明したが、半導体チップ６のバンプ５を接続端子２
に接合する前に素子載置部に粘度の高い封止樹脂を設け
ており、半導体チップ６の金又は銅からなるバンプ５を
接続端子２に圧着して接合すると同時に封止樹脂を圧着
し、溝４に沿って半導体チップ６の周囲に押し広げて封
止しても良い。
【００１７】
【発明の効果】以上説明したように本発明は、素子載置
部に形成した保護膜を選択的にエッチングして接続端子
の間を通る溝を形成することにより、搭載した半導体チ
ップと回路基板との間隙を封止する封止樹脂の流れを円
滑にしてフィラーによる目詰りや気泡の発生を防ぎ、封
止樹脂にボイドが生ずることを抑制できるという効果を
有する。
【００１８】また、溝の形成により、封止樹脂と回路基
板との接着面積が広くなり接着強度を強化でき、回路基
板と半導体チップとの熱膨張率の違いによる伸縮でバン
プ接合部に加わる応力を緩和でき、温度サイクルに対す
る耐性を向上できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す部分切欠平面図お
よびＡ−Ａ′線断面図。
【図２】本発明の第２の実施例を示す部分切欠平面図お
よびＢ−Ｂ′線断面図。
【図３】本発明の第３の実施例を示す部分切欠平面図。
【図４】従来のマルチチップモジュールの一例を示す部
分切欠平面図およびＣ−Ｃ′線断面図。
【符号の説明】
１ ガラスエポキシ基板 ２ 接続端子 ３ 保護膜 ４，４ａ 溝 ５ バンプ ６ 半導体チップ ７ 封止樹脂 ８ 仮固定樹脂

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁基板上に設けた素子載置部に配置し
    て形成した接続端子と、前記接続端子以外の前記素子載
    置部を含む表面を被覆して形成した絶縁性の保護膜と、
    前記素子載置部の前記保護膜をパターニングして形成し
    且つ前記素子載置部を横断して少くとも２箇所の前記接
    続端子間を通りその先端が搭載する半導体チップの外周
    よりも外方に延在する溝とを備えた回路基板と、前記接
    続端子に接続して前記回路基板上に搭載した半導体チッ
    プと、前記溝を含む前記回路基板と前記半導体チップと
    の間隙に流し込んで封止した封止樹脂とを含むことを特
    徴とするマルチチップモジュール。
  2. 【請求項２】 保護膜がソルダレジスト膜又はエッチン
    グレジスト膜からなる請求項１記載のマルチチップモジ
    ュール。
  3. 【請求項３】 素子載置部の中央部に設けた仮固定樹脂
    を有する請求項１記載のマルチチップモジュール。
JP6232733A 1994-09-28 1994-09-28 マルチチップモジュール Expired - Lifetime JP2571024B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6232733A JP2571024B2 (ja) 1994-09-28 1994-09-28 マルチチップモジュール
US08/534,940 US5686763A (en) 1994-09-28 1995-09-28 Device module comprising a substrate having grooves fixed to circuit chips with improved sealing characteristics
US08/857,822 US5763295A (en) 1994-09-28 1997-05-16 Device module comprising a substrate having grooves fixed to circuit chips with improved sealing characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6232733A JP2571024B2 (ja) 1994-09-28 1994-09-28 マルチチップモジュール

Publications (2)

Publication Number Publication Date
JPH0897313A JPH0897313A (ja) 1996-04-12
JP2571024B2 true JP2571024B2 (ja) 1997-01-16

Family

ID=16943933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6232733A Expired - Lifetime JP2571024B2 (ja) 1994-09-28 1994-09-28 マルチチップモジュール

Country Status (2)

Country Link
US (2) US5686763A (ja)
JP (1) JP2571024B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004607A (ja) * 2006-06-20 2008-01-10 Matsushita Electric Ind Co Ltd 回路基板及び電子部品の実装方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997016848A1 (en) * 1995-10-31 1997-05-09 Ibiden Co., Ltd. Electronic part module and process for manufacturing the same
JPH10270624A (ja) * 1997-03-27 1998-10-09 Toshiba Corp チップサイズパッケージ及びその製造方法
JPH10341068A (ja) * 1997-06-06 1998-12-22 Sony Corp プリント配線基板及び電子部品の実装方法
US6049122A (en) * 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
JP3278055B2 (ja) 1998-06-30 2002-04-30 セイコーインスツルメンツ株式会社 電子回路装置
JP3907845B2 (ja) * 1998-08-18 2007-04-18 沖電気工業株式会社 半導体装置
US6246124B1 (en) 1998-09-16 2001-06-12 International Business Machines Corporation Encapsulated chip module and method of making same
US6410364B1 (en) * 1998-09-30 2002-06-25 Seiko Epson Corporation Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
DE19908474C2 (de) * 1999-02-26 2001-02-15 Siemens Ag Verfahren zur Montage eines Halbleiterchips auf einer Tragschicht
DE19915651A1 (de) * 1999-04-07 2000-07-06 Siemens Ag Halbleiterbauelement mit Distanzelementen zwischen einem Halbleiterchip und einem Systemträger
DE10039927B4 (de) * 2000-08-16 2006-04-27 Infineon Technologies Ag Oberflächenmontierbares Gehäuse für ein elektronisches Bauelement
WO2002103793A1 (en) 2001-06-07 2002-12-27 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US6860891B2 (en) * 2001-09-28 2005-03-01 Ethicen, Inc. Arrangement and method for vascular anastomosis
JP2003264256A (ja) 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
FR2856520B1 (fr) * 2003-06-17 2006-02-17 St Microelectronics Sa Dispositif semi-conducteur a billes de connexion electrique entre une puce de circuits integres et une plaque support et procede pour sa fabrication
US7033864B2 (en) * 2004-09-03 2006-04-25 Texas Instruments Incorporated Grooved substrates for uniform underfilling solder ball assembled electronic devices
JP4692720B2 (ja) * 2004-12-17 2011-06-01 セイコーエプソン株式会社 配線基板、半導体装置及びその製造方法
JP4692719B2 (ja) * 2004-12-17 2011-06-01 セイコーエプソン株式会社 配線基板、半導体装置及びその製造方法
JP4502204B2 (ja) * 2005-03-22 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2006317821A (ja) * 2005-05-16 2006-11-24 Nec Lcd Technologies Ltd 液晶表示装置
JP4536603B2 (ja) * 2005-06-09 2010-09-01 新光電気工業株式会社 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置
JP2007158081A (ja) * 2005-12-06 2007-06-21 Shinko Electric Ind Co Ltd 実装基板および半導体装置
JP5117371B2 (ja) * 2008-12-24 2013-01-16 新光電気工業株式会社 半導体装置およびその製造方法
KR101046387B1 (ko) * 2009-04-10 2011-07-05 주식회사 하이닉스반도체 반도체 패키지
JP5783670B2 (ja) 2009-08-11 2015-09-24 武蔵エンジニアリング株式会社 液体材料の塗布方法、塗布装置およびプログラム
JP5418367B2 (ja) * 2010-03-30 2014-02-19 富士通株式会社 プリント配線板ユニットおよび電子機器
JP6214030B2 (ja) * 2013-06-27 2017-10-18 太陽誘電株式会社 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法
JP7021625B2 (ja) * 2018-09-28 2022-02-17 豊田合成株式会社 発光装置
CN110349945B (zh) * 2019-07-15 2024-05-24 星科金朋半导体（江阴）有限公司 一种多芯片的封装结构及其封装方法
EP4340005A1 (de) * 2022-09-19 2024-03-20 Siemens Aktiengesellschaft Unterfülltes elektronikmodul mit fliessrichtungsleitstrukturen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5656862A (en) * 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
JPH0451057A (ja) * 1990-06-18 1992-02-19 Canon Inc 画像形成装置
FR2690278A1 (fr) * 1992-04-15 1993-10-22 Picogiga Sa Composant photovoltaïque multispectral à empilement de cellules, et procédé de réalisation.
US5482896A (en) * 1993-11-18 1996-01-09 Eastman Kodak Company Light emitting device comprising an organic LED array on an ultra thin substrate and process for forming same
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004607A (ja) * 2006-06-20 2008-01-10 Matsushita Electric Ind Co Ltd 回路基板及び電子部品の実装方法

Also Published As

Publication number Publication date
JPH0897313A (ja) 1996-04-12
US5686763A (en) 1997-11-11
US5763295A (en) 1998-06-09

Similar Documents

Publication Publication Date Title
JP2571024B2 (ja) マルチチップモジュール
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
KR20020005471A (ko) 반도체 장치의 제조 방법
JP2943764B2 (ja) フリップチップ実装型半導体素子の樹脂封止構造
JP3362249B2 (ja) 半導体装置、およびその製造方法
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
JPH01235261A (ja) 半導体装置及びその製造方法
JP2000124259A (ja) Ｉｃチップ、半導体装置、及び、半導体装置の製造方法
US5990565A (en) Flip chip package
KR100249410B1 (ko) 반도체 장치
JP2892348B1 (ja) 半導体ユニットおよび半導体素子の実装方法
JP3246826B2 (ja) 半導体パッケージ
JP2001035886A (ja) 半導体装置及びその製造方法
JP2756791B2 (ja) 樹脂封止型半導体装置
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JP3547270B2 (ja) 実装構造体およびその製造方法
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
JP2721790B2 (ja) 半導体装置の封止方法
JP3260249B2 (ja) 半導体装置の実装方法とその実装体
JP2637684B2 (ja) 半導体装置の封止方法
JP2743156B2 (ja) 樹脂封止型半導体装置
JP2551243B2 (ja) 半導体装置
JP3348973B2 (ja) 半導体装置
JP2002368030A (ja) 樹脂封止型半導体装置及びその製造方法
JP3145892B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960903