JP6214030B2 - 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法 - Google Patents

回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法 Download PDF

Info

Publication number
JP6214030B2
JP6214030B2 JP2013135511A JP2013135511A JP6214030B2 JP 6214030 B2 JP6214030 B2 JP 6214030B2 JP 2013135511 A JP2013135511 A JP 2013135511A JP 2013135511 A JP2013135511 A JP 2013135511A JP 6214030 B2 JP6214030 B2 JP 6214030B2
Authority
JP
Japan
Prior art keywords
circuit board
metal layer
land
mounting surface
flow path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013135511A
Other languages
English (en)
Other versions
JP2015012091A (ja
Inventor
昌之 服部
昌之 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013135511A priority Critical patent/JP6214030B2/ja
Publication of JP2015012091A publication Critical patent/JP2015012091A/ja
Application granted granted Critical
Publication of JP6214030B2 publication Critical patent/JP6214030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は、実装部品が実装される回路基板及び当該回路基板を備える回路モジュールに関する。
回路基板への実装部品の実装には、リフロー方式によるはんだ接合が多く用いられる。即ち、回路基板に設けられたランド(端子)にはんだペーストを塗布し、実装部品の載置後に加熱してはんだを溶融させ、ランドと実装部品とを接合させる。ランドの周囲には、ソルダーレジストが形成され、はんだが不要な領域に広がらないようにされている。このようにして、実装部品が回路基板に実装される。
実装部品が回路基板に実装された後、実装部品の周囲に絶縁性樹脂等の封止材料を充填し、実装部品を封止した回路モジュールが知られている。例えば、特許文献1には、回路部品が絶縁樹脂によって封止されている回路部品内蔵モジュールが開示されている。絶縁樹脂は、回路部品と配線基板の隙間にも充填されている。
特開2004−103998号公報
特許文献1に記載のような構成において、実装部品と回路基板の隙間への封止材料の充填は重要である。回路モジュールは、さらにマザー基板にはんだ接合されるが、この際の加熱によって実装部品を回路基板に接合しているはんだが再溶融する。このため、上記隙間への封止材料の充填が不十分であると、はんだが不要な領域に広がり、ショートが発生するおそれがある。
特許文献1に記載のような構成では、実装部品と回路基板の隙間には何も形成されておらず、当該隙間への封止材料の充填は困難ではない。しかしながら、実装部品と回路基板の間にグランド等の金属層が設けられる場合がある。この場合、ショートを防止するため、金属層もソルダーレジストによって被覆する必要がある。これにより、封止材料が充填される隙間はより小さくなり、封止材料の充填が不十分となる。例えば封止材料にボイド(気孔)が形成された場合、上記再溶融の際にはんだがボイドに流れ込み、ショートの原因となる。
以上のような事情に鑑み、本発明の目的は、実装部品と回路基板の間に、確実に封止材料を充填することが可能な回路基板及びその製造方法、当該回路基板を備える回路モジュール及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る回路基板は、基板本体と、ランドと、金属層と、ソルダーレジストをと具備する。
上記基板本体は、実装面を有する。
上記ランドは、上記実装面上に形成され、実装部品がはんだ接合される。
上記金属層は、上記実装面上に形成され、上記実装部品に対向する。
上記ソルダーレジストは、上記金属層を部分的に被覆し、上記金属層上に流路を形成する。
上記目的を達成するため、本発明の一形態に係る回路モジュールは、回路基板と、実装部品と、封止層とを具備する。
上記回路基板は、実装面を有する基板本体と、上記実装面上に形成されたランドと、上記実装面上に形成された金属層と、上記金属層を部分的に被覆して上記金属層上に流路を形成するソルダーレジストとを備える。
上記実装部品は、上記ランドにはんだ接合によって接合され、上記金属層と対向する。
上記封止層は、流動性を有する封止材料が硬化された封止層であって、上記封止材料は上記回路基板と上記実装部品の隙間に上記流路を介して充填されている。
上記目的を達成するため、本発明の一形態に係る回路基板の製造方法は、実装面上に、実装部品がはんだ接合されるランドと、上記実装部品に対向する金属層とが形成された基板本体を準備する。
上記実装面に、上記ランド及び上記金属層を被覆するようにレジスト材料を塗布する。
上記金属層上の上記レジスト材料を部分的に除去する。
上記レジスト材料を硬化させ、上記金属層上に流路を形成するソルダーレジストを形成する。
上記目的を達成するため、本発明の一形態に係る回路モジュールの製造方法は、実装面を有する基板本体と、上記実装面上に形成されたランドと、上記実装面上に形成された金属層と、上記金属層を部分的に被覆して上記金属層上に流路を形成するソルダーレジストとを備える回路基板を準備する。
実装部品を上記金属層に対向させ、はんだ接合によって上記ランドに接合する。
流動性を有する封止材料を、上記流路を介して上記回路基板と上記実装部品の隙間に充填する。
本発明の実施形態に係る回路モジュールの断面図である。 本発明の実施形態に係る回路基板の平面図である。 同回路基板の断面図である。 同回路基板の断面図である。 同回路基板の透視図である。 同回路基板の拡大図である。 同回路基盤の製造方法を示す模式図である。 本発明の実施形態に係る回路モジュールの製造方法を示す模式図である。 同回路モジュールの製造方法を示す模式図である。 同回路モジュールの製造方法を示す模式図である 比較例に係る回路基板の平面図である。 同回路基板の断面図である。 同回路基板及び実装部品の断面図である。 本発明の実施形態に係る回路モジュールの製造過程における、封止材料の流入経路を示す模式図である。 本発明の変形例に係る回路基板の拡大図である。 本発明の変形例に係る回路基板の拡大図である。 本発明の変形例に係る回路基板の拡大図である。 本発明の実施例に係る回路基板の写真である。 比較例に係る回路基板の写真である。 本発明の実施例に係る回路モジュールにおける封止材料の充填状態を示す写真である。 比較例に係る回路モジュールにおける封止材料の充填状態を示す写真である。
本発明の一実施形態に係る回路基板は、基板本体と、ランドと、金属層と、ソルダーレジストをと具備する。
上記基板本体は、実装面を有する。
上記ランドは、上記実装面上に形成され、実装部品がはんだ接合される。
上記金属層は、上記実装面上に形成され、上記実装部品に対向する。
上記ソルダーレジストは、上記金属層を部分的に被覆し、上記金属層上に流路を形成する。
この構成によれば、実装面に金属層が存在するため、ランドにはんだ接合される実装部品と回路基板との隙間が小さくなる。しかし、封止材料は、ソルダーレジストによって金属層上に形成された流路を介して当該隙間に充填されるため、実装部品と回路基板の間に十分に封止材料を充填することが可能となる。これにより、実装基板と回路基板の間が封止材料が硬化した封止層によって密閉されるため、リフロー加熱によるはんだの再溶融が発生しても、はんだが他のランドや金属層に到達することが防止され、ショートが防止される。さらに、ソルダーレジストが金属層上に存在しているため、封止層の密着性が確保され、封止層の剥離に起因するショートも防止される。
上記ランドは、複数のランドを含み、
上記金属層は、上記複数のランドの間に配置され、
上記流路は、その長手方向が、上記複数のランドのうち、最も長いランドの長手方向と平行となるように形成されていてもよい。
この構成によれば、封止材料の流通が最も長いランドによって妨げられる場合であっても、ソルダーレジストによって金属層上に形成された流路によって、実装部品と回路基板の隙間に封止材料を十分に充填させることが可能となる。
上記流路は、複数の流路を含んでもよい。
この構成によれば、複数の流路を介して封止材料が流通するため、実装部品と回路基板の隙間に封止材料を十分に充填させることが可能となる。
上記ソルダーレジストは、上記実装面上であって、上記長手方向において上記流路に隣接する領域には形成されていなくてもよい。
この構成によれば、封止材料が流路に流入する際、実装面上に形成されたソルダーレジストに妨げられず、封止材料が流路に流入しやすくなる。
本発明の一実施形態に係る回路モジュールは、回路基板と、実装部品と、封止層とを具備する。
上記回路基板は、実装面を有する基板本体と、上記実装面上に形成されたランドと、上記実装面上に形成された金属層と、上記金属層を部分的に被覆して上記金属層上に流路を形成するソルダーレジストとを備える。
上記実装部品は、上記ランドにはんだ接合によって接合され、上記金属層と対向する。
上記封止層は、流動性を有する封止材料が硬化された封止層であって、上記封止材料は上記回路基板と上記実装部品の隙間に上記流路を介して充填されている。
本発明の一実施形態に係る回路基板の製造方法は、実装面上に、実装部品がはんだ接合されるランドと、上記実装部品に対向する金属層とが形成された基板本体を準備する。
上記実装面に、上記ランド及び上記金属層を被覆するようにレジスト材料を塗布する。
上記金属層上の上記レジスト材料を部分的に除去する。
上記レジスト材料を硬化させ、上記金属層上に流路を形成するソルダーレジストを形成する。
本発明の一実施形態に係る回路モジュールの製造方法は、実装面を有する基板本体と、上記実装面上に形成されたランドと、上記実装面上に形成された金属層と、上記金属層を部分的に被覆して上記金属層上に流路を形成するソルダーレジストとを備える回路基板を準備する。
実装部品を上記金属層に対向させ、はんだ接合によって上記ランドに接合する。
流動性を有する封止材料を、上記流路を介して上記回路基板と上記実装部品の隙間に充填する。
本発明の実施形態に係る回路基板及び回路モジュールについて説明する。
[回路モジュールの構成]
図1は、本実施形態に係る回路モジュール100を示す模式的な断面図である。同図に示すように、回路モジュール100は、回路基板101、実装部品102、封止層103及びシールド104を備える。
回路モジュール100の形状や大きさは特に限定されないが、例えば数十mm角で厚さ数mmの直方体形状であるものとすることができる。本発明は特にサイズの小さい回路モジュールに対して有効である。
回路基板101は、実装部品102が実装され、封止層103によって被覆されている。回路基板101の詳細については後述する。
実装部品102は、回路基板101に実装された部品であり、例えば、集積回路(IC)、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ等である。実装部品102は、はんだHによるはんだ接合によって回路基板101に実装されている。実装部品102は複数が設けられてもよく、一つが設けられてもよい。
封止層103は、封止材料からなり、実装部品102の周囲を被覆し、封止する。封止材料は例えば、シリカやアルミナが添加されたエポキシ樹脂等の絶縁性樹脂である。封止層103は、実装部品102が回路基板101に実装された後、流体状の封止材料が実装部品102の周囲に充填され、硬化されたものとすることができる。この封止材料の充填の際に、実装部品102と回路基板101の隙間(図1において隙間Sとして示す)に封止材料が確実に充填されていることが必要である。
シールド104は、回路モジュール100内から外部への電磁波の漏洩及び外部からの電磁波の侵入を防止する。シールド104は、導電性を有し、封止層103を被覆するとものとすることができ、回路基板101に設けられた図示しない内部配線に接続されているものとすることができる。シールド104は、例えば、AgやCu等の導電性粒子を含有するエポキシ樹脂等のシールド材料が封止層103の表面に塗布され、硬化されたものとすることができる。また、シールド104は、封止層103の表面に成膜されたメッキ膜やスパッタ膜であってもよい。なお、シールド104は、回路モジュール100の用途や実装部品102の構成によっては設けられなくてもよい。
[回路基板の構成]
回路基板101の構成について説明する。図2は、回路基板101を実装部品102が実装される面側からみた平面図である。図3及び図4は、回路基板101の断面図である。なお、図3は、図2におけるA−A線の断面図であり、図4は図2におけるB−B線の断面図である。
これらの図に示すように、回路基板101は、基板本体111、ランド112、金属層113及びソルダーレジスト114を備える。
基板本体111は、ガラスエポキシ系材料や絶縁性セラミック材料等の絶縁性材料からなる板状の部材である。基板本体111は多層配線基板であるものとすることができ、その層内には図示しない内部配線が形成されているものとすることができる。以下、基板本体111の、実装部品102が実装される側の面を実装面111aとする。
ランド112は、実装面111a上に形成され、実装部品102がはんだH(図1参照)によってはんだ接合される部分である。ランド112は、実装面111aに配設されたランド基体115と、ランド基体115上に積層されたメッキ116からなるものとすることができる。
ランド基体115は、Cu等の導電性材料からなるものとすることができ、基板本体111内に設けられた内部配線に接続されている。図5は、ソルダーレジスト114を透視する回路基板101の透視図である。同図に示すようにランド基体115は、その周縁部がソルダーレジスト114によって被覆されているランド基体115と、ソルダーレジスト114によって被覆されていないランド基体115が設けられるものとすることができる。
周縁部がソルダーレジスト114によって被覆されているランド基体115は、図3に示すようにソルダーレジスト114によって被覆されていない領域にメッキ116が形成され、ランド112を構成する。また、ソルダーレジストによって被覆されていないランド基体115は、図4に示すように全表面にメッキ116が形成され、ランド112を構成する。
図2に示すようにランド112は複数が形成され、その形状や配置は、実装部品102の形状やサイズによって適宜変更することができる。なお、ランド112は、その長手方向における幅が短いものが、後述する封止材料の流れを妨げにくく、好適である。
金属層113は、実装面111a上に形成された金属からなる層である。金属層113は、例えば回路モジュール100のグランドであるものとすることができる。金属層113は、例えばCuからなるものとすることができ、基板本体111内に設けられた内部配線に接続されているものとすることができる。図2に示すように金属層113は、複数のランド112の間に配置されるものとすることができる。また、図3乃至図5に示すように、金属層113は、ソルダーレジスト114によって部分的に被覆され、ソルダーレジスト114によって被覆されていない金属層113の表面には、メッキ118が形成されているものとすることができる。
ソルダーレジスト114は、はんだHが不要な領域へ広がることを防止する。ソルダーレジスト114は、図2乃至図4に示すように、実装面111a上、ランド基体115の周縁部上や金属層113上に形成されているものとすることができる。ここで、ソルダーレジスト114は、金属層113上においてその全面を被覆せず、一部を被覆する。この金属層113上に形成されたソルダーレジスト114によって金属層113上に流路が形成されている。
図6は、図2において金属層113の周囲を拡大した図である。図3及び図6に示すように、金属層113の一部を被覆するソルダーレジスト114によって流路Mが形成されている。ここで、流路Mの長手方向は、金属層113の周囲に位置する最も長いランド112の長手方向と平行となるように形成されているものとすることができる。図6において、ランド112の長手方向と流路Mの長手方向を矢印で示す。
また、流路は、図6に示すように複数の流路Mを含むものとすることができる。この場合、各流路Mの長手方向は、いずれもランド112の長手方向に平行な方向とすることができ、即ち各流路Mは互いに平行に形成されるものとすることができる。
また、ソルダーレジスト114は、実装面111a上であって、流路Mの長手方向において流路に隣接する領域には形成されていないものとすることができる。以下、この領域をレジスト非形成領域とする。図6において、レジスト非形成領域Aを示す。
上述のように、ランド基体115の表面であって、ソルダーレジスト114によって被覆されていない領域にはメッキ116が形成されている。また、金属層113の表面であってソルダーレジスト114によって被覆されていない領域にはメッキ118が形成されている。メッキ116及びメッキ118は、ソルダーレジスト114の形成後に同時に形成されるものとすることができる。
メッキ116及びメッキ118は、例えば、ランド基体115及び金属層113状にNiからなるメッキ層が形成され、その上にAuからなるメッキ層が形成されたものとすることができる。メッキ116は、ランド112に接合されるはんだH(図1参照)をランド112に密着させるために形成され、メッキ118はメッキ116に伴なって形成されるものである。
[回路基板の作製方法]
回路基板110は次のようにして作製するものとすることができる。図7は、回路基板110の作製方法を示す模式図である。
図7(a)に示すように、実装面111a上にランド基体115及び金属層113を形成する。これらは、例えば印刷によって形成することができる。続いて図7(b)に示すように、実装面111a上に、ランド基体115及び金属層113を被覆するようにレジスト材料Rを塗布する。
続いて、図7(c)に示すようにレジスト材料Rをパターニングする。レジスト材料Rのパターニングは例えばフォトリソグラフィによってすることができる。このパターニングによってレジスト材料Rが部分的に除去される。パターニングしたレジスト材料Rを硬化させ、ソルダーレジスト114を形成する。ソルダーレジスト114の硬化はベーキング等によってすることができる。
続いて、ソルダーレジスト114から露出しているランド基体115及び金属層113の表面にメッキ116及びメッキ118を形成する。これにより図3及び図4に示すように、回路基板110が形成される。
[回路モジュールの作製方法]
回路モジュールは次のようにして作製するものとすることができる。図8は、回路モジュールの作製方法を示す模式図である。
図8(a)に示すように、ランド112上にはんだペーストPを塗布する。はんだペーストPははんだ粉末とフラックス混合し、適当な粘度としたものである。はんだペーストPは例えば印刷によって塗布することができる。続いて、図8(b)に示すように実装部品102を載置する。
続いて、リフロー加熱を行い、はんだペーストPに含まれるはんだを溶融させ、図8(c)に示すようにはんだHによりはんだ接合を行う。続いて、洗浄を行い、はんだペーストPに含まれていたフラックスを除去する。これは、後述する封止材料の充填性を向上させるためである。
続いて、図9(a)に示すように、実装部品102の周囲に封止材料Fを充填する。充填は例えば真空印刷によってすることができる。この際、回路基板101と実装部品102の隙間Sに封止材料Fを十分に充填する必要があるが、回路基板101では後述するようにこの隙間Sに封止材料Fを十分に充填することが可能である。
続いて、図9(b)に示すように、封止材料Fを回路モジュール100毎にハーフカットする。その後、封止材料Fを硬化させ、封止層103を形成する。封止材料Fの硬化は例えばベーキングによって行うことができる。
続いて、図10(a)に示すように、封止層103の表面にシールド材料Zを形成する。シールド材料Zは例えば印刷によって形成することができる。その後、シールド材料Zを硬化させ、シールド104を形成する。
続いて、図10(b)に示すように、回路モジュール100毎に分割する。これにより図1に示すような回路モジュール100が作製される。
[効果]
上述のように、回路モジュール100の封止層103は、実装部品102の周囲に封止材料Fを充填することによって形成される。ここで、回路基板101と実装部品102の隙間S(図1参照)にも十分に封止材料Fが充填される必要がある。以下、この封止材料Fの充填について、比較例との比較を行いながら説明する。
図11は、比較例に係る回路基板201の平面図であり、図12は回路基板201の断面図である。なお、図12は、図11におけるC−C線の断面図である。これらの図に示すように、回路基板201は、基板本体211、ランド212、金属層213及びソルダーレジスト214を備える。ランド212はランド基体215及びメッキ216から構成されている。比較例に係る回路基板201においては、本実施形態に係る回路基板101と異なり、金属層213の全面がソルダーレジスト214によって被覆されている。
図13は、回路基板201に対して実装部品202を実装した状態の断面図である。同図に示すように、回路基板201と実装部品202の隙間Sは、金属層213及びソルダーレジスト214の存在によって狭くなっている。このため、実装部品202の周囲に封止材料Fを充填する際に、隙間Sへの封止材料Fの充填が妨げられる。
これに対し、本実施形態に係る回路基板101では次のようになる。図14は、回路基板101への実装部品102の実装後、封止材料Fを充填する際の封止材料Fの流入経路を示す模式図である。図14(a)は回路基板101平面図であり、図14(b)は回路基板101及び実装部品102の断面図である。なお、図14(a)において実装部品102は図示を省略する。
図14(a)に示すように、封止材料Fは、ランド112の間からレジスト非形成領域Aを通過して流路Mに流入する。同時に、図14(b)に示すように、流路Mから隙間Sに拡散する。このようにして、封止材料Fは隙間Sに十分に充填され、隙間Sは封止層103によって密閉される。
これにより、次のような効果が得られる。回路モジュール100がマザー基板に実装される際の加熱によって、はんだHが再溶融する場合がある。この場合であっても、隙間Sは封止層103によって密閉されているため、溶融したはんだHが他のランド112に到達することが防止され、ランド112間のショートが発生しない。
一方で比較例に係る回路モジュール200のように、隙間Sへの封止材料の充填が十分でなく、隙間Sが封止層203によって密閉されていない場合、溶融したはんだHは隙間Sを通過して他のランド212に到達し、ショートの原因となる。
加えて、金属層113上には、部分的にソルダーレジスト114が存在しているため、封止層103の密着性が確保される。仮に金属層113上にソルダーレジスト114が存在しないするとすると、金属層113の表面に形成されたメッキ118の面積が大きくなり、封止層103と密着性が低下する。このため、マザー基板への実装時のリフロー加熱等の際に封止層103が剥離し、ショートの原因となる。本実施形態では金属層113上にソルダーレジスト114が形成されているため、このような封止層103の剥離も防止されている。
以上のように、本実施形態に係る回路モジュール100はマザー基板への実装の際のショートの発生が防止されており、回路基板101は、そのような回路モジュール100を提供することが可能な構成を有するものである。
[変形例]
ソルダーレジスト114の、金属層113上における形状は、上述したものに限定されない。図15乃至図17は、各種形状に形成されたソルダーレジスト114を有する回路基板101の平面図である。これらの図に示すように、金属層113上に形成されるソルダーレジスト114の形状は各種形状とすることができる。いずれの場合であっても、ソルダーレジスト114によって流路Mが形成され、流路Mを介しての封止樹脂の充填が可能となる。
本発明の実施例及び比較例について説明する。図18は、実施例に係る回路基板の実装面を撮像した写真である。上記実施形態において説明したように、金属層上に部分的にソルダーレジストが形成されている。図19は、比較例に係る回路基板の実装面を撮像した写真である。上記比較例において説明したように、金属層は全面がソルダーレジストによって被覆されている。
これらの回路基板に対して実装部品を実装し、封止材料を充填して封止層を形成した。さらにシールドを形成し、回路モジュールとした。図20は、実施例に係る回路モジュールについて、実装基板を実装面の反対側から研削し、撮像した写真である。同図に示すように、回路基板と実装部品の隙間に十分に封止材料が充填されていることがわかる。
図21は、比較例に係る回路モジュールについて、実装基板を実装面の反対側から研削し、撮像した写真である。同図に示すように、ランドの間において封止層にムラ(図中矢印)が存在し、封止材料の充填が不足していることがわかる。
以上のように、実施例に係る回路基板を利用した回路モジュールにおいては、回路基板と実装部品の間に十分に封止材料が充填されていることがわかる。
100…回路モジュール
101…回路基板
102…実装部品
103…封止層
104…シールド
110…回路基板
111…基板本体
111a…実装面
112…ランド
113…金属層
114…ソルダーレジスト
115…ランド基体

Claims (8)

  1. 実装面を有する基板本体と、
    前記実装面上に形成されたランド基体と、前記ランド基体上に形成されたメッキ層とを備え、実装部品がはんだ接合されるランドと、
    前記実装面上に形成され、前記実装部品に対向する金属層と、
    前記金属層を部分的に被覆して前記金属層上に流路を形成し、前記ランド基体の周縁部の少なくとも一部を被覆するソルダーレジストと
    を具備する回路基板。
  2. 請求項1に記載の回路基板であって、
    前記ランドは、複数のランドを含み、
    前記金属層は、前記複数のランドの間に配置され、
    前記流路は、その長手方向が、前記複数のランドのうち、最も長いランドの長手方向と平行となるように形成されている
    回路基板。
  3. 請求項2に記載の回路基板であって、
    前記流路は、複数の流路を含む
    回路基板。
  4. 請求項2に記載の回路基板であって、
    前記ソルダーレジストは、前記実装面上であって、前記長手方向において前記流路に隣接する領域には形成されていない
    回路基板。
  5. 請求項1に記載の回路基板であって、
    前記金属層は、前記回路基板を含む回路モジュールのグランドである
    回路基板。
  6. 実装面を有する基板本体と、前記実装面上に形成されたランド基体と、前記ランド基体上に形成されたメッキ層とを備えるランドと、前記実装面上に形成された金属層と、前記金属層を部分的に被覆して前記金属層上に流路を形成し、前記ランド基体の周縁部の少なくとも一部を被覆するソルダーレジストとを備える回路基板と、
    前記ランドにはんだ接合によって接合され、前記金属層と対向する実装部品と、
    流動性を有する封止材料が硬化された封止層であって、前記封止材料は前記回路基板と前記実装部品の隙間に前記流路を介して充填されている封止層と
    を具備する回路モジュール。
  7. 実装面上に形成されたランド基体と、前記ランド基体上に形成されたメッキ層とを備え、実装部品がはんだ接合されるランドと、前記実装部品に対向する金属層とが前記実装面上に形成された基板本体を準備し、
    前記実装面に、前記ランド及び前記金属層を被覆するようにレジスト材料を塗布し、
    前記金属層上の前記レジスト材料を部分的に除去すると共に、前記ランド基体の周縁部の少なくとも一部を除いて前記ランド上の前記レジスト材料を除去し、
    前記レジスト材料を硬化させ、前記金属層上に流路を形成するソルダーレジストを形成する
    回路基板の製造方法。
  8. 実装面を有する基板本体と、前記実装面上に形成されたランド基体と、前記ランド基体上に形成されたメッキ層とを備えるランドと、前記実装面上に形成された金属層と、前記金属層を部分的に被覆して前記金属層上に流路を形成し、前記ランド基体の周縁部の少なくとも一部を被覆するソルダーレジストとを備える回路基板を準備し、
    実装部品を前記金属層に対向させ、はんだ接合によって前記ランドに接合し、
    流動性を有する封止材料を、前記流路を介して前記回路基板と前記実装部品の隙間に充填する
    回路モジュールの製造方法。
JP2013135511A 2013-06-27 2013-06-27 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法 Active JP6214030B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013135511A JP6214030B2 (ja) 2013-06-27 2013-06-27 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013135511A JP6214030B2 (ja) 2013-06-27 2013-06-27 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2015012091A JP2015012091A (ja) 2015-01-19
JP6214030B2 true JP6214030B2 (ja) 2017-10-18

Family

ID=52305015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013135511A Active JP6214030B2 (ja) 2013-06-27 2013-06-27 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP6214030B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107038964A (zh) * 2017-03-02 2017-08-11 利亚德电视技术有限公司 Led显示屏模组及其装配方法和led显示屏
CN112786541A (zh) * 2019-11-11 2021-05-11 江苏长电科技股份有限公司 空腔器件组的封装结构及封装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571024B2 (ja) * 1994-09-28 1997-01-16 日本電気株式会社 マルチチップモジュール
JP2003158156A (ja) * 2001-11-21 2003-05-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003273156A (ja) * 2002-03-18 2003-09-26 Denso Corp 電子装置及びその製造方法
JP4685601B2 (ja) * 2005-11-16 2011-05-18 新光電気工業株式会社 実装基板および半導体装置
JP2012074449A (ja) * 2010-09-28 2012-04-12 Toppan Printing Co Ltd 実装基板

Also Published As

Publication number Publication date
JP2015012091A (ja) 2015-01-19

Similar Documents

Publication Publication Date Title
TWI520661B (zh) 電路模組及其製造方法
JP4784586B2 (ja) 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
WO2012046829A1 (ja) 部品内蔵基板およびその製造方法
JP2006339524A (ja) 電子装置及びその製造方法
TW201344875A (zh) 電路模組及其製造方法
US20170098637A1 (en) Circuit module and method for manufacturing the same
JP2008263407A (ja) 表面実装用の電子デバイス
JP2008042152A (ja) 回路モジュールの製造方法及び回路モジュール
JP2015062208A (ja) 回路モジュール
JP2006210480A (ja) 電子回路基板
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
JP6214030B2 (ja) 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法
KR20150064224A (ko) 기판
JP2009110992A (ja) 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
JP5229401B2 (ja) 電子部品内蔵樹脂基板および電子回路モジュール
WO2011135926A1 (ja) 電子部品内蔵基板、および複合モジュール
JP6974499B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP4472453B2 (ja) 超小型電力変換装置及び磁気デバイス
JP6848930B2 (ja) 電子モジュール
WO2018180178A1 (ja) 電子部品
JP6556004B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
WO2021060164A1 (ja) 電子部品モジュール
JP2006173389A (ja) 表面実装部品を搭載した回路基板の製造方法
JP6702410B2 (ja) モジュール
WO2013099360A1 (ja) モジュールおよびこれを備えるモジュール搭載部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170914

R150 Certificate of patent or registration of utility model

Ref document number: 6214030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250