JP6214030B2 - 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法 - Google Patents
回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法 Download PDFInfo
- Publication number
- JP6214030B2 JP6214030B2 JP2013135511A JP2013135511A JP6214030B2 JP 6214030 B2 JP6214030 B2 JP 6214030B2 JP 2013135511 A JP2013135511 A JP 2013135511A JP 2013135511 A JP2013135511 A JP 2013135511A JP 6214030 B2 JP6214030 B2 JP 6214030B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- metal layer
- land
- mounting surface
- flow path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000002184 metal Substances 0.000 claims description 89
- 229910052751 metal Inorganic materials 0.000 claims description 89
- 229910000679 solder Inorganic materials 0.000 claims description 88
- 239000003566 sealing material Substances 0.000 claims description 56
- 238000007789 sealing Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 22
- 238000007747 plating Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
上記基板本体は、実装面を有する。
上記ランドは、上記実装面上に形成され、実装部品がはんだ接合される。
上記金属層は、上記実装面上に形成され、上記実装部品に対向する。
上記ソルダーレジストは、上記金属層を部分的に被覆し、上記金属層上に流路を形成する。
上記回路基板は、実装面を有する基板本体と、上記実装面上に形成されたランドと、上記実装面上に形成された金属層と、上記金属層を部分的に被覆して上記金属層上に流路を形成するソルダーレジストとを備える。
上記実装部品は、上記ランドにはんだ接合によって接合され、上記金属層と対向する。
上記封止層は、流動性を有する封止材料が硬化された封止層であって、上記封止材料は上記回路基板と上記実装部品の隙間に上記流路を介して充填されている。
上記実装面に、上記ランド及び上記金属層を被覆するようにレジスト材料を塗布する。
上記金属層上の上記レジスト材料を部分的に除去する。
上記レジスト材料を硬化させ、上記金属層上に流路を形成するソルダーレジストを形成する。
実装部品を上記金属層に対向させ、はんだ接合によって上記ランドに接合する。
流動性を有する封止材料を、上記流路を介して上記回路基板と上記実装部品の隙間に充填する。
上記基板本体は、実装面を有する。
上記ランドは、上記実装面上に形成され、実装部品がはんだ接合される。
上記金属層は、上記実装面上に形成され、上記実装部品に対向する。
上記ソルダーレジストは、上記金属層を部分的に被覆し、上記金属層上に流路を形成する。
上記金属層は、上記複数のランドの間に配置され、
上記流路は、その長手方向が、上記複数のランドのうち、最も長いランドの長手方向と平行となるように形成されていてもよい。
上記回路基板は、実装面を有する基板本体と、上記実装面上に形成されたランドと、上記実装面上に形成された金属層と、上記金属層を部分的に被覆して上記金属層上に流路を形成するソルダーレジストとを備える。
上記実装部品は、上記ランドにはんだ接合によって接合され、上記金属層と対向する。
上記封止層は、流動性を有する封止材料が硬化された封止層であって、上記封止材料は上記回路基板と上記実装部品の隙間に上記流路を介して充填されている。
上記実装面に、上記ランド及び上記金属層を被覆するようにレジスト材料を塗布する。
上記金属層上の上記レジスト材料を部分的に除去する。
上記レジスト材料を硬化させ、上記金属層上に流路を形成するソルダーレジストを形成する。
実装部品を上記金属層に対向させ、はんだ接合によって上記ランドに接合する。
流動性を有する封止材料を、上記流路を介して上記回路基板と上記実装部品の隙間に充填する。
図1は、本実施形態に係る回路モジュール100を示す模式的な断面図である。同図に示すように、回路モジュール100は、回路基板101、実装部品102、封止層103及びシールド104を備える。
回路基板101の構成について説明する。図2は、回路基板101を実装部品102が実装される面側からみた平面図である。図3及び図4は、回路基板101の断面図である。なお、図3は、図2におけるA−A線の断面図であり、図4は図2におけるB−B線の断面図である。
回路基板110は次のようにして作製するものとすることができる。図7は、回路基板110の作製方法を示す模式図である。
回路モジュールは次のようにして作製するものとすることができる。図8は、回路モジュールの作製方法を示す模式図である。
上述のように、回路モジュール100の封止層103は、実装部品102の周囲に封止材料Fを充填することによって形成される。ここで、回路基板101と実装部品102の隙間S(図1参照)にも十分に封止材料Fが充填される必要がある。以下、この封止材料Fの充填について、比較例との比較を行いながら説明する。
ソルダーレジスト114の、金属層113上における形状は、上述したものに限定されない。図15乃至図17は、各種形状に形成されたソルダーレジスト114を有する回路基板101の平面図である。これらの図に示すように、金属層113上に形成されるソルダーレジスト114の形状は各種形状とすることができる。いずれの場合であっても、ソルダーレジスト114によって流路Mが形成され、流路Mを介しての封止樹脂の充填が可能となる。
101…回路基板
102…実装部品
103…封止層
104…シールド
110…回路基板
111…基板本体
111a…実装面
112…ランド
113…金属層
114…ソルダーレジスト
115…ランド基体
Claims (8)
- 実装面を有する基板本体と、
前記実装面上に形成されたランド基体と、前記ランド基体上に形成されたメッキ層とを備え、実装部品がはんだ接合されるランドと、
前記実装面上に形成され、前記実装部品に対向する金属層と、
前記金属層を部分的に被覆して前記金属層上に流路を形成し、前記ランド基体の周縁部の少なくとも一部を被覆するソルダーレジストと
を具備する回路基板。 - 請求項1に記載の回路基板であって、
前記ランドは、複数のランドを含み、
前記金属層は、前記複数のランドの間に配置され、
前記流路は、その長手方向が、前記複数のランドのうち、最も長いランドの長手方向と平行となるように形成されている
回路基板。 - 請求項2に記載の回路基板であって、
前記流路は、複数の流路を含む
回路基板。 - 請求項2に記載の回路基板であって、
前記ソルダーレジストは、前記実装面上であって、前記長手方向において前記流路に隣接する領域には形成されていない
回路基板。 - 請求項1に記載の回路基板であって、
前記金属層は、前記回路基板を含む回路モジュールのグランドである
回路基板。 - 実装面を有する基板本体と、前記実装面上に形成されたランド基体と、前記ランド基体上に形成されたメッキ層とを備えるランドと、前記実装面上に形成された金属層と、前記金属層を部分的に被覆して前記金属層上に流路を形成し、前記ランド基体の周縁部の少なくとも一部を被覆するソルダーレジストとを備える回路基板と、
前記ランドにはんだ接合によって接合され、前記金属層と対向する実装部品と、
流動性を有する封止材料が硬化された封止層であって、前記封止材料は前記回路基板と前記実装部品の隙間に前記流路を介して充填されている封止層と
を具備する回路モジュール。 - 実装面上に形成されたランド基体と、前記ランド基体上に形成されたメッキ層とを備え、実装部品がはんだ接合されるランドと、前記実装部品に対向する金属層とが前記実装面上に形成された基板本体を準備し、
前記実装面に、前記ランド及び前記金属層を被覆するようにレジスト材料を塗布し、
前記金属層上の前記レジスト材料を部分的に除去すると共に、前記ランド基体の周縁部の少なくとも一部を除いて前記ランド上の前記レジスト材料を除去し、
前記レジスト材料を硬化させ、前記金属層上に流路を形成するソルダーレジストを形成する
回路基板の製造方法。 - 実装面を有する基板本体と、前記実装面上に形成されたランド基体と、前記ランド基体上に形成されたメッキ層とを備えるランドと、前記実装面上に形成された金属層と、前記金属層を部分的に被覆して前記金属層上に流路を形成し、前記ランド基体の周縁部の少なくとも一部を被覆するソルダーレジストとを備える回路基板を準備し、
実装部品を前記金属層に対向させ、はんだ接合によって前記ランドに接合し、
流動性を有する封止材料を、前記流路を介して前記回路基板と前記実装部品の隙間に充填する
回路モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013135511A JP6214030B2 (ja) | 2013-06-27 | 2013-06-27 | 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013135511A JP6214030B2 (ja) | 2013-06-27 | 2013-06-27 | 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015012091A JP2015012091A (ja) | 2015-01-19 |
JP6214030B2 true JP6214030B2 (ja) | 2017-10-18 |
Family
ID=52305015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013135511A Active JP6214030B2 (ja) | 2013-06-27 | 2013-06-27 | 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6214030B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107038964B (zh) * | 2017-03-02 | 2024-06-11 | 利亚德电视技术有限公司 | Led显示屏模组及其装配方法和led显示屏 |
CN112786541A (zh) * | 2019-11-11 | 2021-05-11 | 江苏长电科技股份有限公司 | 空腔器件组的封装结构及封装方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2571024B2 (ja) * | 1994-09-28 | 1997-01-16 | 日本電気株式会社 | マルチチップモジュール |
JP2003158156A (ja) * | 2001-11-21 | 2003-05-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2003273156A (ja) * | 2002-03-18 | 2003-09-26 | Denso Corp | 電子装置及びその製造方法 |
JP4685601B2 (ja) * | 2005-11-16 | 2011-05-18 | 新光電気工業株式会社 | 実装基板および半導体装置 |
JP2012074449A (ja) * | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | 実装基板 |
-
2013
- 2013-06-27 JP JP2013135511A patent/JP6214030B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015012091A (ja) | 2015-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4533248B2 (ja) | 電子装置 | |
TWI520661B (zh) | 電路模組及其製造方法 | |
JP4784586B2 (ja) | 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法 | |
WO2012046829A1 (ja) | 部品内蔵基板およびその製造方法 | |
US20170098637A1 (en) | Circuit module and method for manufacturing the same | |
WO2008001641A1 (fr) | Substrat d'interconnexion et structure de montage de circuits électroniques | |
TW201344875A (zh) | 電路模組及其製造方法 | |
JP2008263407A (ja) | 表面実装用の電子デバイス | |
JP2008042152A (ja) | 回路モジュールの製造方法及び回路モジュール | |
JP2008098273A (ja) | 複合部品 | |
WO2005071744A1 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
JP2006210480A (ja) | 電子回路基板 | |
JP6214030B2 (ja) | 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法 | |
KR20150064224A (ko) | 기판 | |
JP2009110992A (ja) | 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法 | |
JP5229401B2 (ja) | 電子部品内蔵樹脂基板および電子回路モジュール | |
WO2011135926A1 (ja) | 電子部品内蔵基板、および複合モジュール | |
JP6433604B2 (ja) | 非可逆回路素子、非可逆回路装置およびこれらの製造方法 | |
JP4472453B2 (ja) | 超小型電力変換装置及び磁気デバイス | |
JP6848930B2 (ja) | 電子モジュール | |
WO2018180178A1 (ja) | 電子部品 | |
JP6556004B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
WO2021060164A1 (ja) | 電子部品モジュール | |
JP2006173389A (ja) | 表面実装部品を搭載した回路基板の製造方法 | |
JP6702410B2 (ja) | モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170914 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6214030 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |