TW201344875A - 電路模組及其製造方法 - Google Patents

電路模組及其製造方法 Download PDF

Info

Publication number
TW201344875A
TW201344875A TW102112398A TW102112398A TW201344875A TW 201344875 A TW201344875 A TW 201344875A TW 102112398 A TW102112398 A TW 102112398A TW 102112398 A TW102112398 A TW 102112398A TW 201344875 A TW201344875 A TW 201344875A
Authority
TW
Taiwan
Prior art keywords
shielding member
circuit module
groove portion
sealing layer
region
Prior art date
Application number
TW102112398A
Other languages
English (en)
Inventor
Masaya Shimamura
Eiji Mugiya
Original Assignee
Taiyo Yuden Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Kk filed Critical Taiyo Yuden Kk
Publication of TW201344875A publication Critical patent/TW201344875A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0091—Housing specially adapted for small components
    • H05K5/0095—Housing specially adapted for small components hermetically-sealed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0037—Housings with compartments containing a PCB, e.g. partitioning walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供一種可確保穩定之屏蔽功能，並且可應對薄型化之電路模組及其製造方法。本發明之一實施形態之電路模組1包含基板2、複數個電子零件3、遮蔽構件4、密封層5、及被覆層6。基板2包含安裝面2a，該安裝面2a包含安裝有複數個電子零件3之第1區域21與第2區域22。遮蔽構件4包含導電材料，且配置於安裝面2a上之第1區域21與第2區域22之間。密封層5包含絕緣體，該絕緣體具有槽部51，形成於安裝面2a上，且被覆複數個電子零件3，該槽部51於以配置遮蔽構件4之方式形成之部分之至少一部分包含底面51a。被覆層6包含導電材料，且包含填充於槽部51內之第1被覆部61、與被覆第1被覆部61及密封層5之第2被覆部62。

Description

電路模組及其製造方法
本發明係關於一種具有電磁屏蔽功能之電路模組及其製造方法。
已知有於基板上安裝複數個電子零件，並搭載於各種電子機器之電路模組。於此種電路模組中，通常採用具有防止電磁波向模組外部洩漏及來自外部之電磁波侵入之電磁屏蔽功能。
進而，隨著安裝於電路模組內之電子零件之多樣化等，亦提出有各種用以防止該等複數個電子零件間之電氣干涉之設計。例如於專利文獻1中，記載有一種電路模組，其包含上表面屏蔽層、包圍模組基板周圍之側面屏蔽板、及配置於模組基板內部之中間屏蔽板。該電路模組之製造方法係將高度高於安裝零件之側面屏蔽板及中間屏蔽板搭載於基板上，形成被覆安裝零件及各屏蔽板之絕緣樹脂層，並藉由對絕緣樹脂層之上表面進行研磨而使各屏蔽板之端部露出。然後，藉由於包含各屏蔽板之端部之絕緣樹脂層之表面上形成上表面屏蔽層而製造該電路模組。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利第4650244號公報
然而，於專利文獻1所記載之電路模組中，因上表面屏蔽層與各屏蔽板之連接部僅限於絕緣樹脂層之上表面，由此有因由熱應力等引起之與該上表面平行之應力(stress)破壞上述連接部之虞。如此一來，上表面屏蔽層與各屏蔽板之電性導通變得不穩定，而無法獲得穩定之屏蔽功能。
又，於專利文獻1所記載之電路模組中，為了將上表面屏蔽層與各屏蔽板相互連接，藉由對絕緣樹脂層之上表面進行研磨而使各屏蔽板之端部自絕緣樹脂層之上表面露出。因此需要以高於模組基板上之零件之高度構成各屏蔽板，由此難以應對電路模組之薄型化。
鑒於以上情況，本發明之目的在於提供一種可確保穩定之屏蔽功能，並可應對薄型化之電路模組及其製造方法。
為了達成上述目的，本發明之一形態之電路模組包含基板、複數個電子零件、遮蔽構件、密封層、及被覆層。
上述基板具有安裝面，該安裝面包含第1區域與第2區域。
上述複數個電子零件分別安裝於上述第1及第2區域上。
上述遮蔽構件包含第1導電體，且配置於上述安裝面上之上述第1區域與上述第2區域之間。
上述密封層包含絕緣體，該絕緣體具有槽部，且形成於上述安裝面上，被覆上述複數個電子零件，上述槽部於以配置上述遮蔽構件之方式形成之部分之至少一部分包含底面。
上述被覆層具有填充於上述槽部內之第1被覆部、與被覆上述第1被覆部及上述密封層之第2被覆部，且包含第2導電體。
又，為了達成上述目的，本發明之一形態之電路模組之製造方 法包含分別於安裝面上之第1區域與第2區域中安裝複數個電子零件之步驟。
於上述基板上之上述第1區域與上述第2區域之間配置包含第1導電體之遮蔽構件。
被覆上述複數個電子零件與上述遮蔽構件，而於上述基板上形成包含絕緣體之密封層。
藉由除去上述遮蔽構件上之上述密封層之一部分而形成露出有上述遮蔽構件之槽部。
藉由於上述密封層上形成包含第2導電體之被覆層，而形成填充於上述槽部中之第1被覆部、及被覆上述第1被覆部及上述密封層之第2被覆部。
1‧‧‧電路模組
2‧‧‧基板
2a‧‧‧安裝面
2b‧‧‧階差部
3、31、32‧‧‧電子零件
4‧‧‧遮蔽構件
5‧‧‧密封層
6‧‧‧被覆層
21‧‧‧第1區域
22‧‧‧第2區域
23a‧‧‧上層配線部
23a1‧‧‧端子部
23b‧‧‧下層配線部
23c‧‧‧內層配線部
23v‧‧‧通孔導體
24‧‧‧GND端子
25‧‧‧集合基板
41‧‧‧第1遮蔽板部
41a、42a‧‧‧側面
41b、42b‧‧‧端面
42‧‧‧第2遮蔽板部
51、510‧‧‧槽部
51a、510a‧‧‧底面
52‧‧‧凹部
61、610‧‧‧第1被覆層
62‧‧‧第2被覆層
C‧‧‧切槽
L‧‧‧分離線
T1‧‧‧複數個電子零件中之自安裝面起之高度最高之電子零件之高度
T2‧‧‧遮蔽構件之高度
W1‧‧‧遮蔽構件之厚度
W2‧‧‧槽部之寬度
圖1係模式性地表示本發明之第1實施形態之電路模組之構成之立體圖。
圖2係上述電路模組之前視圖。
圖3係上述電路模組之平面圖。
圖4係圖2之[A]-[A]線方向之剖面圖。
圖5(A)係圖3之[B]-[B]線方向之剖面圖，(B)及(C)係(A)之主要部分放大圖。
圖6係圖3之[C]-[C]線方向之剖面圖。
圖7係表示用以製造上述電路模組之集合基板之構成之俯視圖。
圖8係說明上述電路模組之製造方法之圖，(A)係說明零件搭載步驟之俯視圖，(B)係主要部分剖面圖。
圖9係說明上述電路模組之製造方法之圖，(A)係說明密封層之形成步驟之俯視圖，(B)係主要部分剖面圖。
圖10係說明上述電路模組之製造方法之圖，(A)係說明半切(half cut)步驟之俯視圖，(B)係主要部分剖面圖。
圖11係說明上述電路模組之製造方法之圖，(A)係說明槽部之形成步驟之俯視圖，(B)係主要部分剖面圖。
圖12係說明上述電路模組之製造方法之圖，(A)係說明被覆層之形成步驟之俯視圖，(B)係主要部分剖面圖。
圖13係說明上述電路模組之製造方法之圖，(A)係說明裁斷步驟之俯視圖，(B)係主要部分剖面圖。
圖14係說明本發明之第2實施形態之電路模組之製造方法之圖，(A)係說明槽部之形成步驟之俯視圖，(B)係主要部分剖面圖。
圖15係於圖14之遮蔽構件之部分沿Y軸方向觀察之剖面圖。
圖16係表示本發明之實施形態中之槽部之變化例之主要部分放大剖面圖。
圖17係表示圖4之構成之變化例之剖面圖。
本發明之一實施形態之電路模組包含基板、複數個電子零件、遮蔽構件、密封層、及被覆層。
上述基板具有安裝面，該安裝面包含第1區域與第2區域。
上述複數個電子零件分別安裝於上述第1及第2區域上。
上述遮蔽構件包含第1導電體，且配置於上述安裝面上之上述第1區域與上述第2區域之間。
上述密封層包含絕緣體，該絕緣體具有槽部，且形成於上述安裝面上，被覆上述複數個電子零件，上述槽部於以配置上述遮蔽構件之方式形成之部分之至少一部分包含底面，即，使上述遮蔽構件之端面部分露出。
上述被覆層具有填充於上述槽部內之第1被覆部、及被覆上述第1被覆部與上述密封層之第2被覆部，且包含第2導電體。
上述遮蔽構件及被覆層藉由於形成於密封層之槽部內相互連接，而作為電路模組中之內部屏蔽而發揮功能。又，藉由該構成，而使對因熱應力等引起之與密封層上表面平行之應力之耐久性提高，從而使遮蔽構件與第1被覆部之連接可靠性提高。由此可確保穩定之屏蔽功能。
亦可為上述第1導電體包含金屬材料，且上述第2導電體包含導電性樹脂材料。由此，可確保遮蔽構件之機械強度，並且可於包含上述槽部之密封層之表面上穩定地形成被覆層。
當將上述複數個電子零件中之自上述安裝面起之高度最高之電子零件之高度設為第1高度時，上述遮蔽構件亦能夠以自上述安裝面起之高度低於上述第1高度之第2高度形成。
由此，電路模組之厚度不受遮蔽構件之高度限制，由此可容易地實現電路模組之薄型化。
上述遮蔽構件亦可包含第1遮蔽板部、及與上述第1遮蔽板部交叉之第2遮蔽板部。
由此，可使遮蔽構件於安裝面上自支撐，而無需用以支撐遮蔽構件之其他構成，從而可有助於電路模組之小型化及裝置構成之簡化。
上述遮蔽構件亦可包含：端面，其於上述密封層之槽部之內部與上述第1被覆部接合；及側面，其設置於與該端面連續之部分且與上述第1被覆部接合。上述端面既可與槽部之底面配置於同一平面內，亦可自槽部之底面向槽部之內側突出地配置。
上述槽部之底面亦能夠以大於上述遮蔽構件之端面之面積形成。
由此，可將上述端面之整個區域接合於第1被覆部，從而可提高遮蔽構件與被覆層之連接可靠性。
上述槽部亦能夠以鄰接於上述遮蔽構件之端面部分，而使上述遮蔽構件既可於上述第1區域側又可於上述第2區域側與上述第1被覆部接合之方式，進而包含例如剖面為楔形狀之較深之凹部。
藉由上述凹部，第1被覆部不僅可與遮蔽構件之端面連接，亦可與遮蔽構件之側面之一部分連接。因此，可使遮蔽構件與第1被覆部之接合面積增大，從而可進一步提高其等之連接可靠性。
本發明之一實施形態之電路模組之製造方法包含於安裝面上之第1區域與第2區域中分別安裝複數個電子零件之步驟。
於上述基板上之上述第1區域與上述第2區域之間配置包含第1導電體之遮蔽構件。
被覆上述複數個電子零件與上述遮蔽構件而於上述基板上形成包含絕緣體之密封層。
藉由除去上述遮蔽構件上之上述密封層之一部分而形成露出有上述遮蔽構件之槽部。
藉由於上述密封層上形成包含第2導電體之被覆層，而形成填充至上述槽部之第1被覆部、與被覆上述第1被覆層及上述密封層之第2被覆部。
於上述製造步驟中，為了確保遮蔽構件與被覆層之連接，而僅除去密封層之一部分，形成用以使遮蔽構件自密封層露出之槽部。由此，可提高遮蔽構件與被覆層之連接可靠性，並且可製造使遮蔽構件低於電子零件之適於薄型化之電路模組。
於上述槽部之形成步驟中，亦可於上述槽部之底面形成鄰接於上述側面之凹部。由此可進一步提高遮蔽構件與被覆層之連接可靠性。此種凹部可藉由例如利用雷射加工法形成槽部而與槽部同時形成。
以下，一面參照圖式，一面說明本發明之實施形態。
<第1實施形態> [電路模組]
圖1~圖3係表示本發明之一實施形態之電路模組之外觀之模式圖，圖1係立體圖，圖2係前視圖，圖3係平面圖。另一方面，圖4係圖2之[A]-[A]方向之剖面圖，圖5(A)係圖3之[B]-[B]方向之剖面圖，圖5(B)及(C)係圖5(A)之主要部分放大圖。又，圖6係圖3之[C]-[C]方向之剖面圖。
再者，於各圖中，X、Y及Z各軸表示相互正交之3軸方向，其中Z軸方向與電路模組之厚度方向對應。又，為了便於理解，而誇張地表示各部分之構成。
本實施形態之電路模組1包含基板2、複數個電子零件3、遮蔽構件4、密封層5、及被覆層6。
電路模組1作為整體而構成為大致長方體形狀。大小並無特別限定，例如，構成為沿X軸方向及Y軸方向之長度分別為10~50 mm，於本實施形態中，構成為一邊為大約35 mm之大致正方形。又，厚度亦並無特別限定，例如構成為1~3 mm，於本實施形態中構成為約2 mm。
電路模組1中，於基板2上配置有複數個電子零件3，且以被覆該等電子零件之方式形成有密封層5及被覆層6。以下，對電路模組1之各部分之構成進行說明。
[基板]
基板2由玻璃環氧系多層配線基板構成，該玻璃環氧系多層配線基板具有例如構成為與電路模組1整體之尺寸相同之大致正方形之安裝面2a，且厚度例如為約0.4 mm。構成基板2之絕緣層之材料並不限定於上述玻璃環氧系材料，例如亦可採用絕緣性陶瓷材料等。
基板2之配線層較典型為包含銅箔，且分別配置於基板2之正 面、背面及內層部。上述配線層藉由分別圖案化為特定形狀，而分別構成上層配線部23a、下層配線部23b及內層配線部23c。上層配線部23a包含安裝電子零件3之焊盤部，下層配線部23b包含與安裝電路模組1之電子機器之控制基板(省略圖示)連接之外部連接端子。各層之配線部分別經由通孔導體23v而相互電性連接。
又，上述配線層包含連接於接地(GND，ground)電位之GND端子24。GND端子24與形成於基板2之上表面周緣部之階差部2b鄰接地配置，且與配置於階差部2b之被覆層6之內表面連接。GND端子24既可作為上層配線部23a之一部分而形成，亦可作為內層配線部23c之一部分而形成。GND端子24經由下層配線部23b而連接於上述控制基板之接地配線。
安裝面2a係藉由遮蔽構件4而劃分為複數個區域，於本實施形態中，分別劃分為配置特定之電子零件31、32之第1區域21與第2區域22。第1區域21例如構成包含安裝面2a之1個頂點(角部)之矩形狀之區域。第2區域22例如構成除第1區域21以外之安裝面2a上之區域。
[電子零件]
複數個電子零件3分別安裝於安裝面2a上之第1及第2區域21、22上。作為複數個電子零件3，較典型為包含積體電路(IC，integrated circuit)、電容器(condenser)、電感器(inductor)、電阻、晶體振動器、雙工器(duplexer)、濾波器、功率放大器(power amplifier)等各種零件。
於該等零件中，包含於動作時於周圍產生電磁波之零件、或容易受該電磁波之影響之零件。典型的是將該等零件安裝於藉由遮蔽構件4隔開之互不相同之區域上。以下，將安裝於第1區域21上之單個或複數個電子零件3亦稱為電子零件31，將安裝於第2區域22上之單個或複數個電子零件3亦稱為電子零件32。
複數個電子零件3典型的是藉由焊料、接著劑、接合線等而分別安裝於安裝面2a上。
[遮蔽構件]
遮蔽構件4作為抑制電子零件31、32間之電氣干涉之內部屏蔽之一部分而發揮功能，配置於安裝面2a上之第1區域21與第2區域22之間。
於本實施形態中，遮蔽構件4包含金屬材料(第1導電體)。作為金屬材料，例如採用銅(Cu)、鎳(Ni)、Cu/Ni/Zn合金(銅鎳鋅合金)等，但當然並不限定於該等。遮蔽構件4之構成材料並不限定於金屬材料，例如亦可採用導電性樹脂之硬化物、碳複合材等導電體、包含軟磁性材料之電波吸收體等。遮蔽構件4之材料更佳為可與基板上之上層配線部23a機械且電性連接之構成材料。
於本實施形態中，遮蔽構件4包含第1遮蔽板部41、第2遮蔽板部42。如圖4所示，第1遮蔽板部41與第2遮蔽板部42相互交叉(於本例中為正交)，第1遮蔽板部41與X軸方向平行地配置，第2遮蔽板部42與Y軸方向平行地配置。第1遮蔽板部41之一端於圖4中面向基板2之左側端部，第2遮蔽板部42之一端於圖4中面向基板2之上側端部，各遮蔽板部41、42之另一端相互連結。
於本實施形態中，遮蔽構件4由於其中央部大致90°地彎折為L字形狀而形成之金屬板之壓製體構成，第1遮蔽板部41及第2遮蔽板部42相互一體形成。亦可代替此，遮蔽構件4係藉由利用導電性接著劑等將各自獨立地構成之第1遮蔽板部41及第2遮蔽板部42相互接合而構成。進而，既可為遮蔽構件4之端面側之剖面形成為T字狀，亦可為遮蔽構件4之基板側之剖面形成為T字狀。作為遮蔽構件4之形狀，可使用視需要形成之形狀。
藉由相互交叉地構成第1遮蔽板部41與第2遮蔽板部42，而使遮 蔽構件4可於安裝面2a上自支撐。因此，無需用以於安裝面2a上支撐遮蔽構件4之其他構成等，從而可簡化裝置構成及製造步驟。
第1遮蔽板部41包含於Y軸方向上相互對向之兩側面41a、及連接於兩側面41a而構成上表面之端面41b。圖5(B)係第1遮蔽版部41之自X軸方向觀察之剖面圖。如圖5(A)、(B)所示，第1遮蔽板部41具有高度T2與厚度W1。高度T2係沿Z軸方向之自安裝面2a起之遮蔽板部41之高度，且設定為低於複數個電子零件3中之自安裝面2a起之高度最高之電子零件之高度T1。厚度W1係沿Y軸方向之遮蔽板部41之寬度。
圖5(C)係第2遮蔽版部42之自Y軸方向觀察之剖面圖。如圖5(A)、(C)所示，第2遮蔽板部42包含於X軸方向上相互對向之兩側面42a、及連接於兩側面42a而構成上表面之端面42b。第2遮蔽板部42與第1遮蔽板部41具有相同高度及厚度。
遮蔽構件4之下表面固定於安裝面2a上。遮蔽構件4既可固定於安裝面2a上之絕緣層表面上，亦可固定於上層配線部23a之一部分上。於本實施形態中，遮蔽構件4接合於構成上層配線部23a之一部分之端子部23a1上。遮蔽構件4之高度T2包含端子部23a1之厚度，相當於自安裝面2a起之安裝高度。於接合材例如使用焊料。端子部23a1既可連接於接地電位，亦可為虛設端子。
[密封層]
密封層5構成以被覆複數個電子零件31、32之方式形成於安裝面2a上之絕緣層。密封層5鄰接於遮蔽構件4之兩側面41a、42a而形成，且藉由遮蔽構件4而分割為第1區域21側與第2區域22側。密封層5包含絕緣體材料，於本實施形態中例如採用添加有二氧化矽或氧化鋁之環氧樹脂等絕緣性樹脂。
密封層5具有槽部51，該槽部51於以配置遮蔽構件4之方式形成之部分之至少一部分包含底面51a。槽部51形成於遮蔽構件4之端面 41b、42b之正上方位置，且自密封層5之上表面起以沿Z軸方向之特定深度形成。槽部51之底面51a既能夠以與遮蔽構件4之端面41b、42b成為同一平面之深度形成，亦能夠以使端面41b、42b突出之深度形成。
於本實施形態中，如圖5(B)、(C)所示，槽部51係以大於遮蔽構件4之端面41b、42b之厚度(寬度)之寬度W2形成。即，底面51a具有大於端面41b、42b之面積，以包含端面41b、42b之大小形成。槽部51之自X軸方向觀察之剖面形狀並不限定於圖示之長方形，根據槽部51之形成方法亦可為梯形、平行四邊形、或半橢圓形等。
槽部51進而包含鄰接於側面41a、42a而形成於底面51a之凹部52。凹部52形成於底面51a之一部分，且具有隨著接近側面41a、42a而自底面51a起之深度變大之錐面。凹部52之深度並無特別限定。藉由形成凹部52，於槽部51中，不僅配置遮蔽板部41、42之端面41b、42b，亦配置側面41a、42a之一部分。
槽部51之形成方法並無特別限定，藉由雷射加工、或使用切片機或槽刨機(router)等之機械加工而形成。如後述，於本實施形態中藉由雷射加工技術形成槽部51，形成該槽部51之同時亦形成凹部52。
[被覆層]
被覆層6係以覆蓋除基板2之一部分以外之電路模組1之整體之方式形成。被覆層6於本實施形態中包含導電性樹脂材料(第2導電體)，更具體來說，例如採用添加有Ag或Cu等導電性粒子之環氧樹脂。
被覆層6包含第1被覆部61與第2被覆部62。第1被覆部61填充於槽部51中，且與配置於槽部51之底面51a之遮蔽構件4之端面41b、42b接合。由此，將第1被覆部61與遮蔽構件4電性、機械性連接，從而第1被覆部61與遮蔽板部41、42共同構成抑制電子零件31、32間之電磁波之影響之內部屏蔽。
進而，第1被覆部61藉由亦填充至形成於槽部51之底面51a之凹部 52中，而亦與遮蔽構件4之側面41a、42a接合。因此，第1被覆部61利用固著效應(anchor effect)而提高與遮蔽構件4之接合強度。
第2被覆部62以被覆第1被覆部61與密封層5之表面及側周面之方式形成。由此，第2被覆部62構成抑制電磁波向外部洩漏及抑制來自外部之電磁波侵入之外部屏蔽。
又，藉由以被覆形成於基板2之側面之階差部2b之方式構成第2被覆部62，而使第2被覆部62與GND端子24連接。由此，被覆層6及連接於其之遮蔽構件4經由GND端子24而連接於接地電位，從而提高由遮蔽構件4及被覆層6所致之內部屏蔽效果及外部屏蔽效果。
於如上構成之本實施形態之電路模組1中，遮蔽構件4之自安裝面起之高度T2形成為低於複數個電子零件3中之自安裝面2a起之高度最高之電子零件之高度T1。由此，電路模組1之厚度不會受到遮蔽構件之高度限制，從而可容易地實現電路模組之薄型化。
又，因遮蔽構件4及被覆層6於形成於密封層5之槽部51內相互連接，由此對於由熱應力等所引起之與密封層5上表面平行之應力可提高耐久性，從而可提高遮蔽構件4與第1被覆部61之連接可靠性。
進而，因被覆層6之第1被覆部61作為內部屏蔽之一部分而構成，由此可降低遮蔽構件4之高度。因此，遮蔽構件4於其高度方向上與密封層5接觸之距離變短，不易產生因遮蔽構件4與密封層5之線膨脹係數差而引起之剝離或裂痕。由此，可抑制因來自外部之水蒸汽(濕氣)之侵入而引起之零件之腐蝕等，從而可確保電路模組1之長期穩定之特性。
[電路模組之製造方法]
其次，對電路模組1之製造方法進行說明。
圖7~13係說明電路模組1之製造方法之圖。又，於圖8~圖13之各圖中，(A)係俯視圖，(B)係自X軸方向觀察之主要部分剖面圖。本 實施形態之電路模組之製造方法包含集合基板之準備步驟、電子零件之安裝步驟、遮蔽構件之配置步驟、密封層之形成步驟、半切步驟、槽部之形成步驟、被覆層之形成步驟、及裁斷步驟。以下，對各步驟進行說明。
(集合基板之準備步驟)
圖7係模式性地表示集合基板25之構成之俯視圖。集合基板25由拼接多片基板2而成之大面積之基板構成。於圖7中示有劃分複數個基板2之分離線L。該分離線L既可為假想線，亦可藉由印刷等而實際描畫於集合基板25上。
於集合基板25上，經過下述之各步驟至形成被覆層6為止，於最後之裁斷步驟中沿分離線L進行裁斷(全切(full cut))，由此自1片集合基板25製作複數個電路模組1。又，雖未圖示，但於集合基板25之內部，針對構成基板2之各區域，形成有特定之配線圖案(23a、23a1、23b、23c、23v、24等)。
再者，於圖示之例中，表示自一片集合基板25切出4片基板2之例，但切出之基板2之片數並無特別限定。例如，於使用由四邊約150 mm之大致正方形構成之基板作為集合基板25之情形時，四邊約35 mm之基板2於X軸方向及Y軸方向上分別排列有4個，共計排列有16個。又，作為集合基板25，典型的是採用一邊分別為100~200 mm左右之矩形狀之基板。
(電子零件之安裝步驟)
圖8(A)、(B)係說明電子零件3之安裝步驟、與遮蔽構件4之配置步驟之圖，表示於集合基板25上配置有電子零件3及遮蔽構件4之形態。
於本步驟中，複數個電子零件3分別安裝於安裝面2a上之第1區域21與第2區域22中。作為零件3之安裝方法，例如採用回流焊方式。具 體來說，首先，利用絲網印刷法等將焊膏塗佈於安裝面2a上之特定之焊盤部，其次，經由焊膏而將複數個電子零件3搭載於特定之焊盤部。其後，將搭載有電子零件3之集合基板25裝入回流焊爐，對焊膏進行回流焊，由此各電子零件3電性、機械性地接合於基板2之安裝面2a上。
(遮蔽構件之配置步驟)
繼而，參照圖8，於本步驟中，沿基板2上之第1區域21與第2區域22之邊界配置遮蔽構件4。因本實施形態之遮蔽構件4包含約90°地交叉之第1及第2遮蔽板部41、42，由此可於安裝面2a上自支撐，無需用以支撐遮蔽構件4之其他構成。本步驟可與上述電子零件之安裝步驟同時利用回流焊方式進行，遮蔽構件4係焊接於端子部23a1上。此時，遮蔽構件4係以低於複數個電子零件3中之最高零件之高度T1之高度T2安裝於安裝面2a上(圖8(B))。
(密封層之形成步驟)
圖9(A)、(B)係說明密封層之形成步驟之圖，且表示密封層5形成於安裝面2a上之形態。
密封層5以被覆複數個電子零件3與遮蔽構件4之方式形成於基板2之安裝面2a上。密封層5以略高於電子零件31之高度T1之厚度形成，由此，利用密封層5被覆包含遮蔽構件4之所有電子零件3。
密封層5之形成方法並無特別限定，例如，可採用使用模具之模鑄成形法，不使用模具之灌封成形法等。又，亦可利用旋轉塗佈法、絲網印刷法而將液狀或膏狀之密封樹脂材料塗佈於安裝面2a上，其後實施熱處理而使其硬化。
(半切步驟)
圖10(A)、(B)係說明半切步驟之圖。於本步驟中，藉由切片機沿分離線L形成自密封層5之上表面到達基板2之內部之深度之切槽C。 切槽C形成基板2之階差部2b。切槽C之深度並無特別限定，以可分斷基板2上之GND端子24之深度形成。
(槽部之形成步驟)
圖11(A)、(B)係說明槽部51之形成步驟之圖。槽部51係以藉由除去遮蔽構件4之正上方之密封層5之一部分而使遮蔽構件4露出之方式形成。具體來說，自密封層5上沿遮蔽構件4之端面41b、42b，以厚於端面41b、42b之寬度W1之寬度W2形成(參照圖3(B))。
槽部51之形成於本實施形態中採用雷射加工法。雷射之種類並無特別限定，例如採用CO2雷射、UV(Ultra Violet，紫外線)固體雷射、半導體雷射、準分子雷射等，並應用可除去被覆遮蔽構件4之端面41b、42b之密封層5之適當之振盪條件。
於本步驟中，藉由沿遮蔽構件4之端面41b、42b自密封層5上方掃描雷射光，而局部地溶解並除去照射部位之密封層5。由此，局部地除去被覆遮蔽構件4之端面41b、42b之密封層5，形成包含與端面41b、42b為大致相同高度之底面51a之槽部51。
又，當以上述方法形成槽部51時，於其底面51a上同時形成圖5(B)、(C)所示之凹部52。凹部52係藉由使利用照射雷射光來加熱之與遮蔽構件4之側面41a、42a接觸之密封層5之構成樹脂局部熔融而形成。凹部52之深度例如可藉由照射之雷射光之輸出或掃描速度等進行控制。再者，亦可藉由控制照射之雷射光之輸出或掃描速度，而以使遮蔽構件4之端面41b、42b露出之方式，以保持寬度W2之較深之槽形成凹部52。
(被覆層之形成步驟)
圖12(A)、(B)係說明被覆層6之形成步驟之圖。被覆層6形成於密封層5上。由此，形成填充於槽部51中之第1被覆部61、及被覆第1被覆部61與密封層5上之第2被覆部62。
被覆層6之形成步驟並無特別限定，例如可採用使用模具之模鑄成形法、不使用模具之灌封成形法等。又，亦可藉由旋轉塗佈法、絲網印刷法將液狀或膏狀之密封樹脂材料塗佈於密封層5上，其後實施熱處理而使其硬化。
第1被覆部61填充於槽部51內。由此，該第1被覆部61與於槽部51之底面51a露出之遮蔽構件4之端面41b、42b接合。於本實施形態中，因第1被覆部61亦經由凹部52而與遮蔽構件4之側面41a、42a之一部分接合，由此可提高槽部51內之遮蔽構件4與第1被覆部61之接合強度。又，因第1被覆部61與第2被覆部62分別包含相同材料，由此於第1被覆部61與第2被覆部62之間可確保所期望之接合強度。
構成第2被覆部62之導電性樹脂藉由亦填充至形成於密封層5之切槽C中，而與面向切槽C之基板2上之GND端子24接合。由此，被覆層6與GND端子24電性、機械性地相互連接。
(裁斷步驟)
圖13(A)、(B)係說明裁斷步驟之圖。於本步驟中，藉由沿分離線L對集合基板25進行全切，而將複數個電路模組1單片化。於分離時，例如使用切片機等。於本實施形態中，因被覆層6亦填充至切槽C內，由此沿分離線L進行分離時，基板2與被覆層6係以具有相同裁斷面之方式構成。由此，製作形成有被覆密封層5之表面(上表面及側面)與基板2之側面之一部分之被覆層6之電路模組1。
藉由以上各步驟而製造電路模組1。於本實施形態之電路模組之製造方法中，為了確保遮蔽構件4與被覆層6之導通，而包含僅除去密封層5之一部分之槽部51之形成步驟。由此，與對密封層5之上表面整體進行研磨等來除去之情況相比，可簡化步驟，自成本之方面來說亦較為有利。
又，因槽部51僅形成於遮蔽構件4之正上方，由此可提高構成被 覆層6之導電性樹脂等之填充性。由此可提高遮蔽構件4與被覆層6之電性、機械性之連接可靠性。又，可縮短該導電性樹脂向槽部51之填充時間，並且即使於槽部51之寬度W2相對較窄之情形時亦可穩定地填充該樹脂，由此亦可對電路模組1整體之小型化有所貢獻。
進而，本實施形態之電路模組1之製造方法採用導電性樹脂作為具有外部屏蔽功能之被覆層6之材料，且預先沿分離線L對密封層5進行半切。由此，可藉由同一步驟總括地形成填充至槽部51中之第1被覆部61、及被覆密封層5之側面及上表面之第2被覆部62，從而可簡化製造步驟。
<第2實施形態>
圖14~圖16表示本發明之第2實施形態。於本實施形態中，對於與第1實施形態之構成及作用相同之部分省略或簡化其說明，而以與第1實施形態不同之部分為中心進行說明。
於本實施形態中，填充有被覆層6之第1被覆部61之槽部之形成步驟與上述第1實施形態不同。圖14(A)係表示槽部之形成步驟之集合基板25之俯視圖，圖14(B)係自Y軸方向觀察之主要部分剖面圖，圖15係被覆層形成後之自Y軸方向觀察之電路模組之主要部分剖面圖，圖16係表示槽部之形狀之主要部分之剖面圖。
本實施形態之電路模組中，於密封層5之上表面包含以切片機形成之槽部510。槽部510不僅形成於遮蔽構件4之正上方區域，亦遍及沿其端面41b、42b之延長線上之區域，以相同深度形成於密封層5之沿X軸方向之整個橫向區域及沿Y軸方向之整個縱向區域中。
遮蔽構件4之端面41b、42b經由槽部510而露出於外部。遮蔽構件4之端面41b、42b於槽部510之內部與其底面510a配置於同一平面上(於圖16中表示端面41b與底面510a之關係)。於本實施形態中，槽部510之寬度W2亦形成為大於遮蔽構件4之厚度W1，且於槽部510之底 面510a之大致中央部配置端面41b、42b。
被覆層6包含填充至槽部510中之第1被覆部610、與被覆第1被覆部610及密封層5之表面之第2被覆部62。如圖15所示，第1被覆部610對應於槽部510之形成區域，而以相同深度形成於密封層5之沿X軸方向之整個橫向區域及沿Y軸方向之整個縱向區域中。
於本實施形態中，亦可獲得與上述第1實施形態相同之作用效果。根據本實施形態，因槽部510亦形成於遮蔽構件4之配置區域以外，由此被覆層6與密封層5之密接性提高。由此，可提高第1被覆部610與遮蔽構件4之接合強度，從而可穩定地確保特定之屏蔽功能。
進而，根據本實施形態，因藉由切片機形成槽部510，由此可與半切步驟或裁斷步驟等使用相同之加工設備，從而可實現設備成本之降低。
又，因藉由切片機形成槽部510，由此可與槽部510之形成同時地進行遮蔽構件4之端面41b、42b之部分研磨加工。因此亦可採用如下步驟：以與電子零件3相同高度形成遮蔽構件4，於加工槽部510時將該遮蔽構件4加工為目標安裝高度。
以上，對本發明之實施形態進行了說明，但本發明並不限定於此，可基於本發明之技術思想進行各種變化。
例如，於以上之實施形態中，說明了藉由遮蔽構件4將安裝面2a劃分為2個區域21、22之例，但該區域之劃分數並不限定於2個，亦可如圖17所示劃分為3個以上之區域A、B、C。於該情形時，遮蔽構件亦可形成為T字、十字、X字形狀等。又，亦可使用2個以上之遮蔽構件將安裝面劃分為複數個區域。
又，於以上之實施形態中，遮蔽構件4之端面41b、42b以配置於槽部51、510之底面51a、510a之一部分之方式構成，但亦能夠以由遮蔽構件4之端面41b、42b形成底面51a、510a之整個區域之方式調整槽 部51、510之寬度。即，槽部51、510亦能夠以與遮蔽構件4之厚度相等或其以下之較窄之寬度形成。
又，於以上之實施形態中，密封層5之槽部51、510遍及遮蔽構件4(端面41b、42b)正上方部分之整個區域而形成，但並不限定於此，亦可僅形成於上述正上方部分之一部分。
進而，於以上之實施形態中，說明了基板2以印刷配線基板構成之例，但並不限定於此，基板2例如亦可以矽基板等半導體基板構成。又，電子零件3亦可為MEMS(Micro Electro Mechanical System，微機電系統)零件等各種致動器。
1‧‧‧電路模組
2‧‧‧基板
2a‧‧‧安裝面
2b‧‧‧階差部
4‧‧‧遮蔽構件
5‧‧‧密封層
6‧‧‧被覆層
21‧‧‧第1區域
22‧‧‧第2區域
23a‧‧‧上層配線部
23a1‧‧‧端子部
23b‧‧‧下層配線部
23c‧‧‧內層配線部
23v‧‧‧通孔導體
24‧‧‧GND端子
31、32‧‧‧電子零件
41‧‧‧第1遮蔽板部
41a、42a‧‧‧側面
41b、42b‧‧‧端面
42‧‧‧第2遮蔽板部
51‧‧‧槽部
51a‧‧‧底面
52‧‧‧凹部
61‧‧‧第1被覆層
62‧‧‧第2被覆層
T1‧‧‧複數個電子零件中之自安裝面起之高度最高之電子零件之高度
T2‧‧‧遮蔽構件之高度
W1‧‧‧遮蔽構件之厚度
W2‧‧‧槽部之寬度

Claims (9)

  1. 一種電路模組，其包含：基板，其具有包含第1區域與第2區域之安裝面；複數個電子零件，其分別安裝於上述第1及第2區域上；遮蔽構件，其配置於上述安裝面上之上述第1區域與上述第2區域之間，且包含第1導電體；密封層，其包含絕緣體，該絕緣體具有槽部，且形成於上述安裝面上，被覆上述複數個電子零件，該槽部於以配置上述遮蔽構件之方式形成之部分之至少一部分包含底面；及被覆層，其具有填充於上述槽部內之第1被覆部、與被覆上述第1被覆部及上述密封層之第2被覆部，且包含第2導電體。
  2. 如請求項1之電路模組，其中上述第1導電體包含金屬材料，且上述第2導電體包含導電性樹脂材料。
  3. 如請求項1之電路模組，其中當將上述複數個電子零件中之自上述安裝面起之高度最高之電子零件之高度設為第1高度時，上述遮蔽構件具有自上述安裝面起之高度低於上述第1高度之第2高度。
  4. 如請求項1之電路模組，其中上述遮蔽構件包含：第1遮蔽板部；及第2遮蔽板部，其與上述第1遮蔽板部交叉。
  5. 如請求項1之電路模組，其中上述遮蔽構件包含：端面，其於上述槽部之內部與上述第1被覆部接合；及 側面，其設置於與上述端面連續之部分且與上述第1被覆部接合。
  6. 如請求項5之電路模組，其中上述底面以大於上述遮蔽構件之端面之面積形成。
  7. 如請求項6之電路模組，其中上述槽部進而包含鄰接於上述遮蔽構件之端面且形成於上述底面之凹部。
  8. 一種電路模組之製造方法，其包含如下步驟：於安裝面上之第1區域與第2區域中分別安裝複數個電子零件；於上述基板上之上述第1區域與上述第2區域之間配置包含第1導電體之遮蔽構件；被覆上述複數個電子零件與上述遮蔽構件，而於上述基板上形成包含絕緣體之密封層；藉由除去上述遮蔽構件上之上述密封層之一部分而形成露出上述遮蔽構件之槽部；及藉由於上述密封層上形成包含第2導電體之被覆層，而形成填充至上述槽部中之第1被覆部、與被覆上述第1被覆部及上述密封層之第2被覆部。
  9. 如請求項8之電路模組之製造方法，其中於上述槽部之形成步驟中，於上述槽部之底面上形成鄰接於上述側面之凹部。
TW102112398A 2012-04-17 2013-04-08 電路模組及其製造方法 TW201344875A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012093662A JP2013222829A (ja) 2012-04-17 2012-04-17 回路モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
TW201344875A true TW201344875A (zh) 2013-11-01

Family

ID=49324875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112398A TW201344875A (zh) 2012-04-17 2013-04-08 電路模組及其製造方法

Country Status (5)

Country Link
US (1) US20130271928A1 (zh)
JP (1) JP2013222829A (zh)
KR (1) KR20130117328A (zh)
CN (1) CN103378068A (zh)
TW (1) TW201344875A (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201444462A (zh) * 2013-05-08 2014-11-16 Hon Hai Prec Ind Co Ltd 屏蔽罩與電路板固定結構
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
US9076801B2 (en) * 2013-11-13 2015-07-07 Azurewave Technologies, Inc. Module IC package structure
JP6418625B2 (ja) * 2013-12-13 2018-11-07 東芝メモリ株式会社 半導体装置の製造方法
WO2015137257A1 (ja) * 2014-03-14 2015-09-17 株式会社カネカ 電子端末機器及びその組立方法
US9949359B2 (en) * 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
US9913412B2 (en) 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
CN105023851B (zh) * 2014-04-28 2018-05-01 环旭电子股份有限公司 电子封装模块的制造方法
JP6387278B2 (ja) * 2014-09-30 2018-09-05 太陽誘電株式会社 回路モジュール及びその製造方法
TWI611533B (zh) 2014-09-30 2018-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法
WO2016092695A1 (ja) 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
CN104779213B (zh) * 2015-04-16 2017-12-15 歌尔股份有限公司 集成传感器的封装结构和封装方法
JP6414637B2 (ja) * 2015-06-04 2018-10-31 株式会社村田製作所 高周波モジュール
TWI618156B (zh) * 2016-08-05 2018-03-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI612638B (zh) * 2017-01-25 2018-01-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI649853B (zh) * 2017-04-12 2019-02-01 矽品精密工業股份有限公司 電子封裝件及其承載結構與製法
WO2018207773A1 (ja) * 2017-05-11 2018-11-15 株式会社村田製作所 回路モジュール
JP6914731B2 (ja) * 2017-05-26 2021-08-04 京セラ株式会社 移動体および無線通信モジュール
JP6965928B2 (ja) * 2017-06-29 2021-11-10 株式会社村田製作所 高周波モジュール
CN111587485B (zh) * 2018-01-05 2023-12-05 株式会社村田制作所 高频模块
WO2020071491A1 (ja) 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
WO2020071493A1 (ja) 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
WO2020071492A1 (ja) 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
WO2020189560A1 (ja) * 2019-03-15 2020-09-24 株式会社村田製作所 モジュール
WO2020250823A1 (ja) * 2019-06-13 2020-12-17 株式会社村田製作所 モジュール
WO2022034785A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 モジュール
WO2022034787A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 モジュール
WO2022034790A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 モジュール
WO2022034789A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 モジュール
WO2022034788A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 モジュール
WO2022034786A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 モジュール及びモジュールの製造方法
WO2022044504A1 (ja) * 2020-08-31 2022-03-03 株式会社村田製作所 回路モジュール及びサブモジュールの製造方法
EP4040483A3 (en) * 2021-02-04 2022-10-26 Murata Manufacturing Co., Ltd. Electronic component with internal shielding
WO2022176547A1 (ja) * 2021-02-18 2022-08-25 株式会社村田製作所 高周波モジュール及び通信装置
WO2023074254A1 (ja) * 2021-10-28 2023-05-04 株式会社村田製作所 トラッカモジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638438Y2 (ja) * 1988-11-14 1994-10-05 三洋電機株式会社 混成集積回路装置
JP2776753B2 (ja) * 1994-11-24 1998-07-16 埼玉日本電気株式会社 プラスチックシールド筐体
CN1303685C (zh) * 2002-06-28 2007-03-07 矽品精密工业股份有限公司 球栅阵列半导体封装件
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール

Also Published As

Publication number Publication date
US20130271928A1 (en) 2013-10-17
CN103378068A (zh) 2013-10-30
JP2013222829A (ja) 2013-10-28
KR20130117328A (ko) 2013-10-25

Similar Documents

Publication Publication Date Title
TW201344875A (zh) 電路模組及其製造方法
TWI520661B (zh) 電路模組及其製造方法
JP4650244B2 (ja) 回路モジュールおよびその製造方法
JP6950757B2 (ja) 高周波モジュール
JP5756500B2 (ja) 回路モジュール
JP5576548B1 (ja) 回路モジュール及びその製造方法
JP5466785B1 (ja) 回路モジュール及びその製造方法
JP5480923B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
JP5517379B1 (ja) 回路モジュール
CN104347541B (zh) 电路模块以及电路模块的制造方法
JP2008288610A (ja) 回路モジュールの製造方法
US20170098637A1 (en) Circuit module and method for manufacturing the same
JPWO2006095852A1 (ja) 電子部品モジュール及びその製造方法
TW201603236A (zh) 電子元件之製造方法
JP2015072935A (ja) 回路モジュール及びその製造方法
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
TWI552238B (zh) 截取多個配線基板之組合件及截取多個配線基板之組合方法
JPH11131283A (ja) 赤外線リモートコントロール受光ユニット及びその製造方法
KR20150135946A (ko) 임베디드 코어리스 기판 및 그 제조방법
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
WO2011024469A1 (ja) 基板製造方法および樹脂基板
WO2021060164A1 (ja) 電子部品モジュール
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JP7095739B2 (ja) 電気素子の製造方法
JP2008192702A (ja) 電線複合プリント配線基板、電線複合プリント配線基板製造方法、電線部品、電線部品製造方法、および電子機器