JP5576548B1 - 回路モジュール及びその製造方法 - Google Patents

回路モジュール及びその製造方法 Download PDF

Info

Publication number
JP5576548B1
JP5576548B1 JP2013248237A JP2013248237A JP5576548B1 JP 5576548 B1 JP5576548 B1 JP 5576548B1 JP 2013248237 A JP2013248237 A JP 2013248237A JP 2013248237 A JP2013248237 A JP 2013248237A JP 5576548 B1 JP5576548 B1 JP 5576548B1
Authority
JP
Japan
Prior art keywords
sealing
circuit module
conductive shield
electronic component
sealing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013248237A
Other languages
English (en)
Other versions
JP2015035572A (ja
Inventor
雅哉 島村
英児 麦谷
健三 北崎
岳彦 甲斐
正文 今井
温志 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013248237A priority Critical patent/JP5576548B1/ja
Application granted granted Critical
Publication of JP5576548B1 publication Critical patent/JP5576548B1/ja
Publication of JP2015035572A publication Critical patent/JP2015035572A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0215Grounding of printed circuits by connection to external grounding means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/085Using vacuum or low pressure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】電磁シールド及び電子部品の相互間の電気的な影響を抑制することが可能な回路モジュール及びその製造方法を提供する
【解決手段】本発明の一実施形態に係る回路モジュール100は、配線基板2と、電子部品3と、封止層4と、導電性シールド5とを具備する。配線基板2は、実装面2aを有する。電子部品3は、実装面2a上に実装される。封止層4は、第1の封止領域411と第1の封止領域411から実装面2aの反対側に突出する第2の封止領域412とを含み実装面2aと対向する第1の表面41と、実装面2aと第1の表面41とに連接する第2の表面42とを有し、絶縁性材料で構成され電子部品3を被覆する。導電性シールド5は、少なくとも第2の表面42と第1の表面41の第1の封止領域411とを被覆する。
【選択図】図4

Description

本発明は、電磁シールド機能を有する回路モジュール及びその製造方法に関する。
基板上に複数の電子部品が実装され、各種電子機器に搭載される回路モジュールが知られている。このような回路モジュールには、一般に、モジュール外部への電磁波の漏洩及び外部からの電磁波の侵入を防止する電磁シールド機能を有する構成が採用される。
近年、回路モジュール内に実装される電子部品の多様化が進む一方で、回路モジュール自体の低背化も要求されている。例えば、回路モジュール全体の厚みをできる限り薄く構成しようとする場合は、比較的高背の電子部品と電磁シールドとが近接することとなる。これにより、誘電体である封止樹脂を挟んで当該電子部品と電磁シールドとの間に寄生容量が発生し、電子部品の動作に不具合が生じることがあった。
電子部品と電磁シールドとの寄生容量の発生を抑制する構成として、例えば特許文献1には、高背の電子部品の上方の電磁シールド膜が開口された回路モジュールが開示されている。また、特許文献2には、高背の実装部品が金属ケースからなる電磁シールドを貫通するように構成された回路モジュールが開示されている。
特開2012−009611号公報 特開2002−190690号公報
しかしながら、特許文献1に記載の構成では、電磁シールド膜の一部のみを選択的に除去することが困難である。例えば、レーザ照射により電磁シールド膜の除去を行う場合には、導体である電磁シールド膜と、絶縁性樹脂等からなる封止樹脂との間でレーザ光の吸光係数が異なるため、レーザ光の強度を電磁シールド膜の除去に対応する強度に設定した場合には、封止樹脂を容易に焼き切り、除去部位の直下の電子部品まで損傷を与える可能性があった。また、電磁シールド膜の一部のみをポリッシング等により物理的に除去する方法では、生産性の面で問題があった。
一方、特許文献2に記載の構成では、電子部品が貫通する部位のみ開口させた金属ケースを作製する必要があり、コストの上昇や工程数の上昇といった問題があった。
以上のような事情に鑑み、本発明の目的は、電磁シールドと電子部品との間の電気的な影響を抑制することが可能な回路モジュール及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る回路モジュールは、配線基板と、電子部品と、封止層と、導電性シールドとを具備する。
上記配線基板は、実装面を有する。
上記電子部品は、上記実装面上に実装される。
上記封止層は、第1の封止領域と上記第1の封止領域から上記実装面の反対側に突出する第2の封止領域とを含み上記実装面と対向する第1の表面と、上記実装面と上記第1の表面とに連接する第2の表面とを有し、絶縁性材料で構成され上記電子部品を被覆する。
上記導電性シールドは、少なくとも上記第2の表面と上記第1の表面の第1の封止領域とを被覆する。
また本発明の一形態に係る回路モジュールの製造方法は、実装面上に電子部品が実装された配線基板を準備する工程を含む。
上記実装面上に、第1の封止領域と上記第1の封止領域から上記実装面の反対側に突出する第2の封止領域とを含み上記実装面と対向する第1の表面と、上記実装面と上記第1の表面とに連接する第2の表面とを有し、絶縁性材料で構成され上記電子部品を被覆する封止層が形成される。
上記封止層の外表面を被覆する導電性シールドが形成される。
本発明の第1の実施形態に係る回路モジュールを示す斜視図である。 上記回路モジュールの平面図である。 上記回路モジュールにおける電子部品が実装された配線基板の平面図である。 図2の[A]−[A]線方向断面図である。 上記回路モジュールの配線基板上から導電性シールドを取り除き、封止層を露出した態様を示す平面図である。 上記回路モジュールの製造方法を説明する概略断面図である。 上記回路モジュールの製造方法を説明する概略断面図である。 上記回路モジュールの製造方法を説明する概略断面図である。 本発明の第1の実施形態の比較例に係る回路モジュールを示す断面図である。 本発明の第2の実施形態に係る回路モジュールを示す断面図である。 本発明の第3の実施形態に係る回路モジュールを示す断面図である。 本発明の第3の実施形態の変形例に係る回路モジュールを示す断面図である。 本発明の第4の実施形態に係る回路モジュールを示す断面図である。 上記回路モジュールの平面図である。
本発明の一実施形態に係る回路モジュールは、配線基板と、電子部品と、封止層と、導電性シールドとを具備する。
上記配線基板は、実装面を有する。
上記電子部品は、上記実装面上に実装される。
上記封止層は、第1の封止領域と上記第1の封止領域から上記実装面の反対側に突出する第2の封止領域とを含み上記実装面と対向する第1の表面と、上記実装面と上記第1の表面とに連接する第2の表面とを有し、絶縁性材料で構成され上記電子部品を被覆する。
上記導電性シールドは、少なくとも上記第2の表面と上記第1の表面の第1の封止領域とを被覆する。
上記回路モジュールにおいて、誘電体(絶縁体)からなる封止層の一部の領域が他の領域よりも厚く形成される。これにより、電子部品と導電性シールドとの間の寄生容量を低減あるいは当該寄生容量の発生を抑制することが可能となる。したがって、回路モジュールに実装された各電子部品の動作の不具合を抑制し、かつ導電性シールドの電磁シールド機能を十分に発揮させることが可能となる。
また、上記第2の封止領域は、上記電子部品と対向して設けられてもよい。
上記第2の封止領域により、回路モジュール全体が薄型化した場合であっても、電子部品と導電性シールドとの間の距離を十分に確保することが可能となる。これにより、電子部品と導電性シールドとの間の寄生容量を低減することが可能となる。したがって、導電性シールドの電磁シールド機能を安定的に維持し、かつ上記電子部品の不具合を抑制することが可能となる。
上記導電性シールドは、上記第1の表面の第2の封止領域をさらに被覆してもよい。
これにより、導電性シールドが、封止層の第1及び第2の表面(外表面)全体を被覆することとなり、電磁シールド機能をより効果的に発揮することが可能となる。
また、上記導電性シールドは、
上記第1の封止領域上に形成され第1の厚みで構成された第1のシールド領域と、上記第2の封止領域上に形成され上記第1の厚みよりも小さい第2の厚みで構成された第2のシールド領域とを含み上記第1の表面上を被覆する第1のシールド部と、
上記第2の表面上を被覆し上記実装面と接続される第2のシールド部とを有してもよい。
これにより、例えば第1のシールド部の表面を略平坦な面とすることができる。
上記導電性シールドは、上記第2の封止領域を露出する開口部を有してもよい。
これにより、導電性シールドが電子部品に対して影響を及ぼし得る領域に形成されない構成とすることができ、導電性シールドによる電子部品に対する電気的な影響を抑制することができる。
また、上記開口部は、上記第2の封止領域を露出する底面を有し、
上記導電性シールドは、上記露出された第2の封止領域の周囲に形成され上記開口部の底面から露出される縁部をさらに有してもよい。
このような構成により、平面視において開口部を第2の封止領域よりも大きく構成することができ、第2の封止領域を確実に開放することが可能となる。
上記配線基板は、上記導電性シールドと電気的に接続するグランド端子を有してもよい。
これにより、導電性シールドをグランド電位に維持することができ、導電性シールドの電磁シールド機能をより安定的に発揮させることが可能となる。
また本発明の一実施形態に係る回路モジュールの製造方法は、実装面上に電子部品が実装された配線基板を準備する工程を含む。
上記実装面上に、第1の封止領域と上記第1の封止領域から上記実装面の反対側に突出する第2の封止領域とを含み上記実装面と対向する第1の表面と、上記実装面と上記第1の表面とに連接する第2の表面とを有し、絶縁性材料で構成され上記電子部品を被覆する封止層が形成される。
上記封止層の外表面を被覆する導電性シールドが形成される。
また、上記封止層を形成する工程は、
上記電子部品を被覆する第1の封止層を形成する工程と、
上記第1の封止層上に、上記第2の封止領域に対応する領域に開口を有するマスクを配置する工程と、
上記第1の封止層上に、上記マスクの開口を介して第2の封止層を形成する工程とを含んでいてもよい。
これにより、エッチングや、レーザ加工等によるパターニング工程によらず、第1及び第2の封止層の積層によって上記封止層を形成することができる。したがって、配線基板や電子部品に対する影響を抑制しつつ、上記封止層を容易に形成することが可能となる。
さらに、上記回路モジュールの製造方法は、上記第2の封止領域上の上記導電性シールドを除去する工程を含んでもよい。
上記製造方法によれば、封止層の第2の封止領域に対応する部分が実装面と反対側に突出していることから、導電性シールドの上面全体を研磨等により除去することで、第2の封止領域のみを選択的に露出させることが可能となる。したがって、煩雑な工程を経ることなく、導電性シールドに、第2の封止領域が露出する構成の開口部を形成することが可能となる。
以下、図面を参照しながら、本発明の実施形態を説明する。
<第1の実施形態>
図1〜図4は、本発明の一実施形態に係る回路モジュールを示す図であり、図1は斜視図、図2は平面図、図3は配線基板の平面図、図4は、図2の[A]−[A]線方向断面図である。
なお各図において、X,Y及びZの各軸は相互に直交する3軸方向を示しており、このうちZ軸方向は回路モジュールの厚み方向に対応する。なお理解容易のため、各部の構成は誇張して示されており、各図において部材の大きさや部材間の大きさの比率は、必ずしも対応しているとは限らない。
[回路モジュールの構成]
本実施形態に係る回路モジュール100は、配線基板2と、電子部品3と、封止層4と、導電性シールド5とを有する。
回路モジュール100は、全体として略直方体形状で構成される。大きさは特に限定されず、例えば、X軸方向及びY軸方向に沿った長さがそれぞれ10〜50mmで構成され、本実施形態において一辺が約35mmの略正方形に構成される。また、厚みも特に限定されず、例えば1〜3mmで構成され、本実施形態において約2mmで構成される。
回路モジュール100は、配線基板2上に複数の電子部品3が配置され、それらを被覆するように封止層4及び導電性シールド5が形成される。以下、回路モジュール100の各部の構成について説明する。
(配線基板)
配線基板2は、例えば回路モジュール100全体の寸法と同一の略正方形に構成された実装面2aと、その反対側の端子面2bとを有し、厚みが例えば約0.4mmのガラスエポキシ系多層配線基板で構成される。配線基板2の絶縁層を構成する材料は、上述のガラスエポキシ系材料に限られず、例えば絶縁性セラミック材料等も採用可能である。
配線基板2の配線層は、典型的には銅箔で構成され、配線基板2の表面、裏面及び内層部にそれぞれ配置される。上記配線層は、それぞれ所定形状にパターニングされることで、実装面2aに配置された上層配線部23a、端子面2bに配置された下層配線部23b、及び、それらの間に配置された内層配線部23cをそれぞれ構成する。上層配線部23aは、電子部品3が実装されるランド部を含み、下層配線部23bは、回路モジュール100が実装される電子機器の制御基板(図示略)と接続される外部接続端子を含む。各層の配線部はそれぞれビア導体23vを介して相互に電気的に接続される。
また上記配線層は、グランド(GND)電位に接続される第1のGND端子(グランド端子)24a及び第2のGND端子24bを含む。第1のGND端子24aは、配線基板2の上面周縁部に形成された段差部2cに隣接して配置され、段差部2cに配置された導電性シールド5(第2のシールド部52)の内面と接続される。第1のGND端子24aは、上層配線部23aの一部として形成されてもよいし、内層配線部23cの一部として形成されてもよい。
第2のGND端子24bは、内層配線部23cを介して第1のGND端子24aと接続される。第2のGND端子24bは、下層配線部23bの一部として形成され、上記制御基板のグランド配線に接続される。
(電子部品)
電子部品3は、実装面2a上に実装されている。本実施形態において、電子部品3は、図3に示すように、複数の電子部品を含む。複数の電子部品としては、典型的には、集積回路(IC)、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ等の各種部品が含まれる。これらの部品には、金属製等の導体からなる筐体を有するものが含まれる。また、動作時に電磁波を周囲に発生する部品や、当該電磁波の影響を受け易い部品も含まれる。
図4には、例として、電子部品31と、電子部品31よりも高さが低い電子部品32とを示している。ここで、「電子部品の高さ」とは、実装面2aからZ軸方向に沿った高さをいうものとする。
複数の電子部品3は、典型的には、はんだ、接着剤、ボンディングワイヤ等により、実装面2a上にそれぞれ実装される。
(封止層)
封止層4は、絶縁性材料で構成され、複数の電子部品31,32を被覆するように実装面2a上に形成される。封止層4は、例えばシリカやアルミナが添加されたエポキシ樹脂等の絶縁性樹脂で構成される。封止層4の形成方法は特に限定されないが、例えば後述するように、モールド形成法やスクリーン印刷法等を採用することができる。
封止層4は、実装面2aと対向する第1の表面41と、実装面2aと第1の表面41とに連接する第2の表面42とを有し、電子部品31,32(電子部品3)を被覆するように構成される。第1の表面41は、封止層4の主面(上面)として構成され、第2の表面42は、封止層4の全側面あるいは周面として構成される。
図5は、配線基板2上から導電性シールド5を取り除き、封止層4を露出した態様を示す平面図である。同図に示すように、第1の表面41は、第1の封止領域411と、第2の封止領域412とを含む。
第1の封止領域411は、本実施形態において、第1の表面41のうち、電子部品31と対向しない領域を構成する。第1の封止領域411は、本実施形態において略平坦な面を構成するが、これに限定されない。
第2の封止領域412は、第1の封止領域411から実装面2aの反対側に突出するように構成される。すなわち第2の封止領域412は、第1の封止領域411からZ軸方向上方に突出する凸部として構成される。第2の封止領域412が第1の封止領域411からZ軸方向に突出する高さは特に限定されず、例えば、約100μm〜300μmとすることができる。
また本実施形態において、第2の封止領域412は、第1の表面41のうち、電子部品31と対向して設けられる。第2の封止領域412の形状は特に限定されないが、Z軸方向から見た際に、例えば、一辺が約0.3μmの略正方形状の領域として構成することができる。
(導電性シールド)
導電性シールド5は、封止層4上に形成され、少なくとも第2の表面42と第1の表面41の第1の封止領域411とを被覆するように構成される。本実施形態において、導電性シールド5は、第1の表面41の第2の封止領域412をさらに被覆しており、封止層4の外表面(第1の表面41及び第2の表面42を含む封止層4の表面をいう。以下同様。)全体を被覆するように構成される。
導電性シールド5は、第1のシールド部51と、第2のシールド部52とを有する。第1のシールド部51は、封止層4の第1の表面41を被覆し、導電性シールド5の上面を含むように構成される。第2のシールド部52は、第2の表面42上を被覆し、導電性シールド5の全側面を含むように構成される。
第1のシールド部51は、第1のシールド領域511と、第2のシールド領域512とを有する。図4を参照し、第1のシールド領域511は、第1の封止領域411上に形成され第1の厚みD1で構成される。一方、第2のシールド領域512は、第2の封止領域412上に形成され第1の厚みD1よりも小さい第2の厚みD2で構成される。厚みD1は、例えば150〜450μmとすることができ、厚みD2は、例えば50〜150μmとすることができるが、所期のシールド効果が得られれば特に限定されない。すなわち、第1のシールド部51の外表面は略平坦な面で構成され、一方で内面は、第2のシールド領域512に対応する凹部が形成される。
また、第2のシールド部52は、配線基板2の段差部2cに達するように構成され、第1のGND端子24aと電気的に接続される。これにより、導電性シールド5の電磁シールド機能をより安定的に維持することができる。第2のシールド部52の厚みは、例えば50〜250μmとすることができるが、所期のシールド効果が得られれば特に限定されない。
導電性シールド5は、封止層4の外表面に充填された導電性樹脂材料の硬化物からなり、より具体的には、例えばAgやCu等の導電性粒子が添加されたエポキシ樹脂が採用される。あるいは、導電性シールド5は、封止層4の外表面に堆積されたメッキ膜又はスパッタ膜であってもよい。
[回路モジュールの製造方法]
次に、本実施形態の回路モジュール100の製造方法について説明する。
図6〜8は、回路モジュール100の製造方法を説明する図であり、X軸方向から見た要部断面図である。本実施形態に係る回路モジュールの製造方法は、集合基板の準備工程と、電子部品の実装工程と、封止層の形成工程と、ハーフカット工程と、導電性シールドの形成工程と、裁断工程と、を有する。以下、各工程について説明する。
(集合基板の準備工程)
図6Aは、集合基板の準備工程と、電子部品3(31,32)の実装工程とを説明する図である。図6Aを参照し、集合基板25は、複数枚の配線基板2が面付けされた大面積の基板で構成される。図6Aに複数の配線基板2を区画する分離ラインLを示す。この分離ラインLは仮想的なものであってもよいし、集合基板25上に実際に印刷等により描かれていてもよい。
集合基板25上には、後述する各工程を経て導電性シールド5までが形成され、最後の裁断工程において分離ラインLに沿って裁断(フルカット)されることで、1枚の集合基板25から複数の回路モジュール100が作製される。また、図示されていないが、集合基板25の内部には、配線基板2を構成するそれぞれの領域毎に、所定の配線パターン(11、23a,23b,23c,23v,24a、24b等)が形成されている。
なお図示の例では、一枚の集合基板25から4枚の配線基板2が切り出される例を示しているが、切り出される配線基板2の枚数は特に限定されない。例えば、集合基板25として、約150mm四方の略正方形で構成される基板を用いた場合には、約35mm四方の配線基板2が、X軸方向及びY軸方向にそれぞれ4個ずつ、計16個配列される。また集合基板25として、典型的には、一辺がそれぞれ100〜200mm程度の矩形状の基板が採用される。
(電子部品の実装工程)
引き続き図6Aを参照し、電子部品の実装工程について説明する。図6Aは、集合基板25(配線基板2)上に電子部品31,32が配置された態様を示す。
本工程では、複数の電子部品31,32が、実装面2a上にそれぞれ実装される。電子部品31,32の実装方法としては、例えばリフロー方式が採用される。具体的には、まず、はんだペーストが実装面2a上の所定のランド部にスクリーン印刷法等により塗布され、次に、はんだペーストを介して複数の電子部品31、32が所定のランド部にそれぞれ搭載される。その後、電子部品31,32が搭載された集合基板25をリフロー炉へ装入し、はんだペーストをリフローすることで、各電子部品31,32が実装面2a上に電気的・機械的に接合される。
(封止層の形成工程)
図6B,図7Aは、封止層4の形成工程を説明する図である。本実施形態において、封止層4を形成する工程は、第1の封止層4aを形成する工程と、マスクを配置する工程と、第2の封止層4bを形成する工程とを有する。
図6Bは、第1の封止層4aが実装面2a上に形成された態様を示す。第1の封止層4aは、電子部品31,32を被覆するように、集合基板25の実装面2a上に形成される。第1の封止層4aの形成方法は特に限定されず、例えば、型を用いたモールド成形法、型を用いないポッティング成形法等が適用可能である。また、液状又はペースト状の封止樹脂材料をスピンコート法、スクリーン印刷法により実装面2a上に塗布した後、熱処理を施して硬化させてもよい。
次に、図7Aを参照し、第1の封止層4a上にマスクMを配置する。マスクMは、第2の封止領域412に対応する領域に開口Maを有する。これにより、開口Maを介して第1の封止層4aの表面の一部が露出される。マスクMとしては、金属製のメタルマスクが適用されてもよいし、樹脂等からなるレジストマスク等を適用してもよい。
引き続き図7Aを参照し、第1の封止層4a上に、マスクMの開口を介して第2の封止層4bを形成する。第2の封止層4bの形成方法は特に限定されないが、例えば、液状又はペースト状の封止樹脂材料をスクリーン印刷法等によりマスクMを介して第1の封止層4aに塗布し、熱処理を施して硬化させてもよい。また第2の封止層4bは、第1の封止層4aと同一の材料を用いてもよいし、異なる材料を用いてもよい。
これにより、図7Aに示すように、実装面2a上に、第1の封止領域411と第1の封止領域411から実装面2aの反対側に突出する第2の封止領域412とを含み実装面2aと対向する第1の表面41と、実装面2aと第1の表面41とに連接する第2の表面42とを有し、絶縁性材料で構成され電子部品31,32を被覆する封止層4が形成される。
(ハーフカット工程)
図7Bは、ハーフカット工程を説明する図である。本工程では、例えばダイサーにより、分離ラインLに沿って、封止層4の上面である第1の表面41から集合基板25の内部に達する深さのカット溝Cが形成される。カット溝Cは、集合基板25(配線基板2)の段差部2cを形成する。カット溝Cの深さは特に限定されないが、集合基板25上の第1のGND端子24aを分断できる深さで形成される。
(導電性シールドの形成工程)
図8Aは、導電性シールド5の形成工程を説明する図である。導電性シールド5は、封止層4の外表面である第1の表面41と第2の表面42とを被覆するように形成される。これにより、封止層4の第1の表面41上を被覆する第1のシールド部51と、第2の表面42上を被覆する第2のシールド部52とが形成される。
本実施形態において、導電性シールド5は、導電性樹脂あるいは導電性塗料を封止層4の表面及びカット溝C内に塗布あるいは充填することで形成される。形成方法は特に限定されず、例えば、型を用いたモールド成形法、型を用いないポッティング成形法等が適用可能である。また、液状又はペースト状の封止樹脂材料をスピンコート法、スクリーン印刷法により封止層4上に塗布した後、熱処理を施して硬化させてもよい。また、カット溝Cへの導電性樹脂の充填効率を高めるため、当該工程を真空雰囲気中で実施してもよい。
第2のシールド部52を構成する導電性樹脂は、封止層4に形成されたカット溝Cにも充填されることにより、カット溝Cに臨む基板2上の第1のGND端子24aと接合される。これにより、第2のシールド部52と第1のGND端子24aとが電気的・機械的に相互に接続される。
導電性シールド5の形成には、メッキ法あるいはスパッタ法等の真空成膜方法が採用されてもよい。前者の場合、集合基板25をメッキ浴中に浸漬し、封止層4の外表面及びカット溝Cの内壁面にメッキ膜を堆積させることで、導電性シールド5を形成することができる。後者の場合、集合基板25を真空チャンバに装填し、導電性材料からなるターゲットをスパッタして封止層4の外表面及びカット溝Cの内壁面にスパッタ膜を堆積させることで、導電性シールド5を形成することができる。
(裁断工程)
図8Bは、裁断工程を説明する図である。本工程においては、ダイシングテープT上で集合基板25が分離ラインLに沿ってフルカットされることにより、複数の回路モジュール100が個片化される。分離に際しては、図8Aに示すように、例えばダイサーD等が用いられる。本実施形態において、カット溝C内にも導電性シールド5が充填されるため、分離ラインLにて分離した際に、配線基板2と導電性シールド5とが同一の裁断面を有するように構成される。
これにより、図4に示すような、封止層4の外表面(第1の表面41及び第2の表面42)と配線基板2の側面の一部を被覆する導電性シールド5を備えた回路モジュール100が作製される。そして、フルカットされた回路モジュール100各々は、例えばピッカー等によって取り出され、所定の電子機器等にそれぞれ実装される。
[本実施形態の作用]
以上の各工程により、回路モジュール100が製造される。本実施形態に係る回路モジュールの製造方法によれば、電子部品31と対向して設けられた封止層4の第2の封止領域412がZ軸方向上方に突出して形成される。これにより、回路モジュール全体の厚みを高背の電子部品31の厚み(高さ)を考慮して可能な限り薄く構成しようとした場合であっても、突出した第2の封止領域412により、電子部品31と導電性シールド5の内面との距離を十分に確保することが可能となる。したがって、回路モジュール100の小型化を図りつつ、電子部品31と導電性シールド5との間に発生する寄生容量を低減することが可能となる。またこれにより、導電性シールド5の電磁シールド機能を十分に確保できるとともに、電子部品31の誤動作等の不具合を抑制することが可能となる。
ここで、上記寄生容量を低減するためには、電子部品31上の領域の導電性シールドを除去する方法が考えられる。しかしながら、封止層の厚みを考慮せずに導電性シールドの一部の領域を除去しようとすると、以下のような問題が生じる。
例えば、導電性シールドの一部の領域を除去する方法として、導電性シールド上からレーザ光を照射し、電子部品上の導電性シールドを除去するという方法が考えられる。しかしながら、金属あるいは導電性樹脂等からなる導電性シールドのレーザ光の吸光係数と、絶縁性樹脂等からなる封止層の吸光係数は、一般的に大きく異なる。すなわち、導電性シールドを除去可能な強度のレーザ光を照射する場合、当該レーザ光が封止層に達すると、封止層が瞬時に焼き切られることとなる。
図9は、本実施形態の比較例に係る、レーザ光の照射により導電性シールドの一部を除去した回路モジュール100Aの構成を示す概略断面図である。本比較例では、電子部品31と対向する領域の導電性シールド5Aが除去されているが、当該領域に対応する封止層4の表面41Aに、凹部412Aが形成されている。これは、導電性シールド5Aをレーザ照射により除去しようとした際に、封止層4Aの一部まで焼損したものである。このように、導電性シールドの除去にレーザ光を用いた方法を採用した場合には、レーザ光の強度の調節が困難であり、封止層4A直下の電子部品31に損傷を与えるおそれがある。
あるいは、研磨等により導電性シールドの一部の領域のみ除去する方法も考えられるが、非常に微小な領域を研磨することとなり、生産性の面で問題がある。また、封止層の上面が略平坦に構成されている場合に、導電性シールドの上面全体を研磨しようとすると、封止層の上面全体が露出することとなり、所期の電磁シールド機能を得ることができない。
そこで、本実施形態に係る製造方法によれば、略平坦な第1の封止層4a上に、マスクMを介して第2の封止層4bを積層することで、Z軸方向に突出した第2の封止領域412を有する封止層4を容易に形成することが可能となる。このような方法により、電子部品31と導電性シールド5との間の寄生容量の発生(容量結合)を抑制でき、かつ、電子部品を損傷させることなく回路モジュール100を製造することが可能となる。また、煩雑な工程を回避し、高い生産性を維持することが可能となる。
さらに、本実施形態によれば、導電性シールドが封止層の外表面全体を被覆することができるため、導電性シールドの電磁シールド機能を安定的に確保することが可能となる。
また、本実施形態に係る製造方法によれば、導電性ペースト等により導電性シールドを形成することが可能となる。これにより、金属製の蓋部材等を用いる場合と比較して、導電性シールドを容易に形成することができ、かつコストの上昇を抑制することが可能となる。
<第2の実施形態>
図10は、本発明の第2の実施形態に係る回路モジュールを示す概略断面図であり、図4に示した断面図に対応する。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態に係る回路モジュール100Bは、導電性シールド5Bが封止層4Bの第2の表面42Bと第1の表面41Bの第1の封止領域411Bとを被覆しており、第2の封止領域412Bは被覆していない。すなわち、導電性シールド5Bは、第2の封止領域412Bを露出する開口部513Bを有する。
本実施形態によっても、電子部品31と導電性シールド5Bとの間の寄生容量の発生(容量結合)を抑制することが可能となる。また、回路モジュール100B全体としての厚みを規制し、小型化を図ることが可能となる。
次に、このような構成の回路モジュール100Bの製造方法について説明する。本実施形態に係る回路モジュール100Bの製造方法は、第1の実施形態と同様の工程に加えて、研磨により、第2の封止領域412B上の導電性シールドを除去する工程をさらに含む。
すなわち、本実施形態に係る回路モジュールの製造方法は、集合基板の準備工程と、電子部品の実装工程と、封止層の形成工程と、ハーフカット工程と、導電性シールドの形成工程と、導電性シールドの一部を除去する工程と、裁断工程とを有する。
本実施形態においては、導電性シールドを形成する工程の後、裁断工程の前に、図4に示す厚みD2に相当する厚みの導電性シールドを研磨により除去する。研磨の方法は特に限定されず、乾式ポリッシング等により導電性シールドの第1のシールド部の表面全体を研磨することができる。これにより、図10に示すように、上面が略平坦な構成の回路モジュール100Bを形成することができる。
また、本実施形態に係る封止層4Bの第1の表面41Bは、Z軸方向上方に突出する第2の封止領域412Bを有する。これにより、導電性樹脂を塗布又は充填する際に、第1の封止領域411B上の導電性樹脂を厚みD1とし、第2の封止領域412B上の導電性樹脂を厚みD1より小さい厚みD2として形成することができる(図4、図8A参照)。したがって、導電性シールドの上面全体の厚みD2を研磨することで、第1の封止領域411B上の導電性樹脂を所定の厚み(D1−D2)だけ残存させつつ、第2の封止領域412B上に選択的に開口部513Bを形成することが容易になる。
また、裁断工程の前に複数の回路モジュール100Bの導電性シールドの上面全体を研磨することで、複数の回路モジュール100Bに対して同時に導電性シールド5Bを形成することが可能となる。これにより、生産性を維持することが可能となる。
加えて、本実施形態に係る回路モジュール100Bの製造方法によれば、第1の実施形態で説明したように、導電性シールド5Bの除去に際し、レーザ加工を採用する必要がない。これにより、電子部品31の損傷を抑制しつつ、導電性シールド5Bを除去することができる。
<第3の実施形態>
図11は、本発明の第3の実施形態に係る回路モジュールを示す概略断面図であり、図4に示した断面図に対応する。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態に係る回路モジュール100Cは、導電性シールド5Cが第1の実施形態と同様に、封止層4Cの外表面、すなわち第2の表面42Cと第1の表面41Cの第1及び第2の封止領域411C,412Cを被覆しているが、第1のシールド部51Cの全体の厚みが略同一に構成される点で、第1の実施形態と異なる。
すなわち、図11に示すように、導電性シールド5Cの第1のシールド部51Cは、第1の封止領域411C上と第2の封止領域412C上とで略同一の厚みD3を有する。すなわち、第1のシールド部51Cは、封止層4Cの第1の表面41Cに倣った形状で構成される。厚みD3は、特に限定されないが、第1の実施形態で説明した第1のシールド領域511の厚みD1よりも小さい厚みに設定することができる。
本実施形態に係る回路モジュール100Cは、第1の実施形態と同様に製造することができる。すなわち、本実施形態に係る回路モジュールの製造方法は、集合基板の準備工程と、電子部品の実装工程と、封止層の形成工程と、ハーフカット工程と、導電性シールドの形成工程と、裁断工程と、を有する。本実施形態に係る製造方法は、導電性シールドの形成工程のみ、第1の実施形態と異なる。
本実施形態に係る導電性シールドの形成工程では、例えば、導電性樹脂の塗布又は充填量を第1の実施形態よりも少ない量に設定することで、導電性シールドを封止層4Cの第1の表面41Cに倣って形成することができる。具体的な形成方法は特に限定されない。例えば、型を用いたモールド成形法、型を用いないポッティング成形法等が適用可能であるし、あるいは液状又はペースト状の封止樹脂材料をスピンコート法、スクリーン印刷法により封止層4C上に塗布した後、熱処理を施して硬化させてもよい。
本実施形態によっても、第1の実施形態と同様に、回路モジュール100C全体の厚みを規制しつつ、導電性シールドと電子部品との間の寄生容量を低減することが可能となる。
(変形例)
図12は、本実施形態の変形例に係る回路モジュールを示す概略断面図であり、図4に示した断面図に対応する。
本変形例に係る回路モジュール100Dは、導電性シールド5Dが封止層4Dの第2の表面42Dと第1の表面41Dの第1の封止領域411Dとを被覆しており、第2の封止領域412Dは被覆していない。すなわち、導電性シールド5Dは、第2の実施形態と同様に、第2の封止領域412Dを露出する開口部513Dを有する。
本変形例に係る回路モジュール100Dの製造方法は、本実施形態と同様の工程に加えて、さらに、研磨により、第2の封止領域412D上の導電性シールドを除去する工程を含む。研磨の方法は特に限定されず、乾式ポリッシング等により第2の封止領域412D上の領域を研磨することができる。これにより、図12に示すような構成の回路モジュール100Dを形成することができる。
本実施形態においては、導電性樹脂を塗布又は充填する工程において、第2の封止領域412D上の導電性樹脂膜が突出して形成されるため(図11参照)、当該突出している領域のみを容易に研磨することができる。
本変形例によっても、回路モジュール100D全体の厚みを規制しつつ、導電性シールドと電子部品との間の寄生容量の発生(容量結合)を抑制することが可能となる。
<第4の実施形態>
図13、14は、本発明の第4の実施形態に係る回路モジュールを示す図であり、図13は図4に示した断面図に対応する概略断面図、図14は平面図である。以下、第1及び第2の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態に係る回路モジュール100Eは、第2の実施形態と同様に、導電性シールド5Eが、第2の封止領域412Eを露出する開口部513Eを有する。開口部513Eは、本実施形態において、第2の封止領域412Eを露出する底面513Eaと、導電性シールド5Eが露出する壁面513Ebとを有する。
本実施形態に係る導電性シールド5Eは、露出された第2の封止領域412Eの周囲に形成され開口部513Eの底面513Eaから露出する縁部53Eを有する。縁部53Eは、Z軸方向上方から見た際に、第2の封止領域412Eの周囲を縁取るように構成される(図14参照)。これにより、導電性シールド5Eは、縁部53Eと、開口部513Eの壁面513Ebから露出された領域とを含む段差部を有するように構成される。
また、開口部513Eの形状は特に限定されない。例えば、図14に示すように底面513Eaが矩形状に構成されてもよいし、円形状に構成されてもよい。あるいは、底面513Eaと壁面513Ebとが連続する曲面で構成されてもよい。
本実施形態に係る回路モジュールの製造方法は、集合基板の準備工程と、電子部品の実装工程と、封止層の形成工程と、ハーフカット工程と、導電性シールドの形成工程と、導電性シールドの一部を除去する工程と、裁断工程とを有する。
導電性シールドの形成工程は、第1の実施形態に係る導電性シールドの形成工程と同様に行うことができる。すなわち図8Aを参照し、本工程は、導電性樹脂あるいは導電性塗料を封止層4Eの表面及びカット溝内に塗布あるいは充填することで形成される。なおこの際、第2の封止領域412E上にも十分な厚みの導電性樹脂等を充填あるいは塗布する。
次に、導電性シールドの上面から所期の開口を形成することで、導電性シールドのうち封止層4Eの第2の封止領域412E上の領域を除去する。ここで、当該開口の深さは、第2の封止領域412Eに達する深さで、かつ第1の封止領域411Eの表面までは達しない深さとすることができる。またZ軸方向上方から見た平面視(以下、単に「平面視」ともいう)における開口の大きさは、第2の封止領域412Eよりも大きく構成することができる。これにより、第2の封止領域412E及び縁部53Eを露出する底面513Eaと壁面513Ebとを有する開口部513Eが形成される。導電性シールドの除去には、研削加工、切削加工等の機械加工を適用することができるが、これ以外にも、例えばレーザ加工やエッチング法等を適宜適用することができる。
そして第1の実施形態と同様に裁断工程を行うことで、図13に示す回路モジュール100Eを形成することができる。本実施形態によっても、回路モジュール全体の小型化を図りつつ、電子部品31と導電性シールド5Eとの間の寄生容量の発生(容量結合)を抑制することが可能となる。
また、研削等の機械加工によって開口部513Eを形成することができるため、第2の封止領域412Eを容易かつ確実に露出させることが可能となる。
さらに本実施形態に係る回路モジュール100Eは、Z軸方向上方から第2の封止領域412E及び縁部53Eを確認することで、開口部513Eの深さを判定することができ、規格外の製品や不良品等を容易に判定することができる。具体的には、Z軸方向上方から見た際に第2の封止領域412E(封止層4E)が全く確認できない場合には、開口部513Eの深さが所期の深さよりも浅いと判定することができる。一方、第2の封止領域412Eは確認できるが縁部53Eが確認できない場合には、開口部513Eの平面視における大きさが十分でないか、あるいは開口部513Eの深さが第1の封止領域411Eの表面よりも深いと判定することができる。例えば、開口部513Eの深さが深い場合は、開口部513Eを形成する際に電子部品31が損傷している可能性や、電子部品31が外部からの影響を受けやすい可能性があり、当該製品を不良品と判定することができる。
このように、例えば出荷前の検査工程において、Z軸方向上方から縁部53Eを確認することで、不良品を容易に見分けることができ、検査効率を向上させることが可能となる。
(変形例)
本実施形態に係る回路モジュール100Eは、上述の製造方法の他に、以下のように製造することも可能である。すなわち、ハーフカット工程と、第1のシールド層の形成工程と、第2のシールド層の形成工程と、裁断工程とを有してもよい。
第1のシールド層は、図10に示す第2の実施形態の導電性シールド5Bと同様に、封止層4Eの第2の表面42Eと第1の表面41Eの第1の封止領域411Eとを被覆しており、第2の封止領域412Eを被覆していない構成を有する。第1のシールド層の形成工程では、まず第1の実施形態に係る導電性シールドの形成工程と同様に、導電性樹脂あるいは導電性塗料を封止層4Eの表面及びカット溝内に塗布あるいは充填する。そして、第2の実施形態と同様に、導電性シールドのうち封止層4Eの第2の封止領域412E上の領域を研磨により除去する。
次に、第2のシールド層は、第1のシールド層上に形成され、開口部513Eを有する。第2のシールド層の形成工程では、例えば第1のシールド層のうち第2の封止領域412上を被覆するマスクを配置し、当該マスクを介して導電性樹脂等を塗布あるいは充填する。
本変形例によれば、第2の封止領域412Eを露出した後、マスクを用いて開口部513Eを形成することができるため、開口部513Eの形状制御性を高めることができる。したがって、電子部品31を封止層4Eによって確実に被覆することができ、不具合を抑制することができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
例えば、以上の各実施形態においては、第2の封止領域が電子部品と対向して設けられると説明したがこれに限定されず、例えば電子部品と対向しない領域に設けることも可能である。誘電体である封止層の一部の厚みを厚く形成することで、導電性シールドの影響による複数の電子部品間の電気的な干渉を抑制し、配線基板上の各電子部品の不具合を抑制することができる。
例えば以上の各実施形態では、封止層の形成方法として、第1の封止層を形成した後、マスクを介して第2の封止層を形成する方法について説明したが、これに限定されない。例えば、エッチング法を適用することも可能であるし、レーザ加工等を適用してもよい。
また、導電性シールドに開口部を形成する方法として、導電性シールドの上面を研磨すると説明したが、これに限定されない。例えば、エッチング法を適用することもできるし、レーザ加工を適用してもよい。本発明においては、封止層の一部が厚く形成されるため、レーザ加工により電子部品が損傷する可能性を低減することができる。
さらに以上の実施形態では、配線基板2がプリント配線基板で構成される例を説明したが、これに限られず、例えばシリコン基板等の半導体基板で配線基板が構成されてもよい。また、電子部品3はMEMS(Micro Electro Mechanical System)部品等の各種アクチュエータであってもよい。
2…配線基板
3,31,32…電子部品
4,4B,4C,4D,4E…封止層
41,41B,41C,41D,41E…第1の表面
42,42B,42C,42D,42E…第2の表面
411,411B,411C,411D,411E…第1の封止領域
412,412B,412C,412D,412E…第2の封止領域
5,5B,5C,5D,5E…導電性シールド
51,51C…第1のシールド部
52,52C…第2のシールド部
511…第1のシールド領域
512…第2のシールド領域
513B,513D,513E…開口部
53E…縁部
24a…グランド端子
100,100B,100C,100D,100E…回路モジュール

Claims (5)

  1. 実装面を有する配線基板と、
    前記実装面上に実装された電子部品と、
    第1の封止領域と前記第1の封止領域から前記実装面の反対側に平面状に突出し前記電子部品に対向して設けられた第2の封止領域とを含み前記実装面と対向する第1の表面と、前記実装面と前記第1の表面とに連接する第2の表面とを有し、絶縁性材料で構成され前記電子部品を被覆する封止層と、
    前記第2の封止領域を露出する開口部を有し、前記第2の表面と前記第1の表面の第1の封止領域とを被覆する導電性シールドと
    を具備する回路モジュール。
  2. 請求項に記載の回路モジュールであって、
    前記開口部は、前記第2の封止領域を露出する底面を有し、
    前記導電性シールドは、前記露出された第2の封止領域の周囲に形成され前記開口部の底面から露出される縁部をさらに有する
    回路モジュール。
  3. 請求項1又は2に記載の回路モジュールであって、
    前記配線基板は、前記導電性シールドと電気的に接続するグランド端子を有する
    回路モジュール。
  4. 実装面上に電子部品が実装された配線基板を準備し、
    前記実装面上に、第1の封止領域と前記第1の封止領域から前記実装面の反対側に平面状に突出し前記電子部品に対向して設けられた第2の封止領域とを含み前記実装面と対向する第1の表面と、前記実装面と前記第1の表面とに連接する第2の表面とを有し、絶縁性材料で構成され前記電子部品を被覆する封止層を形成し、
    前記封止層の外表面を被覆する導電性シールドを形成し、
    前記第2の封止領域上の前記導電性シールドを除去する
    回路モジュールの製造方法。
  5. 請求項に記載の回路モジュールの製造方法であって、
    前記封止層を形成する工程は、
    前記電子部品を被覆する第1の封止層を形成する工程と、
    前記第1の封止層上に、前記第2の封止領域に対応する領域に開口を有するマスクを配置する工程と、
    前記第1の封止層上に、前記マスクの開口を介して第2の封止層を形成する工程とを含む
    回路モジュールの製造方法。
JP2013248237A 2013-07-10 2013-11-29 回路モジュール及びその製造方法 Active JP5576548B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013248237A JP5576548B1 (ja) 2013-07-10 2013-11-29 回路モジュール及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013144579 2013-07-10
JP2013144579 2013-07-10
JP2013248237A JP5576548B1 (ja) 2013-07-10 2013-11-29 回路モジュール及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014082639A Division JP2015035579A (ja) 2013-07-10 2014-04-14 回路モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP5576548B1 true JP5576548B1 (ja) 2014-08-20
JP2015035572A JP2015035572A (ja) 2015-02-19

Family

ID=51579045

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013248237A Active JP5576548B1 (ja) 2013-07-10 2013-11-29 回路モジュール及びその製造方法
JP2014082639A Pending JP2015035579A (ja) 2013-07-10 2014-04-14 回路モジュール及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014082639A Pending JP2015035579A (ja) 2013-07-10 2014-04-14 回路モジュール及びその製造方法

Country Status (2)

Country Link
US (1) US20150016066A1 (ja)
JP (2) JP5576548B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105472866A (zh) * 2014-09-30 2016-04-06 太阳诱电株式会社 电路组件及其制造方法
JP2016052083A (ja) * 2014-09-02 2016-04-11 セイコーエプソン株式会社 電子部品、発振器、電子機器、および移動体
WO2016092693A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5767268B2 (ja) * 2013-04-02 2015-08-19 太陽誘電株式会社 回路モジュール及びその製造方法
FR3020742B1 (fr) * 2014-05-05 2016-05-27 Valeo Systemes De Controle Moteur Systeme electrique avec blindage
JP6272745B2 (ja) * 2014-10-27 2018-01-31 ソニー・オリンパスメディカルソリューションズ株式会社 医療機器用基板および医療機器
WO2016144039A1 (en) 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
WO2017047539A1 (ja) 2015-09-14 2017-03-23 株式会社村田製作所 高周波モジュール
US10652996B2 (en) * 2015-12-21 2020-05-12 3M Innovative Properties Company Formable shielding film
DE112017000890T5 (de) 2016-02-18 2018-10-31 Autonetworks Technologies, Ltd. Schaltungsanordnung und elektrischer Anschlusskasten
JP6728917B2 (ja) * 2016-04-12 2020-07-22 Tdk株式会社 電子回路モジュールの製造方法
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
JP6328698B2 (ja) * 2016-07-26 2018-05-23 Tdk株式会社 電子回路パッケージ
US10477687B2 (en) 2016-08-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method for EMI shielding structure
KR20180032985A (ko) * 2016-09-23 2018-04-02 삼성전자주식회사 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스
US10068854B2 (en) * 2016-10-24 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR102551657B1 (ko) * 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
WO2018168591A1 (ja) * 2017-03-13 2018-09-20 株式会社村田製作所 モジュール
JP6689780B2 (ja) 2017-03-30 2020-04-28 太陽誘電株式会社 電子部品モジュールの製造方法
JP2018170419A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール
JP6875198B2 (ja) * 2017-05-31 2021-05-19 株式会社村田製作所 インダクタ
KR20190004964A (ko) * 2017-07-05 2019-01-15 삼성전자주식회사 반도체 패키지
US10594020B2 (en) 2017-07-19 2020-03-17 Samsung Electronics Co., Ltd. Electronic device having antenna element and method for manufacturing the same
KR102373931B1 (ko) 2017-09-08 2022-03-14 삼성전자주식회사 전자파 차폐구조
JP2019103232A (ja) * 2017-12-01 2019-06-24 矢崎総業株式会社 電子部品ユニット
WO2021060163A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 モジュールおよびその製造方法
JP2021158202A (ja) * 2020-03-26 2021-10-07 シャープ株式会社 シールド構造および電子機器
CN115917732A (zh) * 2020-08-12 2023-04-04 株式会社村田制作所 高频模块以及通信装置
FR3117302B1 (fr) * 2020-12-03 2022-11-11 Thales Sa Module électronique et procédé de fabrication associé
KR20230015773A (ko) 2021-07-23 2023-01-31 삼성전자주식회사 전자 부품의 차폐를 위한 도전성 레이어가 형성된 기판 및 이를 포함하는 전자 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206702A (ja) * 1990-01-08 1991-09-10 Nec Corp 発振器用シールドケース
JP2011155223A (ja) * 2010-01-28 2011-08-11 Tdk Corp 回路モジュール
JP2012009611A (ja) * 2010-06-24 2012-01-12 Murata Mfg Co Ltd 回路モジュール
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
WO2012101920A1 (ja) * 2011-01-27 2012-08-02 株式会社村田製作所 回路モジュール及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
JP4138862B1 (ja) * 2008-01-15 2008-08-27 松下電器産業株式会社 回路基板モジュール及び電子機器
JP4658268B2 (ja) * 2008-11-26 2011-03-23 三菱電機株式会社 電力用半導体モジュール
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206702A (ja) * 1990-01-08 1991-09-10 Nec Corp 発振器用シールドケース
JP2011155223A (ja) * 2010-01-28 2011-08-11 Tdk Corp 回路モジュール
JP2012009611A (ja) * 2010-06-24 2012-01-12 Murata Mfg Co Ltd 回路モジュール
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
WO2012101920A1 (ja) * 2011-01-27 2012-08-02 株式会社村田製作所 回路モジュール及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016052083A (ja) * 2014-09-02 2016-04-11 セイコーエプソン株式会社 電子部品、発振器、電子機器、および移動体
CN105472866A (zh) * 2014-09-30 2016-04-06 太阳诱电株式会社 电路组件及其制造方法
CN105472866B (zh) * 2014-09-30 2018-08-07 太阳诱电株式会社 电路组件及其制造方法
WO2016092693A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法

Also Published As

Publication number Publication date
JP2015035579A (ja) 2015-02-19
JP2015035572A (ja) 2015-02-19
US20150016066A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
JP5576548B1 (ja) 回路モジュール及びその製造方法
JP5466785B1 (ja) 回路モジュール及びその製造方法
TWI520661B (zh) 電路模組及其製造方法
JP6387278B2 (ja) 回路モジュール及びその製造方法
JP5756500B2 (ja) 回路モジュール
JP5550159B1 (ja) 回路モジュール及びその製造方法
JP5622906B1 (ja) 回路モジュールの製造方法
JP5576543B1 (ja) 回路モジュール
KR20130117328A (ko) 회로 모듈 및 그 제조 방법
JP5517379B1 (ja) 回路モジュール
JP5517378B1 (ja) 回路モジュール
CN104347541B (zh) 电路模块以及电路模块的制造方法
JP2014183181A (ja) 電子部品モジュール及びその製造方法
US20150062835A1 (en) Circuit module
JP2015204342A (ja) 電子部品の製造方法
EP2363883A1 (en) Connecting pad producing method
JP2019102536A (ja) 多層回路基板
JP2016127148A (ja) 配線基板の製造方法
CN114220795B (zh) Sip封装组件及其封装方法、制作方法
JP2015144165A (ja) 回路モジュール及びその製造方法
JP2011049379A (ja) 電子部品およびその製造方法
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JP2024134681A (ja) 配線基板および配線基板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140703

R150 Certificate of patent or registration of utility model

Ref document number: 5576548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250