JP2015035579A - 回路モジュール及びその製造方法 - Google Patents

回路モジュール及びその製造方法 Download PDF

Info

Publication number
JP2015035579A
JP2015035579A JP2014082639A JP2014082639A JP2015035579A JP 2015035579 A JP2015035579 A JP 2015035579A JP 2014082639 A JP2014082639 A JP 2014082639A JP 2014082639 A JP2014082639 A JP 2014082639A JP 2015035579 A JP2015035579 A JP 2015035579A
Authority
JP
Japan
Prior art keywords
shield
sealing
region
circuit module
sealing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014082639A
Other languages
English (en)
Inventor
島村　雅哉
Masaya Shimamura
雅哉 島村
麦谷　英児
Hideji Mugitani
英児 麦谷
健三 北崎
Kenzo Kitazaki
健三 北崎
甲斐　岳彦
Takehiko Kai
岳彦 甲斐
今井　正文
Masabumi Imai
正文 今井
温志 伊藤
Atsushi Ito
温志 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2014082639A priority Critical patent/JP2015035579A/ja
Publication of JP2015035579A publication Critical patent/JP2015035579A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/085—Using vacuum or low pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】電磁シールド及び電子部品の相互間の電気的な影響を抑制することが可能な回路モジュール及びその製造方法を提供する。【解決手段】上記回路モジュールは、配線基板と、電子部品と、封止層と、導電性シールドとを具備する。配線基板は、実装面を有する。電子部品は、実装面上に実装される。封止層は、第１の封止領域と第１の封止領域から実装面の反対側に突出する第２の封止領域とを含み実装面と対向する第１の表面と、実装面と第１の表面とに連接する第２の表面とを有し、絶縁性材料で構成され電子部品を被覆する。導電性シールドは、第１の封止領域上に形成された第１のシールド領域と第２の封止領域上に形成された第２のシールド領域とを含み第１の表面上を被覆する第１のシールド部と、第２の表面上を被覆し実装面と接続される第２のシールド部とを有し、封止層の第１の表面と第２の表面とを被覆する。【選択図】図１１

Description

本発明は、電磁シールド機能を有する回路モジュール及びその製造方法に関する。
基板上に複数の電子部品が実装され、各種電子機器に搭載される回路モジュールが知られている。このような回路モジュールには、一般に、モジュール外部への電磁波の漏洩及び外部からの電磁波の侵入を防止する電磁シールド機能を有する構成が採用される。
近年、回路モジュール内に実装される電子部品の多様化が進む一方で、回路モジュール自体の低背化も要求されている。例えば、回路モジュール全体の厚みをできる限り薄く構成しようとする場合は、比較的高背の電子部品と電磁シールドとが近接することとなる。これにより、誘電体である封止樹脂を挟んで当該電子部品と電磁シールドとの間に寄生容量が発生し、電子部品の動作に不具合が生じることがあった。
電子部品と電磁シールドとの寄生容量の発生を抑制する構成として、例えば特許文献１には、高背の電子部品の上方の電磁シールド膜が開口された回路モジュールが開示されている。また、特許文献２には、高背の実装部品が金属ケースからなる電磁シールドを貫通するように構成された回路モジュールが開示されている。
特開２０１２−００９６１１号公報 特開２００２−１９０６９０号公報
しかしながら、特許文献１に記載の構成では、電磁シールド膜の一部のみを選択的に除去することが困難である。例えば、レーザ照射により電磁シールド膜の除去を行う場合には、導体である電磁シールド膜と、絶縁性樹脂等からなる封止樹脂との間でレーザ光の吸光係数が異なるため、レーザ光の強度を電磁シールド膜の除去に対応する強度に設定した場合には、封止樹脂を容易に焼き切り、除去部位の直下の電子部品まで損傷を与える可能性があった。また、電磁シールド膜の一部のみをポリッシング等により物理的に除去する方法では、生産性の面で問題があった。
一方、特許文献２に記載の構成では、電子部品が貫通する部位のみ開口させた金属ケースを作製する必要があり、コストの上昇や工程数の上昇といった問題があった。
以上のような事情に鑑み、本発明の目的は、電磁シールドと電子部品との間の電気的な影響を抑制することが可能な回路モジュール及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る回路モジュールは、配線基板と、電子部品と、封止層と、導電性シールドとを具備する。
上記配線基板は、実装面を有する。
上記電子部品は、上記実装面上に実装される。
上記封止層は、第１の封止領域と上記第１の封止領域から上記実装面の反対側に突出する第２の封止領域とを含み上記実装面と対向する第１の表面と、上記実装面と上記第１の表面とに連接する第２の表面とを有し、絶縁性材料で構成され上記電子部品を被覆する。
上記導電性シールドは、上記第１の封止領域上に形成され所定の厚みで構成された第１のシールド領域と上記第２の封止領域上に形成され上記所定の厚みで構成された第２のシールド領域とを含み上記第１の表面上を被覆する第１のシールド部と、上記第２の表面上を被覆し上記実装面と接続される第２のシールド部とを有し、上記封止層の上記第１の表面と上記第２の表面とを被覆する。
また本発明の一形態に係る回路モジュールの製造方法は、実装面上に電子部品が実装された配線基板を準備する工程を含む。
上記実装面上に、第１の封止領域と上記第１の封止領域から上記実装面の反対側に突出する第２の封止領域とを含み上記実装面と対向する第１の表面と、上記実装面と上記第１の表面とに連接する第２の表面とを有し、絶縁性材料で構成され上記電子部品を被覆する封止層が形成される。
上記第１の封止領域上に形成され所定の厚みで構成された第１のシールド領域と上記第２の封止領域上に形成され上記所定の厚みで構成された第２のシールド領域とを含み上記第１の表面上を被覆する第１のシールド部と、上記第２の表面上を被覆し上記実装面と接続される第２のシールド部とを有し、上記封止層の外表面を被覆する導電性シールドが形成される。
本発明の第１の実施形態に係る回路モジュールを示す斜視図である。 上記回路モジュールの平面図である。 上記回路モジュールにおける電子部品が実装された配線基板の平面図である。 図２の［Ａ］−［Ａ］線方向断面図である。 上記回路モジュールの配線基板上から導電性シールドを取り除き、封止層を露出した態様を示す平面図である。 上記回路モジュールの製造方法を説明する概略断面図である。 上記回路モジュールの製造方法を説明する概略断面図である。 上記回路モジュールの製造方法を説明する概略断面図である。 本発明の第１の実施形態の比較例に係る回路モジュールを示す断面図である。 本発明の第２の実施形態に係る回路モジュールを示す断面図である。 本発明の第３の実施形態に係る回路モジュールを示す断面図である。 本発明の第３の実施形態の変形例に係る回路モジュールを示す断面図である。 本発明の第４の実施形態に係る回路モジュールを示す断面図である。 上記回路モジュールの平面図である。
本発明の一実施形態に係る回路モジュールは、配線基板と、電子部品と、封止層と、導電性シールドとを具備する。
上記配線基板は、実装面を有する。
上記電子部品は、上記実装面上に実装される。
上記封止層は、第１の封止領域と上記第１の封止領域から上記実装面の反対側に突出する第２の封止領域とを含み上記実装面と対向する第１の表面と、上記実装面と上記第１の表面とに連接する第２の表面とを有し、絶縁性材料で構成され上記電子部品を被覆する。
上記導電性シールドは、少なくとも上記第２の表面と上記第１の表面の第１の封止領域とを被覆する。
上記回路モジュールにおいて、誘電体（絶縁体）からなる封止層の一部の領域が他の領域よりも厚く形成される。これにより、電子部品と導電性シールドとの間の寄生容量を低減あるいは当該寄生容量の発生を抑制することが可能となる。したがって、回路モジュールに実装された各電子部品の動作の不具合を抑制し、かつ導電性シールドの電磁シールド機能を十分に発揮させることが可能となる。
また、上記第２の封止領域は、上記電子部品と対向して設けられてもよい。
上記第２の封止領域により、回路モジュール全体が薄型化した場合であっても、電子部品と導電性シールドとの間の距離を十分に確保することが可能となる。これにより、電子部品と導電性シールドとの間の寄生容量を低減することが可能となる。したがって、導電性シールドの電磁シールド機能を安定的に維持し、かつ上記電子部品の不具合を抑制することが可能となる。
上記導電性シールドは、上記第１の表面の第２の封止領域をさらに被覆してもよい。
これにより、導電性シールドが、封止層の第１及び第２の表面（外表面）全体を被覆することとなり、電磁シールド機能をより効果的に発揮することが可能となる。
また、上記導電性シールドは、
上記第１の封止領域上に形成され第１の厚みで構成された第１のシールド領域と、上記第２の封止領域上に形成され上記第１の厚みよりも小さい第２の厚みで構成された第２のシールド領域とを含み上記第１の表面上を被覆する第１のシールド部と、
上記第２の表面上を被覆し上記実装面と接続される第２のシールド部とを有してもよい。
これにより、例えば第１のシールド部の表面を略平坦な面とすることができる。
上記導電性シールドは、上記第２の封止領域を露出する開口部を有してもよい。
これにより、導電性シールドが電子部品に対して影響を及ぼし得る領域に形成されない構成とすることができ、導電性シールドによる電子部品に対する電気的な影響を抑制することができる。
また、上記開口部は、上記第２の封止領域を露出する底面を有し、
上記導電性シールドは、上記露出された第２の封止領域の周囲に形成され上記開口部の底面から露出される縁部をさらに有してもよい。
このような構成により、平面視において開口部を第２の封止領域よりも大きく構成することができ、第２の封止領域を確実に開放することが可能となる。
上記配線基板は、上記導電性シールドと電気的に接続するグランド端子を有してもよい。
これにより、導電性シールドをグランド電位に維持することができ、導電性シールドの電磁シールド機能をより安定的に発揮させることが可能となる。
また本発明の一実施形態に係る回路モジュールの製造方法は、実装面上に電子部品が実装された配線基板を準備する工程を含む。
上記実装面上に、第１の封止領域と上記第１の封止領域から上記実装面の反対側に突出する第２の封止領域とを含み上記実装面と対向する第１の表面と、上記実装面と上記第１の表面とに連接する第２の表面とを有し、絶縁性材料で構成され上記電子部品を被覆する封止層が形成される。
上記封止層の外表面を被覆する導電性シールドが形成される。
また、上記封止層を形成する工程は、
上記電子部品を被覆する第１の封止層を形成する工程と、
上記第１の封止層上に、上記第２の封止領域に対応する領域に開口を有するマスクを配置する工程と、
上記第１の封止層上に、上記マスクの開口を介して第２の封止層を形成する工程とを含んでいてもよい。
これにより、エッチングや、レーザ加工等によるパターニング工程によらず、第１及び第２の封止層の積層によって上記封止層を形成することができる。したがって、配線基板や電子部品に対する影響を抑制しつつ、上記封止層を容易に形成することが可能となる。
さらに、上記回路モジュールの製造方法は、上記第２の封止領域上の上記導電性シールドを除去する工程を含んでもよい。
上記製造方法によれば、封止層の第２の封止領域に対応する部分が実装面と反対側に突出していることから、導電性シールドの上面全体を研磨等により除去することで、第２の封止領域のみを選択的に露出させることが可能となる。したがって、煩雑な工程を経ることなく、導電性シールドに、第２の封止領域が露出する構成の開口部を形成することが可能となる。
以下、図面を参照しながら、本発明の実施形態を説明する。
＜第１の実施形態＞
図１〜図４は、本発明の一実施形態に係る回路モジュールを示す図であり、図１は斜視図、図２は平面図、図３は配線基板の平面図、図４は、図２の［Ａ］−［Ａ］線方向断面図である。
なお各図において、Ｘ，Ｙ及びＺの各軸は相互に直交する３軸方向を示しており、このうちＺ軸方向は回路モジュールの厚み方向に対応する。なお理解容易のため、各部の構成は誇張して示されており、各図において部材の大きさや部材間の大きさの比率は、必ずしも対応しているとは限らない。
［回路モジュールの構成］
本実施形態に係る回路モジュール１００は、配線基板２と、電子部品３と、封止層４と、導電性シールド５とを有する。
回路モジュール１００は、全体として略直方体形状で構成される。大きさは特に限定されず、例えば、Ｘ軸方向及びＹ軸方向に沿った長さがそれぞれ１０〜５０ｍｍで構成され、本実施形態において一辺が約３５ｍｍの略正方形に構成される。また、厚みも特に限定されず、例えば１〜３ｍｍで構成され、本実施形態において約２ｍｍで構成される。
回路モジュール１００は、配線基板２上に複数の電子部品３が配置され、それらを被覆するように封止層４及び導電性シールド５が形成される。以下、回路モジュール１００の各部の構成について説明する。
（配線基板）
配線基板２は、例えば回路モジュール１００全体の寸法と同一の略正方形に構成された実装面２ａと、その反対側の端子面２ｂとを有し、厚みが例えば約０．４ｍｍのガラスエポキシ系多層配線基板で構成される。配線基板２の絶縁層を構成する材料は、上述のガラスエポキシ系材料に限られず、例えば絶縁性セラミック材料等も採用可能である。
配線基板２の配線層は、典型的には銅箔で構成され、配線基板２の表面、裏面及び内層部にそれぞれ配置される。上記配線層は、それぞれ所定形状にパターニングされることで、実装面２ａに配置された上層配線部２３ａ、端子面２ｂに配置された下層配線部２３ｂ、及び、それらの間に配置された内層配線部２３ｃをそれぞれ構成する。上層配線部２３ａは、電子部品３が実装されるランド部を含み、下層配線部２３ｂは、回路モジュール１００が実装される電子機器の制御基板（図示略）と接続される外部接続端子を含む。各層の配線部はそれぞれビア導体２３ｖを介して相互に電気的に接続される。
また上記配線層は、グランド（ＧＮＤ）電位に接続される第１のＧＮＤ端子（グランド端子）２４ａ及び第２のＧＮＤ端子２４ｂを含む。第１のＧＮＤ端子２４ａは、配線基板２の上面周縁部に形成された段差部２ｃに隣接して配置され、段差部２ｃに配置された導電性シールド５（第２のシールド部５２）の内面と接続される。第１のＧＮＤ端子２４ａは、上層配線部２３ａの一部として形成されてもよいし、内層配線部２３ｃの一部として形成されてもよい。
第２のＧＮＤ端子２４ｂは、内層配線部２３ｃを介して第１のＧＮＤ端子２４ａと接続される。第２のＧＮＤ端子２４ｂは、下層配線部２３ｂの一部として形成され、上記制御基板のグランド配線に接続される。
（電子部品）
電子部品３は、実装面２ａ上に実装されている。本実施形態において、電子部品３は、図３に示すように、複数の電子部品を含む。複数の電子部品としては、典型的には、集積回路（ＩＣ）、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ等の各種部品が含まれる。これらの部品には、金属製等の導体からなる筐体を有するものが含まれる。また、動作時に電磁波を周囲に発生する部品や、当該電磁波の影響を受け易い部品も含まれる。
図４には、例として、電子部品３１と、電子部品３１よりも高さが低い電子部品３２とを示している。ここで、「電子部品の高さ」とは、実装面２ａからＺ軸方向に沿った高さをいうものとする。
複数の電子部品３は、典型的には、はんだ、接着剤、ボンディングワイヤ等により、実装面２ａ上にそれぞれ実装される。
（封止層）
封止層４は、絶縁性材料で構成され、複数の電子部品３１，３２を被覆するように実装面２ａ上に形成される。封止層４は、例えばシリカやアルミナが添加されたエポキシ樹脂等の絶縁性樹脂で構成される。封止層４の形成方法は特に限定されないが、例えば後述するように、モールド形成法やスクリーン印刷法等を採用することができる。
封止層４は、実装面２ａと対向する第１の表面４１と、実装面２ａと第１の表面４１とに連接する第２の表面４２とを有し、電子部品３１，３２（電子部品３）を被覆するように構成される。第１の表面４１は、封止層４の主面（上面）として構成され、第２の表面４２は、封止層４の全側面あるいは周面として構成される。
図５は、配線基板２上から導電性シールド５を取り除き、封止層４を露出した態様を示す平面図である。同図に示すように、第１の表面４１は、第１の封止領域４１１と、第２の封止領域４１２とを含む。
第１の封止領域４１１は、本実施形態において、第１の表面４１のうち、電子部品３１と対向しない領域を構成する。第１の封止領域４１１は、本実施形態において略平坦な面を構成するが、これに限定されない。
第２の封止領域４１２は、第１の封止領域４１１から実装面２ａの反対側に突出するように構成される。すなわち第２の封止領域４１２は、第１の封止領域４１１からＺ軸方向上方に突出する凸部として構成される。第２の封止領域４１２が第１の封止領域４１１からＺ軸方向に突出する高さは特に限定されず、例えば、約１００μｍ〜３００μｍとすることができる。
また本実施形態において、第２の封止領域４１２は、第１の表面４１のうち、電子部品３１と対向して設けられる。第２の封止領域４１２の形状は特に限定されないが、Ｚ軸方向から見た際に、例えば、一辺が約０．３μｍの略正方形状の領域として構成することができる。
（導電性シールド）
導電性シールド５は、封止層４上に形成され、少なくとも第２の表面４２と第１の表面４１の第１の封止領域４１１とを被覆するように構成される。本実施形態において、導電性シールド５は、第１の表面４１の第２の封止領域４１２をさらに被覆しており、封止層４の外表面（第１の表面４１及び第２の表面４２を含む封止層４の表面をいう。以下同様。）全体を被覆するように構成される。
導電性シールド５は、第１のシールド部５１と、第２のシールド部５２とを有する。第１のシールド部５１は、封止層４の第１の表面４１を被覆し、導電性シールド５の上面を含むように構成される。第２のシールド部５２は、第２の表面４２上を被覆し、導電性シールド５の全側面を含むように構成される。
第１のシールド部５１は、第１のシールド領域５１１と、第２のシールド領域５１２とを有する。図４を参照し、第１のシールド領域５１１は、第１の封止領域４１１上に形成され第１の厚みＤ１で構成される。一方、第２のシールド領域５１２は、第２の封止領域４１２上に形成され第１の厚みＤ１よりも小さい第２の厚みＤ２で構成される。厚みＤ１は、例えば１５０〜４５０μｍとすることができ、厚みＤ２は、例えば５０〜１５０μｍとすることができるが、所期のシールド効果が得られれば特に限定されない。すなわち、第１のシールド部５１の外表面は略平坦な面で構成され、一方で内面は、第２のシールド領域５１２に対応する凹部が形成される。
また、第２のシールド部５２は、配線基板２の段差部２ｃに達するように構成され、第１のＧＮＤ端子２４ａと電気的に接続される。これにより、導電性シールド５の電磁シールド機能をより安定的に維持することができる。第２のシールド部５２の厚みは、例えば５０〜２５０μｍとすることができるが、所期のシールド効果が得られれば特に限定されない。
導電性シールド５は、封止層４の外表面に充填された導電性樹脂材料の硬化物からなり、より具体的には、例えばＡｇやＣｕ等の導電性粒子が添加されたエポキシ樹脂が採用される。あるいは、導電性シールド５は、封止層４の外表面に堆積されたメッキ膜又はスパッタ膜であってもよい。
［回路モジュールの製造方法］
次に、本実施形態の回路モジュール１００の製造方法について説明する。
図６〜８は、回路モジュール１００の製造方法を説明する図であり、Ｘ軸方向から見た要部断面図である。本実施形態に係る回路モジュールの製造方法は、集合基板の準備工程と、電子部品の実装工程と、封止層の形成工程と、ハーフカット工程と、導電性シールドの形成工程と、裁断工程と、を有する。以下、各工程について説明する。
（集合基板の準備工程）
図６Ａは、集合基板の準備工程と、電子部品３（３１，３２）の実装工程とを説明する図である。図６Ａを参照し、集合基板２５は、複数枚の配線基板２が面付けされた大面積の基板で構成される。図６Ａに複数の配線基板２を区画する分離ラインＬを示す。この分離ラインＬは仮想的なものであってもよいし、集合基板２５上に実際に印刷等により描かれていてもよい。
集合基板２５上には、後述する各工程を経て導電性シールド５までが形成され、最後の裁断工程において分離ラインＬに沿って裁断（フルカット）されることで、１枚の集合基板２５から複数の回路モジュール１００が作製される。また、図示されていないが、集合基板２５の内部には、配線基板２を構成するそれぞれの領域毎に、所定の配線パターン（１１、２３ａ，２３ｂ，２３ｃ，２３ｖ，２４ａ、２４ｂ等）が形成されている。
なお図示の例では、一枚の集合基板２５から４枚の配線基板２が切り出される例を示しているが、切り出される配線基板２の枚数は特に限定されない。例えば、集合基板２５として、約１５０ｍｍ四方の略正方形で構成される基板を用いた場合には、約３５ｍｍ四方の配線基板２が、Ｘ軸方向及びＹ軸方向にそれぞれ４個ずつ、計１６個配列される。また集合基板２５として、典型的には、一辺がそれぞれ１００〜２００ｍｍ程度の矩形状の基板が採用される。
（電子部品の実装工程）
引き続き図６Ａを参照し、電子部品の実装工程について説明する。図６Ａは、集合基板２５（配線基板２）上に電子部品３１，３２が配置された態様を示す。
本工程では、複数の電子部品３１，３２が、実装面２ａ上にそれぞれ実装される。電子部品３１，３２の実装方法としては、例えばリフロー方式が採用される。具体的には、まず、はんだペーストが実装面２ａ上の所定のランド部にスクリーン印刷法等により塗布され、次に、はんだペーストを介して複数の電子部品３１、３２が所定のランド部にそれぞれ搭載される。その後、電子部品３１，３２が搭載された集合基板２５をリフロー炉へ装入し、はんだペーストをリフローすることで、各電子部品３１，３２が実装面２ａ上に電気的・機械的に接合される。
（封止層の形成工程）
図６Ｂ，図７Ａは、封止層４の形成工程を説明する図である。本実施形態において、封止層４を形成する工程は、第１の封止層４ａを形成する工程と、マスクを配置する工程と、第２の封止層４ｂを形成する工程とを有する。
図６Ｂは、第１の封止層４ａが実装面２ａ上に形成された態様を示す。第１の封止層４ａは、電子部品３１，３２を被覆するように、集合基板２５の実装面２ａ上に形成される。第１の封止層４ａの形成方法は特に限定されず、例えば、型を用いたモールド成形法、型を用いないポッティング成形法等が適用可能である。また、液状又はペースト状の封止樹脂材料をスピンコート法、スクリーン印刷法により実装面２ａ上に塗布した後、熱処理を施して硬化させてもよい。
次に、図７Ａを参照し、第１の封止層４ａ上にマスクＭを配置する。マスクＭは、第２の封止領域４１２に対応する領域に開口Ｍａを有する。これにより、開口Ｍａを介して第１の封止層４ａの表面の一部が露出される。マスクＭとしては、金属製のメタルマスクが適用されてもよいし、樹脂等からなるレジストマスク等を適用してもよい。
引き続き図７Ａを参照し、第１の封止層４ａ上に、マスクＭの開口を介して第２の封止層４ｂを形成する。第２の封止層４ｂの形成方法は特に限定されないが、例えば、液状又はペースト状の封止樹脂材料をスクリーン印刷法等によりマスクＭを介して第１の封止層４ａに塗布し、熱処理を施して硬化させてもよい。また第２の封止層４ｂは、第１の封止層４ａと同一の材料を用いてもよいし、異なる材料を用いてもよい。
これにより、図７Ａに示すように、実装面２ａ上に、第１の封止領域４１１と第１の封止領域４１１から実装面２ａの反対側に突出する第２の封止領域４１２とを含み実装面２ａと対向する第１の表面４１と、実装面２ａと第１の表面４１とに連接する第２の表面４２とを有し、絶縁性材料で構成され電子部品３１，３２を被覆する封止層４が形成される。
（ハーフカット工程）
図７Ｂは、ハーフカット工程を説明する図である。本工程では、例えばダイサーにより、分離ラインＬに沿って、封止層４の上面である第１の表面４１から集合基板２５の内部に達する深さのカット溝Ｃが形成される。カット溝Ｃは、集合基板２５（配線基板２）の段差部２ｃを形成する。カット溝Ｃの深さは特に限定されないが、集合基板２５上の第１のＧＮＤ端子２４ａを分断できる深さで形成される。
（導電性シールドの形成工程）
図８Ａは、導電性シールド５の形成工程を説明する図である。導電性シールド５は、封止層４の外表面である第１の表面４１と第２の表面４２とを被覆するように形成される。これにより、封止層４の第１の表面４１上を被覆する第１のシールド部５１と、第２の表面４２上を被覆する第２のシールド部５２とが形成される。
本実施形態において、導電性シールド５は、導電性樹脂あるいは導電性塗料を封止層４の表面及びカット溝Ｃ内に塗布あるいは充填することで形成される。形成方法は特に限定されず、例えば、型を用いたモールド成形法、型を用いないポッティング成形法等が適用可能である。また、液状又はペースト状の封止樹脂材料をスピンコート法、スクリーン印刷法により封止層４上に塗布した後、熱処理を施して硬化させてもよい。また、カット溝Ｃへの導電性樹脂の充填効率を高めるため、当該工程を真空雰囲気中で実施してもよい。
第２のシールド部５２を構成する導電性樹脂は、封止層４に形成されたカット溝Ｃにも充填されることにより、カット溝Ｃに臨む基板２上の第１のＧＮＤ端子２４ａと接合される。これにより、第２のシールド部５２と第１のＧＮＤ端子２４ａとが電気的・機械的に相互に接続される。
導電性シールド５の形成には、メッキ法あるいはスパッタ法等の真空成膜方法が採用されてもよい。前者の場合、集合基板２５をメッキ浴中に浸漬し、封止層４の外表面及びカット溝Ｃの内壁面にメッキ膜を堆積させることで、導電性シールド５を形成することができる。後者の場合、集合基板２５を真空チャンバに装填し、導電性材料からなるターゲットをスパッタして封止層４の外表面及びカット溝Ｃの内壁面にスパッタ膜を堆積させることで、導電性シールド５を形成することができる。
（裁断工程）
図８Ｂは、裁断工程を説明する図である。本工程においては、ダイシングテープＴ上で集合基板２５が分離ラインＬに沿ってフルカットされることにより、複数の回路モジュール１００が個片化される。分離に際しては、図８Ａに示すように、例えばダイサーＤ等が用いられる。本実施形態において、カット溝Ｃ内にも導電性シールド５が充填されるため、分離ラインＬにて分離した際に、配線基板２と導電性シールド５とが同一の裁断面を有するように構成される。
これにより、図４に示すような、封止層４の外表面（第１の表面４１及び第２の表面４２）と配線基板２の側面の一部を被覆する導電性シールド５を備えた回路モジュール１００が作製される。そして、フルカットされた回路モジュール１００各々は、例えばピッカー等によって取り出され、所定の電子機器等にそれぞれ実装される。
［本実施形態の作用］
以上の各工程により、回路モジュール１００が製造される。本実施形態に係る回路モジュールの製造方法によれば、電子部品３１と対向して設けられた封止層４の第２の封止領域４１２がＺ軸方向上方に突出して形成される。これにより、回路モジュール全体の厚みを高背の電子部品３１の厚み（高さ）を考慮して可能な限り薄く構成しようとした場合であっても、突出した第２の封止領域４１２により、電子部品３１と導電性シールド５の内面との距離を十分に確保することが可能となる。したがって、回路モジュール１００の小型化を図りつつ、電子部品３１と導電性シールド５との間に発生する寄生容量を低減することが可能となる。またこれにより、導電性シールド５の電磁シールド機能を十分に確保できるとともに、電子部品３１の誤動作等の不具合を抑制することが可能となる。
ここで、上記寄生容量を低減するためには、電子部品３１上の領域の導電性シールドを除去する方法が考えられる。しかしながら、封止層の厚みを考慮せずに導電性シールドの一部の領域を除去しようとすると、以下のような問題が生じる。
例えば、導電性シールドの一部の領域を除去する方法として、導電性シールド上からレーザ光を照射し、電子部品上の導電性シールドを除去するという方法が考えられる。しかしながら、金属あるいは導電性樹脂等からなる導電性シールドのレーザ光の吸光係数と、絶縁性樹脂等からなる封止層の吸光係数は、一般的に大きく異なる。すなわち、導電性シールドを除去可能な強度のレーザ光を照射する場合、当該レーザ光が封止層に達すると、封止層が瞬時に焼き切られることとなる。
図９は、本実施形態の比較例に係る、レーザ光の照射により導電性シールドの一部を除去した回路モジュール１００Ａの構成を示す概略断面図である。本比較例では、電子部品３１と対向する領域の導電性シールド５Ａが除去されているが、当該領域に対応する封止層４の表面４１Ａに、凹部４１２Ａが形成されている。これは、導電性シールド５Ａをレーザ照射により除去しようとした際に、封止層４Ａの一部まで焼損したものである。このように、導電性シールドの除去にレーザ光を用いた方法を採用した場合には、レーザ光の強度の調節が困難であり、封止層４Ａ直下の電子部品３１に損傷を与えるおそれがある。
あるいは、研磨等により導電性シールドの一部の領域のみ除去する方法も考えられるが、非常に微小な領域を研磨することとなり、生産性の面で問題がある。また、封止層の上面が略平坦に構成されている場合に、導電性シールドの上面全体を研磨しようとすると、封止層の上面全体が露出することとなり、所期の電磁シールド機能を得ることができない。
そこで、本実施形態に係る製造方法によれば、略平坦な第１の封止層４ａ上に、マスクＭを介して第２の封止層４ｂを積層することで、Ｚ軸方向に突出した第２の封止領域４１２を有する封止層４を容易に形成することが可能となる。このような方法により、電子部品３１と導電性シールド５との間の寄生容量の発生（容量結合）を抑制でき、かつ、電子部品を損傷させることなく回路モジュール１００を製造することが可能となる。また、煩雑な工程を回避し、高い生産性を維持することが可能となる。
さらに、本実施形態によれば、導電性シールドが封止層の外表面全体を被覆することができるため、導電性シールドの電磁シールド機能を安定的に確保することが可能となる。
また、本実施形態に係る製造方法によれば、導電性ペースト等により導電性シールドを形成することが可能となる。これにより、金属製の蓋部材等を用いる場合と比較して、導電性シールドを容易に形成することができ、かつコストの上昇を抑制することが可能となる。
＜第２の実施形態＞
図１０は、本発明の第２の実施形態に係る回路モジュールを示す概略断面図であり、図４に示した断面図に対応する。以下、第１の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態に係る回路モジュール１００Ｂは、導電性シールド５Ｂが封止層４Ｂの第２の表面４２Ｂと第１の表面４１Ｂの第１の封止領域４１１Ｂとを被覆しており、第２の封止領域４１２Ｂは被覆していない。すなわち、導電性シールド５Ｂは、第２の封止領域４１２Ｂを露出する開口部５１３Ｂを有する。
本実施形態によっても、電子部品３１と導電性シールド５Ｂとの間の寄生容量の発生（容量結合）を抑制することが可能となる。また、回路モジュール１００Ｂ全体としての厚みを規制し、小型化を図ることが可能となる。
次に、このような構成の回路モジュール１００Ｂの製造方法について説明する。本実施形態に係る回路モジュール１００Ｂの製造方法は、第１の実施形態と同様の工程に加えて、研磨により、第２の封止領域４１２Ｂ上の導電性シールドを除去する工程をさらに含む。
すなわち、本実施形態に係る回路モジュールの製造方法は、集合基板の準備工程と、電子部品の実装工程と、封止層の形成工程と、ハーフカット工程と、導電性シールドの形成工程と、導電性シールドの一部を除去する工程と、裁断工程とを有する。
本実施形態においては、導電性シールドを形成する工程の後、裁断工程の前に、図４に示す厚みＤ２に相当する厚みの導電性シールドを研磨により除去する。研磨の方法は特に限定されず、乾式ポリッシング等により導電性シールドの第１のシールド部の表面全体を研磨することができる。これにより、図１０に示すように、上面が略平坦な構成の回路モジュール１００Ｂを形成することができる。
また、本実施形態に係る封止層４Ｂの第１の表面４１Ｂは、Ｚ軸方向上方に突出する第２の封止領域４１２Ｂを有する。これにより、導電性樹脂を塗布又は充填する際に、第１の封止領域４１１Ｂ上の導電性樹脂を厚みＤ１とし、第２の封止領域４１２Ｂ上の導電性樹脂を厚みＤ１より小さい厚みＤ２として形成することができる（図４、図８Ａ参照）。したがって、導電性シールドの上面全体の厚みＤ２を研磨することで、第１の封止領域４１１Ｂ上の導電性樹脂を所定の厚み（Ｄ１−Ｄ２）だけ残存させつつ、第２の封止領域４１２Ｂ上に選択的に開口部５１３Ｂを形成することが容易になる。
また、裁断工程の前に複数の回路モジュール１００Ｂの導電性シールドの上面全体を研磨することで、複数の回路モジュール１００Ｂに対して同時に導電性シールド５Ｂを形成することが可能となる。これにより、生産性を維持することが可能となる。
加えて、本実施形態に係る回路モジュール１００Ｂの製造方法によれば、第１の実施形態で説明したように、導電性シールド５Ｂの除去に際し、レーザ加工を採用する必要がない。これにより、電子部品３１の損傷を抑制しつつ、導電性シールド５Ｂを除去することができる。
＜第３の実施形態＞
図１１は、本発明の第３の実施形態に係る回路モジュールを示す概略断面図であり、図４に示した断面図に対応する。以下、第１の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態に係る回路モジュール１００Ｃは、導電性シールド５Ｃが第１の実施形態と同様に、封止層４Ｃの外表面、すなわち第２の表面４２Ｃと第１の表面４１Ｃの第１及び第２の封止領域４１１Ｃ，４１２Ｃを被覆しているが、第１のシールド部５１Ｃの全体の厚みが略同一に構成される点で、第１の実施形態と異なる。
すなわち、図１１に示すように、導電性シールド５Ｃの第１のシールド部５１Ｃは、第１の封止領域４１１Ｃ上と第２の封止領域４１２Ｃ上とで略同一の厚みＤ３を有する。すなわち、第１のシールド部５１Ｃは、封止層４Ｃの第１の表面４１Ｃに倣った形状で構成される。厚みＤ３は、特に限定されないが、第１の実施形態で説明した第１のシールド領域５１１の厚みＤ１よりも小さい厚みに設定することができる。
本実施形態に係る回路モジュール１００Ｃは、第１の実施形態と同様に製造することができる。すなわち、本実施形態に係る回路モジュールの製造方法は、集合基板の準備工程と、電子部品の実装工程と、封止層の形成工程と、ハーフカット工程と、導電性シールドの形成工程と、裁断工程と、を有する。本実施形態に係る製造方法は、導電性シールドの形成工程のみ、第１の実施形態と異なる。
本実施形態に係る導電性シールドの形成工程では、例えば、導電性樹脂の塗布又は充填量を第１の実施形態よりも少ない量に設定することで、導電性シールドを封止層４Ｃの第１の表面４１Ｃに倣って形成することができる。具体的な形成方法は特に限定されない。例えば、型を用いたモールド成形法、型を用いないポッティング成形法等が適用可能であるし、あるいは液状又はペースト状の封止樹脂材料をスピンコート法、スクリーン印刷法により封止層４Ｃ上に塗布した後、熱処理を施して硬化させてもよい。
本実施形態によっても、第１の実施形態と同様に、回路モジュール１００Ｃ全体の厚みを規制しつつ、導電性シールドと電子部品との間の寄生容量を低減することが可能となる。
（変形例）
図１２は、本実施形態の変形例に係る回路モジュールを示す概略断面図であり、図４に示した断面図に対応する。
本変形例に係る回路モジュール１００Ｄは、導電性シールド５Ｄが封止層４Ｄの第２の表面４２Ｄと第１の表面４１Ｄの第１の封止領域４１１Ｄとを被覆しており、第２の封止領域４１２Ｄは被覆していない。すなわち、導電性シールド５Ｄは、第２の実施形態と同様に、第２の封止領域４１２Ｄを露出する開口部５１３Ｄを有する。
本変形例に係る回路モジュール１００Ｄの製造方法は、本実施形態と同様の工程に加えて、さらに、研磨により、第２の封止領域４１２Ｄ上の導電性シールドを除去する工程を含む。研磨の方法は特に限定されず、乾式ポリッシング等により第２の封止領域４１２Ｄ上の領域を研磨することができる。これにより、図１２に示すような構成の回路モジュール１００Ｄを形成することができる。
本実施形態においては、導電性樹脂を塗布又は充填する工程において、第２の封止領域４１２Ｄ上の導電性樹脂膜が突出して形成されるため（図１１参照）、当該突出している領域のみを容易に研磨することができる。
本変形例によっても、回路モジュール１００Ｄ全体の厚みを規制しつつ、導電性シールドと電子部品との間の寄生容量の発生（容量結合）を抑制することが可能となる。
＜第４の実施形態＞
図１３、１４は、本発明の第４の実施形態に係る回路モジュールを示す図であり、図１３は図４に示した断面図に対応する概略断面図、図１４は平面図である。以下、第１及び第２の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態に係る回路モジュール１００Ｅは、第２の実施形態と同様に、導電性シールド５Ｅが、第２の封止領域４１２Ｅを露出する開口部５１３Ｅを有する。開口部５１３Ｅは、本実施形態において、第２の封止領域４１２Ｅを露出する底面５１３Ｅａと、導電性シールド５Ｅが露出する壁面５１３Ｅｂとを有する。
本実施形態に係る導電性シールド５Ｅは、露出された第２の封止領域４１２Ｅの周囲に形成され開口部５１３Ｅの底面５１３Ｅａから露出する縁部５３Ｅを有する。縁部５３Ｅは、Ｚ軸方向上方から見た際に、第２の封止領域４１２Ｅの周囲を縁取るように構成される（図１４参照）。これにより、導電性シールド５Ｅは、縁部５３Ｅと、開口部５１３Ｅの壁面５１３Ｅｂから露出された領域とを含む段差部を有するように構成される。
また、開口部５１３Ｅの形状は特に限定されない。例えば、図１４に示すように底面５１３Ｅａが矩形状に構成されてもよいし、円形状に構成されてもよい。あるいは、底面５１３Ｅａと壁面５１３Ｅｂとが連続する曲面で構成されてもよい。
本実施形態に係る回路モジュールの製造方法は、集合基板の準備工程と、電子部品の実装工程と、封止層の形成工程と、ハーフカット工程と、導電性シールドの形成工程と、導電性シールドの一部を除去する工程と、裁断工程とを有する。
導電性シールドの形成工程は、第１の実施形態に係る導電性シールドの形成工程と同様に行うことができる。すなわち図８Ａを参照し、本工程は、導電性樹脂あるいは導電性塗料を封止層４Ｅの表面及びカット溝内に塗布あるいは充填することで形成される。なおこの際、第２の封止領域４１２Ｅ上にも十分な厚みの導電性樹脂等を充填あるいは塗布する。
次に、導電性シールドの上面から所期の開口を形成することで、導電性シールドのうち封止層４Ｅの第２の封止領域４１２Ｅ上の領域を除去する。ここで、当該開口の深さは、第２の封止領域４１２Ｅに達する深さで、かつ第１の封止領域４１１Ｅの表面までは達しない深さとすることができる。またＺ軸方向上方から見た平面視（以下、単に「平面視」ともいう）における開口の大きさは、第２の封止領域４１２Ｅよりも大きく構成することができる。これにより、第２の封止領域４１２Ｅ及び縁部５３Ｅを露出する底面５１３Ｅａと壁面５１３Ｅｂとを有する開口部５１３Ｅが形成される。導電性シールドの除去には、研削加工、切削加工等の機械加工を適用することができるが、これ以外にも、例えばレーザ加工やエッチング法等を適宜適用することができる。
そして第１の実施形態と同様に裁断工程を行うことで、図１３に示す回路モジュール１００Ｅを形成することができる。本実施形態によっても、回路モジュール全体の小型化を図りつつ、電子部品３１と導電性シールド５Ｅとの間の寄生容量の発生（容量結合）を抑制することが可能となる。
また、研削等の機械加工によって開口部５１３Ｅを形成することができるため、第２の封止領域４１２Ｅを容易かつ確実に露出させることが可能となる。
さらに本実施形態に係る回路モジュール１００Ｅは、Ｚ軸方向上方から第２の封止領域４１２Ｅ及び縁部５３Ｅを確認することで、開口部５１３Ｅの深さを判定することができ、規格外の製品や不良品等を容易に判定することができる。具体的には、Ｚ軸方向上方から見た際に第２の封止領域４１２Ｅ（封止層４Ｅ）が全く確認できない場合には、開口部５１３Ｅの深さが所期の深さよりも浅いと判定することができる。一方、第２の封止領域４１２Ｅは確認できるが縁部５３Ｅが確認できない場合には、開口部５１３Ｅの平面視における大きさが十分でないか、あるいは開口部５１３Ｅの深さが第１の封止領域４１１Ｅの表面よりも深いと判定することができる。例えば、開口部５１３Ｅの深さが深い場合は、開口部５１３Ｅを形成する際に電子部品３１が損傷している可能性や、電子部品３１が外部からの影響を受けやすい可能性があり、当該製品を不良品と判定することができる。
このように、例えば出荷前の検査工程において、Ｚ軸方向上方から縁部５３Ｅを確認することで、不良品を容易に見分けることができ、検査効率を向上させることが可能となる。
（変形例）
本実施形態に係る回路モジュール１００Ｅは、上述の製造方法の他に、以下のように製造することも可能である。すなわち、ハーフカット工程と、第１のシールド層の形成工程と、第２のシールド層の形成工程と、裁断工程とを有してもよい。
第１のシールド層は、図１０に示す第２の実施形態の導電性シールド５Ｂと同様に、封止層４Ｅの第２の表面４２Ｅと第１の表面４１Ｅの第１の封止領域４１１Ｅとを被覆しており、第２の封止領域４１２Ｅを被覆していない構成を有する。第１のシールド層の形成工程では、まず第１の実施形態に係る導電性シールドの形成工程と同様に、導電性樹脂あるいは導電性塗料を封止層４Ｅの表面及びカット溝内に塗布あるいは充填する。そして、第２の実施形態と同様に、導電性シールドのうち封止層４Ｅの第２の封止領域４１２Ｅ上の領域を研磨により除去する。
次に、第２のシールド層は、第１のシールド層上に形成され、開口部５１３Ｅを有する。第２のシールド層の形成工程では、例えば第１のシールド層のうち第２の封止領域４１２上を被覆するマスクを配置し、当該マスクを介して導電性樹脂等を塗布あるいは充填する。
本変形例によれば、第２の封止領域４１２Ｅを露出した後、マスクを用いて開口部５１３Ｅを形成することができるため、開口部５１３Ｅの形状制御性を高めることができる。したがって、電子部品３１を封止層４Ｅによって確実に被覆することができ、不具合を抑制することができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
例えば、以上の各実施形態においては、第２の封止領域が電子部品と対向して設けられると説明したがこれに限定されず、例えば電子部品と対向しない領域に設けることも可能である。誘電体である封止層の一部の厚みを厚く形成することで、導電性シールドの影響による複数の電子部品間の電気的な干渉を抑制し、配線基板上の各電子部品の不具合を抑制することができる。
例えば以上の各実施形態では、封止層の形成方法として、第１の封止層を形成した後、マスクを介して第２の封止層を形成する方法について説明したが、これに限定されない。例えば、エッチング法を適用することも可能であるし、レーザ加工等を適用してもよい。
また、導電性シールドに開口部を形成する方法として、導電性シールドの上面を研磨すると説明したが、これに限定されない。例えば、エッチング法を適用することもできるし、レーザ加工を適用してもよい。本発明においては、封止層の一部が厚く形成されるため、レーザ加工により電子部品が損傷する可能性を低減することができる。
さらに以上の実施形態では、配線基板２がプリント配線基板で構成される例を説明したが、これに限られず、例えばシリコン基板等の半導体基板で配線基板が構成されてもよい。また、電子部品３はＭＥＭＳ（Micro Electro Mechanical System）部品等の各種アクチュエータであってもよい。
２…配線基板
３，３１，３２…電子部品
４，４Ｂ，４Ｃ，４Ｄ，４Ｅ…封止層
４１，４１Ｂ，４１Ｃ，４１Ｄ，４１Ｅ…第１の表面
４２，４２Ｂ，４２Ｃ，４２Ｄ，４２Ｅ…第２の表面
４１１，４１１Ｂ，４１１Ｃ，４１１Ｄ，４１１Ｅ…第１の封止領域
４１２，４１２Ｂ，４１２Ｃ，４１２Ｄ，４１２Ｅ…第２の封止領域
５，５Ｂ，５Ｃ，５Ｄ，５Ｅ…導電性シールド
５１，５１Ｃ…第１のシールド部
５２，５２Ｃ…第２のシールド部
５１１…第１のシールド領域
５１２…第２のシールド領域
５１３Ｂ，５１３Ｄ，５１３Ｅ…開口部
５３Ｅ…縁部
２４ａ…グランド端子
１００，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ…回路モジュール

Claims (6)

  1. 実装面を有する配線基板と、
    前記実装面上に実装された電子部品と、
    第１の封止領域と前記第１の封止領域から前記実装面の反対側に突出する第２の封止領域とを含み前記実装面と対向する第１の表面と、前記実装面と前記第１の表面とに連接する第２の表面とを有し、絶縁性材料で構成され前記電子部品を被覆する封止層と、
    前記第１の封止領域上に形成され所定の厚みで構成された第１のシールド領域と前記第２の封止領域上に形成され前記所定の厚みで構成された第２のシールド領域とを含み前記第１の表面上を被覆する第１のシールド部と、前記第２の表面上を被覆し前記実装面と接続される第２のシールド部とを有し、前記封止層の前記第１の表面と前記第２の表面とを被覆する導電性シールドと
    を具備する回路モジュール。
  2. 請求項１に記載の回路モジュールであって、
    前記第２の封止領域は、前記電子部品と対向して設けられる
    回路モジュール。
  3. 請求項１又は２に記載の回路モジュールであって、
    前記第２の封止領域は、前記第１の封止領域から前記実装面の反対側に平面状に突出する
    回路モジュール。
  4. 請求項１〜３のうちのいずれか１項に記載の回路モジュールであって、
    前記配線基板は、前記導電性シールドと電気的に接続するグランド端子を有する
    回路モジュール。
  5. 実装面上に電子部品が実装された配線基板を準備し、
    前記実装面上に、第１の封止領域と前記第１の封止領域から前記実装面の反対側に突出する第２の封止領域とを含み前記実装面と対向する第１の表面と、前記実装面と前記第１の表面とに連接する第２の表面とを有し、絶縁性材料で構成され前記電子部品を被覆する封止層を形成し、
    前記第１の封止領域上に形成され所定の厚みで構成された第１のシールド領域と前記第２の封止領域上に形成され前記所定の厚みで構成された第２のシールド領域とを含み前記第１の表面上を被覆する第１のシールド部と、前記第２の表面上を被覆し前記実装面と接続される第２のシールド部とを有し、前記封止層の外表面を被覆する導電性シールドを形成する
    回路モジュールの製造方法。
  6. 請求項５に記載の回路モジュールの製造方法であって、
    前記封止層を形成する工程は、
    前記電子部品を被覆する第１の封止層を形成する工程と、
    前記第１の封止層上に、前記第２の封止領域に対応する領域に開口を有するマスクを配置する工程と、
    前記第１の封止層上に、前記マスクの開口を介して第２の封止層を形成する工程とを含む
    回路モジュールの製造方法。
JP2014082639A 2013-07-10 2014-04-14 回路モジュール及びその製造方法 Pending JP2015035579A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014082639A JP2015035579A (ja) 2013-07-10 2014-04-14 回路モジュール及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013144579 2013-07-10
JP2013144579 2013-07-10
JP2014082639A JP2015035579A (ja) 2013-07-10 2014-04-14 回路モジュール及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013248237A Division JP5576548B1 (ja) 2013-07-10 2013-11-29 回路モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015035579A true JP2015035579A (ja) 2015-02-19

Family

ID=51579045

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013248237A Active JP5576548B1 (ja) 2013-07-10 2013-11-29 回路モジュール及びその製造方法
JP2014082639A Pending JP2015035579A (ja) 2013-07-10 2014-04-14 回路モジュール及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013248237A Active JP5576548B1 (ja) 2013-07-10 2013-11-29 回路モジュール及びその製造方法

Country Status (2)

Country Link
US (1) US20150016066A1 (ja)
JP (2) JP5576548B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017141784A1 (ja) * 2016-02-18 2017-08-24 株式会社オートネットワーク技術研究所 回路構成体および電気接続箱
JP2018018867A (ja) * 2016-07-26 2018-02-01 Tdk株式会社 電子回路パッケージ

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5767268B2 (ja) * 2013-04-02 2015-08-19 太陽誘電株式会社 回路モジュール及びその製造方法
FR3020742B1 (fr) * 2014-05-05 2016-05-27 Valeo Systemes De Controle Moteur Systeme electrique avec blindage
JP6738588B2 (ja) * 2014-09-02 2020-08-12 セイコーエプソン株式会社 発振器、電子機器、および移動体
JP6387278B2 (ja) * 2014-09-30 2018-09-05 太陽誘電株式会社 回路モジュール及びその製造方法
JP6272745B2 (ja) * 2014-10-27 2018-01-31 ソニー・オリンパスメディカルソリューションズ株式会社 医療機器用基板および医療機器
WO2016092693A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
WO2016144039A1 (en) 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
WO2017047539A1 (ja) * 2015-09-14 2017-03-23 株式会社村田製作所 高周波モジュール
US10652996B2 (en) * 2015-12-21 2020-05-12 3M Innovative Properties Company Formable shielding film
JP6728917B2 (ja) * 2016-04-12 2020-07-22 Tdk株式会社 電子回路モジュールの製造方法
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
US10477687B2 (en) 2016-08-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method for EMI shielding structure
KR20180032985A (ko) * 2016-09-23 2018-04-02 삼성전자주식회사 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스
US10068854B2 (en) * 2016-10-24 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR102551657B1 (ko) * 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
WO2018168591A1 (ja) * 2017-03-13 2018-09-20 株式会社村田製作所 モジュール
JP6689780B2 (ja) 2017-03-30 2020-04-28 太陽誘電株式会社 電子部品モジュールの製造方法
JP2018170419A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール
JP6875198B2 (ja) 2017-05-31 2021-05-19 株式会社村田製作所 インダクタ
KR20190004964A (ko) * 2017-07-05 2019-01-15 삼성전자주식회사 반도체 패키지
US10594020B2 (en) 2017-07-19 2020-03-17 Samsung Electronics Co., Ltd. Electronic device having antenna element and method for manufacturing the same
KR102373931B1 (ko) 2017-09-08 2022-03-14 삼성전자주식회사 전자파 차폐구조
JP2019103232A (ja) * 2017-12-01 2019-06-24 矢崎総業株式会社 電子部品ユニット
WO2021060163A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 モジュールおよびその製造方法
JP2021158202A (ja) * 2020-03-26 2021-10-07 シャープ株式会社 シールド構造および電子機器
CN115917732A (zh) * 2020-08-12 2023-04-04 株式会社村田制作所 高频模块以及通信装置
FR3117302B1 (fr) * 2020-12-03 2022-11-11 Thales Sa Module électronique et procédé de fabrication associé
KR20230015773A (ko) 2021-07-23 2023-01-31 삼성전자주식회사 전자 부품의 차폐를 위한 도전성 레이어가 형성된 기판 및 이를 포함하는 전자 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2684802B2 (ja) * 1990-01-08 1997-12-03 日本電気株式会社 発振器用シールドケース
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
JP4138862B1 (ja) * 2008-01-15 2008-08-27 松下電器産業株式会社 回路基板モジュール及び電子機器
JP4658268B2 (ja) * 2008-11-26 2011-03-23 三菱電機株式会社 電力用半導体モジュール
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
JP5552821B2 (ja) * 2010-01-28 2014-07-16 Ｔｄｋ株式会社 回路モジュール
JP2012009611A (ja) * 2010-06-24 2012-01-12 Murata Mfg Co Ltd 回路モジュール
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
WO2012101920A1 (ja) * 2011-01-27 2012-08-02 株式会社村田製作所 回路モジュール及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017141784A1 (ja) * 2016-02-18 2017-08-24 株式会社オートネットワーク技術研究所 回路構成体および電気接続箱
JP2018018867A (ja) * 2016-07-26 2018-02-01 Tdk株式会社 電子回路パッケージ
US10269726B2 (en) 2016-07-26 2019-04-23 Tdk Corporation Electronic circuit package

Also Published As

Publication number Publication date
JP2015035572A (ja) 2015-02-19
JP5576548B1 (ja) 2014-08-20
US20150016066A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
JP5576548B1 (ja) 回路モジュール及びその製造方法
JP5466785B1 (ja) 回路モジュール及びその製造方法
TWI520661B (zh) 電路模組及其製造方法
JP6387278B2 (ja) 回路モジュール及びその製造方法
JP5756500B2 (ja) 回路モジュール
JP5550159B1 (ja) 回路モジュール及びその製造方法
JP5622906B1 (ja) 回路モジュールの製造方法
JP5576543B1 (ja) 回路モジュール
JP5517379B1 (ja) 回路モジュール
KR20130117328A (ko) 회로 모듈 및 그 제조 방법
JP5517378B1 (ja) 回路モジュール
CN104347541B (zh) 电路模块以及电路模块的制造方法
JP2014183181A (ja) 電子部品モジュール及びその製造方法
US20150062835A1 (en) Circuit module
JP2015204342A (ja) 電子部品の製造方法
EP2363883A1 (en) Connecting pad producing method
JP2019102536A (ja) 多層回路基板
JP2016127148A (ja) 配線基板の製造方法
JP2015144165A (ja) 回路モジュール及びその製造方法
KR20150135946A (ko) 임베디드 코어리스 기판 및 그 제조방법
JP2011049379A (ja) 電子部品およびその製造方法
JP2010238994A (ja) 半導体モジュールおよびその製造方法