KR20130117328A - 회로 모듈 및 그 제조 방법 - Google Patents

회로 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20130117328A
KR20130117328A KR1020130006283A KR20130006283A KR20130117328A KR 20130117328 A KR20130117328 A KR 20130117328A KR 1020130006283 A KR1020130006283 A KR 1020130006283A KR 20130006283 A KR20130006283 A KR 20130006283A KR 20130117328 A KR20130117328 A KR 20130117328A
Authority
KR
South Korea
Prior art keywords
shielding member
region
circuit module
groove
coating
Prior art date
Application number
KR1020130006283A
Other languages
English (en)
Inventor
마사야 시마무라
에이지 무기야
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20130117328A publication Critical patent/KR20130117328A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0091—Housing specially adapted for small components
    • H05K5/0095—Housing specially adapted for small components hermetically-sealed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0037—Housings with compartments containing a PCB, e.g. partitioning walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 안정된 쉴드 기능을 확보하면서 박형화에 대응할 수 있는 회로 모듈 및 그 제조 방법을 제공한다.
본 발명의 일 실시 형태에 따른 회로 모듈(1)은 기판(2)과 복수의 전자 부품(3)과 차폐 부재(4)와 봉지층(5)과 피복층(6)을 구비한다. 기판(2)은 복수의 전자 부품(3)이 실장된 제1 영역(21)과 제2 영역(22)을 포함하는 실장면(2a)을 포함한다. 차폐 부재(4)는 도전 재료로 이루어지고 실장면(2a) 상의 제1 영역(21)과 제2 영역(22) 사이에 배치된다. 봉지층(5)은 차폐 부재(4)가 배치되도록 형성된 부분의 적어도 일부에 저면(51a)을 포함하는 홈부(51)를 포함하고, 실장면(2a) 상에 형성되고 복수의 전자 부품(3)을 피복하는 절연체로 이루어진다. 피복층(6)은 도전 재료로 이루어지고, 홈부(51) 내에 충전되는 제1 피복부(61)와, 제1 피복부(61)와 봉지층(5)을 피복하는 제2 피복부(62)를 포함한다.

Description

회로 모듈 및 그 제조 방법{CIRCUIT MODULE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 전자 쉴드 기능을 가지는 회로 모듈 및 그 제조 방법에 관한 것이다.
기판 상에 복수의 전자 부품이 실장(實裝)되고 각종 전자 기기에 탑재되는 회로 모듈이 알려져 있다. 이와 같은 회로 모듈에는 일반적으로 모듈 외부로의 전자파의 누설 및 외부로부터의 전자파의 침입을 방지하는 전자 쉴드 기능을 가지는 구성이 채용된다.
또한 회로 모듈 내에 실장되는 전자 부품의 다양화 등에 따라 이와 같은 복수의 전자 부품 간의 전기적인 간섭을 방지하기 위한 연구도 갖가지 제안되고 있다. 예컨대 특허문헌 1에는 상면 쉴드층과, 모듈 기판의 주위를 둘러싸는 측면 쉴드판과, 모듈 기판의 내부에 배치된 중간 쉴드판을 구비한 회로 모듈이 기재되어 있다. 이 회로 모듈의 제조 방법은 실장 부품보다도 고배(高背)의 측면 쉴드판 및 중간 쉴드판을 기판 상에 탑재하여 실장 부품 및 각 쉴드판을 피복하는 절연 수지층을 형성하고 절연 수지층의 상면을 연마하는 것에 의해 각 쉴드판의 단부(端部)를 노출시킨다. 그리고 각 쉴드판의 단부를 포함하는 절연 수지층의 표면에 상면 쉴드층을 형성하는 것에 의해 상기 회로 모듈이 제조된다.
1. 일본 특허 제4650244호 공보
하지만 특허문헌 1에 기재된 회로 모듈에서는 상면 쉴드층과 각 쉴드판과의 접속부가 절연 수지층의 상면으로 한정되기 때문에 열응력 등에 의한 상기 상면에 평행한 스트레스로 상기 접속부가 파괴되는 우려가 있다. 이로 인해 상면 쉴드층과 각 쉴드판의 전기적 도통이 불안정해져 안정된 쉴드 기능을 얻을 수 없게 된다.
또한 특허문헌 1에 기재된 회로 모듈에서는 상면 쉴드층과 각 쉴드판을 서로 접속하기 위해서 절연 수지층의 상면을 연마하는 것에 의해 각 쉴드판의 단부를 절연 수지층의 상면으로부터 노출시키고 있다. 따라서 각 쉴드판을 모듈 기판 상의 부품보다도 고배로 구성할 필요가 있기 때문에 회로 모듈의 박형화에 대한 대응이 곤란하였다.
이상과 같은 사정을 감안하여, 본 발명의 목적은 안정된 쉴드 기능을 확보하면서 박형화에 대응할 수 있는 회로 모듈 및 그 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위해서 본 발명의 일 형태에 따른 회로 모듈은 기판과 복수의 전자 부품과 차폐(遮蔽) 부재와 봉지층(封止層)과 피복층을 구비한다. 상기 기판은 제1 영역과 제2 영역을 포함하는 실장면(實裝面)을 포함한다. 상기 복수의 전자 부품은 상기 제1 영역 및 상기 제2 영역 상에 각각 실장된다. 상기 차폐 부재는 제1 도전체(導電體)로 이루어지고, 상기 실장면 상의 상기 제1 영역과 상기 제2 영역 사이에 배치된다. 상기 봉지층은 상기 차폐 부재가 배치되도록 형성된 부분의 적어도 일부에 저면(底面)을 포함하는 홈부[溝部]를 포함하고, 상기 실장면 상에 형성되고 상기 복수의 전자 부품을 피복하는 절연체로 이루어진다. 상기 피복층은 상기 홈부 내에 충전되는 제1 피복부와, 상기 제1 피복부와 상기 봉지층을 피복하는 제2 피복부를 포함하고, 제2 도전체로 이루어진다.
또한 상기 목적을 달성하기 위해서 본 발명의 일 형태에 따른 회로 모듈의 제조 방법은 실장면 상의 제1 영역과 제2 영역에 복수의 전자 부품을 각각 실장하는 공정을 포함한다. 상기 기판 상의 상기 제1 영역과 상기 제2 영역 사이에 제1 도전체로 이루어지는 차폐 부재가 배치된다. 상기 복수의 전자 부품과 상기 차폐 부재를 피복하여 상기 기판 상에 절연체로 이루어지는 봉지층이 형성된다. 상기 차폐 부재 상의 상기 봉지층의 일부를 제거하는 것에 의해 상기 차폐 부재가 노출하는 홈부가 형성된다. 상기 봉지층 상에 제2 도전체로 이루어지는 피복층을 형성하는 것에 의해, 상기 홈부에 충전되는 제1 피복부와, 상기 제1 피복부 및 상기 봉지층을 피복하는 제2 피복부가 형성된다.
도 1은 본 발명의 제1 실시 형태에 따른 회로 모듈의 구성을 모식적으로 도시하는 사시도.
도 2는 상기 회로 모듈의 정면도.
도 3은 상기 회로 모듈의 평면도.
도 4는 도 2의 [A]-[A]선 방향의 단면도.
도 5의 (A)는 도 3의 [B]-[B]선 방향의 단면도, 도 5의 (B) 및 도 5의 (C)는 도 5의 (A)의 요부(要部) 확대도.
도 6은 도 3의 [C]-[C]선 방향의 단면도.
도 7은 상기 회로 모듈을 제조하기 위한 집합 기판의 구성을 도시하는 상면도.
도 8은 상기 회로 모듈의 제조 방법을 설명하는 도면이며, 도 8의 (A)는 부품 탑재 공정을 설명하는 상면도, 도 8의 (B)는 요부 단면도.
도 9는 상기 회로 모듈의 제조 방법을 설명하는 도면이며, 도 9의 (A)는 봉지층의 형성 공정을 설명하는 상면도, 도 9의 (B)는 요부 단면도.
도 10은 상기 회로 모듈의 제조 방법을 설명하는 도면이며, 도 10의 (A)는 하프 컷 공정을 설명하는 상면도, 도 10의 (B)는 요부 단면도.
도 11은 상기 회로 모듈의 제조 방법을 설명하는 도면이며, 도 11의 (A)는 홈부의 형성 공정을 설명하는 상면도, 도 11의 (B)는 요부 단면도.
도 12는 상기 회로 모듈의 제조 방법을 설명하는 도면이며, 도 12의 (A)는 피복층의 형성 공정을 설명하는 상면도, 도 12의 (B)는 요부 단면도.
도 13은 상기 회로 모듈의 제조 방법을 설명하는 도면이며, 도 13의 (A)는 재단(裁斷) 공정을 설명하는 상면도, 도 13의 (B)는 요부 단면도.
도 14는 본 발명의 제2 실시 형태에 따른 회로 모듈의 제조 방법을 설명하는 도면이며, 도 14의 (A)는 홈부의 형성 공정을 설명하는 상면도, 도 14의 (B)는 요부 단면도.
도 15는 도 14의 차폐 부재의 부분에서 Y축 방향으로 본 단면도.
도 16은 본 발명의 실시 형태에서의 홈부의 변형예를 도시하는 요부 확대 단면도.
도 17은 도 4의 구성의 변형예를 도시하는 단면도.
본 발명의 일 실시 형태에 따른 회로 모듈은 기판과 복수의 전자 부품과 차폐 부재와 봉지층과 피복층을 구비한다. 상기 기판은 제1 영역과 제2 영역을 포함하는 실장면을 포함한다. 상기 복수의 전자 부품은 상기 제1 영역 및 상기 제2 영역 상에 각각 실장된다. 상기 차폐 부재는 제1 도전체로 이루어지고, 상기 실장면 상의 상기 제1 영역과 상기 제2 영역 사이에 배치된다. 상기 봉지층은 상기 차폐 부재가 배치되도록 형성된 부분의 적어도 일부에 저면을 포함하는 홈부, 즉 상기 차폐 부재의 단면(端面) 부분이 노출할 수 있는 홈부를 포함하고, 상기 실장면 상에 형성되고 상기 복수의 전자 부품을 피복하는 절연체로 이루어진다. 상기 피복층은 상기 홈부 내에 충전되는 제1 피복부와, 상기 제1 피복부와 상기 봉지층을 피복하는 제2 피복부를 포함하고, 제2 도전체로 이루어진다.
상기 차폐 부재 및 피복층은 봉지층에 형성된 홈부 내에서 서로 접속되는 것에 의해 회로 모듈에서의 내부 쉴드로서 기능한다. 또한 상기 구성에 의해 열응력 등에 의한 봉지층 상면에 평행한 스트레스에 대한 내구성이 높아지기 때문에 차폐 부재와 제1 피복부의 접속 신뢰성이 향상한다. 이에 의해 안정된 쉴드 기능을 확보할 수 있다.
상기 제1 도전체는 금속 재료로 구성되고, 상기 제2 도전체는 도전성 수지 재료로 구성되어도 좋다. 이에 의해 차폐 부재의 기계적 강도를 확보할 수 있는 것과 함께 상기 홈부를 포함하는 봉지층의 표면에 피복층을 안정하게 형성할 수 있다.
상기 차폐 부재는 상기 복수의 전자 부품 중 상기 실장면으로부터의 높이가 가장 높은 전자 부품의 높이를 제1 높이로 하였을 때에 상기 실장면으로부터의 높이가 상기 제1 높이보다도 낮은 제2 높이로 형성되어도 좋다. 이에 의해 회로 모듈의 두께가 차폐 부재의 높이에 의해 제한되는 경우가 없어지기 때문에 회로 모듈의 박형화를 용이하게 실현하는 것이 가능해진다.
상기 차폐 부재는 제1 차폐판부(遮蔽板部)와 상기 제1 차폐판부와 교차하는 제2 차폐판부를 포함해도 좋다. 이에 의해 차폐 부재를 실장면 상에서 자립시킬 수 있고, 차폐 부재를 지지하기 위한 별개인 구성을 필요로 하지 않고 회로 모듈의 소형화 및 장치 구성의 간략화에 기여할 수 있다.
상기 차폐 부재는 상기 봉지층의 홈부의 내부에서 상기 제1 피복부와 접합되는 단면과, 이 단면에 계속되는 부분에 설치되고 상기 제1 피복부와 접합되는 측면을 가져도 좋다. 상기 단면은 홈부의 저면과 동일한 평면 내에 배치되어도 좋고, 홈부의 저면으로부터 홈부의 내방(內方)으로 돌출해서 배치되어도 좋다.
상기 홈부의 저면은 상기 차폐 부재의 단면보다도 큰 면적으로 형성되어도 좋다. 이에 의해 상기 단면의 전역을 제1 피복부에 접합할 수 있어, 차폐 부재와 피복층의 접속 신뢰성을 높일 수 있다.
상기 홈부는 상기 차폐 부재의 단면 부분에 인접해서 상기 제1 영역측에도 상기 제2 영역측에도 상기 제1 피복부와 접합시킬 수 있도록, 예컨대 단면이 설(楔) 형상과 같이 깊은 요부(凹部)를 더 포함해도 좋다. 상기 요부에 의해 제1 피복부는 차폐 부재의 단면뿐만 아니라 측면의 일부에도 접할 수 있다. 따라서 차폐 부재와 제1 피복부의 접합 면적이 증대하여 이들의 접속 신뢰성을 더 높이는 것이 가능해진다.
본 발명의 일 실시 형태에 따른 회로 모듈의 제조 방법은 실장면 상의 제1 영역과 제2 영역에 복수의 전자 부품을 각각 실장하는 공정을 포함한다. 상기 기판 상의 상기 제1 영역과 상기 제2 영역 사이에 제1 도전체로 이루어지는 차폐 부재가 배치된다. 상기 복수의 전자 부품과 상기 차폐 부재를 피복하여 상기 기판 상에 절연체로 이루어지는 봉지층이 형성된다. 상기 차폐 부재 상의 상기 봉지층의 일부를 제거하는 것에 의해 상기 차폐 부재가 노출하는 홈부가 형성된다. 상기 봉지층 상에 제2 도전체로 이루어지는 피복층을 형성하는 것에 의해, 상기 홈부에 충전되는 제1 피복부와, 상기 제1 피복층 및 상기 봉지층을 피복하는 제2 피복부가 형성된다.
상기 제조 공정에서는 차폐 부재와 피복층의 접속을 확보하기 위해서 봉지층의 일부만 제거하여 차폐 부재를 봉지층으로부터 노출시키기 위한 홈부를 형성한다. 이에 의해 차폐 부재와 피복층의 접속 신뢰성이 높아지는 것과 함께, 차폐 부재를 전자 부품보다도 저배(低背)로 하여 박형화에 적합한 회로 모듈을 제조하는 것이 가능해진다.
상기 홈부의 형성 공정에서는 상기 홈부의 저면에 상기 측면에 인접한 요부가 형성되어도 좋다. 이에 의해 차폐 부재와 피복층의 접속 신뢰성을 더 높일 수 있다. 이와 같은 요부는 홈부를 예컨대 레이저 가공법에 의해 형성하는 것에 의해 홈부와 동시에 형성할 수 있다.
이하, 도면을 참조하면서 본 발명의 실시 형태를 설명한다.
<제1 실시 형태> [회로 모듈]
도 1∼도 3은 본 발명의 일 실시 형태에 따른 회로 모듈의 외관을 도시하는 모식도이며, 도 1은 사시도, 도 2는 정면도, 도 3은 평면도다. 한편 도 4는 도 2의 [A]-[A]방향의 단면도, 도 5의 (A)는 도 3의 [B]-[B]방향의 단면도, 도 5의 (B) 및 도 5의 (C)는 도 5의 (A)의 요부 확대도다. 또한 도 6은 도 3의 [C]-[C]방향의 단면도다.
또한 각 도면에서 X, Y 및 Z의 각 축은 서로 직교하는 3축 방향을 나타내고, 이 중 Z축 방향은 회로 모듈의 두께 방향에 대응한다. 또한 이해의 용이를 위해서 각(各) 부(部)의 구성은 과장해서 도시된다.
본 실시 형태에 따른 회로 모듈(1)은 기판(2)과 복수의 전자 부품(3)과 차폐 부재(4)와 봉지층(5)과 피복층(6)을 포함한다.
회로 모듈(1)은 전체로서 대략 직방체 형상으로 구성된다. 크기는 특히 한정되지 않고, 예컨대 X축 방향 및 Y축 방향을 따른 길이가 각각 10∼50mm로 구성되고, 본 실시 형태에서 1변(邊)이 약 35mm의 대략 정방형(正方形)으로 구성된다. 또한 두께도 특히 한정되지 않고, 예컨대 1∼3mm로 구성되고, 본 실시 형태에서 약 2mm로 구성된다.
회로 모듈(1)은 기판(2) 상에 복수의 전자 부품(3)이 배치되고, 그들을 피복하도록 봉지층(5) 및 피복층(6)이 형성된다. 이하, 회로 모듈(1)의 각 부의 구성에 대해서 설명한다.
[기판]
기판(2)은 예컨대 회로 모듈(1) 전체의 치수와 동일한 대략 정방형으로 구성된 실장면(2a)을 포함하고, 두께가 예컨대 약 0.4mm의 유리 에폭시계 다층 배선 기판으로 구성된다. 기판(2)의 절연층을 구성하는 재료는 전술한 유리 에폭시계 재료에 한정되지 않고, 예컨대 절연성 세라믹 재료 등도 채용 가능하다.
기판(2)의 배선층은 전형적으로는 동박(銅箔)으로 구성되고, 기판(2)의 표면, 이면(裏面) 및 내층부에 각각 배치된다. 상기 배선층은 각각 소정 형상으로 패터닝되는 것에 의해 상층 배선부(23a), 하층 배선부(23b) 및 내층(內層) 배선부(23c)를 각각 구성한다. 상층 배선부(23a)는 전자 부품(3)이 실장되는 랜드부를 포함하고, 하층 배선부(23b)는 회로 모듈(1)이 실장되는 전자 기기의 제어 기판(도시 생략)과 접속되는 외부 접속 단자(端子)를 포함한다. 각 층의 배선부는 각각 비어 도체(23v)를 개재하여 서로 전기적으로 접속된다.
또한 상기 배선층은 그라운드(GND) 전위에 접속되는 GND단자(24)를 포함한다. GND단자(24)는 기판(2)의 상면 주연부(周緣部)에 형성된 단차부(2b)(段差部)에 인접해서 배치되고, 단차부(2b)에 배치된 피복층(6)의 내면과 접속된다. GND단자(24)는 상층 배선부(23a)의 일부로서 형성되어도 좋고, 내층 배선부(23c)의 일부로서 형성되어도 좋다. GND단자(24)는 하층 배선부(23b)를 개재하여 상기 제어 기판의 그라운드 배선에 접속된다.
실장면(2a)은 차폐 부재(4)에 의해 복수의 영역에 구획되고, 본 실시 형태에서 각각 소정의 전자 부품(31, 32)이 배치되는 제1 영역(21)과 제2 영역(22)에 구획된다. 제1 영역(21)은 예컨대 실장면(2a)의 1개의 정점(頂点)[우부(隅部)]을 포함하는 직사각형[矩] 형상의 영역을 구성한다. 제2 영역(22)은 예컨대 제1 영역(21)을 제외한 실장면(2a) 상의 영역을 구성한다.
[전자 부품]
복수의 전자 부품(3)은 실장면(2a) 상의 제1 영역(21) 및 제2 영역(22) 상에 각각 실장된다. 전형적으로는 복수의 전자 부품(3)으로서는 집적 회로(IC), 콘덴서, 인덕터, 저항, 수정 진동자, 듀플렉서, 필터, 파워앰프 등의 각종 부품이 포함된다.
이와 같은 부품에는 동작 시에 전자파를 주위에 발생하는 부품이나 상기 전자파의 영향을 받기 쉬운 부품이 포함된다. 전형적으로는 이와 같은 부품은 차폐 부재(4)에 의해 구획된 서로 다른 영역 상에 실장된다. 이하, 제1 영역(21) 상에 실장된 단수 또는 복수의 전자 부품(3)을 전자 부품(31)이라고도 칭하고, 제2 영역(22) 상에 실장된 단수 또는 복수의 전자 부품(3)을 전자 부품(32)이라고도 칭한다.
복수의 전자 부품(3)은 전형적으로는 땜납, 접착제, 본딩 와이어 등에 의해 실장면(2a) 상에 각각 실장된다.
[차폐 부재]
차폐 부재(4)는 전자 부품(31, 32) 간의 전기적인 간섭을 억제하는 내부 쉴드의 일부로서 기능하고, 실장면(2a) 상의 제1 영역(21)과 제2 영역(22) 사이에 배치된다.
차폐 부재(4)는 본 실시 형태에서는 금속 재료(제1 도전체)로 구성된다. 금속 재료로서는 예컨대 구리(Cu), 니켈(Ni), Cu/Ni/Zn 합금[양백(洋白)] 등이 채용되지만, 물론 이들에 한정되지 않는다. 차폐 부재(4)의 구성 재료는 금속 재료에 한정되지 않고, 예컨대 도전성 수지의 경화물(硬化物), 카본 복합재 등의 도전체, 연자성 재료를 포함하는 전파 흡수체 등이 채용되어도 좋다. 차폐 부재(4)의 재료는 기판 상의 상층 배선부(23a)와 기계적으로 또한 전기적으로 접속할 수 있는 구성 재료가 보다 바람직하다.
본 실시 형태에서 차폐 부재(4)는 제1 차폐판부(41)와 제2 차폐판부(42)를 포함한다. 도 4에 도시하는 바와 같이 제1 차폐판부(41)와 제2 차폐판부(42)는 서로 교차[본 예에서는 직교(直交)]하고, 제1 차폐판부(41)는 X축 방향으로 평행하게 배치되고, 제2 차폐판부(42)는 Y축 방향으로 평행하게 배치된다. 제1 차폐판부(41)의 일단(一端)은 도 4에서 기판(2)의 좌측 단부에 면하고, 제2 차폐판부(42)의 일단은 도 4에서 기판(2)의 상측 단부에 면하고, 각 차폐판부(41, 42)의 타단(他端)은 서로 연결된다.
본 실시 형태에서 차폐 부재(4)는 그 중앙부에서 L자 형상으로 대략 90° 절곡(折曲)하여 형성된 금속판의 프레스체로 구성되고, 제1 차폐판부(41) 및 제2 차폐판부(42)는 서로 일체로 형성된다. 이를 대신하여 차폐 부재(4)는 각각 독립해서 구성된 제1 차폐판부(41) 및 제2 차폐판부(42)를 도전성 접착제 등으로 서로 접합하는 것에 의해 구성되어도 좋다. 또한 차폐 부재(4)의 단면측(端面側)의 단면(斷面)이 T자 형상으로 형성된 것이어도 좋고, 차폐 부재(4)의 기판측의 단면이 T자 형상으로 형성된 것이어도 좋다. 차폐 부재(4)의 형상으로서는 필요에 따른 형상의 것을 사용할 수 있다.
제1 차폐판부(41)와 제2 차폐판부(42)가 서로 교차하여 구성되는 것에 의해 차폐 부재(4)는 실장면(2a) 상에서 자립 가능해진다. 따라서 차폐 부재(4)를 실장면(2a) 상에 지지하기 위한 별개의 구성 등이 불필요해져 장치 구성 및 제조 공정을 간소화할 수 있다.
제1 차폐판부(41)는 Y축 방향으로 서로 대향하는 양 측면(41a)과, 양 측면(41a)에 연접(連接)하여 상면을 구성하는 단면(4lb)(端面)을 포함한다. 도 5의 (B)는 제1 차폐 판부(41)의 X축 방향으로부터 본 단면도다. 도 5의 (A) 및 도 5의 (B)에 도시하는 바와 같이 제1 차폐판부(41)는 높이(T2)와 두께(W1)를 가진다. 높이(T2)는 Z축 방향을 따른 실장면(2a)으로부터의 차폐판부(41)의 높이이며, 복수의 전자 부품(3) 중 실장면(2a)으로부터의 높이가 가장 높은 전자 부품의 높이(T1)보다도 낮게 설정된다. 두께(W1)는 Y축 방향을 따른 차폐판부(41)의 폭이다.
도 5의 (C)는 제2 차폐 판부(42)의 Y축 방향으로부터 본 단면도다. 제2 차폐판부(42)는 도 5의 (A) 및 도 5의 (C)에 도시하는 바와 같이 X축 방향에 서로 대향하는 양 측면(42a)과, 양 측면(42a)에 연접하여 상면을 구성하는 단면(42b)을 포함한다. 제2 차폐판부(42)는 제1 차폐판부(41)와 동일한 높이 및 두께를 가진다.
차폐 부재(4)의 하면은 실장면(2a) 상에 고정된다. 차폐 부재(4)는 실장면(2a) 상의 절연층 표면에 고정되어도 좋고, 상층 배선부(23a)의 일부의 상에 고정되어도 좋다. 본 실시 형태에서는 차폐 부재(4)는 상층 배선부(23a)의 일부를 구성하는 단자부(23a1) 상에 접합된다. 차폐 부재(4)의 높이(T2)는 단자부(23a1)의 두께를 가지고, 실장면(2a)으로부터의 실장 높이에 상당한다. 접합재에는 예컨대 땜납이 이용된다. 단자부(23a1)는 그라운드 전위에 접속되어도 좋고 더미 단자이어도 좋다.
[봉지층]
봉지층(5)은 복수의 전자 부품(31, 32)을 피복하도록 실장면(2a) 상에 형성된 절연층을 구성한다. 봉지층(5)은 차폐 부재(4)의 양 측면(41a, 42a)과 인접해서 형성되고, 차폐 부재(4)에 의해 제1 영역(21)측과 제2 영역(22)측으로 분할된다. 봉지층(5)은 절연체 재료로 이루어지고, 본 실시 형태에서 예컨대 실리카나 알루미나가 첨가된 에폭시 수지 등의 절연성 수지가 채용된다.
봉지층(5)은 차폐 부재(4)가 배치되도록 형성된 부분의 적어도 일부에 저면(51a)을 포함하는 홈부(51)를 포함한다. 홈부(51)는 차폐 부재(4)의 단면(4lb, 42b)의 직상(直上) 위치에 형성되고, 봉지층(5)의 상면으로부터 Z축 방향을 따른 소정의 깊이로 형성된다. 홈부(51)의 저면(51a)은 차폐 부재(4)의 단면(4lb, 42b)과 동일 평면이 되는 깊이로 형성되어도 좋고, 단면(4lb, 42b)이 돌출하는 깊이로 형성되어도 좋다.
본 실시 형태에서 홈부(51)는 도 5의 (B) 및 도 5의 (C)에 도시하는 바와 같이, 차폐 부재(4)의 단면(4lb, 42b)의 두께(폭)보다도 큰 폭(W2)으로 형성된다. 즉 저면(51a)은 단면(4lb, 42b)보다도 큰 면적을 가지고 단면(4lb, 42b)을 포함하는 크기로 형성된다. 홈부(51)의 X축 방향으로부터 본 단면 형상은 도시하는 장방형(長方形)에 한정되지 않고, 홈부(51)의 형성 방법에 따라 사다리꼴[台形]이나 평행 사변형, 반타원형 등이어도 좋다.
홈부(51)는 측면(41a, 42a)에 인접해서 저면(51a)에 형성된 요부(52)를 더 포함한다. 요부(52)는 저면(51a)의 일부에 형성되고, 측면(41a, 42a)에 근접함에 따라 저면(51a)으로부터의 깊이가 크게 될 수 있는 테이퍼면을 포함한다. 요부(52)의 깊이는 특히 한정되지 않는다. 요부(52)의 형성에 의해 홈부(51)에는 차폐판부(41, 42)의 단면(42a, 42b)뿐만 아니라 측면(41a, 42a)의 일부도 배치된다.
홈부(51)의 형성 방법은 특히 한정되지 않고, 레이저 가공, 또는 다이서나 라우터 등을 이용한 기계 가공에 의해 형성된다. 후술하는 바와 같이 본 실시 형태에서는 레이저 가공 기술에 의해 홈부(51)가 형성되고, 이 홈부(51)의 형성과 동시에 요부(52)도 형성된다.
[피복층]
피복층(6)은 기판(2)의 일부를 제외한 회로 모듈(1)의 전체를 피복하도록 형성된다. 피복층(6)은 본 실시 형태에서 도전성 수지 재료(제2 도전체)로 이루어지고, 더욱 구체적으로는 예컨대 Ag나 Cu 등의 도전성 입자가 첨가된 에폭시 수지가 채용된다.
피복층(6)은 제1 피복부(61)와 제2 피복부(62)를 포함한다. 제1 피복부(61)는 홈부(51)에 충전되고, 홈부(51)의 저면(51a)에 배치된 차폐 부재(4)의 단면(4lb, 42b)과 접합된다. 이에 의해 제1 피복부(61)와 차폐 부재(4)가 전기적·기계적으로 접속되고, 제1 피복부(61)는 차폐판부(41, 42)와 함께 전자 부품(31, 32) 간에서의 전자파의 영향을 억제하는 내부 쉴드를 구성한다.
또한 제1 피복부(61)는 홈부(51)의 저면(51a)에 형성된 요부(52)에도 충전되는 것에 의해 차폐 부재(4)의 측면(41a, 42a) 모두가 접합된다. 따라서 제1 피복부(61)는 앵커 효과에 의해 차폐 부재(4)와의 접합 강도를 높일 수 있다.
제2 피복부(62)는 제1 피복부(61)와 봉지층(5)의 표면 및 측 주면(周面)을 피복하도록 형성된다. 이에 의해 제2 피복부(62)는 외부로의 전자파의 누설 및 외부로부터의의 전자파 침입을 억제하는 외부 쉴드를 구성한다.
또한 제2 피복부(62)는 기판(2)의 측면에 형성된 단차부(2b)를 피복하도록 구성되는 것에 의해 제2 피복부(62)는 GND단자(24)와 접속된다. 이에 의해 피복층(6) 및 이에 접속된 차폐 부재(4)는 GND단자(24)를 개재하여 그라운드 전위에 접속되고, 차폐 부재(4) 및 피복층(6)에 의한 내부 쉴드 효과 및 외부 쉴드 효과를 높일 수 있다.
이상과 같이 구성되는 본 실시 형태에 따른 회로 모듈(1)에서는 차폐 부재(4)의 실장면으로부터의 높이(T2)는 복수의 전자 부품(3) 중 실장면(2a)으로부터의 높이가 가장 높은 전자 부품의 높이(T1)보다도 낮게 형성된다. 이에 의해 회로 모듈(1)의 두께가 차폐 부재의 높이에 의해 제한되는 경우가 없어지고, 회로 모듈의 박형화를 용이하게 실현하는 것이 가능해진다.
또한 차폐 부재(4) 및 피복층(6)이 봉지층(5)에 형성된 홈부(51) 내에서 서로 접속되기 때문에 열응력 등에 의한 봉지층(5) 상면에 평행한 스트레스에 대한 내구성이 높아져 차폐 부재(4)와 제1 피복부(61)의 접속 신뢰성을 향상시킬 수 있다.
또한 피복층(6)의 제1 피복부(61)가 내부 쉴드의 일부로서 구성되기 때문에 차폐 부재(4)의 높이를 낮게 할 수 있다. 이로 인해 차폐 부재(4)가 그 높이 방향에서 봉지층(5)과 접촉하는 거리가 짧아져 차폐 부재(4)와 봉지층(5)의 선팽창 계수차(係數差)에 기인하는 박리나 크랙이 발생하기 어려워진다. 이에 의해 외부로부터의 수증기(습기)의 침입에 의한 부품의 부식 등을 억제되고, 회로 모듈(1)의 장기에 걸친 안정된 특성을 확보할 수 있다.
[회로 모듈의 제조 방법]
다음으로 회로 모듈(1)의 제조 방법에 대해서 설명한다.
도 7∼도 13은 회로 모듈(1)의 제조 방법을 설명하는 도면이다. 또한 도 8∼도 13의 각 도면에서 (A)는 상면도, (B)는 X축 방향으로부터 본 요부 단면도다. 본 실시 형태에 따른 회로 모듈의 제조 방법은 집합 기판의 준비 공정과, 전자 부품의 실장 공정과, 차폐 부재의 배치 공정과, 봉지층의 형성 공정과, 하프 컷 공정과, 홈부의 형성 공정과, 피복층의 형성 공정과, 재단 공정을 포함한다. 이하, 각 공정에 대해서 설명한다.
(집합 기판의 준비 공정)
도 7은 집합 기판(25)의 구성을 모식적으로 도시하는 상면도다. 집합 기판(25)은 복수 매의 기판(2)이 면부(面付, imposition)된 대면적의 기판으로 구성된다. 도 7에 복수의 기판(2)을 구획하는 분리 라인(L)을 도시한다. 이 분리 라인(L)은 가상적인 것이어도 좋고, 집합 기판(25) 상에 실제로 인쇄 등에 의해 그려져 있어도 좋다.
집합 기판(25) 상에는 후술하는 각 공정을 거쳐서 피복층(6)까지가 형성되고, 마지막 재단 공정에서 분리 라인(L)을 따라 재단(full-cut)되는 것에 의해 1장의 집합 기판(25)으로부터 복수의 회로 모듈(1)이 제작된다. 또한 도시되지 않지만, 집합 기판(25)의 내부에는 기판(2)을 구성하는 각각의 영역마다 소정의 배선 패턴(23a, 23a1, 23b, 23c, 23v, 24 등)이 형성된다.
또한 도시의 예에서는 1장의 집합 기판(25)으로부터 4장의 기판(2)이 절출(切出)되는 예를 도시하지만 절출되는 기판(2)의 매수는 특히 한정되지 않는다. 예컨대 집합 기판(25)으로서 약 150mm 사방(四方)의 대략 정방형으로 구성되는 기판을 이용한 경우에는 약 35mm 사방의 기판(2)이 X축 방향 및 Y축 방향에 각각 4개씩, 총 16개 배열된다. 또한 집합 기판(25)으로서 전형적으로는 1변이 각각 100∼200mm 정도의 직사각형 형상의 기판이 채용된다.
(전자 부품의 실장 공정)
도 8의 (A) 및 도 8의 (B)는 전자 부품(3)의 실장 공정과 차폐 부재(4)의 배치 공정을 설명하는 도면이며, 집합 기판(25) 상에 전자 부품(3) 및 차폐 부재(4)가 배치된 형태를 도시한다.
본 공정에서는 복수의 전자 부품(3)이 실장면(2a) 상의 제1 영역(21)과 제2 영역(22)에 각각 실장된다. 부품(3)의 실장 방법으로서는 예컨대 리플로우 방식이 채용된다. 구체적으로는 우선 땜납 페이스트가 실장면(2a) 상의 소정의 랜드부에 스크린 인쇄법 등에 의해 도포되고, 다음으로 땜납 페이스트를 개재하여 복수의 전자 부품(3)이 소정의 랜드부에 탑재된다. 그 후, 전자 부품(3)이 탑재된 집합 기판(25)을 리플로우로(爐)에 장입(裝入)하고 땜납 페이스트를 리플로우하는 것에 의해 각 전자 부품(3)이 기판(2)의 실장면(2a) 상에 전기적·기계적으로 접합된다.
(차폐 부재의 배치 공정)
계속해서 도 8을 참조하여 본 공정에서는 기판(2) 상의 제1 영역(21)과 제2 영역(22)의 경계를 따라 차폐 부재(4)가 배치된다. 본 실시 형태에 따른 차폐 부재(4)는 약 90°로 교차하는 제1 차폐판부(41) 및 제2 차폐판부(42)를 포함하기 때문에 실장면(2a) 상에 자립 가능하며 차폐 부재(4)를 지지하기 위한 별개인 구성을 필요로 하지 않는다. 본 공정은 상기의 전자 부품의 실장 공정과 동시에 리플로우 방식에 의해 수행할 수 있고, 차폐 부재(4)는 단자부(23a1) 상에 땜납된다. 이 때 차폐 부재(4)는 복수의 전자 부품(3) 중 가장 높은 부품의 높이(T1)보다도 낮은 높이(T2)로 실장면(2a)에 실장된다[도 8의 (B)].
(봉지층의 형성 공정)
도 9의 (A) 및 도 9의 (B)는 봉지층의 형성 공정을 설명하는 도면이며, 봉지층(5)이 실장면(2a) 상에 형성된 형태를 도시한다.
봉지층(5)은 복수의 전자 부품(3)과 차폐 부재(4)를 피복하도록 기판(2)의 실장면(2a) 상에 형성된다. 봉지층(5)은 전자 부품(31)의 높이(T1)보다도 조금 높아질 수 있는 두께로 형성되고, 이에 의해 차폐 부재(4)를 포함하는 모든 전자 부품(3)이 봉지층(5)에 의해 피복된다.
봉지층(5)의 형성 방법은 특히 한정되지 않고, 예컨대 형(型)을 이용한 몰드 성형법, 형을 이용하지 않는 포팅 성형법 등이 적용 가능하다. 또한 액상 또는 페이스트 형상의 봉지 수지 재료를 스핀 코팅법, 스크린 인쇄법에 의해 실장면(2a) 상에 도포한 후, 열처리를 수행하여 경화시켜도 좋다.
(하프 컷 공정)
도 10의 (A) 및 도 10의 (B)는 하프 컷 공정을 설명하는 도면이다. 본 공정에서는 다이서에 의해 분리 라인(L)을 따라 봉지층(5)의 상면으로부터 기판(2)의 내부에 달하는 깊이의 컷 홈(C)이 형성된다. 컷 홈(C)은 기판(2)의 단차부(2b)를 형성한다. 컷 홈(C)의 깊이는 특히 한정되지 않지만, 기판(2) 상의 GND단자(24)를 분단할 수 있는 깊이로 형성된다.
(홈부의 형성 공정)
도 11의 (A) 및 도 11의 (B)는 홈부(51)의 형성 공정을 설명하는 도면이다. 홈부(51)는 차폐 부재(4)의 직상(直上)의 봉지층(5)의 일부를 제거하는 것에 의해 차폐 부재(4)가 노출하도록 형성된다. 구체적으로는 봉지층(5) 상으로부터 차폐 부재(4)의 단면(4lb, 42b)을 따라 단면(4lb, 42b)의 폭(W1)보다도 두꺼운 폭(W2)으로 형성된다[도 3의 (B) 참조].
홈부(51)의 형성에는 본 실시 형태에서 레이저 가공법이 이용된다. 레이저의 종류는 특히 한정되지 않고, 예컨대 CO2 레이저, UV 고체 레이저, 반도체 레이저, 엑시머 레이저 등이 채용되고, 차폐 부재(4)의 단면(4lb, 42b)을 피복하는 봉지층(5)을 제거할 수 있을 것 같은 적당한 발진 조건이 적용된다.
본 공정에서는 차폐 부재(4)의 단면(4lb, 42b)을 따라 레이저광을 봉지층(5) 상으로부터 주사(走査, 스캔)하는 것에 의해 조사 부위의 봉지층(5)을 부분적으로 용해하고 제거한다. 이에 의해 차폐 부재(4)의 단면(4lb, 42b)을 피복하는 봉지층(5)이 부분적으로 제거되고, 단면(4lb, 42b)과 거의 동일한 높이의 저면(51a)을 포함하는 홈부(51)가 형성된다.
또한 상술한 바와 같은 방법으로 홈부(51)를 형성할 때, 그 저면(51a)에 도 5의 (B) 및 도 5의 (C)에 도시한 요부(52)가 동시에 형성된다. 요부(52)는 레이저광의 조사에 의해 가열된 차폐 부재(4)의 측면(41a, 42a)에 접하는 봉지층(5)의 구성 수지가 국소적으로 용융하는 것에 의해 형성된다. 요부(52)의 깊이는 예컨대 조사되는 레이저광의 출력이나 스캔 속도 등에 의해 제어 가능하다. 또한 조사되는 레이저광의 출력이나 스캔 속도를 제어하는 것에 의해 요부(52)를 차폐 부재(4)의 단면(4lb, 42b)이 노출하도록 폭(W2)의 상태의 깊은 홈으로 형성해도 좋다.
(피복층의 형성 공정)
도 12의 (A) 및 도 12의 (B)는 피복층(6)의 형성 공정을 설명하는 도면이다. 피복층(6)은 봉지층(5) 상에 형성된다. 이에 의해 홈부(51)에 충전되는 제1 피복부(61)와, 제1 피복부(61)와 봉지층(5) 상을 피복하는 제2 피복부(62)가 형성된다.
피복층(6)의 형성 공정은 특히 한정되지 않고, 예컨대 형을 이용한 몰드 성형법, 형을 이용하지 않는 포팅 성형법 등이 적용 가능하다. 또한 액상 또는 페이스트 형상의 봉지 수지 재료를 스핀 코팅법, 스크린 인쇄법에 의해 봉지층(5) 상에 도포한 후, 열처리를 수행하여 경화시켜도 좋다.
제1 피복부(61)는 홈부(51) 내에 충전된다. 이에 의해 홈부(51)의 저면(51a)에서 노출된 차폐 부재(4)의 단면(4lb, 42b)과 접합된다. 본 실시 형태에서는 요부(52)를 개재하여 제1 피복부(61)가 차폐 부재(4)의 측면(41a, 42a)의 일부와도 접합되기 때문에 홈부(51) 내에서의 차폐 부재(4)와 제1 피복부(61)의 접합 강도를 높일 수 있다. 또한 제1 피복부(61)과 제2 피복부(62)가 각각 동일한 재료로 구성되기 때문에 제1 피복부(61)와 제2 피복부(62) 사이에 원하는 접합 강도가 확보된다.
제2 피복부(62)를 구성하는 도전성 수지는 봉지층(5)에 형성된 컷 홈(C)에도 충전되는 것에 의해 컷 홈(C)에 면하는 기판(2) 상의 GND단자(24)와 접합된다. 이에 의해 피복층(6)과 GND단자(24)가 전기적·기계적으로 서로 접속된다.
(재단 공정)
도 13의 (A) 및 도 13의 (B)는 재단 공정을 설명하는 도면이다. 본 공정에서는 집합 기판(25)이 분리 라인(L)을 따라 풀 컷되는 것에 의해 복수의 회로 모듈(1)이 개편화(個片化)된다. 분리 시에는 예컨대 다이서 등이 이용된다. 본 실시 형태에서 컷 홈(C) 내에도 피복층(6)이 충전되기 때문에 분리 라인(L)으로 분리하였을 때에 기판(2)과 피복층(6)이 동일한 재단면을 포함하도록 구성된다. 이에 의해 봉지층(5)의 표면(상면 및 측면)과 기판(2)의 측면의 일부를 피복하는 피복층(6)이 형성된 회로 모듈(1)이 제작된다.
이상의 각 공정에 의해 회로 모듈(1)이 제조된다. 본 실시 형태에 따른 회로 모듈의 제조 방법에서는 차폐 부재(4)와 피복층(6)의 도통을 확보하기 위해서 봉지층(5)의 일부만을 제거하는 홈부(51)의 형성 공정을 포함한다. 이에 의해 봉지층(5)의 상면 전체를 연마 등을 하여 제거할 경우와 비교해서 공정을 간소화할 수 있는 것과 함께 비용의 면에서도 유리해진다.
또한 홈부(51)는 차폐 부재(4)의 직상에만 형성되기 때문에 피복층(6)을 구성하는 도전성 수지 등의 충전성을 향상시킬 수 있다. 이에 의해 차폐 부재(4)와 피복층(6)의 전기적·기계적인 접속 신뢰성을 높일 수 있다. 또한 상기 도전성 수지의 홈부(51)로의 충전 시간을 단축할 수 있는 것과 함께 홈부(51)의 폭(W2)이 비교적 좁은 경우에도 안정하게 상기 수지를 충전할 수 있기 때문에 회로 모듈(1) 전체의 소형화에도 공헌할 수 있다.
또한 본 실시 형태에 따른 회로 모듈(1)의 제조 방법은 외부 쉴드의 기능을 가지는 피복층(6)의 재료로서 도전성 수지를 채용하고, 또한 미리 분리 라인(L)을 따라 봉지층(5)을 하프 컷한다. 이에 의해 홈부(51)에 충전되는 제1 피복부(61)와, 봉지층(5)의 측면 및 상면을 피복하는 제2 피복부(62)를 동일 공정에 의해 일괄해서 형성할 수 있고, 제조 공정을 간소화할 수 있다.
<제2 실시 형태>
도 14∼도 16은 본 발명에 따른 제2 실시 형태를 도시한다. 본 실시 형태에서는 제1 실시 형태의 구성 및 작용과 마찬가지의 부분에 대해서는 그 설명을 생략 또는 간략화하고, 제1 실시 형태와 다른 부분을 중심으로 설명한다.
본 실시 형태에서는 피복층(6)의 제1 피복부(61)가 충전되는 홈부의 형성 공정이 전술의 제1 실시 형태와 다르다. 도 14의 (A)는 홈부의 형성 공정을 도시하는 집합 기판(25)의 상면도이고, 도 14의 (B)는 Y축 방향으로부터 본 요부 단면도, 도 15는 피복층의 형성 후에서의 Y축 방향으로부터 본 회로 모듈의 요부 단면도, 도 16은 홈부의 형상을 도시하는 요부의 단면도다.
본 실시 형태에 따른 회로 모듈은 봉지층(5)의 상면에 다이서로 형성된 홈부(510)를 포함한다. 홈부(510)는 차폐 부재(4)의 직상 영역뿐만 아니라 그 단면(4lb, 42b)의 연장선 상을 따른 영역에 걸쳐서 봉지층(5)의 X축 방향을 따른 횡(橫) 방향 및 Y축 방향을 따른 종(縱) 방향 전역에 동일한 깊이로 형성된다.
차폐 부재(4)의 단면(4lb, 42b)은 홈부(510)를 개재하여 외부로 노출한다. 차폐 부재(4)의 단면(4lb, 42b)은 홈부(510)의 내부에서 그 저면(510a)과 동일한 평면 상에 배치된다[도 16에 단면(4lb)과 저면(510a)의 관계를 도시한다]. 본 실시 형태에서도 홈부(510)의 폭(W2)은 차폐 부재(4)의 두께(W1)보다도 크게 형성되고, 홈부(510)의 저면(510a)의 거의 중앙부에 단면(4lb, 42b)이 배치된다.
피복층(6)은 홈부(510)에 충전되는 제1 피복부(610)와 제1 피복부(610) 및 봉지층(5)의 표면을 피복하는 제2 피복부(62)를 포함한다. 도 15에 도시하는 바와 같이 제1 피복부(610)는 홈부(510)의 형성 영역에 대응하여 봉지층(5)의 X축 방향을 따른 횡 방향 및 Y축 방향을 따른 종 방향 전역에 동일한 깊이로 형성된다.
본 실시 형태에서도 전술한 제1 실시 형태와 마찬가지의 작용 효과를 얻을 수 있다. 본 실시 형태에 의하면 홈부(510)가 차폐 부재(4)의 배치 영역 이외에도 형성되기 때문에 피복층(6)과 봉지층(5)의 밀착성을 높일 수 있다. 이에 의해 제1 피복부(610)와 차폐 부재(4)의 접합 강도가 향상하고 소정의 쉴드 기능을 안정하게 확보할 수 있다.
또한 본 실시 형태에 의하면, 홈부(510)를 다이서에 의해 형성하기 때문에 하프 컷 공정이나 재단 공정 등과 동일한 가공 설비를 이용할 수 있어 설비 비용의 저감을 도모할 수 있다.
또한 홈부(510)를 다이서에 의해 형성하기 때문에 홈부(510)의 형성과 동시에 차폐 부재(4)의 단면(4lb, 42b)의 부분 연마 가공이 가능해진다. 따라서 차폐 부재(4)를 전자 부품(3)과 동등한 높이로 형성하고, 홈부(510)의 가공 시에 상기 차폐 부재(4)를 목적으로 하는 실장 높이로 가공하는 공정이 채용되어도 좋다.
이상, 본 발명의 실시 형태에 대해서 설명하였지만, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상에 기초하여 갖가지 변형이 가능하다.
예컨대 이상의 실시 형태에서는 차폐 부재(4)에 의해 실장면(2a)을 2개의 영역(21, 22)으로 구획하는 예를 설명하였지만, 상기 영역의 구획수는 2개에 한정되지 않고, 도 17에 도시하는 바와 같이 3개 이상의 영역(A, B, C)에 구획되어도 좋다. 이와 같은 경우, 차폐 부재는 T자, 십자(十字), X자 형상 등으로 형성되어도 좋다. 또한 2개 이상의 차폐 부재를 이용하여 실장면이 복수의 영역에 구획되어도 좋다.
또한 이상의 실시 형태에서는 차폐 부재(4)의 단면(4lb, 42b)이 홈부(51, 510)의 저면(51a, 510a)의 일부에 배치되도록 구성되었지만, 저면(51a, 510a)의 전역이 차폐 부재(4)의 단면(4lb, 42b)으로 형성되도록 홈부(51, 510)의 폭이 조정되어도 좋다. 즉 홈부(51, 510)는 차폐 부재(4)의 두께와 동등 이하의 좁은 폭으로 형성되어도 좋다.
또한 이상의 실시 형태에서는 봉지층(5)의 홈부(51, 510)는 차폐 부재(4)[단면(4lb, 42b)]의 직상 부분의 전역에 걸쳐 형성되었지만 이에 한정되지 않고, 상기 직상 부분의 일부에만 형성되어도 좋다.
또한 이상의 실시 형태에서는 기판(2)이 프린트 배선 기판으로 구성되는 예를 설명하였지만 이에 한정되지 않고, 기판(2)이 예컨대 실리콘 기판 등의 반도체 기판으로 구성되어도 좋다. 또한 전자 부품(3)은 MEMS(Micro Electro Mechanical System) 부품 등의 각종 액츄에이터이어도 좋다.
1: 회로 모듈 2: 기판
3, 31, 32: 전자 부품 4: 차폐 부재
5: 봉지층 6: 피복층
21: 제1 영역 22: 제2 영역
41: 제1 차폐판부 42: 제2 차폐판부
41a, 42a: 측면 4lb, 42b: 단면
51, 510: 홈부 51a, 510a: 저면
52: 요부 61, 610: 제1 피복층
62: 제2 피복층

Claims (9)

  1. 제1 영역과 제2 영역을 포함하는 실장면(實裝面)을 포함하는 기판;
    상기 제1 영역 및 상기 제2 영역 상에 각각 실장된 복수의 전자 부품;
    상기 실장면 상의 상기 제1 영역과 상기 제2 영역 사이에 배치되고 제1 도전체(導電體)로 이루어지는 차폐(遮蔽) 부재;
    상기 차폐 부재가 배치되도록 형성된 부분의 적어도 일부에 저면(底面)을 포함하는 홈부[溝部]를 포함하고, 상기 실장면 상에 형성되고 상기 복수의 전자 부품을 피복하는 절연체로 이루어지는 봉지층(封止層); 및
    상기 홈부 내에 충전되는 제1 피복부와, 상기 제1 피복부와 상기 봉지층을 피복하는 제2 피복부를 포함하고, 제2 도전체로 이루어지는 피복층;을 구비하는 회로 모듈.
  2. 제1항에 있어서, 상기 제1 도전체는 금속 재료로 이루어지고,
    상기 제2 도전체는 도전성 수지 재료로 이루어지는 회로 모듈.
  3. 제1항에 있어서, 상기 차폐 부재는 상기 복수의 전자 부품 중 상기 실장면으로부터의 높이가 가장 높은 전자 부품의 높이를 제1 높이로 하였을 때에 상기 실장면으로부터의 높이가 상기 제1 높이보다도 낮은 제2 높이를 가지는 회로 모듈.
  4. 제1항에 있어서, 상기 차폐 부재는,
    제1 차폐판부; 및
    상기 제1 차폐판부와 교차하는 제2 차폐판부;를 포함하는 회로 모듈.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 차폐 부재는,
    상기 홈부의 내부에서 상기 제1 피복부와 접합되는 단면(端面); 및
    상기 단면에 계속되는 부분에 설치되고 상기 제1 피복부와 접합되는 측면;을 가지는 회로 모듈.
  6. 제5항에 있어서, 상기 저면은 상기 차폐 부재의 단면보다도 큰 면적으로 형성되는 회로 모듈.
  7. 제6항에 있어서, 상기 홈부는 상기 차폐 부재의 단면에 인접하고 상기 저면에 형성된 요부(凹部)를 더 포함하는 회로 모듈.
  8. 실장면 상의 제1 영역과 제2 영역에 복수의 전자 부품을 각각 실장하고, 상기 기판 상의 상기 제1 영역과 상기 제2 영역 사이에 제1 도전체로 이루어지는 차폐 부재를 배치하고,
    상기 복수의 전자 부품과 상기 차폐 부재를 피복해서 상기 기판 상에 절연체로 이루어지는 봉지층을 형성하고,
    상기 차폐 부재 상의 상기 봉지층의 일부를 제거하는 것에 의해 상기 차폐 부재가 노출하는 홈부를 형성하고,
    상기 봉지층 상에 제2 도전체로 이루어지는 피복층을 형성하는 것에 의해, 상기 홈부에 충전되는 제1 피복부와, 상기 제1 피복부 및 상기 봉지층을 피복하는 제2 피복부를 형성하는 회로 모듈의 제조 방법.
  9. 제8항에 있어서, 상기 홈부의 형성 공정에서는 상기 홈부의 저면에 상기 측면에 인접한 요부가 형성되는 회로 모듈의 제조 방법.
KR1020130006283A 2012-04-17 2013-01-21 회로 모듈 및 그 제조 방법 KR20130117328A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012093662A JP2013222829A (ja) 2012-04-17 2012-04-17 回路モジュール及びその製造方法
JPJP-P-2012-093662 2012-04-17

Publications (1)

Publication Number Publication Date
KR20130117328A true KR20130117328A (ko) 2013-10-25

Family

ID=49324875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130006283A KR20130117328A (ko) 2012-04-17 2013-01-21 회로 모듈 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20130271928A1 (ko)
JP (1) JP2013222829A (ko)
KR (1) KR20130117328A (ko)
CN (1) CN103378068A (ko)
TW (1) TW201344875A (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201444462A (zh) * 2013-05-08 2014-11-16 Hon Hai Prec Ind Co Ltd 屏蔽罩與電路板固定結構
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
US9076801B2 (en) * 2013-11-13 2015-07-07 Azurewave Technologies, Inc. Module IC package structure
JP6418625B2 (ja) * 2013-12-13 2018-11-07 東芝メモリ株式会社 半導体装置の製造方法
US20170090532A1 (en) * 2014-03-14 2017-03-30 Kaneka Corporation Electronic terminal equipment and method for assembling same
US9913412B2 (en) 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
US9949359B2 (en) * 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
CN105023851B (zh) * 2014-04-28 2018-05-01 环旭电子股份有限公司 电子封装模块的制造方法
TWI611533B (zh) 2014-09-30 2018-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6387278B2 (ja) * 2014-09-30 2018-09-05 太陽誘電株式会社 回路モジュール及びその製造方法
WO2016092695A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
CN104779213B (zh) * 2015-04-16 2017-12-15 歌尔股份有限公司 集成传感器的封装结构和封装方法
JP6414637B2 (ja) * 2015-06-04 2018-10-31 株式会社村田製作所 高周波モジュール
TWI618156B (zh) * 2016-08-05 2018-03-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI612638B (zh) * 2017-01-25 2018-01-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI649853B (zh) * 2017-04-12 2019-02-01 矽品精密工業股份有限公司 電子封裝件及其承載結構與製法
CN211321664U (zh) * 2017-05-11 2020-08-21 株式会社村田制作所 电路模块
JP6914731B2 (ja) * 2017-05-26 2021-08-04 京セラ株式会社 移動体および無線通信モジュール
WO2019004332A1 (ja) * 2017-06-29 2019-01-03 株式会社村田製作所 高周波モジュール
JP7111112B2 (ja) * 2018-01-05 2022-08-02 株式会社村田製作所 高周波モジュール
JP7143896B2 (ja) 2018-10-05 2022-09-29 株式会社村田製作所 モジュール
WO2020071492A1 (ja) 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
WO2020071491A1 (ja) 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
WO2020189560A1 (ja) * 2019-03-15 2020-09-24 株式会社村田製作所 モジュール
WO2020250823A1 (ja) * 2019-06-13 2020-12-17 株式会社村田製作所 モジュール
WO2021040017A1 (ja) * 2019-08-30 2021-03-04 京セラ株式会社 電磁場制御用部材
WO2022034785A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 モジュール
WO2022034790A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 モジュール
WO2022034789A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 モジュール
WO2022034787A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 モジュール
WO2022034786A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 モジュール及びモジュールの製造方法
WO2022034788A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 モジュール
WO2022044504A1 (ja) * 2020-08-31 2022-03-03 株式会社村田製作所 回路モジュール及びサブモジュールの製造方法
EP4040483A3 (en) * 2021-02-04 2022-10-26 Murata Manufacturing Co., Ltd. Electronic component with internal shielding
WO2022176547A1 (ja) * 2021-02-18 2022-08-25 株式会社村田製作所 高周波モジュール及び通信装置
CN118160218A (zh) * 2021-10-28 2024-06-07 株式会社村田制作所 追踪器模块

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638438Y2 (ja) * 1988-11-14 1994-10-05 三洋電機株式会社 混成集積回路装置
JP2776753B2 (ja) * 1994-11-24 1998-07-16 埼玉日本電気株式会社 プラスチックシールド筐体
CN1303685C (zh) * 2002-06-28 2007-03-07 矽品精密工业股份有限公司 球栅阵列半导体封装件
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール

Also Published As

Publication number Publication date
CN103378068A (zh) 2013-10-30
TW201344875A (zh) 2013-11-01
US20130271928A1 (en) 2013-10-17
JP2013222829A (ja) 2013-10-28

Similar Documents

Publication Publication Date Title
KR20130117328A (ko) 회로 모듈 및 그 제조 방법
JP5576548B1 (ja) 回路モジュール及びその製造方法
JP6837432B2 (ja) 高周波モジュール
JP5517379B1 (ja) 回路モジュール
TWI520661B (zh) 電路模組及其製造方法
KR101712288B1 (ko) 반도체 패키지 및 그 제조 방법
US9055682B2 (en) Circuit module
US9807916B2 (en) Circuit module and method of producing the same
JP5466785B1 (ja) 回路モジュール及びその製造方法
JP5622906B1 (ja) 回路モジュールの製造方法
JP5517378B1 (ja) 回路モジュール
JP6950757B2 (ja) 高周波モジュール
CN104347541B (zh) 电路模块以及电路模块的制造方法
JP5576543B1 (ja) 回路モジュール
US20150062835A1 (en) Circuit module
JP7334774B2 (ja) 高周波モジュール
US20150068795A1 (en) Substrate with built-in electronic component and core base-material for substrate with built-in electronic component
JP7143896B2 (ja) モジュール
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JP2007324246A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application