CN211321664U - 电路模块 - Google Patents

电路模块 Download PDF

Info

Publication number
CN211321664U
CN211321664U CN201890000824.0U CN201890000824U CN211321664U CN 211321664 U CN211321664 U CN 211321664U CN 201890000824 U CN201890000824 U CN 201890000824U CN 211321664 U CN211321664 U CN 211321664U
Authority
CN
China
Prior art keywords
main surface
circuit module
resin
arrangement
groove portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201890000824.0U
Other languages
English (en)
Inventor
菅野乔文
佐藤和茂
天知伸充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN211321664U publication Critical patent/CN211321664U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

电路模块(101)具备:布线基板(1),具有主表面(1u);配置物,是安装于主表面(1u)的部件或者形成于主表面(1u)的导电体(5);以及密封树脂(4),在主表面(1u)上覆盖上述配置物的至少一部分。密封树脂(4)具有树脂槽部(7a、7b)。上述配置物至少具有上端以及侧面,且从垂直于主表面(1u)的方向观察配置为与树脂槽部(7a、7b)重叠。通过上述配置物的至少一部分的上述上端以及上述侧面,在树脂槽部(7a、7b)的内部形成有凹凸,树脂槽部(7a、7b)的内表面被导电性膜(6)覆盖。

Description

电路模块
技术领域
本实用新型涉及电路模块。
背景技术
一般地,在电路模块中搭载有收发器IC、基带IC等部件。随着数字电路部的高速化、模拟电路部的高频化、宽频化、MIMO(Multi Input Multi Output:多输入多输出)化等,这些部件的发热量呈增大的趋势。需要提高从这些部件的散热性能,即,确保从发热部件朝向电路模块外部的导热路径,并降低热阻。
在日本特开2015-62208号公报(专利文献1)中记载有考虑到这样的需求的电路模块的一个例子。在专利文献1所记载的电路模块中,具备电路基板、安装于电路基板的安装面的安装部件、形成在安装面上并覆盖安装部件的密封体、以及屏蔽体。密封体具备沟道。屏蔽体是覆盖密封体的屏蔽体,除了外部屏蔽部以外,还包含形成于沟道内的内部屏蔽部。
专利文献1:日本特开2015-62208号公报
在专利文献1所记载的发明中,由于沟道即槽部均匀地形成,所以有助于散热的表面积狭窄,热阻的减少受到限制。另一方面,为了在密封体即密封树脂形成槽部,通常利用激光加工等方法除去树脂,但由于为了形成槽部必须除去较多的树脂,所以加工时间延长。
实用新型内容
因此,本实用新型的目的在于提供一种能够实现进一步的热阻的减少,并较短地抑制制作时的加工时间的电路模块。
为了实现上述目的,基于本实用新型的电路模块具备:布线基板,具有主表面;配置物,是安装于上述主表面的部件或者形成于上述主表面的导电体;以及密封树脂,在上述主表面上覆盖上述配置物的至少一部分。上述密封树脂具有树脂槽部。上述配置物至少具有上端以及侧面,且从垂直于上述主表面的方向观察配置为与上述树脂槽部重叠。通过上述配置物的至少一部分的上述上端以及上述侧面,在上述树脂槽部的内部形成有凹凸。上述树脂槽部的内表面被导电性膜覆盖。
根据本实用新型,由于导电性膜的表面积增大,并且应除去的树脂的量减少,所以能够实现进一步的热阻的减少,并且较短地抑制制作时的加工时间。
附图说明
图1是基于本实用新型的实施方式1中的电路模块的俯视图。
图2是关于图1中的II-II线的箭头方向的剖视图。
图3是关于图1中的III-III线的箭头方向的剖视图。
图4是关于图1中的IV-IV线的箭头方向的剖视图。
图5是关于图1中的V-V线的箭头方向的剖视图。
图6是基于本实用新型的实施方式1中的电路模块的制造方法的第一工序的说明图。
图7是基于本实用新型的实施方式1中的电路模块的制造方法的第二工序的说明图。
图8是基于本实用新型的实施方式1中的电路模块的制造方法的第三工序的说明图。
图9是图8所示的状态的俯视图。
图10是基于本实用新型的实施方式1中的电路模块的制造方法的第四工序的说明图。
图11是基于本实用新型的实施方式1中的电路模块的制造方法的第五工序的说明图。
图12是基于本实用新型的实施方式1中的电路模块的制造方法的第六工序的说明图。
图13是基于本实用新型的实施方式2中的电路模块的俯视图。
图14是关于图13中的XIV-XIV线的箭头方向的剖视图。
图15是关于图13中的XV-XV线的箭头方向的剖视图。
图16是基于本实用新型的实施方式2中的电路模块所具备的导电体的立体图。
图17是基于本实用新型的实施方式2中的电路模块所具备的导电体的主视图。
图18是基于本实用新型的实施方式2中的电路模块所具备的导电体的侧面图。
图19是基于本实用新型的实施方式2中的电路模块所具备的导电体的仰视图。
图20是从基于本实用新型的实施方式2中的电路模块除去导电性膜以及密封树脂后的状态的俯视图。
图21是基于本实用新型的实施方式2中的电路模块的树脂槽部的一部分及其附近的说明图。
图22是基于本实用新型的实施方式2中的电路模块的制造方法的第一工序的说明图。
图23是基于本实用新型的实施方式2中的电路模块的制造方法的第二工序的说明图。
图24是基于本实用新型的实施方式2中的电路模块的制造方法的第三工序的说明图。
图25是基于本实用新型的实施方式2中的电路模块的制造方法的第六工序的说明图。
图26是基于本实用新型的实施方式2中的电路模块的制造方法的第七工序的说明图。
图27是配置物的尺寸与槽部的宽度的关系的第一说明图。
图28是配置物的尺寸与槽部的宽度的关系的第二说明图。
图29是配置物的尺寸与槽部的宽度的关系的第三说明图。
图30是配置物为部件的例子的局部剖视图。
具体实施方式
附图中所示的尺寸比未必如实地表示现实的结构,有为了便于说明而夸张地表示尺寸比的情况。在以下的说明中,在提到上或者下的概念时,不一定是指绝对的上或者下,有指所图示的姿势中的相对的上或者下的情况。
(实施方式1)
参照图1~图5对基于本实用新型的实施方式1中的电路模块进行说明。图1示出本实施方式中的电路模块的俯视图。图2、图3、图4、图5分别示出关于图1中的II-II线、III-III线、IV-IV线、V-V线的箭头方向的剖视图。
本实施方式中的电路模块101具备:布线基板1,具有主表面1u;配置物,是安装于主表面1u的部件或者形成于主表面1u的导电体;以及密封树脂4,在主表面1u上覆盖上述配置物的至少一部分。在这里,作为配置物的一个例子,导电体5排列在主表面1u上。导电体5例如也可以是为了散热而设置的。密封树脂4具有树脂槽部7a、7b。配置物至少具有上端以及侧面,且从垂直于主表面1u的方向观察配置为与树脂槽部7a、7b重叠。通过配置物的至少一部分的上述上端以及上述侧面,在树脂槽部7a、7b的内部形成有凹凸。树脂槽部7a、7b的内表面被导电性膜6覆盖。
在主表面1u上安装有部件3a、3b。部件3a、3b可以是电子部件。部件3a、3b例如是IC。部件3a、3b例如可以是收发器IC、基带IC等。在本实施方式所示的例子中,作为配置物的导电体5中的几个排列为包围部件3a的周围。作为配置物的导电体5中的其它几个沿着部件3b的4条边中的2条边排列成L字形。
导电性膜6例如是金属膜。导电性膜6与导电体5电连接。也可以在布线基板1的主表面1u上或者侧面配置某些布线,且这样的布线与导电性膜6电连接。
在本实施方式中的电路模块101中,由于树脂槽部7a、7b的内表面具有凹凸,所以导电性膜6的表面积增大,散热性能得到改善。另一方面,由于树脂槽部7a、7b的内部空间中的一部分被配置物占据,所以在形成树脂槽部7a、7b时应除去的树脂的量与没有配置物的结构的情况相比减少。由于应除去的树脂的量较少,所以能够缩短形成树脂槽部7a、7b时的加工时间。由此,能够减少制造成本。
综上所述,在本实施方式中的电路模块中,能够实现进一步的热阻的减少,并且较短地抑制制作时的加工时间。
所谓的配置物所具有的“上端”可以是如本实施方式中所示的平坦的上表面,但并不局限于平面,也可以是曲面。上端也可以是尖的端。所谓的配置物所具有的“侧面”可以如本实施方式中所示那样是垂直于主表面1u的面,但并不局限于此,也可以是使垂直于主表面1u的面倾斜那样的姿势的面。
在本实施方式中,示出了作为配置物的导电体5与导电性膜6直接接触的例子,但导电体5不是必须与导电性膜6直接接触。也可以在导电体5与导电性膜6之间夹有其它部件。在其它部件具有某种程度的良好的导热性的情况下,能够实现热阻的减少。所谓的其它部件例如是密封树脂4。在导电体5与导电性膜6之间也可以较薄地夹有密封树脂4的一部分。但是,优选配置物的至少一部分与导电性膜6直接接触。这是因为通过采用该结构,配置物与导电性膜6之间的热量的传递可以更加顺利地进行。
在本实施方式中,优选布线基板1具备接地用导体图案,导电性膜6与接地用导体图案电连接。接地用导体图案例如也可以是配置于布线基板1的主表面1u的导体图案。通过这样,在实际的电路模块使用时接地用导体图案接地,导电性膜6也可能成为接地电位。像这样,若通过某构造导电性膜6成为接地电位,则能够使导电性膜6具有作为屏蔽体的性能,能够抑制来自电路模块的无线电噪声释放。
(制造方法)
参照图6~图12对本实施方式中的电路模块的制造方法进行说明。电路模块101能够通过以下的方法来制作。
首先,如图6所示那样准备布线基板1。布线基板1具有主表面1u。布线基板1不一定是一个产品的大小,也可以是能够一并制作多个产品的大幅面的基板,即集合基板。在布线基板1的内部形成有布线。
如图7所示那样在布线基板1的主表面1u安装部件3a。在图7中,由于着眼于某一个剖面进行图示,所以未示出部件3b而仅示出部件3a,但部件3b也安装于该布线基板1的主表面1u上的其它的场所。
如图8所示那样在布线基板1的主表面1u配置导电体5。在图8所示的状态下,由于尚未配置密封树脂4,所以在导电体5的列的另一侧看得见部件3a。图9示出从上方观察图8所示的结构得到的俯视图。导电体5为柱状。在形成导电体5时,例如也可以通过喷墨方式涂覆银纳米焊膏。也可以对于通过喷墨方式涂覆银纳米焊膏而成的结构,通过加热来使其低温烧结。
如图10所示那样配置密封树脂4。密封树脂4一并遮盖部件3a、3b以及导电体5。在图10中显示有一定的剖面。
如图11所示那样形成树脂槽部7a、7b。在该槽加工时,也可以通过激光加工来进行。在该激光加工时,激光能够除去密封树脂4中的照射的部分,并且被调整为不给处于导电体5以及槽的底面的布线图案带来损伤的条件。在从图10移至图11时,从集合基板分割为分立的电路模块的尺寸。该分割例如通过切割来进行。
如图12所示那样形成导电性膜6。导电性膜6覆盖密封树脂4的上表面以及侧面,还覆盖树脂槽部7a、7b的内表面。在树脂槽部7a、7b的内部露出的导电体5的表面也被导电性膜6覆盖。布线基板1的侧面也被导电性膜6覆盖。导电性膜6例如是金属膜。在形成导电性膜6时,例如也可以使用溅射法。
通过经过这样的各工序,能够获得如图1~图5所示的本实施方式中的电路模块。
(实施方式2)
参照图13~图20对基于本实用新型的实施方式2中的电路模块进行说明。图13示出本实施方式中的电路模块的俯视图。图14、图15分别示出关于图13中的XIV-XIV线、XV-XV线的箭头方向的剖视图。
本实施方式中的电路模块102具备:布线基板1,具有主表面1u;配置物,是安装于主表面1u的部件或者形成于主表面1u的导电体;以及密封树脂4,在主表面1u上覆盖上述配置物的至少一部分。在这里,作为配置物的一个例子,导电体15排列在主表面1u上。密封树脂4具有树脂槽部7a、7b。配置物至少具有上端以及侧面,且从垂直于上述主表面的方向观察配置为与树脂槽部7a、7b重叠。通过上述配置物的至少一部分的上述上端以及上述侧面,在树脂槽部7a、7b的内部形成有凹凸。树脂槽部7a、7b的内表面被导电性膜6覆盖。
图16示出单独取出导电体15后的立体图。图17、图18、图19分别示出导电体15的主视图、侧面图、仰视图。在从上方观察时导电体15为长方形。导电体15具有根部变细的形状。在图16~图19中,W是指树脂槽部的宽度方向,L是指树脂槽部的长边方向。如图14所示,在导电体15的根部变细的部分,密封树脂4的一部分进入导电体15的两侧。
如图14所示,在树脂槽部7a的更下侧形成有基板槽部8a。在树脂槽部7b的更下侧形成有基板槽部8b。基板槽部8a、8b是深挖布线基板1而形成的槽。
图20示出从电路模块102除去导电性膜6以及密封树脂4后的状态的俯视图。导电体15排列在部件3a、3b的周围,以使得排列方向与各个的长边方向一致。
其他的结构与在实施方式1中说明的结构基本相同,所以不重复说明。
在本实施方式中,也能够获得与实施方式1相同的效果。由于导电体15为根部变细,且密封树脂4进入两侧的形状,所以导电体15与布线基板1的接合部被密封树脂4遮盖。由此,导电体15与布线基板1的接合部稳定,电路模块的可靠性提高。
一般而言,若激光照射到焊接位置,则要考虑伴随焊料的重新熔融以及固化的飞边、空隙等问题。在本实施方式中,由于导电体15与布线基板1的接合部被密封树脂4覆盖,所以在用于形成树脂槽部7a、7b的激光加工时,能够避免激光直接照射到导电体15与布线基板1的接合部的焊接位置。
如图16~图19所示,优选上述配置物具有在最接近主表面1u的位置朝向主表面1u的一侧的第一面151、以及朝向与主表面1u相反侧的第二面152,第二面152的面积比第一面151的面积大。通过采用该结构,能够将配置物与布线基板1的接合部埋入密封树脂4,并能够实现稳定的构造。此外,在这里示出的例子中,导电体15的形状为第二面152的长边方向L的尺寸比第一面151的长边方向L的尺寸长,另一方面,第一面151的宽度方向W的尺寸与第二面152的宽度方向W的尺寸相等。导电体15的形状并不限于这样的结构。例如,也可以第二面152的长边方向L的尺寸比第一面151的长边方向L的尺寸长,另外,第二面152的宽度方向W的尺寸比第一面151的宽度方向W的尺寸长。在这里示出的例子中,第二面152为长方形,但第二面152的形状也可以为长方形以外的形状。
如图16~图19所示,上述配置物的接近主表面1u的端部上的树脂槽部的长度方向L的尺寸为第一尺寸A,远离主表面1u的端部上的树脂槽部的长度方向L的尺寸为比上述第一尺寸大的第二尺寸B。通过采用该结构,由于接近主表面1u的端部隐藏于远离主表面1u的端部的背后,所以能够避免激光加工时的激光直接照射至配置物针对主表面的接合部。
如在本实施方式中示出的那样,优选在布线基板1具有从树脂槽部7a、7b沿布线基板1的厚度方向进一步连续的基板槽部8a、8b。图21详细地示出树脂槽部7a的一部分及其附近。树脂槽部7a和基板槽部8a在上下方向上连续形成一个槽。如图21所示,槽中的形成于密封树脂4的部分为树脂槽部7a,形成于布线基板1的部分为基板槽部8a。基板槽部8a的底面处于比布线基板1的主表面1u低的位置。若在像这样通过基板槽部8a、8b深挖的状态下在槽的内表面形成导电性膜6,则能够从位于布线基板1内的发热体将热量不经由导体导通孔地传递至导电性膜6,所以能够提高散热性能。在图21中,也示出了密封树脂4进入接合部13的两侧的情况。所谓的接合部13是作为配置物的导电体15与布线基板1接触的区域。
(制造方法)
参照图22~图26对本实施方式中的电路模块的制造方法进行说明。电路模块102能够通过以下的方法来制作。
首先,如图22所示那样准备布线基板1。对于布线基板1而言,详细内容如在实施方式1中说明的那样。但是,在比布线基板1的主表面1u低某种程度的位置设置有内部布线12。
如图23所示那样在布线基板1的主表面1u安装部件3a。在图23中,由于关注某一个剖面进行图示,所以未示出部件3b而仅示出部件3a,但部件3b也安装于该布线基板1的主表面1u上的其它的场所。如图23所示,在布线基板1的主表面1u配置导电体15。在图23所示的状态下,由于尚未配置密封树脂4,所以在导电体15的列的另一侧看得见部件3a。图20示出从上方观察图23所示的结构的俯视图。对于导电体15的形成方法而言,详细内容与在实施方式1中作为导电体5的形成方法说明的方法相同。
如图24所示那样配置密封树脂4。密封树脂4一并遮盖部件3a、3b以及导电体5。在图24中显示有一定的剖面。
如图25所示那样形成槽部。这里所说的“槽部”例如包含将树脂槽部7a和基板槽部8a组合而成的结构。另一方面,这里所说的槽部例如包含将树脂槽部7b和基板槽部8b组合而成的结构。在该槽加工时,也可以通过激光加工来进行。在该激光加工中,激光能够除去密封树脂4中的照射的部分,并且被调整为除去布线基板1的主表面1u附近的一定厚度使内部布线12露出的程度的条件。激光被调整为不给内部布线12带来损伤的条件。能够一并地形成树脂槽部7a和基板槽部8a。能够一并地形成树脂槽部7b和基板槽部8b。在从图24移至图25时,从集合基板分割为分立的电路模块的尺寸。该分割例如通过切割来进行。
如图26所示那样形成导电性膜6。导电性膜6覆盖密封树脂4的上表面以及侧面,还覆盖树脂槽部7a、7b以及基板槽部8a、8b的内表面。在树脂槽部7a、7b的内部露出的导电体15的表面也被导电性膜6覆盖。布线基板1的侧面也被导电性膜6覆盖。对于导电性膜6而言,详细内容如在实施方式1中说明的那样。
通过经过这样的各工序,能够获得如图13~图15所示的本实施方式中的电路模块。
(配置物的尺寸)
也可以例如图27所示,作为配置物的导电体5的宽度方向W的尺寸比树脂槽部7a的宽度小且导电体5的整体在树脂槽部7a的内部露出。或者,也可以如图28所示,即使作为配置物的导电体5的宽度方向W的尺寸比树脂槽部7a的宽度大,导电体5的位置也相对于树脂槽部7a偏移,结果成为导电体5部分隐藏于树脂槽部7a的单侧的内侧面的状态。
但是,最优选为如图29所示的结构。即,优选如在实施方式1、2中示出的那样,上述配置物的在树脂槽部7a、7b的宽度方向W上的尺寸比树脂槽部7a、7b的宽度大,且上述配置物配置为沿宽度方向W横跨树脂槽部7a、7b。
(配置物为部件的例子)
在实施方式1、2中,对作为配置物配置有导电体的例子进行了说明,但配置物并不限于导电体。配置物也可以是某部件。在这里所说的部件的概念中包含电子部件。图30示出配置物是部件的例子。在图30所示的例子中,在布线基板1的主表面1u安装有部件20。部件20起到配置物的作用,导电性膜6覆盖部件20中的在树脂槽部7a的内部露出的表面。通过采用该结构,能够促进从部件20的散热。
此外,也可以将上述实施方式中的多个结构适当地组合使用。
此外,本次公开的上述实施方式在所有的点都是例示并不是限制性的内容。本实用新型的范围由权利要求书表示,包含与权利要求书等同的意思以及范围内的所有变更。
附图标记说明
1…布线基板,1u…主表面,3a、3b…部件,4…密封树脂,5、15…导电体,6…导电性膜,7a、7b…树脂槽部,8a、8b…基板槽部,12…内部布线,13…接合部,20…部件,101、102…电路模块,151…第一面,152…第二面。

Claims (7)

1.一种电路模块,具备:
布线基板,具有主表面;
配置物,是安装于上述主表面的部件或者形成于上述主表面的导电体;以及
密封树脂,在上述主表面上覆盖上述配置物的至少一部分,
上述密封树脂具有树脂槽部,
上述配置物至少具有上端以及侧面,且从垂直于上述主表面的方向观察配置为与上述树脂槽部重叠,
通过上述配置物的至少一部分的上述上端以及上述侧面,在上述树脂槽部的内部形成有凹凸,
上述树脂槽部的内表面被导电性膜覆盖。
2.根据权利要求1所述的电路模块,其中,
上述配置物的至少一部分与上述导电性膜直接接触。
3.根据权利要求1或2所述的电路模块,其中,
上述布线基板具备接地用导体图案,上述导电性膜与上述接地用导体图案电连接。
4.根据权利要求1所述的电路模块,其中,
上述配置物的在上述树脂槽部的宽度方向上的尺寸比上述树脂槽部的宽度大,上述配置物配置为沿宽度方向横跨上述树脂槽部。
5.根据权利要求1所述的电路模块,其中,
上述配置物具有在最接近上述主表面的位置朝向上述主表面的一侧的第一面、以及朝向与上述主表面相反侧的第二面,上述第二面的面积比上述第一面的面积大。
6.根据权利要求1所述的电路模块,其中,
上述配置物的接近上述主表面的端部上的上述树脂槽部的长度方向的尺寸为第一尺寸,远离上述主表面的端部上的上述树脂槽部的长度方向的尺寸为比上述第一尺寸大的第二尺寸。
7.根据权利要求1所述的电路模块,其中,
在上述布线基板上具有从上述树脂槽部沿上述布线基板的厚度方向进一步连续的基板槽部。
CN201890000824.0U 2017-05-11 2018-05-08 电路模块 Active CN211321664U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017094695 2017-05-11
JP2017-094695 2017-05-11
PCT/JP2018/017760 WO2018207773A1 (ja) 2017-05-11 2018-05-08 回路モジュール

Publications (1)

Publication Number Publication Date
CN211321664U true CN211321664U (zh) 2020-08-21

Family

ID=64104766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201890000824.0U Active CN211321664U (zh) 2017-05-11 2018-05-08 电路模块

Country Status (2)

Country Link
CN (1) CN211321664U (zh)
WO (1) WO2018207773A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317935A (ja) * 2004-03-30 2005-11-10 Matsushita Electric Ind Co Ltd モジュール部品およびその製造方法
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール
CN102548239A (zh) * 2012-01-09 2012-07-04 华为终端有限公司 一种电路板的制作方法、电路板和电子设备
JP2013222829A (ja) * 2012-04-17 2013-10-28 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
JP6414637B2 (ja) * 2015-06-04 2018-10-31 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
WO2018207773A1 (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
JP7120295B2 (ja) 高周波モジュール
JP6753514B2 (ja) 高周波モジュール
US10349512B2 (en) High-frequency module
US20160079689A1 (en) Cable connector assembly with cable wires made of heat-resisting material
CN111771276B (zh) 高频模块
US9414502B2 (en) Flat cable assembly and method of assembling the same
JP6653199B2 (ja) 半導体装置
CN107342465B (zh) 电连接器组件
CN107293877B (zh) 电插塞式连接装置
US9806010B2 (en) Package module and method of fabricating the same
JP7546034B2 (ja) 半導体装置
WO2017043621A1 (ja) 高周波モジュール
US11749589B2 (en) Module
CN211321664U (zh) 电路模块
JP2018129596A (ja) 無線装置
US10741465B2 (en) Circuit module and method of manufacturing the same
JP2014207370A (ja) プリント基板
US20220238455A1 (en) Module
JP5125530B2 (ja) 電力変換装置
JP6737634B2 (ja) 放熱チップ及び放熱構造
JP3715120B2 (ja) ハイブリッドモジュール
CN219040457U (zh) 模块
CN115943738A (zh) 电路结构体
WO2021049521A1 (ja) モジュール
US20220320007A1 (en) Module

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant