JP5767268B2 - 回路モジュール及びその製造方法 - Google Patents
回路モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP5767268B2 JP5767268B2 JP2013076887A JP2013076887A JP5767268B2 JP 5767268 B2 JP5767268 B2 JP 5767268B2 JP 2013076887 A JP2013076887 A JP 2013076887A JP 2013076887 A JP2013076887 A JP 2013076887A JP 5767268 B2 JP5767268 B2 JP 5767268B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- groove
- wiring
- shield
- circuit module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000007789 sealing Methods 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 72
- 239000002184 metal Substances 0.000 claims description 67
- 229910052751 metal Inorganic materials 0.000 claims description 67
- 230000008719 thickening Effects 0.000 claims description 46
- 239000004020 conductor Substances 0.000 claims description 39
- 229920005989 resin Polymers 0.000 claims description 38
- 239000011347 resin Substances 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 description 36
- 239000000758 substrate Substances 0.000 description 33
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000005520 cutting process Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910001369 Brass Inorganic materials 0.000 description 5
- 239000010951 brass Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000003672 processing method Methods 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/285—Permanent coating compositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1305—Moulding and encapsulation
- H05K2203/1316—Moulded encapsulation of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
前記配線基板は、第1の領域と第2の領域とを含む実装面と、前記実装面とは反対側の端子面とを有する。
前記複数の電子部品は、前記第1の領域と前記第2の領域とに実装される。
前記封止層は、前記複数の電子部品を被覆し、絶縁性材料で構成され、前記第1の領域と前記第2の領域との境界に沿って形成された溝部を有する。
前記導電性シールドは、前記封止層の外表面を被覆する第1のシールド部と、前記溝部に設けられた第2のシールド部とを有する。
前記導体層は、前記実装面に設けられ前記端子面と前記第2のシールド部とを電気的に接続する配線部と、前記配線部に設けられ前記配線部の前記第2のシールド部との接続領域を部分的に厚くする厚付け部とを有する。
前記実装面に前記複数の電子部品を被覆する絶縁性材料で構成された封止層が形成される。
前記封止層の表面にレーザ光を照射することで、前記封止層に前記金属部品が露出する深さの溝部が前記第1の領域と前記第2の領域との境界に沿って形成される。
前記溝部内に導電性樹脂を充填し、前記封止層の外表面を導電性樹脂で被覆することで導電性シールドが形成される。
前記実装面に前記複数の電子部品を被覆する絶縁性材料で構成された封止層が形成される。
前記封止層の表面に第1のレーザ光を照射することで、前記封止層に前記導体層が露出する直前の深さの溝部が前記第1の領域と前記第2の領域との境界に沿って形成される。
前記導体層の前記金属層が設けられる領域の直上位置における前記溝部の底部に第2のレーザ光を照射することで、前記領域が前記溝部を介して露出される。
前記溝部内に導電性樹脂を充填し、前記封止層の外表面を導電性樹脂で被覆することで導電性シールドが形成される。
前記配線基板は、第1の領域と第2の領域とを含む実装面と、前記実装面とは反対側の端子面とを有する。
前記複数の電子部品は、前記第1の領域と前記第2の領域とに実装される。
前記封止層は、前記複数の電子部品を被覆し、絶縁性材料で構成され、前記第1の領域と前記第2の領域との境界に沿って形成された溝部を有する。
前記導電性シールドは、前記封止層の外表面を被覆する第1のシールド部と、前記溝部に設けられた第2のシールド部とを有する。
前記導体層は、前記実装面に設けられ前記端子面と前記第2のシールド部とを電気的に接続する配線部と、前記配線部に設けられ前記配線部の前記第2のシールド部との接続領域を部分的に厚くする厚付け部とを有する。
溝部の端部とは、溝部の始端あるいは終端、すなわち溝部をレーザ加工で形成する際のレーザ光の照射開始位置あるいは照射終了位置をいう。また、溝部の端部近傍とは、当該端部の直下位置とその周辺位置を含む。
このような位置は他の位置よりもレーザ光が幾度と照射されるため、配線部の受ける影響が大きい。このため溝部の曲折部位に配線部が存在する場合には、当該曲折部位に対応する配線部上に厚付け部を設けることで、レーザ光の照射から配線部を保護することが可能になる。
半田、銅、ニッケル、真鍮等は、レーザ光に対して高い反射率を有するため、厚付け部としての金属層を反射層として機能させることができる。これによりレーザ光から配線部を効果的に保護することができる。
すなわち厚付け部は配線部とは別の部材で構成されてもよく、これによりシールド形状に応じて配線部上の所望の位置に厚付け部を設けることができ、設計自由度を更に向上させることができる。また、金属部品は電気の良導体であるため、第2のシールド部と配線部との良好な電気的接続を実現できる。さらに上記金属部品は第2のシールド部の直下に位置する配線部全域にわたって実装される必要はないので、部品点数及び実装工数の増加を抑制することができる。
このような構成によっても、配線部を部分的に厚くすることができるため、レーザ光の照射から配線部を効果的に保護することができる。
前記実装面に前記複数の電子部品を被覆する絶縁性材料で構成された封止層が形成される。
前記封止層の表面にレーザ光を照射することで、前記封止層に前記金属部品が露出する深さの溝部が前記第1の領域と前記第2の領域との境界に沿って形成される。
前記溝部内に導電性樹脂を充填し、前記封止層の外表面を導電性樹脂で被覆することで導電性シールドが形成される。
前記実装面に前記複数の電子部品を被覆する絶縁性材料で構成された封止層が形成される。
前記封止層の表面に第1のレーザ光を照射することで、前記封止層に前記導体層が露出する直前の深さの溝部が前記第1の領域と前記第2の領域との境界に沿って形成される。
前記導体層の前記金属層が設けられる領域の直上位置における前記溝部の底部に第2のレーザ光を照射することで、前記領域が前記溝部を介して露出される。
前記溝部内に導電性樹脂を充填し、前記封止層の外表面を導電性樹脂で被覆することで導電性シールドが形成される。
図1〜図4は、本発明の一実施形態に係る回路モジュールを示す図であり、図1は斜視図、図2は平面図、図3は、電子部品が実装された回路基板の平面図、図4は、図2の[A]−[A]線方向断面図、そして図5は、図2の[B]−[B]線方向断面図である。
本実施形態に係る回路モジュール100は、配線基板2と、複数の電子部品3と、封止層4と、導電性シールド5と、導体層10とを有する。
配線基板2は、例えば回路モジュール100全体の寸法と同一の略正方形に構成された実装面2aと、その反対側の端子面2bとを有し、厚みが例えば約0.4mmのガラスエポキシ系多層配線基板で構成される。配線基板2の絶縁層を構成する材料は、上述のガラスエポキシ系材料に限られず、例えば絶縁性セラミック材料等も採用可能である。
複数の電子部品3は、実装面2a上の第1、第2及び第3の領域2A〜2C上にそれぞれ実装されている。典型的には、複数の電子部品3としては、集積回路(IC)、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ等の各種部品が含まれる。
封止層4は、複数の電子部品31,32を被覆するように実装面2a上に形成された絶縁性材料で構成される。封止層4は、第2のシールド部52により、第1の領域2A側と第2の領域2B側と第3の領域2C側とに分割される。実施形態において封止層4は、例えばシリカやアルミナが添加されたエポキシ樹脂等の絶縁性樹脂で構成される。封止層4の形成方法は特に限定されず、例えばモールド成形法によって形成される。
導電性シールド5は、第1のシールド部51と、第2のシールド部52とを有する。第1のシールド部51は、封止層4の外表面(封止層4の上面及び側面を含む表面をいう。以下同様。)を被覆するように構成され、回路モジュール100の外装シールドとして機能する。第2のシールド部52は、封止層4の溝部41に設けられ、回路モジュール100の内装シールドとして機能する。
導体層10は、配線部11と、厚付け部12とを有する。
次に、本実施形態の回路モジュール100の製造方法について説明する。
図6は、集合基板25の構成を模式的に示す上面図である。集合基板25は、複数枚の配線基板2が面付けされた大面積の基板で構成される。図6に複数の配線基板2を区画する分離ラインLを示す。この分離ラインLは仮想的なものであってもよいし、集合基板25上に実際に印刷等により描かれていてもよい。
図7(A),(B)は、電子部品3(31〜33)の実装工程と、金属部品120の配置工程とを説明する図であり、集合基板25(配線基板2)上に電子部品31〜33及び金属部品120が配置された態様を示す。
本工程では更に、各実装面2aに複数の金属部品120が配置される。各金属部品120は、各領域2A〜2Cの境界線上に位置する配線部11上の所定領域(第2のシールド部52との接続領域)にそれぞれ配置される。これらの領域は、後述する溝部41の形成位置に対応し、特に本実施形態では、溝部41の端部近傍に対応する。本工程は、上述の電子部品31〜33の実装工程と同時にリフロー方式によって実装面2aに実装される(図7(B))。
図8(A),(B)は、封止層4の形成工程を説明する図であり、封止層4が実装面2a上に形成された態様を示す。
図9(A),(B)は、ハーフカット工程を説明する図である。本工程では、例えばダイサーにより、分離ラインLに沿って、封止層4の上面から集合基板25の内部に達する深さのカット溝Cが形成される。カット溝Cは、集合基板25(配線基板2)の段差部2cを形成する。カット溝Cの深さは特に限定されないが、集合基板25上のGND端子24aを分断できる深さで形成される。
図10(A),(B)は、溝部41の形成工程を説明する図である。溝部41は、各実装面2a上の領域2A〜2C間の境界に沿って形成される。すなわち溝部41は、第1の領域2Aと第2、第3の領域2B,2Cとの境界に沿って形成される第1の溝部41aと、第2の領域2Bと第3の領域2Cとの境界に沿って形成される第2の溝部41bとを有する。
図11(A),(B)は、導電性シールド5の形成工程を説明する図である。導電性シールド5は、封止層4上に形成される。これにより、封止層4の外表面を被覆する第1のシールド部51と、溝部41に設けられる第2のシールド部52と、が形成される。
図12(A),(B)は、裁断工程を説明する図である。本工程においては、集合基板25が分離ラインLに沿ってフルカットされることにより、複数の回路モジュール100が個片化される。分離に際しては、例えばダイサー等が用いられる。本実施形態において、カット溝C内にも導電性シールド5が充填されるため、分離ラインLにて分離した際に、配線基板2と導電性シールド5(第1のシールド部51)とが同一の裁断面を有するように構成される。これにより、封止層4の表面(上面及び側面)と配線基板2の側面の一部を被覆する導電性シールド5を備えた回路モジュール100が作製される。
以上の各工程により、回路モジュール100が製造される。本実施形態に係る回路モジュールの製造方法によれば、モジュール外部への電磁波の漏洩及び外部からの電磁波の侵入を防止する第1のシールド部51と、モジュール内部における複数の電子部品間の電磁的な干渉を防止する第2のシールド部52とを有する導電性シールド5を備えた回路モジュール100を製造することができる。
図13及び図14は、本発明の第2の実施形態に係る回路モジュールを示す要部の側断面図であり、それぞれ図4及び図5に示した断面図に対応する。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
3…電子部品
4…封止層
5…導電性シールド
10,20…導体層
11…配線部
12,22…厚付け部
41…溝部
51…第1のシールド部
52…第2のシールド部
100,200…回路モジュール
120…金属部品
220…金属層
Claims (7)
- 第1の領域と第2の領域とを含む実装面と、前記実装面とは反対側の端子面とを有する配線基板と、
前記第1の領域と前記第2の領域とに実装された複数の電子部品と、
前記複数の電子部品を被覆し、絶縁性材料で構成され、前記第1の領域と前記第2の領域との境界に沿って形成された溝部と前記溝部の底部に形成された絶縁層とを有する封止層と、
前記封止層の外表面を被覆する第1のシールド部と、前記溝部に設けられた第2のシールド部とを有する、導電性樹脂の硬化物で構成された導電性シールドと、
前記実装面に設けられ前記端子面と前記第2のシールド部とを電気的に接続する配線部と、前記配線部に設けられ前記配線部の前記第2のシールド部との接続領域を部分的に厚くする複数の厚付け部とを有し、前記配線基板の厚み方向における前記複数の厚付け部の前記配線部からの高さが前記絶縁層の厚みよりも大きい導体層と
を具備する回路モジュール。 - 請求項1に記載の回路モジュールであって、
前記厚付け部は、前記溝部の端部近傍に設けられる
回路モジュール。 - 請求項1に記載の回路モジュールであって、
前記厚付け部は、前記溝部が曲折する部位の直下に設けられる
回路モジュール。 - 請求項1に記載の回路モジュールであって、
前記厚付け部は、前記溝部が分岐する部位の直下に設けられる
回路モジュール。 - 請求項1〜4のいずれか1項に記載の回路モジュールであって、
前記厚付け部は、前記接続領域に形成された半田、銅、又はニッケルを含む金属層である
回路モジュール。 - 請求項1〜4のいずれか1項に記載の回路モジュールであって、
前記厚付け部は、前記接続領域に実装された金属部品である
回路モジュール。 - 実装面上の第1の領域と第2の領域とに複数の電子部品が実装され、前記第1の領域と前記第2の領域との境界に複数の金属部品が実装された配線基板を準備し、
前記実装面に前記複数の電子部品を被覆する絶縁性材料で構成された封止層を形成し、
前記封止層の表面にレーザ光を照射することで、前記封止層に前記金属部品が露出し前記実装面の近傍に達する深さの溝部を前記第1の領域と前記第2の領域との境界に沿って形成し、
前記溝部内に導電性樹脂を充填し、前記封止層の外表面を導電性樹脂で被覆することで導電性シールドを形成する
回路モジュールの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013076887A JP5767268B2 (ja) | 2013-04-02 | 2013-04-02 | 回路モジュール及びその製造方法 |
TW102126084A TWI520661B (zh) | 2013-04-02 | 2013-07-22 | 電路模組及其製造方法 |
US14/148,240 US9455209B2 (en) | 2013-04-02 | 2014-01-06 | Circuit module and production method therefor |
CN201410043712.1A CN104105387B (zh) | 2013-04-02 | 2014-01-29 | 电路模组及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013076887A JP5767268B2 (ja) | 2013-04-02 | 2013-04-02 | 回路モジュール及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014203881A JP2014203881A (ja) | 2014-10-27 |
JP5767268B2 true JP5767268B2 (ja) | 2015-08-19 |
Family
ID=51620653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013076887A Active JP5767268B2 (ja) | 2013-04-02 | 2013-04-02 | 回路モジュール及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9455209B2 (ja) |
JP (1) | JP5767268B2 (ja) |
CN (1) | CN104105387B (ja) |
TW (1) | TWI520661B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5767268B2 (ja) * | 2013-04-02 | 2015-08-19 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
JP2016149386A (ja) * | 2015-02-10 | 2016-08-18 | パイオニア株式会社 | 半導体装置、電子装置、及び半導体装置の製造方法 |
US10624214B2 (en) * | 2015-02-11 | 2020-04-14 | Apple Inc. | Low-profile space-efficient shielding for SIP module |
KR20160120074A (ko) * | 2015-04-07 | 2016-10-17 | (주)와이솔 | 반도체 패키지 및 그 제조 방법 |
CN107535081B (zh) | 2015-05-11 | 2021-02-02 | 株式会社村田制作所 | 高频模块 |
JP6511947B2 (ja) * | 2015-05-11 | 2019-05-15 | 株式会社村田製作所 | 高周波モジュール |
JP6414637B2 (ja) * | 2015-06-04 | 2018-10-31 | 株式会社村田製作所 | 高周波モジュール |
JP2017162989A (ja) * | 2016-03-09 | 2017-09-14 | イビデン株式会社 | 電子部品内蔵基板およびその製造方法 |
JP6621708B2 (ja) * | 2016-05-26 | 2019-12-18 | 新光電気工業株式会社 | 半導体装置、半導体装置の製造方法 |
KR101808605B1 (ko) * | 2016-12-22 | 2018-01-18 | 김재범 | 전파 전달이 가능하거나 방열특성을 가지는 전도층이 코팅된 비전도성 프레임 |
TWI624915B (zh) * | 2017-04-25 | 2018-05-21 | 力成科技股份有限公司 | 封裝結構 |
US11509038B2 (en) | 2017-06-07 | 2022-11-22 | Mediatek Inc. | Semiconductor package having discrete antenna device |
KR102408079B1 (ko) * | 2017-06-29 | 2022-06-13 | 가부시키가이샤 무라타 세이사쿠쇼 | 고주파 모듈 |
CN111357395B (zh) * | 2017-11-20 | 2022-03-11 | 株式会社村田制作所 | 高频模块 |
CN111587485B (zh) * | 2018-01-05 | 2023-12-05 | 株式会社村田制作所 | 高频模块 |
KR102231055B1 (ko) * | 2018-07-24 | 2021-03-22 | 타츠타 전선 주식회사 | 차폐 패키지, 및 차폐 패키지의 제조 방법 |
TW202022063A (zh) * | 2018-09-13 | 2020-06-16 | 日商昭和電工股份有限公司 | 導電性墨及碳配線基板 |
CN110972389B (zh) * | 2018-09-29 | 2023-07-21 | 鹏鼎控股(深圳)股份有限公司 | 电路板 |
CN114078823A (zh) * | 2020-08-17 | 2022-02-22 | 江苏长电科技股份有限公司 | 扇出型封装结构及其制造方法 |
US11832391B2 (en) * | 2020-09-30 | 2023-11-28 | Qualcomm Incorporated | Terminal connection routing and method the same |
CN112103282B (zh) * | 2020-11-03 | 2021-02-05 | 甬矽电子(宁波)股份有限公司 | 系统封装结构和系统封装结构的制备方法 |
CN112492744B (zh) * | 2020-11-20 | 2022-02-11 | 深圳市金晟达电子技术有限公司 | 一种结构加强型可调节5g通信用线路板 |
TWI754526B (zh) * | 2021-01-25 | 2022-02-01 | 蘇政緯 | 可屏蔽電磁干擾之電路板製造方法 |
WO2022178650A1 (zh) * | 2021-02-25 | 2022-09-01 | 苏政纬 | 可屏蔽电磁干扰的电路板制造方法 |
US20220285286A1 (en) * | 2021-03-03 | 2022-09-08 | Qualcomm Technologies Inc. | Package comprising metal layer configured for electromagnetic interference shield and heat dissipation |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5577716B2 (ja) * | 2010-01-22 | 2014-08-27 | 株式会社村田製作所 | 回路モジュール及び回路モジュールの製造方法 |
JP2011187677A (ja) * | 2010-03-09 | 2011-09-22 | Panasonic Corp | モジュール |
JP2012019091A (ja) * | 2010-07-08 | 2012-01-26 | Sony Corp | モジュールおよび携帯端末 |
US8654537B2 (en) * | 2010-12-01 | 2014-02-18 | Apple Inc. | Printed circuit board with integral radio-frequency shields |
WO2012101920A1 (ja) * | 2011-01-27 | 2012-08-02 | 株式会社村田製作所 | 回路モジュール及びその製造方法 |
US9818734B2 (en) * | 2012-09-14 | 2017-11-14 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming build-up interconnect structures over a temporary substrate |
JP5851439B2 (ja) * | 2013-03-07 | 2016-02-03 | 株式会社東芝 | 高周波半導体用パッケージ |
JP5767268B2 (ja) * | 2013-04-02 | 2015-08-19 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
JP5576548B1 (ja) * | 2013-07-10 | 2014-08-20 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
JP5756500B2 (ja) * | 2013-08-07 | 2015-07-29 | 太陽誘電株式会社 | 回路モジュール |
JP5576542B1 (ja) * | 2013-08-09 | 2014-08-20 | 太陽誘電株式会社 | 回路モジュール及び回路モジュールの製造方法 |
JP5466785B1 (ja) * | 2013-08-12 | 2014-04-09 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
JP2015072935A (ja) * | 2013-09-03 | 2015-04-16 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
JP5576543B1 (ja) * | 2013-09-12 | 2014-08-20 | 太陽誘電株式会社 | 回路モジュール |
JP5550159B1 (ja) * | 2013-09-12 | 2014-07-16 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
JP2015115557A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | 半導体装置の製造方法 |
JP6017492B2 (ja) * | 2014-04-24 | 2016-11-02 | Towa株式会社 | 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品 |
TWI611533B (zh) * | 2014-09-30 | 2018-01-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
-
2013
- 2013-04-02 JP JP2013076887A patent/JP5767268B2/ja active Active
- 2013-07-22 TW TW102126084A patent/TWI520661B/zh active
-
2014
- 2014-01-06 US US14/148,240 patent/US9455209B2/en active Active
- 2014-01-29 CN CN201410043712.1A patent/CN104105387B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104105387A (zh) | 2014-10-15 |
US20140293550A1 (en) | 2014-10-02 |
JP2014203881A (ja) | 2014-10-27 |
TWI520661B (zh) | 2016-02-01 |
TW201440584A (zh) | 2014-10-16 |
CN104105387B (zh) | 2017-11-24 |
US9455209B2 (en) | 2016-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5767268B2 (ja) | 回路モジュール及びその製造方法 | |
JP5466785B1 (ja) | 回路モジュール及びその製造方法 | |
JP6387278B2 (ja) | 回路モジュール及びその製造方法 | |
JP5550159B1 (ja) | 回路モジュール及びその製造方法 | |
JP5576548B1 (ja) | 回路モジュール及びその製造方法 | |
JP5622906B1 (ja) | 回路モジュールの製造方法 | |
US20130271928A1 (en) | Circuit module and method of manufacturing the same | |
JP5756500B2 (ja) | 回路モジュール | |
US9076892B2 (en) | Method of producing semiconductor module and semiconductor module | |
JP5517379B1 (ja) | 回路モジュール | |
JP5576543B1 (ja) | 回路モジュール | |
JP5576542B1 (ja) | 回路モジュール及び回路モジュールの製造方法 | |
US20150062835A1 (en) | Circuit module | |
JP2003046216A (ja) | 表面実装型電子部品、回路基板および表面実装型電子部品の実装構造 | |
TW202414780A (zh) | 半導體器件及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150501 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5767268 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |