CN111587485B - 高频模块 - Google Patents

高频模块 Download PDF

Info

Publication number
CN111587485B
CN111587485B CN201880085249.3A CN201880085249A CN111587485B CN 111587485 B CN111587485 B CN 111587485B CN 201880085249 A CN201880085249 A CN 201880085249A CN 111587485 B CN111587485 B CN 111587485B
Authority
CN
China
Prior art keywords
main surface
wiring board
frequency module
resin layer
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880085249.3A
Other languages
English (en)
Other versions
CN111587485A (zh
Inventor
大坪喜人
森本裕太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111587485A publication Critical patent/CN111587485A/zh
Application granted granted Critical
Publication of CN111587485B publication Critical patent/CN111587485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

在设置部件间屏蔽体的结构中，不使密封树脂层完全断开地配设屏蔽壁体，由此抑制高频模块的翘曲、机械性强度的降低。高频模块(1a)具备：多层布线基板(2)；安装于该多层布线基板(2)的上表面(20a)的多个部件(3a、3b)；密封树脂层(4)，其层叠于多层布线基板(2)的上表面(20a)，将多个部件(3a、3b)密封；以及屏蔽体(5)。屏蔽体(5)由屏蔽壁(5a、5b)和连结导体(11)构成，该屏蔽壁(5a、5b)分别配设于在密封树脂层(4)的第一部件(3a)与第二部件(3b)之间形成的槽(12、13)，该连结导体(11)将两屏蔽壁(5a、5b)连结。在从与多层布线基板(2)的上表面(20a)垂直的方向观察时，由屏蔽体(5)分开的密封树脂层(4)的第一区域(40a)和第二区域(40b)在连结导体(11)的位置相连。

Description

高频模块
技术领域
本发明涉及高频模块，该高频模块具备将安装于布线基板的多个部件覆盖的密封树脂层、以及用于防止部件之间的噪声的相互干扰的屏蔽壁。
背景技术
有时在搭载于移动终端装置等的高频模块设置有用于遮挡电磁波的屏蔽层。作为这种高频模块，安装于布线基板上的部件被模塑树脂覆盖，覆盖该模塑树脂的表面而设置屏蔽层。
这样的屏蔽层是为了遮挡来自外部的噪声而设置的，但在布线基板安装有多个部件的情况下，存在在该多个部件之间从某个部件产生的噪声与其他的部件干扰的问题。因此，有时设置有不仅遮挡来自外部的噪声，还将安装部件之间的噪声相互遮挡的屏蔽壁。屏蔽壁例如是通过激光加工在树脂层形成槽，在该槽中填充导电性糊剂等导体而形成的。在该情况下，由于形成槽时的激光的影响，有可能在布线基板产生裂缝、或者布线损伤等。因此，以往，提出一种高频模块，在部件之间形成屏蔽体，并且极力抑制对布线基板的损伤。
例如，如图17所示，在专利文献1所记载的高频模块100中，在电路基板101的上表面101a安装有多个电子部件102a、102b，两电子部件102a、102b被树脂部103密封。在树脂部103中在两电子部件102a、102b之间形成槽104，在槽104设置有使金属片105的一部分从树脂部103露出的露出部106。而且，金属片105通过将在树脂部103的表面形成的屏蔽导体107和露出部106连接，来作为两电子部件102a、102b之间的屏蔽壁发挥功能。
专利文献1：日本特开2011-187677号公报(参照段落0014～0021、图1等)
然而，专利文献1中记载的高频模块100形成有槽104以将树脂部103断开，树脂部103采用在电子部件102a侧与电子部件102b侧被完全断开的构造。因此，机械性强度降低，在制造工序中或者由于热应力，有可能在高频模块100产生翘曲。
发明内容
本发明是鉴于上述的课题而完成的，目的在于，提供高频模块，在密封树脂层形成槽来在部件之间设置屏蔽体的结构中，在相互分离地形成的2个槽中配设的屏蔽壁由连结部件连接，由此能够形成连续的屏蔽壁，同时能够使密封树脂层不被完全断开地提高机械性强度，减少翘曲的产生。
为了实现上述的目的，本发明的高频模块的特征在于，具备：布线基板；第一部件和第二部件，其安装于上述布线基板的主面；屏蔽部件，其配置在上述第一部件与上述第二部件之间；以及密封树脂层，其形成在上述布线基板的上述主面，将上述第一部件和上述第二部件密封，上述屏蔽部件具备：第一屏蔽壁，其配设于第一槽，上述第一槽形成于上述密封树脂层；第二屏蔽壁，其配设于第二槽，上述第二槽与上述第一槽分离地形成于上述密封树脂层；以及连结导体，其配置于上述布线基板的上述主面，将上述第一屏蔽壁和上述第二屏蔽壁的一端彼此连接，上述密封树脂层被上述屏蔽部件分成将上述第一部件密封的第一区域和将上述第二部件密封的第二区域，上述第一区域与上述第二区域在上述连结导体的位置相连。
根据该结构，由于第一槽与第二槽不接触，因此密封树脂层的第一区域与第二区域没有被完全断开。因此，能够抑制由于将密封树脂层断开而产生的机械性强度的降低，另外，能够减少翘曲的产生。
另外，也可以是，上述连结导体具有：以一端与上述布线基板的上述主面连接的状态竖立设置于上述主面的一对腿部、以及将上述一对腿部的另一端彼此相连的桥接部。根据该结构，能够将金属销、线材作为连结部件使用。
另外，也可以是，在上述连结导体的上述一对腿部之间配置有第三部件或者布线电极，上述连结导体被配置为跨过上述第三部件或者上述布线电极。根据该结构，能够跨过部件、布线电极而形成部件之间的屏蔽壁。
另外，也可以是，上述连结导体由金属块形成。在该情况下，能够将金属块作为连结部件使用。
另外，也可以是，在从与上述布线基板的上述主面垂直的方向观察时，上述屏蔽部件具有弯曲部，上述连结导体配置在上述弯曲部。根据该结构，例如，在配设屏蔽壁的槽通过激光加工等形成时，在槽存在弯曲部的情况下，激光的扫描瞬间停止，由此激光照射时间变长。因此，对于弯曲部相比于其他的位置更强力地作用激光的能量，在相同的激光条件的情况下，布线基板的损伤变大。这里，通过在弯曲部配置连结部件，将槽直线形成，能够防止槽形成时的激光损伤基板的情况。
另外，也可以是，高频模块还具备：第一端部导体，其配置在上述布线基板的上述主面的端缘，与上述第一屏蔽壁的另一端连接；以及第二端部导体，其配置在上述布线基板的上述主面的端缘，与上述第二屏蔽壁的另一端连接。
例如，在配设屏蔽壁的槽通过激光加工形成的情况下，布线基板的端缘特别容易产生裂缝。因此，根据该结构，通过在布线基板的端缘配置第一和第二端部导体，使第一和第二槽不到达布线基板的端缘地形成，由此能够防止布线基板的损伤。
另外，也可以是，高频模块具备：布线基板；第一部件和第二部件，其安装于上述布线基板的主面；屏蔽部件，其配置在上述第一部件与上述第二部件之间，以便包围上述第一部件；以及密封树脂层，其形成在上述布线基板的上述主面，将上述第一部件和上述第二部件密封，在从与上述布线基板的上述主面垂直的方向观察时，上述屏蔽部件具有矩形状，上述屏蔽部件具有：在相互分离地沿着矩形的各边形成的4个槽分别配设的4个屏蔽壁；以及在上述布线基板的上述主面上且矩形状的四个角部分别配置的4个连结导体，上述密封树脂层被上述屏蔽部件分成将上述第一部件密封的第一区域和将上述第二部件密封的第二区域，上述第一区域与上述第二区域在上述4个连结导体各自的位置相连。
根据该结构，能够形成不将密封树脂层的树脂断开而包围部件的屏蔽壁。
另外，也可以是，高频模块具备：布线基板；第一部件和第二部件，其安装于上述布线基板的主面；屏蔽部件，其配置在上述第一部件与上述第二部件之间；以及密封树脂层，其形成在上述布线基板的上述主面，将上述第一部件和上述第二部件密封，上述屏蔽部件具有：屏蔽壁，其配设于槽，该槽形成于上述密封树脂层；第三端部导体，其配置于上述布线基板的上述主面的端缘，与上述屏蔽壁的一端连接；以及第四端部导体，其配置于上述布线基板的上述主面的端缘，与上述屏蔽壁的另一端连接，上述密封树脂层被上述屏蔽部件分成将上述第一部件密封的第一区域和将上述第二部件密封的第二区域，上述第一区域与上述第二区域在上述第三端部导体和上述第四端部导体各自的位置相连。
根据该结构，即使是屏蔽壁为一个的情况，也能够不将密封树脂层的树脂断开而形成部件间屏蔽。
根据本发明，配设作为部件间屏蔽发挥功能的屏蔽壁的槽形成为不将密封树脂层断开，利用连结导体将配设于2个槽的2个屏蔽壁连接，由此能够不将密封树脂层完全地断开而设置部件间屏蔽。因此，能够在不降低部件间屏蔽的功能的情况下提高模块的机械性强度，其结果为能够减少模块的翘曲。
附图说明
图1是本发明的第一实施方式的高频模块的剖视图，是图2的A-A箭头方向的剖视图。
图2是图1的高频模块的除去了屏蔽膜的上表面的状态的俯视图。
图3是示出图1的屏蔽壁的形状的图案的图。
图4是示出图1的高频模块的变形例的图，是图5的B-B箭头方向的剖视图。
图5是图4的高频模块的除去了屏蔽膜的上表面的状态的俯视图。
图6是示出图1的高频模块的其他的变形例的图，是图7的C-C箭头方向的剖视图。
图7是图6的高频模块的除去了屏蔽膜的上表面的状态的俯视图。
图8是本发明的第二实施方式的高频模块的剖视图，是图9的D-D箭头方向的剖视图。
图9是图8的高频模块的除去了屏蔽膜的上表面的状态的俯视图。
图10是示出图8的高频模块的变形例的图，是图11的E-E箭头方向的剖视图。
图11是图10的高频模块的除去了屏蔽膜的上表面的状态的俯视图。
图12是本发明的第三实施方式的高频模块的剖视图，是图13的F-F箭头方向的剖视图。
图13是图12的高频模块的除去了屏蔽膜的上表面的状态的俯视图。
图14是本发明的第四实施方式的高频模块的剖视图，是图15的G-G箭头方向的剖视图。
图15是图14的高频模块的除去了屏蔽膜的上表面的状态的俯视图。
图16是示出图14的高频模块的变形例的图。
图17是以往的高频模块的剖视图。
具体实施方式
＜第一实施方式＞
参照图1～图3对本发明的第一实施方式的高频模块1a进行说明。此外，图1是高频模块1a的剖视图，图2是高频模块1a的除去了屏蔽膜6的上表面和密封树脂层4的状态的俯视图，图3是示出图1的高频模块1a的屏蔽壁的形状的图案的图。
如图1和图2所示，本实施方式的高频模块1a具备：多层布线基板2(相当于本发明的“布线基板”)；在该多层布线基板2的上表面20a安装的第一部件3a；第二部件3b；在多层布线基板2的上表面20a层叠的密封树脂层4；将密封树脂层4的表面覆盖的屏蔽膜6；以及设置在密封树脂层4内的屏蔽体5(相当于本发明的“屏蔽部件”)。该高频模块1a例如搭载在使用高频信号的电子设备的母基板等。
多层布线基板2例如是将由低温同时烧制陶瓷或玻璃环氧树脂等形成的多个绝缘层2a～2d层叠而成的。在多层布线基板2的上表面20a(相当于本发明的“布线基板的主面”)形成有用于安装各部件3a、3b的安装电极(省略图示)、以及像后述那样形成有与构成屏蔽体5的2个屏蔽壁5a、5b连接的表层电极7，并且在下表面20b形成有外部连接用的多个外部电极8。另外，在本实施方式中，在邻接的绝缘层2a～2d之间分别配置有各种内部布线电极9。另外，在多层布线基板2的内部形成有多个通孔导体10，该通孔导体10用于将在不同的绝缘层2a～2d形成的内部布线电极9彼此连接。此外，表层电极7与作为接地电极发挥功能的内部布线电极9连接。
安装电极、表层电极7、外部电极8、和内部布线电极9都由Cu、Ag、Al等通常用作布线电极的金属形成。另外，各通孔导体10由Ag、Cu等金属形成。此外，也可以对各安装电极、表层电极7、以及各外部电极8分别实施Ni/Au电镀。
第一部件3a具有由Si、GaAs等半导体形成的半导体元件、芯片电感器、芯片电容器、芯片电阻等芯片部件，在从与多层布线基板2的上表面20a垂直的方向观察时，第一部件3a安装在相当于密封树脂层4的第一区域40a的位置。另外，第二部件3b具有由Si、GaAs等半导体形成的半导体元件、芯片电感器、芯片电容器、芯片电阻等芯片部件，在从与多层布线基板2的上表面20a垂直的方向观察时，第二部件3b安装在相当于密封树脂层4的第二区域40b的位置。
密封树脂层4覆盖多层布线基板2的上表面20a和各部件3a、3b而层叠在多层布线基板2。密封树脂层4能够由环氧树脂等通常用作密封树脂的树脂形成。
屏蔽膜6用于遮挡针对多层布线基板2内的各种内部布线电极9、各部件3a、3b的来自外部的噪声，覆盖密封树脂层4的上表面4a和侧面4c、以及多层布线基板2的侧面20c。另外，屏蔽膜6能够由多层构造形成，该多层构造具有：层叠于密封树脂层4的表面的紧贴膜、层叠于紧贴膜的导电膜、以及层叠于导电膜的保护膜。
紧贴膜是为了提高导电膜与密封树脂层4的紧贴强度而设置的，例如，能够由SUS等金属形成。导电膜是承担屏蔽膜6的实质的屏蔽功能的层，例如能够由Cu、Ag、Al中的任意的金属形成。保护膜是为了防止导电膜腐蚀、或者受到损伤而设置的，例如能够由SUS形成。
屏蔽体5在密封树脂层4内配置在第一部件3a与第二部件3b之间，由2个第一屏蔽壁5a和第二屏蔽壁5b、以及将两屏蔽壁5a、5b连接的连结导体11构成。具体而言，如图2所示，在从与多层布线基板2的上表面20a垂直的方向观察时，将密封树脂层4划分成第一区域40a和第二区域40b这2个区域而形成第一槽12和第二槽13，通过在两槽12、13中填充以Cu、Ag等为主成分的导电性糊剂而形成两屏蔽壁5a、5b。两槽12、13分离地形成，以使它们相互不接触。因此，两屏蔽壁5a、5b也分离地形成，以使它们相互不接触。而且，为了将两屏蔽壁5a、5b连接而配置连结导体11，由此构成第一屏蔽壁5a、连结导体11、和第二屏蔽壁5b连续的屏蔽体5，将密封树脂层4分割成第一区域40a和第二区域40b。另外，连结导体11由比密封树脂层4的高度低的块状的金属形成，在连结导体11的上部，将密封树脂层4的第一区域40a和第二区域40b相连。这里，将连结导体11固定在形成于多层布线基板2的上表面20a的焊盘电极，从该焊盘电极与接地端子电相连，由此能够将屏蔽体5与接地连接。在该情况下，不需要使屏蔽体5与在多层布线基板2的侧面20c露出的内部电极连接。
此外，在本实施方式中，两槽12、13通过激光加工形成。此时，表层电极7还实现保护多层布线基板2的上表面20a免受基于激光的损伤的作用。另外，如图3(a)所示，两槽12、13也可以按照未到达多层布线基板2的上表面20a的深度形成，也可以如图3(b)所示，两槽12、13的一部分形成为到达多层布线基板2的上表面20a的深度，其他的部分按照未到达多层布线基板2的上表面20a的深度形成。其中，在图3(a)和图3(b)所示的任意的情况下也是第一屏蔽壁5a和第二屏蔽壁5b由连结导体11连接。另外，在连结导体11的上部，密封树脂层4的第一区域40a与第二区域40b相连。此外，也可以在像图3(a)、(b)那样两槽12、13按照未到达多层布线基板2的上表面20a的深度形成的情况下，不形成表层电极7。
因此，根据上述的实施方式，两槽12、13不相互接触，因此两屏蔽壁5a、5b也不相互接触，密封树脂层4没有被完全断开。因此，能够减少密封树脂层4的破裂、高频模块1a的机械性强度的降低和翘曲的产生。此外，两屏蔽壁5a、5b由连结导体11连接，因此作为配置在部件间的屏蔽体，作为连续的一个屏蔽体发挥功能。另外，通过将两槽12、13的深度设为未到达多层布线基板2的上表面20a的深度，能够减少针对多层布线基板2的上表面20a的损伤、以及针对与两槽12、13邻接的部件的损伤。另外，能够在高频模块的顶面容易地确保打印区域。
(高频模块1a的变形例)
在上述的实施方式中，连结导体11由块状的金属形成，但例如也可以像图4和图5所示的模块1b那样，连结导体11a由具有一对腿部14a和将两腿部14a相连的桥接部14b的加工成“U”字状的金属销或者线材形成。两腿部14a与表层电极7连接，连结导体11a竖立设置在多层布线基板2的上表面20a。这样，连结导体11a为“U”字状，因此能够在连结导体11a的两腿部14a之间配置布线电极。
另外，在图6和图7所示的模块1c中，连结导体11b是将具有一对腿部(图示省略)和将两腿部相连的桥接部14b的“U”字状的金属销或者线材结合多个而形成的。此外，在图4和图5所示的模块1b中，桥接部或者桥接部和腿部的一部分分别与第一屏蔽壁5a和第二屏蔽壁5b连接，但在模块1c中，两腿部与两屏蔽壁5a、5b不连接，桥接部与两屏蔽壁5a、5b连接，在从与多层布线基板2的上表面20a垂直的方向观察时，连结导体11b配置在桥接部14b与两屏蔽壁5a、5b大致正交的位置。这样，能够在连结导体11b的两腿部之间配置第三部件3c。
＜第二实施方式＞
参照图8和图9对本发明的第二实施方式的高频模块1d进行说明。此外，图8是高频模块1d的剖视图，图9是高频模块1d的除去了屏蔽膜6的上表面和密封树脂层4的状态的俯视图。
本实施方式的高频模块1d与参照图1～图3而说明的第一实施方式的高频模块1a的不同点在于，如图8和图9所示，屏蔽体5具有弯曲部。其他的结构与第一实施方式的高频模块1a相同，因此通过标注相同的附图标记而省略说明。
在本实施方式中，屏蔽体50由3个屏蔽壁50a、50b、50c和2个连结导体11c构成，在从与多层布线基板2的上表面20a垂直的方向观察时，屏蔽体50形成为具有弯曲部5a1、5b1的折线状。用于配设各屏蔽壁50a～50c的槽12a、13a、15分别形成为直线状，在弯曲部5a1，屏蔽壁50a与50c由连结导体11c连接，在弯曲部5b1，屏蔽壁50b与50c由连结导体11c连接。
在通过激光加工而形成配设屏蔽壁的槽时，对于弯曲部5a1、5b1与其他的位置相比强力地作用有激光的能量，因此若是相同的激光条件则槽变深。因此，在弯曲部5a1、5b1容易产生对多层布线基板2的上表面20a的损伤。然而，在该结构中，在弯曲部5a1、5b1设置有连结导体11c，不会在该弯曲部长时间作用激光。因此，不会产生对多层布线基板2的上表面20a的损伤，能够在不使部件的配置区域变窄的情况下形成屏蔽体50。
(高频模块1d的变形例)
在上述的实施方式中，通过3个屏蔽壁50a、50b、50c和2个连结导体11c形成屏蔽体50，但也可以如图10和图11所示的高频模块1e那样，通过2个槽12a、13a和一个连结导体11d形成具有弯曲部5a1、5b1的屏蔽体51。在图8和图9所示的高频模块1d的屏蔽壁50c的位置不形成槽和屏蔽壁，取而代之配置连结导体11d，由此能够形成具有弯曲部5a1、5b1的屏蔽体51。
＜第三实施方式＞
参照图12和图13对本发明的第三实施方式的高频模块1f进行说明。此外，图12是高频模块1f的剖视图，图13是高频模块1f的除去了屏蔽膜6的上表面和密封树脂层4的状态的俯视图。
本实施方式的高频模块1f与参照图1至图3而说明的第一实施方式的高频模块1a的不同点在于，如图12和图13所示，包围第一部件3a而形成屏蔽体52。其他的结构与第一实施方式的高频模块1a相同，因此通过标注相同的附图标记而省略说明。
在本实施方式中，屏蔽体52由4个屏蔽壁52a～52d、4个连结导体11e构成为矩形状，在矩形状的屏蔽体52的内侧配置有第一部件3a。设置于密封树脂层4的4个槽16a～16d不相互接触而分离地沿着矩形的各边形成，在各槽16a～16d中分别填充以Cu、Ag等为主成分的导电性糊剂，由此配设各屏蔽壁52a～52d。另外，在矩形的四个角部分别配置有连结导体11e，由此形成矩形状的屏蔽体52。
根据该结构，通过将多个屏蔽壁和多个连结导体组合，能够形成配置在各种形状的部件之间的屏蔽。
＜第四实施方式＞
参照图14和图15对本发明的第四实施方式的高频模块1g进行说明。此外，图14是高频模块1g的剖视图，图15是高频模块1g的除去了屏蔽膜6的上表面和密封树脂层4的状态的俯视图。
本实施方式的高频模块1g与参照图1至图3而说明的第一实施方式的高频模块1a的不同点在于，如图14和图15所示，屏蔽体53由一个屏蔽壁、在多层布线基板2的上表面20a的端缘形成的2个端部导体17a、17b形成。其他的结构与第一实施方式的高频模块1a相同，因此通过标注相同的附图标记而省略说明。
在本实施方式中，屏蔽体53由屏蔽壁53a、在多层布线基板2的上表面20a的端缘形成的端部导体17a、17b(相当于本发明的“第三端部导体”、“第四端部导体”)构成。屏蔽壁53a是通过在形成于密封树脂层4的槽18中填充以Cu、Ag等为主成分的导电性糊剂而形成的。
根据上述的实施方式，即使是屏蔽壁53a为一个的情况，通过与在多层布线基板2的上表面20a的端缘配置的2个端部导体17a、17b连接，能够不将密封树脂层4完全地断开，而构成第一部件3a与第二部件3b之间的屏蔽体53。
(高频模块1g的变形例)
也可以像图16所示的高频模块1h那样，屏蔽体54由2个以上的屏蔽壁和一个以上的连结导体、2个端部导体构成。屏蔽体54由3个屏蔽壁54a、54b、54c、2个连结导体11c和2个端部导体19a、19b(相当于本发明的“第一端部导体”、“第二端部导体”)构成，该3个屏蔽壁54a、54b、54c是通过在形成于密封树脂层4的3个槽12a、13a、15中填充以Cu、Ag等为主成分的导电性糊剂而配设的。
通过像这样构成，能够在形成槽12a、13a时，在相比于其他的部分更容易受到基于激光的损伤的多层布线基板2的上表面20a的端缘配置端部导体19a、19b，因此能够防止对多层布线基板2的损伤。
此外，本发明不限于上述的各实施方式，在不脱离其主旨的范围内，除了上述内容以外，还能够进行各种变更。例如，也可以将上述的各实施方式、变形例的结构组合。
产业上的可利用性
另外，本发明能够应用于各种高频模块，该高频模块具备覆盖安装于布线基板的部件的密封树脂层、以及防止部件之间的噪声的相互干扰的屏蔽壁。
附图标记的说明
1a～1h…高频模块；2…多层布线基板(布线基板)；3a、3b…部件(第一部件、第二部件)；3c…第三部件；4…密封树脂层；5、50～54…屏蔽体(屏蔽部件)；5a、5b、50a～50c、52a～52d、53a、54a～54c…屏蔽壁；5a1、5b1…弯曲部；11、11a～11e…连结导体；12、13、12a、13a、15、16a～16d…槽；17a、17b…端部导体(第三端部导体、第四端部导体)；19a、19b…端部导体(第一端部导体、第二端部导体)；40a…第一区域；40b…第二区域。

Claims (9)

1.一种高频模块，其特征在于，具备：
布线基板；
第一部件和第二部件，其安装于所述布线基板的主面；
屏蔽部件，其配置在所述第一部件与所述第二部件之间；以及
密封树脂层，其形成在所述布线基板的所述主面，将所述第一部件和所述第二部件密封，
所述屏蔽部件具备：
第一屏蔽壁，其配设于第一槽，该第一槽形成于所述密封树脂层；
第二屏蔽壁，其配设于第二槽，该第二槽与所述第一槽分离地形成于所述密封树脂层；以及
连结导体，其配置于所述布线基板的所述主面，将所述第一屏蔽壁的平行于所述布线基板的所述主面的方向的一端和所述第二屏蔽壁的平行于所述布线基板的所述主面的方向的一端连接，
所述密封树脂层被所述屏蔽部件分成将所述第一部件密封的第一区域和将所述第二部件密封的第二区域，所述第一区域与所述第二区域在所述连结导体的位置相连。
2.根据权利要求1所述的高频模块，其特征在于，
所述连结导体具有：以一端与所述布线基板的所述主面连接的状态竖立设置于所述主面的一对腿部、以及将所述一对腿部的另一端彼此相连的桥接部。
3.根据权利要求2所述的高频模块，其特征在于，
在所述连结导体的所述一对腿部之间配置有第三部件或者布线电极，所述连结导体被配置为跨过所述第三部件或者所述布线电极。
4.根据权利要求1所述的高频模块，其特征在于，
所述连结导体由金属块形成。
5.根据权利要求1至4中任一项所述的高频模块，其特征在于，
在从与所述布线基板的所述主面垂直的方向观察时，所述屏蔽部件具有弯曲部，所述连结导体配置于所述弯曲部。
6.根据权利要求1至4中任一项所述的高频模块，其特征在于，还具备：
第一端部导体，其配置在所述布线基板的所述主面的端缘，与所述第一屏蔽壁的另一端连接；以及
第二端部导体，其配置在所述布线基板的所述主面的端缘，与所述第二屏蔽壁的另一端连接。
7.根据权利要求5所述的高频模块，其特征在于，还具备：
第一端部导体，其配置在所述布线基板的所述主面的端缘，与所述第一屏蔽壁的另一端连接；以及
第二端部导体，其配置在所述布线基板的所述主面的端缘，与所述第二屏蔽壁的另一端连接。
8.一种高频模块，其特征在于，具备：
布线基板；
第一部件和第二部件，其安装于所述布线基板的主面；
屏蔽部件，其配置在所述第一部件与所述第二部件之间，以便包围所述第一部件；以及
密封树脂层，其形成在所述布线基板的所述主面，将所述第一部件和所述第二部件密封，
在从与所述布线基板的所述主面垂直的方向观察时，所述屏蔽部件具有矩形状，
所述屏蔽部件具有：在相互分离地沿着矩形的各边形成的4个槽分别配设的4个屏蔽壁；以及在所述布线基板的所述主面上且矩形状的四个角部分别配置的4个连结导体，
所述密封树脂层被所述屏蔽部件分成将所述第一部件密封的第一区域和将所述第二部件密封的第二区域，所述第一区域与所述第二区域在所述4个连结导体各自的位置相连。
9.一种高频模块，其特征在于，具备：
布线基板；
第一部件和第二部件，其安装于所述布线基板的主面；
屏蔽部件，其配置在所述第一部件与所述第二部件之间；以及
密封树脂层，其形成在所述布线基板的所述主面，将所述第一部件和所述第二部件密封，
所述屏蔽部件具有：
屏蔽壁，其配设于槽，该槽形成于所述密封树脂层；
第三端部导体，其配置于所述布线基板的所述主面的端缘，与所述屏蔽壁的一端连接；以及
第四端部导体，其配置于所述布线基板的所述主面的端缘，与所述屏蔽壁的另一端连接，
所述密封树脂层被所述屏蔽部件分成将所述第一部件密封的第一区域和将所述第二部件密封的第二区域，所述第一区域与所述第二区域在所述第三端部导体和所述第四端部导体各自的位置相连。
CN201880085249.3A 2018-01-05 2018-12-26 高频模块 Active CN111587485B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-000442 2018-01-05
JP2018000442 2018-01-05
PCT/JP2018/047707 WO2019135376A1 (ja) 2018-01-05 2018-12-26 高周波モジュール

Publications (2)

Publication Number Publication Date
CN111587485A CN111587485A (zh) 2020-08-25
CN111587485B true CN111587485B (zh) 2023-12-05

Family

ID=67143628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880085249.3A Active CN111587485B (zh) 2018-01-05 2018-12-26 高频模块

Country Status (4)

Country Link
US (1) US11297746B2 (zh)
JP (2) JP7111112B2 (zh)
CN (1) CN111587485B (zh)
WO (1) WO2019135376A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
CN220172098U (zh) * 2020-11-12 2023-12-12 株式会社村田制作所 电子部件模块
CN112234047B (zh) * 2020-12-14 2021-02-26 甬矽电子(宁波)股份有限公司 分层电磁屏蔽封装结构和封装结构制作方法
EP4040483A3 (en) * 2021-02-04 2022-10-26 Murata Manufacturing Co., Ltd. Electronic component with internal shielding
CN114242654B (zh) * 2022-02-23 2022-05-13 威海嘉瑞光电科技股份有限公司 一种无引线磁性封装结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054821A (zh) * 2009-10-30 2011-05-11 日月光半导体制造股份有限公司 具有内屏蔽体的封装结构及其制造方法
CN104105387A (zh) * 2013-04-02 2014-10-15 太阳诱电株式会社 电路模组及其制造方法
JP2016213348A (ja) * 2015-05-11 2016-12-15 株式会社村田製作所 高周波モジュール
WO2017047539A1 (ja) * 2015-09-14 2017-03-23 株式会社村田製作所 高周波モジュール
CN107535081A (zh) * 2015-05-11 2018-01-02 株式会社村田制作所 高频模块

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
JP2011187677A (ja) 2010-03-09 2011-09-22 Panasonic Corp モジュール
JP5229276B2 (ja) * 2010-06-11 2013-07-03 株式会社村田製作所 回路モジュール
TWI540698B (zh) * 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
JP2013222829A (ja) * 2012-04-17 2013-10-28 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
US10091918B2 (en) * 2012-12-11 2018-10-02 Qualcomm Incorporated Methods and apparatus for conformal shielding
TW201434129A (zh) * 2013-02-21 2014-09-01 矽品精密工業股份有限公司 多晶片封裝件及其製法
CN111463192A (zh) * 2013-08-01 2020-07-28 日月光半导体制造股份有限公司 半导体封装件
JP5622906B1 (ja) 2013-08-09 2014-11-12 太陽誘電株式会社 回路モジュールの製造方法
JP5517379B1 (ja) * 2013-08-19 2014-06-11 太陽誘電株式会社 回路モジュール
CN107710406B (zh) * 2015-06-04 2020-10-16 株式会社村田制作所 高频模块
US20180374798A1 (en) * 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods
US10424545B2 (en) * 2017-10-17 2019-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054821A (zh) * 2009-10-30 2011-05-11 日月光半导体制造股份有限公司 具有内屏蔽体的封装结构及其制造方法
CN104105387A (zh) * 2013-04-02 2014-10-15 太阳诱电株式会社 电路模组及其制造方法
JP2016213348A (ja) * 2015-05-11 2016-12-15 株式会社村田製作所 高周波モジュール
CN107535081A (zh) * 2015-05-11 2018-01-02 株式会社村田制作所 高频模块
WO2017047539A1 (ja) * 2015-09-14 2017-03-23 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
JP7111112B2 (ja) 2022-08-02
US20200337187A1 (en) 2020-10-22
WO2019135376A1 (ja) 2019-07-11
CN111587485A (zh) 2020-08-25
JPWO2019135376A1 (ja) 2021-01-14
JP7334774B2 (ja) 2023-08-29
US11297746B2 (en) 2022-04-05
JP2022037035A (ja) 2022-03-08

Similar Documents

Publication Publication Date Title
CN111587485B (zh) 高频模块
CN110036469B (zh) 高频模块
JP7120295B2 (ja) 高周波モジュール
US10349512B2 (en) High-frequency module
WO2018164158A1 (ja) 高周波モジュール
CN111033722B (zh) 高频模块及其制造方法
CN111357395B (zh) 高频模块
EP2787530B1 (en) High-frequency semiconductor package and high-frequency semiconductor device
JP6950757B2 (ja) 高周波モジュール
WO2017047539A1 (ja) 高周波モジュール
JP2015062208A (ja) 回路モジュール
WO2018164159A1 (ja) モジュール
US11291108B2 (en) Radio-frequency module with shield wall
KR102425194B1 (ko) 패키지
US20230253341A1 (en) Circuit module
JP7455730B2 (ja) 配線基板
WO2022044504A1 (ja) 回路モジュール及びサブモジュールの製造方法
CN107710901B (zh) 高频模块及其制造方法
JP2016163006A (ja) マイクロ波半導体パッケージ及びマイクロ波半導体モジュール
CN114424333A (zh) 模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant