JP2016213348A - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP2016213348A
JP2016213348A JP2015096509A JP2015096509A JP2016213348A JP 2016213348 A JP2016213348 A JP 2016213348A JP 2015096509 A JP2015096509 A JP 2015096509A JP 2015096509 A JP2015096509 A JP 2015096509A JP 2016213348 A JP2016213348 A JP 2016213348A
Authority
JP
Japan
Prior art keywords
electrode
shield wall
wiring
plan
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015096509A
Other languages
English (en)
Other versions
JP6511947B2 (ja
Inventor
喜人 大坪
Yoshito Otsubo
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015096509A priority Critical patent/JP6511947B2/ja
Publication of JP2016213348A publication Critical patent/JP2016213348A/ja
Application granted granted Critical
Publication of JP6511947B2 publication Critical patent/JP6511947B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】部品間のノイズの相互干渉を防止するシールド壁を備える高周波モジュールにおいて、配線基板に形成された配線電極の断線や変形を低減する。
【解決手段】高周波モジュール1aは、複数の絶縁層2a〜2dが積層されて成る多層配線基板2と、多層配線基板2の上面20aに実装された複数の部品3a,3bと、多層配線基板2の上面20aに積層された各部品3a,3bを封止する封止樹脂層4と、封止樹脂層4の隣接する部品3a,3b間に配置されたシールド壁5と、多層配線基板2の所定の隣接する絶縁層2a,2b間に配置された配線層10とを備え、シールド壁5は、多層配線基板2の上面20aに垂直な方向から見た平面視の形状が線状に形成されるとともに、当該線は屈曲部5aを有し、配線層10は、平面視で屈曲部5aに重なるように設けられたダミー電極13aを有する。
【選択図】図2

Description

本発明は、配線基板に実装された複数の部品を被覆する封止樹脂層と、部品間のノイズの相互干渉を防止するためのシールド壁とを備える高周波モジュールに関する。
携帯端末装置などに搭載される高周波モジュールには、電磁波を遮蔽するためのシールド層が設けられる場合がある。この種のモジュールの中には、配線基板上に実装された部品がモールド樹脂で被覆され、該モールド樹脂の表面を被覆するようにシールド層が設けられるものがある。
このようなシールド層は、外部からのノイズを遮蔽するために設けられているが、配線基板に複数の部品が実装される場合は、これらの部品から発生するノイズが、他の部品に干渉するという問題がある。そこで、従来では、外部のみならず、実装部品間のノイズを相互に遮蔽するシールドが設けられた高周波モジュールが提案されている。例えば、図10に示すように、特許文献1に記載の高周波モジュール100は、配線基板101上に2つの部品102が実装され、両部品102がモールド樹脂層103により封止される。モールド樹脂層103の両部品間には、当該モールド樹脂層103を貫通するスリットSが形成される。シールド層104は、モールド樹脂層103の表面を被覆するとともにスリットSに充填される導電性樹脂により形成される。また、スリットSに充填された導電性樹脂は、配線基板101に形成されたグランド電極105に電気的に接続される。
この場合、モールド樹脂層103の表面を被覆する導電性樹脂により、部品102に対する外部からのノイズを遮蔽できる。また、スリットSに充填された導電性樹脂により両部品102間のノイズの相互干渉を防止することもできる。
特開2010−225620号公報(段落0025〜0026、図1等参照)
ところで、上述のシールド層104は、ダイシングで形成されるため、スリットSは途中で方向を変えることが難しい。そこで、スリットSの途中で方向を変えたい場合は、例えばレーザ加工やドリル加工によりスリットSを形成する場合がある。この場合、モールド樹脂層103にスリットSを形成するときの熱や衝撃で、配線基板101に形成された配線電極の断線や変形が生じるという問題がある。また、スリットSが折れ曲がるような形状を有する場合には、当該屈曲部の真下でレーザ光またはドリルによる熱や衝撃が最も強く作用するため、このような問題が顕著化する。
本発明は、上記した課題に鑑みてなされたものであり、部品間のノイズの相互干渉を防止するシールド壁を備える高周波モジュールにおいて、配線基板に形成された配線電極の断線や変形を低減することを目的とする。
上記した目的を達成するために、本発明の高周波モジュールは、複数の絶縁層が積層されて成る多層配線基板と、前記多層配線基板の一方主面に実装された複数の部品と、前記多層配線基板の一方主面に積層され、前記複数の部品を封止する封止樹脂層と、前記封止樹脂層内において、前記複数の部品のうち所定の部品と他の部品との間に配置されたシールド壁と、前記多層配線基板の所定の隣接する前記絶縁層間に配置された第1配線層とを備え、前記多層配線基板を平面視して、前記シールド壁は線状に形成されるとともに、当該線は屈曲部を有し、前記第1配線層は、前記平面視で前記屈曲部と重ならないように設けられた第1配線電極と、前記屈曲部に重なるように設けられた第1電極部とを有することを特徴としている。
この場合、多層配線基板の内部の第1配線層には、シールド壁の屈曲部に平面視で重なるように第1電極部が設けられる。第1電極部は、封止樹脂層を形成する樹脂よりも熱導電率が高く、かつ、延性を有する。したがって、例えばレーザ加工やドリル加工時に多層配線基板の配線電極等に作用する熱や衝撃を第1電極部により緩和することができるため、多層配線基板に形成された配線電極の断線や変形を低減することができる。
また、配線電極の断線や変形が低減することで、配線電極の特性の安定化を図ることができる。また、第1電極部は、レーザ加工やドリル加工時の熱や衝撃が最も強く作用するシールド壁の屈曲部に平面視で重なるように設けられる。そのため、本来、断線や変形が生じ易い屈曲部の真下の配線電極を、第1電極部で保護することができる。
また、前記第1電極部は、前記平面視で前記シールド壁の全体と重なるように設けられていてもよい。多層配線基板の平面視でシールド壁に重なる部分には、レーザ加工やドリル加工時の熱や衝撃の影響を受けやすい。そのため、第1電極部を、平面視でシールド壁の全体と重なるように設けることで、配線電極の断線や変形を確実に低減することができる。
また、前記第1配線電極は、前記平面視で前記シールド壁と重なっていなくてもよい。このようにすると、第1電極部の存在によりシールド壁の形成に起因する第1配線電極の断線や変形を低減することができる。
また、前記第1配線層は、前記平面視で前記シールド壁と交差するように配設されたライン状の第2配線電極を有し、前記第2配線電極は、前記シールド壁に交差する部分のライン幅が、他の部分のライン幅よりも太く形成されていてもよい。この場合、第2配線電極の中で、シールド壁の形成時の熱や衝撃が最も強く作用される部分のライン幅が太く形成されるため、第2配線電極の断線を低減することができる。
また、前記第1配線層よりも前記多層配線基板の他方主面側に配置されるとともに、隣接する前記絶縁層間に配置された第2配線層を備え、前記第2配線層は、前記平面視で前記シールド壁と交差するように配設されたライン状の第3配線電極を有し、前記第1配線層は、前記シールド壁と前記第3配線電極とが交差する部分において、前記シールド壁と前記第3配線電極との間に介在するように配設された第2電極部を有していてもよい。
この構成によると、第3配線電極に作用するシールド壁形成時の熱や衝撃を、第2電極部により緩和できるため、シールド壁形成時の熱や衝撃に起因する第3配線電極の断線や変形を低減することができる。
また、前記第1配線層と前記シールド壁との間の前記絶縁層に形成されたビア導体を備え、前記ビア導体が、前記平面視で前記屈曲部に重なるように配設されて前記第1電極部に接続されていてもよい。この場合、シールド壁の形成時に最も熱や衝撃が強く作用する箇所にビア導体が配置されるため、シールド壁の形成時に多層配線基板に作用する熱や衝撃をさらに低減することができる。
また、前記第1電極部と前記第1配線電極とは、同じ金属材料で構成されていてもよい。このようにすると、シールド壁の形成時の熱や衝撃を緩和する第1電極部を容易に形成することができる。
本発明によれば、多層配線基板の内部の第1配線層には、シールド壁の屈曲部に平面視で重なるように第1電極部が設けられる。第1電極部は、封止樹脂層を形成する樹脂よりも熱導電率が高く、かつ、延性を有する。この場合、例えばレーザ加工やドリル加工時に多層配線基板の配線電極等に作用する熱や衝撃を第1電極部により緩和できるため、多層配線基板に形成された配線電極の断線や変形を低減することができる。
本発明の第1実施形態にかかる高周波モジュールの平面図である。 図1のA−A矢視断面図である。 図1のダミー電極を説明するための図である。 図3の配線電極の変形例を示す図である。 本発明の第2実施形態にかかる高周波モジュールの平面図である。 本発明の第3実施形態にかかる高周波モジュールを示す図である。 本発明の第4実施形態にかかる高周波モジュールの断面図である。 図7のダミー電極を説明するための図である。 本発明の第5実施形態にかかる高周波モジュールを示す図である。 従来の高周波モジュールの断面図である。
<第1実施形態>
本発明の第1実施形態にかかる高周波モジュール1aについて、図1〜図3を参照して説明する。なお、図1は高周波モジュールの平面図、図2は図1のA−A矢視断面図、図
3はダミー電極13aを説明するための図である。また、図1では、シールド膜6の天面部分および封止樹脂層4を図示省略している。また、図3は、ダミー電極13aが設けられた配線層10の平面図を示す。
この実施形態にかかる高周波モジュール1aは、図1および図2に示すように、多層配線基板2と、該多層配線基板2の上面20aに実装された複数の部品3a,3bと、多層配線基板2の上面20aに積層された封止樹脂層4と、封止樹脂層4の表面を被覆するシールド膜6と、封止樹脂層4内に設けられたシールド壁5とを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。
多層配線基板2は、例えば、低温同時焼成セラミックやガラスエポキシ樹脂などで形成された複数の絶縁層2a〜2dが積層されて成る。多層配線基板2の上面20a(本発明の「多層配線基板の一方主面」に相当)には、各部品3a,3bの実装用の実装電極7や後述するシールド壁5用のシールド壁用電極8が形成されるとともに、下面20c(本発明の「多層配線基板の他方主面」に相当)には、外部接続用の複数の外部電極9が形成される。また、この実施形態では、隣接する絶縁層2a〜2d間それぞれに、各種の配線電極10a〜12aや後述するダミー電極13aを有する配線層10〜12が配置される。これにより、多層配線基板2は、絶縁層2a〜2dと配線層10〜12が交互に積層されたような構造になっている。また、多層配線基板2の内部には、異なる配線層10〜12の配線電極10a〜12a同士を接続するための複数のビア導体14が形成される。
実装電極7、シールド壁用電極8、外部電極9、配線電極10a〜12a、およびダミー電極13aは、いずれもCuやAg、Al等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体14は、AgやCu等の金属で形成されている。なお、各実装電極7、シールド壁用電極8、各外部電極9には、Ni/Auめっきがそれぞれ施されていてもよい。また、シールド壁用電極8には、例えば、半田膜等の、シールド壁用電極8を保護する金属部材が積層されていてもよい。
各部品3a,3bは、SiやGaAs等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成される。
封止樹脂層4は、配線基板2の上面20aと各部品3a,3bとを被覆するように多層配線基板2に積層される。封止樹脂層4は、エポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成することができる。
シールド膜6は、多層配線基板2内の各種配線電極10a〜12aや各部品3a,3bに対する外部からのノイズを遮蔽するためのものであり、封止樹脂層4の多層配線基板2の上面20aとの反対面4aおよび周側面4bを被覆するように封止樹脂層4に積層される。なお、シールド膜6が、多層配線基板2の側面20bをさらに被覆するように設けられ、当該側面20bに露出した多層配線基板2のグランド電極(図示省略)とシールド膜6とを接続するようにしてもよい。
また、シールド膜6は、封止樹脂層4の表面に積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。
密着膜は、導電膜と封止樹脂層4との密着強度を高めるために設けられたものであり、例えば、SuSなどの金属で形成することができる。導電膜は、シールド膜6の実質的なシールド機能を担う層であり、例えば、Cu、Ag、Alのうちのいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、SUSで形成することができる。
シールド壁5は、封止樹脂層4内で所定の部品3a,3b間に配置される。具体的には、この実施形態のシールド壁5は、図1に示すように、多層配線基板2の上面20aを2つの領域に区切るように配設され、当該区切られた領域間の各部品3a,3bの間でノイズの相互干渉を防止する。また、シールド壁5は、その上端部がシールド膜6の天面と電気的に接続される。
また、シールド壁5は、多層配線基板2の上面20aに垂直な方向から見た平面視(以下、平面視という)で線状(直線状、曲線状)に形成されるとともに、当該線は複数(この実施形態では2つ)の屈曲部5aを有する。シールド壁用電極8は、平面視でシールド壁5を投影したような形状(平面視形状がシールド壁5の平面視形状とほぼ同じ)に形成され、シールド壁5の下端部に接続される。なお、シールド壁用電極8は、多層配線基板2の内部のグランド電極(図示省略)に接続されている。なお、図1では、シールド壁5の屈曲部5aが形成している角度は平面視して90°であるが、本発明において、屈曲部5aが形成する角度は90°でなくてもよい。
シールド壁5は、例えば、Cu、Ag、Alのいずれかの金属フィラを含有する導電性ペーストで形成される。なお、封止樹脂層4にレーザ加工などでシールド壁5用の溝を形成し、該溝に成膜技術を用いて金属を成膜することで、シールド壁5を形成することもできる。
最上層の絶縁層2aとこれに隣接する絶縁層2bとの間に配置された最上層の配線層10(本発明の「第1配線層」に相当)は、図3に示すように、2つのダミー電極13a(本発明の「第1電極部」に相当)と、複数の配線電極10a(本発明の「第1配線電極」に相当)を有する。2つのダミー電極13aと複数の配線電極10aとは、典型的には、同じ材料で構成されている。
このとき、ダミー電極13aは、平面視でシールド壁5の屈曲部5aに重なるように配設される。この実施形態のシールド壁5は、屈曲部5aが2箇所あり、両屈曲部5aそれぞれに、平面視矩形状のダミー電極13aが平面視で重なるように配設される。ここで、ダミー電極13aは、高周波モジュール1aに形成される電気回路とは無関係の電極であり、配線電極10aと電気的に分離されている。ダミー電極13aは、典型的には、電源ラインやグラウンドラインに接続されていない電極である。ただし、第4の実施形態において後述するように、本発明の「ダミー電極」は、シールド壁5と電気的に接続されることにより、接地されていてもよい。
なお、ダミー電極13aは、平面視でシールド壁5の屈曲部5aに重なるように形成されていればよく、その平面視形状は適宜変更することができる。また、この実施形態では、ダミー電極13aをシールド壁5に近い最上層の配線層10に設けたが、これよりも下層の配線層11,12に設けるようにしてもよい。ただし、シールド壁5用の溝の形成時に各配線層10〜12に作用する熱や衝撃を低減するには、シールド壁5に近い配線層(例えば、配線層10)にダミー電極を設けるのが好ましい。
また、各配線電極10aは、いずれもライン状に形成されるとともに、平面視でシールド壁5と重ならないように配設される。すなわち、この実施形態の各配線電極10aは、いずれも平面視でシールド壁5を跨がないように引き回されている。なお、最上層以外の配線層11,12の各配線電極11a,12aも、平面視でシールド壁5を跨がないように形成されていてもよい。
(高周波モジュールの製造方法)
次に、高周波モジュール1aの製造方法について説明する。まず、実装電極7、シールド壁用電極8、各配線層10〜12およびビア導体9が形成された多層配線基板2を準備する。このとき、最上層の配線層10のダミー電極13aは、後に形成されるシールド壁5の屈曲部5aに平面視で重なる位置に配設されるように形成する。また、当該配線層10の各配線電極10aは、いずれも平面視でシールド壁5を跨がないように形成する。
次に、多層配線基板2の上面20aに、半田実装などの周知の表面実装技術を用いて各部品3a,3bを実装する。
次に、各部品3a,3bを被覆するように、多層配線基板2の上面20aに封止樹脂層4を積層する。封止樹脂層4は、例えば、塗布方式、印刷方式、トランスファモールド方式、コンプレッションモールド方式などで形成することができる。
次に、封止樹脂層4の反対面4aを平坦化するために、封止樹脂層4の表面を研磨または研削する。
次に、封止樹脂層4の反対面4a側からシールド壁5を配置する箇所にレーザ光を照射して溝を形成する。このとき、シールド壁5用の溝は、平面視で屈曲部5aを有するように形成する。なお、シールド壁5用の溝を、ドリル加工により形成してもよい。
次に、塗布方式や印刷方式などにより、例えば、Cuフィラを含有する導電性ペーストを封止樹脂層4に形成した溝に充填して、シールド壁5を形成する。
次に、スパッタ装置や真空蒸着装置を用いて、封止樹脂層4の表面(反対面4aおよび側面4b)を被覆するようにシールド膜6を成膜して、高周波モジュール1aが完成する。なお、シールド壁5を、シールド膜6と同様の成膜技術を用いて形成してもよい。この場合、シールド膜6の成膜時に、併せてシールド壁5用の溝を埋めるようにすればよい。
したがって、上記した実施形態によれば、多層配線基板2の最上層の配線層10には、シールド壁5の屈曲部5aに平面視で重なるようにダミー電極13aが設けられる。ダミー電極13aは、封止樹脂層4を形成する樹脂よりも熱導電率が高く、かつ、延性を有する。したがって、例えば封止樹脂層4のレーザ加工やドリル加工時に多層配線基板2の各配線層10〜12等に作用する熱や衝撃をダミー電極13aで緩和できるため、多層配線基板2の各配線電極10a〜12aが断線したり、変形したりするのを低減することができる。また、各配線電極10a〜12aの断線や変形が低減することで、各配線電極10a〜12aの特性の安定化を図ることができる。
ところで、部品3a、3b間に配置されたシールド壁5は、上述のように、レーザ加工やドリル加工などで封止樹脂層4に溝を形成し、当該溝に導電性ペーストを充填することにより形成される。この場合、シールド壁5の平面視形状に屈曲部5aがある場合、当該屈曲部5aには、溝形成時のレーザ光の熱エネルギーが他の箇所と比較して強く作用する。そうすると、多層配線基板2の各配線電極10a〜12a(特に、平面視で屈曲部5a近傍に配置される配線電極10a〜12a)が断線したり変形したりしてダメージを受ける。
しかしながら、この実施形態では、ダミー電極13aが平面視でシールド壁5の屈曲部5aに重なるように配設されるとともに、最上層の配線層10に設けられるため、レーザ加工やドリル加工時の熱や衝撃が、下層側の配線層11,12の各配線電極11a,12aに与えるダメージを効果的に低減することができる。
また、最上層の配線層10に設けられる各配線電極10aは、平面視でシールド壁5に重ならないように配設される。このように、各配線電極10aを、シールド壁5用の溝形成時に作用する熱や衝撃が最も強く作用するシールド壁5の直下を避けて引き回すことで、各配線電極10aの断線や変形を低減することができる。
(配線電極の変形例)
次に、この実施形態の最上層の配線層10aに設けられた配線電極10aの変形例について、図4を参照して説明する。なお、図4は配線電極の変形例を示す図で、図3に対応する図である。
上述の配線層10では、各配線電極10aを平面視でシールド壁5と重ならないように設ける場合について説明したが、例えば、図4に示すように、各配線電極10bを、平面視でシールド壁5と交差するように配設してもよい。この場合、各配線電極10bは、シールド壁5に交差する部分のライン幅W1が、他の部分のライン幅W2よりも太く形成される(W1>W2)。
この構成によると、配線電極10bの中で、シールド壁5用の溝の形成時の熱や衝撃が最も強く作用する部分のライン幅W1が、他の部分よりも太く形成されるため、配線電極10bの断線を低減することができる。
<第2実施形態>
本発明の第2実施形態にかかる高周波モジュール1bについて、図5を参照して説明する。なお、図5は高周波モジュール1bの平面図で、図1に対応する図である。
この実施形態にかかる高周波モジュール1bが、図1〜図3を参照して説明した第1実施形態の高周波モジュール1aと異なるところは、図5に示すように、シールド壁5の構成が異なることである。その他の構成は、第1実施形態の高周波モジュール1aと同じであるため、同一符号を付すことにより説明を省略する。
この場合、シールド壁5は、平面視で屈曲部5aの幅W3が、他の部分よりも幅W4よりも大きく形成されている(W3>W4)。また、シールド壁用電極8は、平面視でシールド壁5を投影したような形状(平面視形状がシールド壁5の平面視形状とほぼ同じ)に形成され、シールド壁5の下端部に接続される。
この構成によると、例えば、シールド壁用電極8の平面視でシールド壁5の屈曲部5aと重なる部分と、多層配線基板2の内部のグランド電極とをビア導体14を介して接続すると、シールド壁5と当該グランド電極との接続面積を容易に増やすことができる。また、シールド壁5とグランド電極との接続面積が増えることで両者の接続抵抗が減少してシールド特性が向上するとともに、両者の接続信頼性が向上する。
<第3実施形態>
本発明の第3実施形態にかかる高周波モジュール1cについて、図6を参照して説明する。なお、図6は高周波モジュール1cを示す図で、図3に対応する図である。また、図3では、最上層の配線層10の各配線電極10aを図示省略している。
この実施形態にかかる高周波モジュール1cが、図1〜図3を参照して説明した第1実施形態の高周波モジュール1aと異なるところは、図6に示すように、ダミー電極13bの形状が異なることである。その他の構成は、第1実施形態の高周波モジュール1aと同じであるため、同一符号を付すことにより説明を省略する。
この場合、最上層の配線層10に設けられたダミー電極13bは、シールド壁用電極8と同様に、平面視形状がシールド壁5の平面視形状とほぼ同じ、すなわち、平面視でシールド壁5の全体と重なるように線状に形成される。なお、ダミー電極13bの平面視の幅を、シールド壁5よりも大きくしてもよい。
多層配線基板2の平面視でシールド壁5に重なる領域には、シールド壁5用の溝形成時のレーザ光やドリルの熱や衝撃の影響を受けやすい。そのため、ダミー電極13bを、平面視でシールド壁5の全体と重なるように設けることで、ダミー電極13bよりも下層の配線層11,12に設けられた各配線電極11a,12aの断線や変形を確実に低減することができる。
<第4実施形態>
本発明の第4実施形態にかかる高周波モジュール1dについて、図7および図8を参照して説明する。なお、図7は高周波モジュール1dの断面図で、図1に対応する図、図8は高周波モジュール1dの配線層10の平面図である。また、図8では、配線層10の各配線電極10aを図示省略している。
この実施形態にかかる高周波モジュール1dが、図1〜図3を参照して説明した第1実施形態の高周波モジュール1aと異なるところは、図7に示すように、ダミー電極13aとシールド壁用電極8とが、最上層の絶縁層2aに形成されたダミービア導体14a(本発明の「ビア導体」に相当)により接続されていることである。その他の構成は、第1実施形態の高周波モジュール1aと同じであるため、同一符号を付すことにより説明を省略する。
この構成によると、シールド壁5の形成時に最も熱や衝撃が強く作用する箇所にビア導体14aが配置されるため、シールド壁5の形成時に多層配線基板2に作用する熱や衝撃をさらに低減することができる。なお、ダミービア導体14aは、平面視でシールド壁5の屈曲部5aに重なるように配置されていればよく、必ずしもシールド壁用電極8とダミー電極13aとを接続するものでなくてもよい。また、屈曲部5a以外の平面視でシールド壁5に重なる部分に、さらに他のダミービア導体を配置する構成であってもよい。
<第5実施形態>
本発明の第4実施形態にかかる高周波モジュール1eについて、図9を参照して説明する。なお、図9は高周波モジュール1eを示す図で、図3に対応する図である。また、図9では、配線層10の各配線電極10aを図示省略している。
この実施形態にかかる高周波モジュール1eが、図1〜図3を参照して説明した第1実施形態の高周波モジュール1aと異なるところは、図9に示すように、ダミー電極13a,13cの構成が異なることと、上から2番目の配線層11の構成が異なることである。その他の構成は、第1実施形態の高周波モジュール1aと同じであるため、同一符号を付すことにより説明を省略する。
この場合、最上層の配線層10の一つ下層の配線層11(本発明の「第2配線層」に相当)は、平面視でシールド壁5と交差するように配設されたライン状の複数の配線電極11a(本発明の「第3配線電極」に相当)を有する。また、最上層の配線層10は、平面視でシールド壁5の屈曲部5aに重なるように配置された2つのダミー電極13a(本発明の「第1電極部」に相当)に加え、さらに2つのダミー電極13c(本発明の「第2電極部」に相当)を有する。
両ダミー電極13cは、いずれも平面視でシールド壁5と、各配線電極11aとが交差する部分において、シールド壁5と各配線電極11aとの間に介在するように配置される。なお、当該両ダミー電極13cは、必ずしも最上層の配線層10に設ける必要はなく、例えば、平面視でシールド壁5に交差する配線電極がさらに下層側にある場合は、その配線電極を有する配線層と、シールド壁5との間にある配線層のいずれかに設ければよい。また、両ダミー電極13cの平面視形状や数は、シールド壁5に交差する配線電極11aの引き回しの構成や数に応じて、適宜変更することができる。
この構成によると、上から2番目の配線層11の各配線電極11aに作用するシールド壁5の形成時における熱や衝撃を、ダミー電極13cにより緩和できるため、シールド壁5の形成時における熱や衝撃に起因する各配線電極11aの断線や変形を低減することができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態や変形例の構成を組合わせてもよい。
また、上記した各実施形態では、シールド壁5が、平面視で多層配線基板2の上面20aを2つの領域に区切るように配設される場合について説明したが、例えば、シールド壁5が所定の部品3a,3bの周囲を囲むように形成されていてもよい。
また、多層配線基板2を構成する絶縁層や配線層の層数は、適宜変更することができる。
また、本発明は、配線基板に実装された部品を被覆する封止樹脂層と、部品間のノイズの相互干渉を防止するシールド壁とを備える種々の高周波モジュールに適用することができる。
1a〜1e 高周波モジュール
2 多層配線基板
2a〜2d 絶縁層
3a,3b 部品
4 封止樹脂層
5 シールド壁
5a 屈曲部
10 配線層(第1配線層)
10a 配線電極(第1配線電極)
10b 配線電極(第2配線電極)
11 配線層(第2配線層)
11a 配線電極(第3配線電極)
13a,13b ダミー電極(第1電極部)
13c ダミー電極(第2電極部)
14a ダミービア導体(ビア導体)

Claims (7)

  1. 複数の絶縁層が積層されて成る多層配線基板と、
    前記多層配線基板の一方主面に実装された複数の部品と、
    前記多層配線基板の一方主面に積層され、前記複数の部品を封止する封止樹脂層と、
    前記封止樹脂層内において、前記複数の部品のうち所定の部品と他の部品との間に配置されたシールド壁と、
    前記多層配線基板の所定の隣接する前記絶縁層間に配置された第1配線層とを備え、
    前記多層配線基板を平面視して、前記シールド壁は線状に形成されるとともに、当該線は屈曲部を有し、
    前記第1配線層は、前記平面視で前記屈曲部と重ならないように設けられた第1配線電極と、前記第1配線電極と電気的に分離され、前記屈曲部に重なるように設けられた第1電極部とを有することを特徴とする高周波モジュール。
  2. 前記第1電極部は、前記平面視で前記シールド壁の全体と重なるように設けられることを特徴とする請求項1に記載の高周波モジュール。
  3. 前記第1配線電極は、前記平面視で前記シールド壁と重なっていないことを特徴とする請求項1または2に記載の高周波モジュール。
  4. 前記第1配線層は、前記平面視で前記シールド壁と交差するように配設されたライン状の第2配線電極を有し、
    前記第2配線電極は、前記シールド壁に交差する部分のライン幅が、他の部分のライン幅よりも太く形成されていることを特徴とする請求項1に記載の高周波モジュール。
  5. 前記第1配線層よりも前記多層配線基板の他方主面側に配置されるとともに、隣接する前記絶縁層間に配置された第2配線層を備え、
    前記第2配線層は、前記平面視で前記シールド壁と交差するように配設されたライン状の第3配線電極を有し、
    前記第1配線層は、前記シールド壁と前記第3配線電極とが交差する部分において、前記シールド壁と前記第3配線電極との間に介在するように配設された第2電極部を有することを特徴とする請求項1に記載の高周波モジュール。
  6. 前記第1配線層と前記シールド壁との間の前記絶縁層に形成されたビア導体を備え、
    前記ビア導体が、前記平面視で前記屈曲部に重なるように配設されて前記第1電極部に接続されていることを特徴とする請求項1ないし5のいずれかに記載の高周波モジュール。
  7. 前記第1電極部と前記第1配線電極とは、同じ金属材料で構成されていることを特徴とする請求項1ないし6のいずれかに記載の高周波モジュール。
JP2015096509A 2015-05-11 2015-05-11 高周波モジュール Active JP6511947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015096509A JP6511947B2 (ja) 2015-05-11 2015-05-11 高周波モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015096509A JP6511947B2 (ja) 2015-05-11 2015-05-11 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2016213348A true JP2016213348A (ja) 2016-12-15
JP6511947B2 JP6511947B2 (ja) 2019-05-15

Family

ID=57552081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015096509A Active JP6511947B2 (ja) 2015-05-11 2015-05-11 高周波モジュール

Country Status (1)

Country Link
JP (1) JP6511947B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020080902A1 (ko) * 2018-10-19 2020-04-23 삼성전자 주식회사 배선을 따라 유전체가 채워질 수 있는 이격 공간을 갖도록 배치된 도전성 부재를 포함하는 전자 장치
CN111587485A (zh) * 2018-01-05 2020-08-25 株式会社村田制作所 高频模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722758A (ja) * 1993-07-02 1995-01-24 Fujitsu Ltd 多層回路基板
JP2014203881A (ja) * 2013-04-02 2014-10-27 太陽誘電株式会社 回路モジュール及びその製造方法
JP2015057803A (ja) * 2013-08-09 2015-03-26 太陽誘電株式会社 回路モジュールの製造方法
JP2015079775A (ja) * 2013-09-12 2015-04-23 太陽誘電株式会社 回路モジュール及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722758A (ja) * 1993-07-02 1995-01-24 Fujitsu Ltd 多層回路基板
JP2014203881A (ja) * 2013-04-02 2014-10-27 太陽誘電株式会社 回路モジュール及びその製造方法
JP2015057803A (ja) * 2013-08-09 2015-03-26 太陽誘電株式会社 回路モジュールの製造方法
JP2015079775A (ja) * 2013-09-12 2015-04-23 太陽誘電株式会社 回路モジュール及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111587485A (zh) * 2018-01-05 2020-08-25 株式会社村田制作所 高频模块
US11297746B2 (en) * 2018-01-05 2022-04-05 Murata Manufacturing Co., Ltd. High-frequency module
CN111587485B (zh) * 2018-01-05 2023-12-05 株式会社村田制作所 高频模块
WO2020080902A1 (ko) * 2018-10-19 2020-04-23 삼성전자 주식회사 배선을 따라 유전체가 채워질 수 있는 이격 공간을 갖도록 배치된 도전성 부재를 포함하는 전자 장치
US11503702B2 (en) 2018-10-19 2022-11-15 Samsung Electronics Co., Ltd. Electronic device comprising conductive member disposed to have dielectric-fillable interval space along wire

Also Published As

Publication number Publication date
JP6511947B2 (ja) 2019-05-15

Similar Documents

Publication Publication Date Title
JP7120295B2 (ja) 高周波モジュール
US11602089B2 (en) High-frequency module
US10349512B2 (en) High-frequency module
US10863656B2 (en) Radio-frequency module
WO2018164158A1 (ja) 高周波モジュール
US10667381B2 (en) High frequency module
US10312172B2 (en) High-frequency module
WO2018101381A1 (ja) 高周波モジュール
US11398436B2 (en) Module having sealing layer with recess
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
JPWO2020071493A1 (ja) モジュール
US11348894B2 (en) High-frequency module
JP6511947B2 (ja) 高周波モジュール
JP7320923B2 (ja) モジュール
US20220159834A1 (en) Module
JP6414639B2 (ja) 高周波モジュールおよびその製造方法
JPWO2020071491A1 (ja) モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190325

R150 Certificate of patent or registration of utility model

Ref document number: 6511947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150