JP2016213348A - 高周波モジュール - Google Patents
高周波モジュール Download PDFInfo
- Publication number
- JP2016213348A JP2016213348A JP2015096509A JP2015096509A JP2016213348A JP 2016213348 A JP2016213348 A JP 2016213348A JP 2015096509 A JP2015096509 A JP 2015096509A JP 2015096509 A JP2015096509 A JP 2015096509A JP 2016213348 A JP2016213348 A JP 2016213348A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- shield wall
- wiring
- plan
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【解決手段】高周波モジュール1aは、複数の絶縁層2a〜2dが積層されて成る多層配線基板2と、多層配線基板2の上面20aに実装された複数の部品3a,3bと、多層配線基板2の上面20aに積層された各部品3a,3bを封止する封止樹脂層4と、封止樹脂層4の隣接する部品3a,3b間に配置されたシールド壁5と、多層配線基板2の所定の隣接する絶縁層2a,2b間に配置された配線層10とを備え、シールド壁5は、多層配線基板2の上面20aに垂直な方向から見た平面視の形状が線状に形成されるとともに、当該線は屈曲部5aを有し、配線層10は、平面視で屈曲部5aに重なるように設けられたダミー電極13aを有する。
【選択図】図2
Description
本発明の第1実施形態にかかる高周波モジュール1aについて、図1〜図3を参照して説明する。なお、図1は高周波モジュールの平面図、図2は図1のA−A矢視断面図、図
3はダミー電極13aを説明するための図である。また、図1では、シールド膜6の天面部分および封止樹脂層4を図示省略している。また、図3は、ダミー電極13aが設けられた配線層10の平面図を示す。
次に、高周波モジュール1aの製造方法について説明する。まず、実装電極7、シールド壁用電極8、各配線層10〜12およびビア導体9が形成された多層配線基板2を準備する。このとき、最上層の配線層10のダミー電極13aは、後に形成されるシールド壁5の屈曲部5aに平面視で重なる位置に配設されるように形成する。また、当該配線層10の各配線電極10aは、いずれも平面視でシールド壁5を跨がないように形成する。
次に、この実施形態の最上層の配線層10aに設けられた配線電極10aの変形例について、図4を参照して説明する。なお、図4は配線電極の変形例を示す図で、図3に対応する図である。
本発明の第2実施形態にかかる高周波モジュール1bについて、図5を参照して説明する。なお、図5は高周波モジュール1bの平面図で、図1に対応する図である。
本発明の第3実施形態にかかる高周波モジュール1cについて、図6を参照して説明する。なお、図6は高周波モジュール1cを示す図で、図3に対応する図である。また、図3では、最上層の配線層10の各配線電極10aを図示省略している。
本発明の第4実施形態にかかる高周波モジュール1dについて、図7および図8を参照して説明する。なお、図7は高周波モジュール1dの断面図で、図1に対応する図、図8は高周波モジュール1dの配線層10の平面図である。また、図8では、配線層10の各配線電極10aを図示省略している。
本発明の第4実施形態にかかる高周波モジュール1eについて、図9を参照して説明する。なお、図9は高周波モジュール1eを示す図で、図3に対応する図である。また、図9では、配線層10の各配線電極10aを図示省略している。
2 多層配線基板
2a〜2d 絶縁層
3a,3b 部品
4 封止樹脂層
5 シールド壁
5a 屈曲部
10 配線層(第1配線層)
10a 配線電極(第1配線電極)
10b 配線電極(第2配線電極)
11 配線層(第2配線層)
11a 配線電極(第3配線電極)
13a,13b ダミー電極(第1電極部)
13c ダミー電極(第2電極部)
14a ダミービア導体(ビア導体)
Claims (7)
- 複数の絶縁層が積層されて成る多層配線基板と、
前記多層配線基板の一方主面に実装された複数の部品と、
前記多層配線基板の一方主面に積層され、前記複数の部品を封止する封止樹脂層と、
前記封止樹脂層内において、前記複数の部品のうち所定の部品と他の部品との間に配置されたシールド壁と、
前記多層配線基板の所定の隣接する前記絶縁層間に配置された第1配線層とを備え、
前記多層配線基板を平面視して、前記シールド壁は線状に形成されるとともに、当該線は屈曲部を有し、
前記第1配線層は、前記平面視で前記屈曲部と重ならないように設けられた第1配線電極と、前記第1配線電極と電気的に分離され、前記屈曲部に重なるように設けられた第1電極部とを有することを特徴とする高周波モジュール。 - 前記第1電極部は、前記平面視で前記シールド壁の全体と重なるように設けられることを特徴とする請求項1に記載の高周波モジュール。
- 前記第1配線電極は、前記平面視で前記シールド壁と重なっていないことを特徴とする請求項1または2に記載の高周波モジュール。
- 前記第1配線層は、前記平面視で前記シールド壁と交差するように配設されたライン状の第2配線電極を有し、
前記第2配線電極は、前記シールド壁に交差する部分のライン幅が、他の部分のライン幅よりも太く形成されていることを特徴とする請求項1に記載の高周波モジュール。 - 前記第1配線層よりも前記多層配線基板の他方主面側に配置されるとともに、隣接する前記絶縁層間に配置された第2配線層を備え、
前記第2配線層は、前記平面視で前記シールド壁と交差するように配設されたライン状の第3配線電極を有し、
前記第1配線層は、前記シールド壁と前記第3配線電極とが交差する部分において、前記シールド壁と前記第3配線電極との間に介在するように配設された第2電極部を有することを特徴とする請求項1に記載の高周波モジュール。 - 前記第1配線層と前記シールド壁との間の前記絶縁層に形成されたビア導体を備え、
前記ビア導体が、前記平面視で前記屈曲部に重なるように配設されて前記第1電極部に接続されていることを特徴とする請求項1ないし5のいずれかに記載の高周波モジュール。 - 前記第1電極部と前記第1配線電極とは、同じ金属材料で構成されていることを特徴とする請求項1ないし6のいずれかに記載の高周波モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015096509A JP6511947B2 (ja) | 2015-05-11 | 2015-05-11 | 高周波モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015096509A JP6511947B2 (ja) | 2015-05-11 | 2015-05-11 | 高周波モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016213348A true JP2016213348A (ja) | 2016-12-15 |
JP6511947B2 JP6511947B2 (ja) | 2019-05-15 |
Family
ID=57552081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015096509A Active JP6511947B2 (ja) | 2015-05-11 | 2015-05-11 | 高周波モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6511947B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020080902A1 (ko) * | 2018-10-19 | 2020-04-23 | 삼성전자 주식회사 | 배선을 따라 유전체가 채워질 수 있는 이격 공간을 갖도록 배치된 도전성 부재를 포함하는 전자 장치 |
CN111587485A (zh) * | 2018-01-05 | 2020-08-25 | 株式会社村田制作所 | 高频模块 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722758A (ja) * | 1993-07-02 | 1995-01-24 | Fujitsu Ltd | 多層回路基板 |
JP2014203881A (ja) * | 2013-04-02 | 2014-10-27 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
JP2015057803A (ja) * | 2013-08-09 | 2015-03-26 | 太陽誘電株式会社 | 回路モジュールの製造方法 |
JP2015079775A (ja) * | 2013-09-12 | 2015-04-23 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
-
2015
- 2015-05-11 JP JP2015096509A patent/JP6511947B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722758A (ja) * | 1993-07-02 | 1995-01-24 | Fujitsu Ltd | 多層回路基板 |
JP2014203881A (ja) * | 2013-04-02 | 2014-10-27 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
JP2015057803A (ja) * | 2013-08-09 | 2015-03-26 | 太陽誘電株式会社 | 回路モジュールの製造方法 |
JP2015079775A (ja) * | 2013-09-12 | 2015-04-23 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111587485A (zh) * | 2018-01-05 | 2020-08-25 | 株式会社村田制作所 | 高频模块 |
US11297746B2 (en) * | 2018-01-05 | 2022-04-05 | Murata Manufacturing Co., Ltd. | High-frequency module |
CN111587485B (zh) * | 2018-01-05 | 2023-12-05 | 株式会社村田制作所 | 高频模块 |
WO2020080902A1 (ko) * | 2018-10-19 | 2020-04-23 | 삼성전자 주식회사 | 배선을 따라 유전체가 채워질 수 있는 이격 공간을 갖도록 배치된 도전성 부재를 포함하는 전자 장치 |
US11503702B2 (en) | 2018-10-19 | 2022-11-15 | Samsung Electronics Co., Ltd. | Electronic device comprising conductive member disposed to have dielectric-fillable interval space along wire |
Also Published As
Publication number | Publication date |
---|---|
JP6511947B2 (ja) | 2019-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7120295B2 (ja) | 高周波モジュール | |
US11602089B2 (en) | High-frequency module | |
US10349512B2 (en) | High-frequency module | |
US10863656B2 (en) | Radio-frequency module | |
WO2018164158A1 (ja) | 高周波モジュール | |
US10667381B2 (en) | High frequency module | |
US10312172B2 (en) | High-frequency module | |
WO2018101381A1 (ja) | 高周波モジュール | |
US11398436B2 (en) | Module having sealing layer with recess | |
US9907180B2 (en) | Multilayer electronic device and manufacturing method therefor | |
JPWO2020071493A1 (ja) | モジュール | |
US11348894B2 (en) | High-frequency module | |
JP6511947B2 (ja) | 高周波モジュール | |
JP7320923B2 (ja) | モジュール | |
US20220159834A1 (en) | Module | |
JP6414639B2 (ja) | 高周波モジュールおよびその製造方法 | |
JPWO2020071491A1 (ja) | モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6511947 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |