JPWO2020071491A1 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
JPWO2020071491A1
JPWO2020071491A1 JP2020550551A JP2020550551A JPWO2020071491A1 JP WO2020071491 A1 JPWO2020071491 A1 JP WO2020071491A1 JP 2020550551 A JP2020550551 A JP 2020550551A JP 2020550551 A JP2020550551 A JP 2020550551A JP WO2020071491 A1 JPWO2020071491 A1 JP WO2020071491A1
Authority
JP
Japan
Prior art keywords
magnetic member
module
main surface
sealing resin
shaped portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020550551A
Other languages
English (en)
Other versions
JP7131624B2 (ja
Inventor
喜人 大坪
喜人 大坪
直哉 村北
直哉 村北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2020071491A1 publication Critical patent/JPWO2020071491A1/ja
Application granted granted Critical
Publication of JP7131624B2 publication Critical patent/JP7131624B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08Magnetic details
    • H05K2201/083Magnetic materials
    • H05K2201/086Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10242Metallic cylinders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10287Metal wires as connectors or conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10371Shields or metal cases
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073Shielding materials
    • H05K9/0081Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

モジュール(101)は、主面(1u)を有する基板(1)と、主面(1u)上に配置された複数の電子部品(41,42)と、主面(1u)および複数の電子部品(41,42)を覆う封止樹脂(3)と、主面(1u)または基板(1)の内部に配置された接地電極(14)と、封止樹脂(3)を覆い、接地電極(14)に電気的に接続された導電層(6)と、磁性部材(5)とを備える。磁性部材(5)は、封止樹脂(3)の少なくとも一部を覆うように配置された磁性部材板状部(51)と、前記複数の電子部品のいずれかの間に壁状に配置された磁性部材壁状部(52)とを含む。モジュール(101)は、さらに、磁性部材壁状部(52)に沿うように設けられ接地電極(14)に接続されている金属ピンまたは金属ワイヤを備える。

Description

本発明は、モジュールに関するものである。
特開2013−222829号公報(特許文献1)では、複数の電子部品が配置されているモジュールにあって、当該電子部品が実装されている実装面を、複数の領域に隔てるように、金属材料からなる遮蔽部材を設けることが記載されている。
特開2013−222829号公報
通信機器に用いられるモジュールにあっては、近年、小型化の要求に応えるために、無線通信用の部品に加えて、電源系の回路を構成する部品が高密度に実装されるようになってきている。その場合、モジュール内での部品の実装密度が高くなってくるにつれて、電磁波の影響を抑制するための電磁シールドに加えて磁気シールドの強化が必要となり、電磁シールドと磁気シールドとを両立するシールド構造が求められている。特許文献1に記載された遮蔽部材は、電磁シールドのための「金属部材」であるか、あるいは、磁気シールドのための「軟磁性材料を含む電磁波吸収体」のいずれかであって、一方の機能しか有さない。
そこで、本発明は、良好な状態で、電磁シールドと磁気シールドとを両立するモジュールを提供することを目的とする。
上記目的を達成するため、本発明に基づくモジュールは、主面を有する基板と、上記主面上に配置された複数の電子部品と、上記主面および上記複数の電子部品を覆う封止樹脂と、上記主面または上記基板の内部に配置された接地電極と、上記封止樹脂を覆い、上記接地電極に電気的に接続された導電層と、磁性部材とを備える。上記磁性部材は、上記封止樹脂の少なくとも一部を覆うように配置された磁性部材板状部と、上記磁性部材板状部に接続された状態で上記複数の電子部品のいずれかの間に壁状に配置された磁性部材壁状部とを含む。このモジュールは、さらに、上記磁性部材壁状部に沿うように設けられ、上記接地電極に接続されている金属ピンまたは金属ワイヤを備える。
本発明によれば、実装エリアを確保しつつ、電磁シールドと磁気シールドとの両立が可能となる。
本発明に基づく実施の形態1におけるモジュールの第1の斜視図である。 本発明に基づく実施の形態1におけるモジュールの第2の斜視図である。 本発明に基づく実施の形態1におけるモジュールの透視平面図である。 図3におけるIV−IV線に関する矢視断面図である。 本発明に基づく実施の形態2におけるモジュールの断面図である。 本発明に基づく実施の形態2におけるモジュールの製造方法の第1の工程の説明図である。 本発明に基づく実施の形態2におけるモジュールの製造方法の第2の工程の説明図である。 本発明に基づく実施の形態2におけるモジュールの製造方法の第3の工程の説明図である。 本発明に基づく実施の形態2におけるモジュールの製造方法の第4の工程の説明図である。 本発明に基づく実施の形態2におけるモジュールの製造方法の第5の工程の説明図である。 本発明に基づく実施の形態3におけるモジュールの断面図である。 本発明に基づく実施の形態3におけるモジュールの変形例の断面図である。 本発明に基づく実施の形態4におけるモジュールの斜視図である。 本発明に基づく実施の形態4におけるモジュールの透視平面図である。 図14におけるXV−XV線に関する矢視断面図である。 本発明に基づく実施の形態4におけるモジュールの変形例の断面図である。 本発明に基づく実施の形態5におけるモジュールの透視平面図である。 図17におけるXVIII−XVIII線に関する矢視断面図である。 本発明に基づく実施の形態5におけるモジュールの変形例の断面図である。 本発明に基づく実施の形態6におけるモジュールの断面図である。
図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
(実施の形態1)
図1〜図4を参照して、本発明に基づく実施の形態1におけるモジュールについて説明する。本実施の形態におけるモジュール101の外観を図1に示す。モジュール101の上面および側面は導電層6に覆われている。図1における斜め下からモジュール101を見たところを図2に示す。モジュール101の下面は導電層6に覆われておらず、基板1が露出している。基板1の下面には、1以上の外部接続電極11が設けられている。図2で示した外部接続電極11の数、大きさ、配列はあくまで一例である。基板1は、表面または内部に配線を備えていてよい。基板1は樹脂基板であってもよくセラミック基板であってもよい。基板1は多層基板であってもよい。モジュール101の透視平面図を図3に示す。図3は、モジュール101の導電層6の上面を取り去って、さらに封止樹脂3を取り去った状態を上から見ているところに相当する。図3におけるIV−IV線に関する矢視断面図を図4に示す。図4は、導電層6の上面および封止樹脂3がある状態の断面図である。電子部品41,42,43が基板1の主面1uに実装されている。電子部品41,42は、たとえばIC(Integrated Circuit)であってよい。外部接続電極11は、絶縁層2を貫通するように設けられた導体ビア12を介して、内部導体パターン13と電気的に接続されている。図4に示すように、基板1は、複数の絶縁層2を積層したものである。ここで示す基板1の構成は、あくまで一例であって、これに限るものではない。
本実施の形態におけるモジュール101は、主面1uを有する基板1と、主面1u上に配置された複数の電子部品と、主面1uおよび前記複数の電子部品を覆う封止樹脂3と、主面1uまたは基板1の内部に配置された接地電極14と、封止樹脂3を覆い、接地電極14に電気的に接続された導電層6と、磁性部材5とを備える。本実施の形態においては、接地電極14は主面1uに配置されており、導電層6のうち封止樹脂3の上面を覆う部分61は、封止樹脂3を貫通するように配置された複数の柱状導体62によって、接地電極14に接続されている。導電層6は、部分61と、柱状導体62と、部分63とを含む。部分63は、封止樹脂3の側面と、基板1の側面とを覆う。磁性部材5は、封止樹脂3の少なくとも一部を覆うように配置された磁性部材板状部51と、磁性部材板状部51に接続された状態で封止樹脂3内に壁状に配置された磁性部材壁状部52とを含む。磁性部材壁状部52は、複数の電子部品のいずれかの間に壁状に配置されている。磁性部材壁状部52は、封止樹脂3に形成されたトレンチに磁性材料を充填して形成されたものであってよい。トレンチに充填する磁性材料としては、たとえばFe−Co系、Fe−Ni系などの合金、あるいは、NiZn、MnZnなどのフェライト材料であってよい。あるいは、パーマロイめっきであってもよい。ここでいう「パーマロイめっき」とは、Ni−Feの合金によるめっきを意味する。導電層6は、金属によって形成されていることが好ましい。導電層6は、たとえば銅、アルミ、金、またはこれらのいずれかを含む合金で形成されていることが好ましい。モジュール101は、さらに、接地電極14に接続されている金属ピンまたは金属ワイヤを備える。金属ピンまたは金属ワイヤは、磁性部材壁状部52に沿うように設けられている。本実施の形態では、モジュール101は「金属ピンまたは金属ワイヤ」の一例として、複数の柱状導体62を備える。複数の柱状導体62は、磁性部材壁状部52に沿うように配置されている。
本実施の形態においては、導電層6は電磁波をシールドする電磁シールドの役割を果たし、磁性部材5は磁気をシールドする磁気シールドの役割を果たす。本実施の形態では、実装エリアを確保しつつ、電磁シールドと磁気シールドとの両立が可能となる。また、電磁シールドを確実に接地することができる。また、壁状の導体を配置するのではなく複数の柱状導体を配置するのみであるので、シールドに関する部材を接地するためのランド電極を連続して設けることによる、部品実装エリアの不必要な減少を招くことなく、電磁シールドを接地することができる。
本実施の形態で示したように、磁性部材板状部51は、導電層6と封止樹脂3との間に介在していることが好ましい。この構成を採用することにより、磁性部材板状部51を導電層6によって保護することができる。磁性部材板状部51は導電層6によって覆い隠されているので、磁性部材板状部51の存在を外部から認識できないようにすることもできる。また、電磁波をより効果的に遮蔽することもできる。
図4では、磁性部材壁状部52の下端に導体パターンが接続されているが、磁性部材壁状部52の下端が何らかの導体パターンに接続されていることは必須ではない。導電層6は、接地電極14に電気的に接続されていることが好ましいが、磁性部材5は、接地電極14に電気的に接続されている必要はない。磁気シールドの役割を果たすためには、磁性部材壁状部52は、必ずしも封止樹脂3の上端から下端までを完全に隔てる必要はなく、ある程度の面積の壁として存在すればよい。たとえば磁性部材壁状部52の下端は封止樹脂3の下端よりやや上側に位置していてもよい。すなわち、磁性部材壁状部52の下端と基板1の主面1uとの間に、隙間があいていてもよい。これは、磁性材料が、磁気を吸収して熱に変換するメカニズムで、磁気シールドとして機能するからである。図4において磁性部材壁状部52のすぐ下側に配置されている導体パターンは、存在しなくてもよい。
複数の柱状導体62の間隔は、このモジュールにおいて発生しうる、または、到来しうる電磁波の波長の1/4以下であることが好ましい。
なお、本実施の形態におけるモジュール101は、前記金属ピンまたは前記金属ワイヤとして金属ピンを備え、接地電極14は主面1uに配置されており、導電層6のうち封止樹脂3の上面を覆う部分61は、前記金属ピンによって前記接地電極に接続されている。柱状導体62が金属ピンに相当する。
(実施の形態2)
図5を参照して、本発明に基づく実施の形態2におけるモジュールについて説明する。モジュール102は、基本的な構成に関しては、実施の形態1で説明したモジュール101と共通するが、以下の点で異なる。
モジュール102においては、導電層6は、磁性部材板状部51と封止樹脂3との間に介在している。
この構成を採用することにより、導電層6の部分61を、磁性部材板状部51によって保護することができる。また、モジュール外部からの電磁波をより効果的に遮蔽できる。
(製造方法)
本実施の形態におけるモジュールは以下のように作製することができる。図6に示すように、基板1の主表面1uに電子部品41,42を実装する。主表面1uに柱状導体62を配置する。柱状導体62はたとえば金属ピンであってもよい。電子部品41,42の実装と柱状導体62の配置とは、いずれが先であってもよい。
図7に示すように、封止樹脂3によって電子部品41,42および柱状導体62を封止する。柱状導体62の上面は封止樹脂3から露出している。封止樹脂3の上面は柱状導体62の上面と同一面内にある。図8に示すように、導電層の部分61および部分63を形成する。部分61は柱状導体62の上面および封止樹脂3の上面を覆う。部分61は柱状導体62と電気的に接続される。部分63は封止樹脂3の側面および基板1の側面を覆う。こうして部分61,63および柱状導体62が組み合わさることによって導電層6が形成される。図9に示すように、トレンチ16を形成する。トレンチ16の形成には、たとえばレーザ加工などを用いてよい。
図10に示すように、トレンチ16に磁性材料のペーストを充填する。こうして磁性部材壁状部52が形成される。さらに、磁性部材板状部51を配置する。磁性部材板状部51は、磁性材料のペーストを塗布することによって形成してもよく、磁性材料のシートを載置することによって形成してもよい。こうして、図5に示したモジュール102を得ることができる。
(実施の形態3)
図11を参照して、本発明に基づく実施の形態3におけるモジュールについて説明する。モジュール103は、基本的な構成に関しては、実施の形態1で説明したモジュール101と共通するが、以下の点で異なる。
磁性部材5は、磁性部材板状部51と磁性部材壁状部52とを含むだけでなく、さらに封止樹脂3の側面および基板1の側面を覆う部分53を含む。部分53は、磁性部材板状部51と連なって一体化している。
本実施の形態では、基板1の側面まで磁性部材5が延在して覆っているので、より確実に磁気を遮蔽することができる。
本実施の形態の変形例としては、図12に示すモジュール104のようなものであってもよい。モジュール104においては、磁性部材5に含まれる磁性部材板状部51は封止樹脂3の上面の全体を覆うのではなく一部のみを覆っている。ここでは、電子部品42に対応する領域にのみ磁性部材板状部51が配置されている。磁性部材板状部51は電子部品42を覆っているが電子部品41を覆っていない。封止樹脂3の側面および基板1の側面についても、磁性部材5の部分53は、全周を覆うのではなく、電子部品42が存在する側の一部のみを覆っている。
(実施の形態4)
図13〜図15を参照して、本発明に基づく実施の形態4におけるモジュールについて説明する。モジュール105の上面および側面は導電層6に覆われている。図13に示すように、上面の一部を磁性部材板状部51が覆っている。磁性部材板状部51は磁性部材5の一部である。モジュール105の透視平面図を図14に示す。図14は、モジュール105の導電層6の上面を取り去ってさらに封止樹脂3を取り去った状態を上から見ているところに相当する。図14におけるXV−XV線に関する矢視断面図を図15に示す。図15は、導電層6の上面および封止樹脂3がある状態の断面図である。モジュール105は、基本的な構成に関しては、実施の形態1で説明したモジュール101と共通するが、以下の点で異なる。
モジュール105においては、主面1uに電子部品41が実装されている。磁性部材壁状部52は少なくとも1つの電子部品を取り囲んでいる。ここでは一例として電子部品41を取り囲んでいる。磁性部材板状部51は、電子部品41に対応する領域に配置されている。磁性部材板状部51は、導電層6のうち封止樹脂3の上面を覆う部分61の一部を覆っている。磁性部材板状部51は、電子部品41に対応する領域を覆っている。磁性部材板状部51は電子部品41に比べて一回り大きなサイズを有する。電子部品41は、磁性部材板状部51を主面1uに投影した領域内に収まっている。図14のように平面図で見たとき、電子部品41は磁性部材壁状部52によって周囲を取り囲まれている。磁性部材壁状部52は長方形に配置されている。さらに磁性部材壁状部52の外側を複数の柱状導体62の列が取り囲んでいる。
本実施の形態においても、実施の形態1で説明した本実施の形態では、基板1の側面まで磁性部材5が延在して覆っているので、より確実に磁気を遮蔽することができる。さらに電子部品41を磁性部材5が覆っているので、電子部品41をより確実にシールドすることができる。
本実施の形態の変形例としては、図16に示すモジュール106のようなものであってもよい。モジュール106においては、磁性部材5は、導電層6によって覆われている。
(実施の形態5)
図17〜図18を参照して、本発明に基づく実施の形態5におけるモジュールについて説明する。モジュール107の透視平面図を図17に示す。図17は、モジュール107の導電層6の上面を取り去ってさらに封止樹脂3を取り去った状態を上から見ているところに相当する。図17におけるXVIII−XVIII線に関する矢視断面図を図18に示す。図18は、導電層6の上面および封止樹脂3がある状態の断面図である。モジュール107は、基本的な構成に関しては、実施の形態1で説明したモジュール101と共通するが、以下の点で異なる。
モジュール107は、主面1uに接続された複数のワイヤ15を備える。複数のワイヤ15の各々は、両端が主面1uに電気的に接続され、かつ、接地されている。図17に示すように、主面1uに垂直な方向から見たとき、複数のワイヤ15は、磁性部材壁状部52に沿うように配置されている。図18に示すように、磁性部材板状部51が導電層6の部分61の一部を覆っている。すなわち、磁性部材板状部51が部分61より上側にある。
本実施の形態では、両端が主面1uに接続されたワイヤ15の並びが電磁シールドの役割を果たす。本実施の形態においても、実施の形態1と同様の効果を得ることができる。
ここでは、ワイヤ15が逆U字形状となっている例を示したが、ワイヤ15はきれいな逆U字状とは限らず、左右非対称な逆U字形状であってもよい。ワイヤ15がなす逆U字形状は、ある程度ゆがんだ形状であってもよい。ワイヤ15は両端を主面1uに接続するようにしてループ状になっていればよい。
本実施の形態の変形例としては、図19に示すモジュール108のようなものであってもよい。モジュール108においては、磁性部材板状部51が導電層6の部分61によって覆われている。すなわち、部分61が磁性部材板状部51より上側にある。導電層6の外側に磁性部材5が露出していない。
(実施の形態6)
図20を参照して、本発明に基づく実施の形態6におけるモジュールについて説明する。本実施の形態におけるモジュール109の断面図を図20に示す。本実施の形態におけるモジュール109は、基本的構成に関しては、実施の形態1で説明したモジュール101と同様であるが、以下の構成を備える。
モジュール109は、両面実装構造となっている。すなわち、モジュール109においては、基板1は、主面1aを有すると同時に、主面1aとは反対側の面として第2主面1bを有する。モジュール109は、第2主面1b上に配置された第2の電子部品を備える。すなわち、モジュール109においては、一例として、第2主面1bに、電子部品45,46が実装されている。「第2の電子部品」としては、少なくとも1つの電子部品が配置されていればよい。電子部品41,42は、封止樹脂3aによって封止されている。電子部品45,46は、第2封止樹脂3bによって封止されている。電子部品45,46は、第2封止樹脂3bから露出していてもよい。モジュール109は、第2主面1bに設けられた外部端子として柱状導体23を備える。柱状導体23は、第2封止樹脂3bを貫通している。ここで示す例では、柱状導体23の下面が外部に露出している。柱状導体23は、突起電極、金属ピンのいずれかであってもよい。柱状導体23は、めっきにより形成されてもよい。柱状導体23の下端にははんだバンプが接続されていてもよい。ここで示した外部端子の構成は、あくまで一例であり、この通りとは限らない。たとえば、柱状導体23に代えてはんだバンプを用いてもよい。
なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。たとえば実施の形態2〜5のいずれかの構成において、実施の形態6のように両面実装構造を採用してもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
1 基板、1a,1u 主面、1b 第2主面、2 絶縁層、3,3a 封止樹脂、3b 第2封止樹脂、5 磁性部材、6 導電層、11 外部接続電極、12 導体ビア、13 内部導体パターン、14 接地電極、15 ワイヤ、16 トレンチ、17 パッド電極、23 柱状導体、41,42,43,45,46 電子部品、51 磁性部材板状部、52 磁性部材壁状部、53 (磁性部材のうち封止樹脂の側面および基板の側面を覆う)部分、61 (導電層のうち封止樹脂の上面を覆う)部分、62 柱状導体、63 (導電層のうち封止樹脂の側面を覆う)部分、101,102,103,104,105,106,107,108 モジュール。

Claims (8)

  1. 主面を有する基板と、
    前記主面上に配置された複数の電子部品と、
    前記主面および前記複数の電子部品を覆う封止樹脂と、
    前記主面または前記基板の内部に配置された接地電極と、
    前記封止樹脂を覆い、前記接地電極に電気的に接続された導電層と、
    磁性部材とを備え、
    前記磁性部材は、前記封止樹脂の少なくとも一部を覆うように配置された磁性部材板状部と、前記複数の電子部品のいずれかの間に壁状に配置された磁性部材壁状部とを含み、
    前記磁性部材壁状部に沿うように設けられ、前記接地電極に接続されている金属ピンまたは金属ワイヤを備える、モジュール。
  2. 前記磁性部材板状部は、前記導電層と前記封止樹脂との間に介在している、請求項1に記載のモジュール。
  3. 前記導電層は、前記磁性部材板状部と前記封止樹脂との間に介在している、請求項1に記載のモジュール。
  4. 前記磁性部材壁状部は少なくとも1つの前記電子部品を取り囲んでいる、請求項1から3のいずれか1項に記載のモジュール。
  5. 前記金属ピンまたは前記金属ワイヤとして金属ピンを備え、
    前記接地電極は前記主面に配置されており、前記導電層のうち前記封止樹脂の上面を覆う部分は、前記金属ピンによって前記接地電極に接続されている、請求項1から4のいずれか1項に記載のモジュール。
  6. 前記金属ピンまたは前記金属ワイヤとして複数の金属ワイヤを備え、前記複数の金属ワイヤの各々は、両端が前記主面に電気的に接続され、かつ、接地されている、請求項1から4のいずれか1項に記載のモジュール。
  7. 前記磁性部材は、Fe−Co系、Fe−Ni系などの合金、あるいは、NiZn、MnZnなどのフェライト材料、あるいは、パーマロイめっきからなる、請求項1から6のいずれか1項に記載のモジュール。
  8. 前記基板は、さらに前記主面とは反対側の面である第2主面を有し、
    前記モジュールは、
    前記第2主面上に配置された第2の電子部品と、
    前記第2主面および前記第2の電子部品を覆う第2封止樹脂と、
    前記第2主面に設けられた外部端子とを備える、請求項1から7のいずれかに記載のモジュール。
JP2020550551A 2018-10-05 2019-10-03 モジュール Active JP7131624B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018190261 2018-10-05
JP2018190261 2018-10-05
PCT/JP2019/039161 WO2020071491A1 (ja) 2018-10-05 2019-10-03 モジュール

Publications (2)

Publication Number Publication Date
JPWO2020071491A1 true JPWO2020071491A1 (ja) 2021-09-02
JP7131624B2 JP7131624B2 (ja) 2022-09-06

Family

ID=70054557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020550551A Active JP7131624B2 (ja) 2018-10-05 2019-10-03 モジュール

Country Status (4)

Country Link
US (1) US20210204456A1 (ja)
JP (1) JP7131624B2 (ja)
CN (1) CN112740845B (ja)
WO (1) WO2020071491A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012868B1 (en) * 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor
US20120061816A1 (en) * 2010-09-10 2012-03-15 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
WO2016181954A1 (ja) * 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
JP2017174949A (ja) * 2016-03-23 2017-09-28 Tdk株式会社 電子回路パッケージ
WO2017179586A1 (ja) * 2016-04-15 2017-10-19 株式会社村田製作所 表面実装型シールド部材及び回路モジュール
WO2018101384A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
WO2018159290A1 (ja) * 2017-02-28 2018-09-07 株式会社村田製作所 薄膜シールド層付き電子部品
WO2018164158A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116289A (ja) * 1995-10-24 1997-05-02 Tokin Corp ノイズ抑制型電子装置およびその製造方法
US7545662B2 (en) * 2005-03-25 2009-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for magnetic shielding in semiconductor integrated circuit
WO2016092692A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
US9721903B2 (en) * 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
US10225964B2 (en) * 2016-03-31 2019-03-05 Apple Inc. Component shielding structures with magnetic shielding

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012868B1 (en) * 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor
US20120061816A1 (en) * 2010-09-10 2012-03-15 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
WO2016181954A1 (ja) * 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
JP2017174949A (ja) * 2016-03-23 2017-09-28 Tdk株式会社 電子回路パッケージ
WO2017179586A1 (ja) * 2016-04-15 2017-10-19 株式会社村田製作所 表面実装型シールド部材及び回路モジュール
WO2018101384A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
WO2018159290A1 (ja) * 2017-02-28 2018-09-07 株式会社村田製作所 薄膜シールド層付き電子部品
WO2018164158A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
JP7131624B2 (ja) 2022-09-06
WO2020071491A1 (ja) 2020-04-09
CN112740845A (zh) 2021-04-30
US20210204456A1 (en) 2021-07-01
CN112740845B (zh) 2023-11-07

Similar Documents

Publication Publication Date Title
JP6753514B2 (ja) 高周波モジュール
JP6837432B2 (ja) 高周波モジュール
US11602089B2 (en) High-frequency module
CN100563405C (zh) 立体电子电路装置及其中继基板和中继框
JP6950757B2 (ja) 高周波モジュール
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
JP4186843B2 (ja) 立体的電子回路装置
WO2018101381A1 (ja) 高周波モジュール
US11646273B2 (en) Module
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
KR100851683B1 (ko) 전자파간섭으로 방해받는 전자 장치들의 전자 컴포넌트들 및/또는 회로들 차폐
US20230253341A1 (en) Circuit module
US20200043864A1 (en) Module
WO2021251219A1 (ja) モジュール
JP7131624B2 (ja) モジュール
JP7036087B2 (ja) モジュール
JP2016213348A (ja) 高周波モジュール
WO2020071492A1 (ja) モジュール
WO2024004846A1 (ja) モジュール
WO2021020331A1 (ja) モジュール
US20220418089A1 (en) Module
WO2021131774A1 (ja) モジュール
JP2006278884A (ja) 半導体チップの実装方法、半導体チップ実装用スペーサ並びに半導体装置
JP2010003799A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220808

R150 Certificate of patent or registration of utility model

Ref document number: 7131624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150