JP2010003799A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010003799A
JP2010003799A JP2008160194A JP2008160194A JP2010003799A JP 2010003799 A JP2010003799 A JP 2010003799A JP 2008160194 A JP2008160194 A JP 2008160194A JP 2008160194 A JP2008160194 A JP 2008160194A JP 2010003799 A JP2010003799 A JP 2010003799A
Authority
JP
Japan
Prior art keywords
chip
shielding
semiconductor device
package substrate
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008160194A
Other languages
English (en)
Inventor
Kenji Ito
健志 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008160194A priority Critical patent/JP2010003799A/ja
Publication of JP2010003799A publication Critical patent/JP2010003799A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Telephone Set Structure (AREA)

Abstract

【課題】携帯電話等の無線機能を有する電子機器に搭載する際に、電磁波の放射を低減することができる半導体装置を提供する。
【解決手段】半導体装置５０は、少なくとも１つの半導体集積回路チップ１と、半導体集積回路チップ１の一方の面に配置されるパッケージ基板２と、半導体集積回路チップ１を覆う封止樹脂２Ｒとを有し、半導体装置５０は、半導体集積回路チップ１の他方の面に配置され導電層を有するシールド用チップ９と、シールド用チップ９の導電層とパッケージ基板２のグランド端子２Ｔが電気的に接続されている。
【選択図】図１

Description

本発明は、半導体装置に関し、特に例えば携帯電話等の無線機器に搭載されてシールド機能を内蔵している半導体装置に関する。
電子機器の小型化と動作の高速化の進展に伴って、電子機器内部の電磁気的干渉が問題となっている。携帯電話等の無線機能を有する電子機器では、デジタル回路が発生するノイズが無線回路に干渉する現象、いわゆる自家中毒現象が問題となっている。
特に、電子機器の中でも携帯電話では、受信する電波の電界強度が小さいために、携帯電話内のデジタル回路のノイズにより、受信回路の受信感度が低下するという問題がある。
図７は、従来の携帯電話のプリント配線板の回路例を示している。
図７に示す従来の携帯電話のプリント配線板の回路例では、受信感度が低下する問題を解決するために、送信回路ブロック１３０、受信回路ブロック１３１、ベースバンド回路ブロック１３３等の各回路ブロックは、プリント配線板１０３上でまとまって配置されている。例えば、送信回路ブロック１３０にはＬＳＩ（大規模集積回路：半導体集積回路の一例）チップ１３２Ｂが搭載され、受信回路ブロック１３１にはＬＳＩチップ１３２Ｃが搭載され、さらにベースバンド回路ブロック１３３には、ＬＳＩチップ１３２が搭載されている。
図８は、図７の携帯電話のプリント配線板回路のＡ−Ａ線における構造を示す断面図である。図８に示すように、各ブロック間は、シールドカバー１３４により電磁シールドして相互間の電磁的干渉を防止している。シールドカバー１３４は、プリント配線板１０３の表層に形成されたシールドパターン１３５に対して、はんだ付けや接触により電気的な導通をとっており、シールドカバー１３４はシールドパターン１３５とビアホール１４５を介してグランド層１４４に対して電気的に接続されている。
電磁的な干渉を防ぐためのシールドカバーを施している半導体装置は、特許文献１に開示されている。特許文献１に開示された技術では、接地電極に接続された金属膜が、複数の半導体チップの側面と主面に渡ってカバーして電磁シールドとして機能するように配置されている。
特開２００６−１７９８０６号公報
しかし、携帯電話は常に新しい機能を追加しなければならない一方で、一定の大きさや重さ等を維持する制約を満たさなければならない。従って、プリント配線板の実装密度も常に向上させなければならない。
上記特許文献１に開示された技術では、上述したシールドカバー１３４は、図９に示すように、シールドカバー１３４自体の厚みや、シールドカバー１３４と搭載部品との間隔を保持するために高さ方向の占有空間１４０を確保する必要があるので、携帯電話のケースの厚みが増加してしまう。あるいは、シールドカバー１３４とプリント配線板１０３を電気的に接続するための破線で示す領域１３９を確保する必要がある。このため、携帯電話が大型化してしまう。
図１０は、従来の半導体装置１３２が搭載された携帯電話のメイン基板であるプリント配線板１０３を示している。この半導体装置１３２はＬＳＩチップ１０１を搭載しており、ＬＳＩチップ１０１はパッケージ基板１０２に対して、ボンディングワイヤ１４８によりワイヤボンディングされている。
プリント配線板１０３の表層は、部品実装領域を除き、ほとんどグランドパターン１３８で覆われている。従って、無線回路と干渉する電磁波を放射する主な対象は、プリント配線板１０３内の信号線１３６等ではなく、各半導体装置１３２内部のパッケージ配線１３７やボンディングワイヤ１４８である。
そこで、本発明者は、半導体装置１３２内部のパッケージ配線１３７やボンディングワイヤ１４８をシールドすることで、ベースバンド等のデジタル回路が発生する電磁波を低減して、無線回路の受信感度を確保することができることを見いだした。
近年の傾向としては、シールドカバーを部分的に削除したり、シールドカバーの一部領域を削減したりして、実装密度の向上を図る手法が検討されており、このような実装密度の向上を図る手法は、一部の電子機器では既に採用され始めている。しかし、この手法では、シールドのどの部分を削除したら電磁放射を低減でき電磁的に問題がないかを見極めるためには、テストサンプルによる電子機器の実機評価やシミュレーションが必要であり、電磁的に問題がないかを見極めることは容易ではない。また、シールドを完全に除去することは難しいために、プリント配線板１０３の実装密度の向上には限界がある。
また、上記特許文献１に開示された技術では、接地電極に接続された金属膜を、各半導体チップの側面と主面に渡ってカバーして形成する必要があるので、半導体チップの数が増えると金属膜の形成作業が面倒になる。
本発明は上記課題を解決するためになされたものであり、本発明の目的は、例えば携帯電話等の無線機能を有する電子機器に搭載する際に、電磁波の放射を低減することができる半導体装置を提供することである。
本発明の半導体装置は、少なくとも１つの半導体集積回路チップと、前記半導体集積回路チップの一方の面に配置されるパッケージ基板と、前記半導体集積回路チップの他方の面に配置され導電層を有するシールド用チップと、前記半導体集積回路チップを覆う封止樹脂と、を有し、前記半導体集積回路チップの他方の面に配置され導電層を有するシールド用チップと、前記導電層と前記パッケージ基板のグランド端子とが電気的に接続されていることを特徴とする。
本発明によれば、例えば携帯電話等の無線機能を有する電子機器に搭載する際に、電磁波の放射を低減することができる半導体装置を提供することができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
（第１実施形態）
図１は、本発明の半導体装置の好ましい第１実施形態を示す断面図である。図２は、図１に示す半導体装置の第１実施形態を示す平面図である。
図１と図２に示す半導体装置５０は、プリント配線板３の上に搭載されている。プリント配線板３は、電子機器の一例である携帯電話のメイン基板である。図１に示すように、プリント配線板３内には、所定のパターンのグランド層４と複数のビアホール５が形成されている。
図１と図２に示すように、半導体装置５０は、パッケージ基板２と、１つの平板状のＬＳＩチップ１と、平板状のシールド用シリコンチップ（シールド用チップの一例）９と、複数のボンディングワイヤ８と、複数のシールド用ボンディングワイヤ（接続部材の一例）１０と、複数の接着層６Ｂ、６Ｃを有している。パッケージ基板２は、ＬＳＩチップ１の一方の面に配置され、シールド用チップ９はＬＳＩチップ１の他方の面に配置されている。
ＬＳＩチップ１は、半導体集積回路チップの一例であり、パッケージ基板２の上面に接着層６Ｂを用いて接着されている。シールド用シリコンチップ９は、ＬＳＩチップ１の上面に接着層６Ｃを用いて接着されている。これにより、１つのＬＳＩチップ１と１つのシールド用シリコンチップ９は、パッケージ基板２の上に積層した状態で固定されている。
ＬＳＩチップ１の電極パッド１Ｄとパッケージ基板２のボンディングパッド１１は、ボンディングワイヤ８により電気的に接続されている。また、シールド用シリコンチップ９のボンディングパッド９Ｄとパッケージ基板２のパッケージグランドパターン１２は、シールド用ボンディングワイヤ１０により電気的に接続されている。シールド用シリコンチップ９自体は、導電性を有する。パッケージ基板２上のＬＳＩチップ１と、シールド用シリコンチップ９と、ボンディングワイヤ８と、シールド用ボンディングワイヤ１０と、接着層６Ｂ、６Ｃは、例えば封止用樹脂２Ｒにより封止されている。
図１に示すように、パッケージ基板２はスルーホール２Ｈと電極パッド２Ｐを有している。パッケージ基板２の電極パッド２Ｐとプリント配線板３のビアホール５の電極パッド５Ｐは、はんだボール７により電気的に接続されている。パッケージグランドパターン１２とスルーホール２Ｈと電極パッド２Ｐは、パッケージ基板２のグランド端子２Ｔを構成している。
ここで、図３を参照して、導電性を有するシールド用シリコンチップ９の構造例について詳しく説明する。
図３（Ａ）、図３（Ｂ）、図３（Ｃ）は、それぞれ図１に示すシールド用シリコンチップ９の構造例を示している。これらのどの構造のシールド用シリコンチップ９も採用することができる。
図３（Ａ）に示すシールド用シリコンチップ９は、シリコンの基材１５と、シリコンの基材１５の表層に形成された導電層１３と、導電層１３の上に形成された保護層１４と、を有している。導電層１３のボンディングパッド９Ｄは、図１に示すシールド用ボンディングワイヤ１０の端部を接続するための部分であり、ボンディングパッド９Ｄに対応する位置には、保護層１４は開口部１５Ｍを有している。
図３（Ａ）に示すシールド用シリコンチップ９では、アルミニウムまたは金等の導電層１３が平板状の基材（基板ともいう）１５の一方の面の全面に渡って形成されている。保護層１４が、導電層１３と基材１５に、開口部１５Ｍを除いて形成されている。シリコンの基材１５上に導電層１３を形成する場合には、密着性や信頼性を向上させるためにチタンやニッケル等のバリアメタル層を形成することが一般的であるが、ここでは特に材料と厚さ等の条件は指定しない。
基材１５としてはシリコンを用いることにより、シールド用シリコンチップ９の製造には通常用いられているＬＳＩ製造設備を使用することができるので、新たな投資が不要であるという利点がある。基材１５として使用するシリコンの抵抗率が、１０オームｃｍ以下の場合には、シリコンの基材１５は導体とみなすことができる。このため、このシリコンの基材１５自体をシールド材として使用することができる。
また、シールド用シリコンチップ９の別の実施例を、図３（Ｂ）に示している。
図３（Ｂ）に示すように、シールド用シリコンチップ９は、シリコンの基材１８と、導電層としてのボンディングパッド９Ｄと、保護層１４と、を有している。ボンディングパッド９Ｄは、シリコンの基材１８の表層に形成されており、図１に示すボンディングワイヤ１０の端部をボンディングする導電層である。保護層１４は、シリコンの基材１８の表層に形成されており、ボンディングパッド９Ｄに対応する位置には開口部１５Ｍを有する。
シリコンの基材１８には、ボンディングパッド９Ｄの直下に高濃度ドープ領域１７が形成され、ボンディングパッド９Ｄとシリコンの基材１８とは高濃度ドープ領域１７を介してオーミックコンタクトされている。高濃度ドープ層１７は、金属である導電層１３と半導体であるシリコンの基材１５の合金（アロイ）部分であり、これにより、ボンディングパッド９Ｄとシリコンの基材１８間の導電性を高めている。シリコンの基材１８の抵抗率は、１０オームｃｍ以下である。
さらに、シールド用シリコンチップ９のさらに別の実施例を、図３（Ｃ）に示している。
図３（Ｃ）に示すように、シールド用シリコンチップ９は、シリコンの基材１８と、導電層としてのボンディングパッド９Ｄと、保護層１４と、を有している。ボンディングパッド９Ｄは、シリコンの基材１８の表層に形成されており、図１に示すボンディングワイヤ１０の端部をボンディングする導電層である。保護層１４は、シリコンの基材１８の表層に形成されており、ボンディングパッド９Ｄに対応する位置には開口部１５Ｍを有する。シリコンの基材１８の抵抗率は、１０オームｃｍ以下である
シールドする周波数帯が携帯電話の無線周波数のような高周波に限定される場合には、図３（Ｃ）に示すように、低抵抗のシリコン基材１８の上に、アルミニウムや金のボンディングパッド９Ｄを形成しただけでも、ボンディングパッド９Ｄと低抵抗のシリコンの基材１８が容量的に結合するために、シールド性能を達成することが可能である。
なお、シールド用シリコンチップ９では、シリコンの基材１５に鉄、ニッケル等の高透磁率層と、アルミニウム、金等の導電層を積層したものも採用できる。
図１に戻ると、上述したように、シールド用シリコンチップ９自体は、導電性を有する。従って、図１に示す半導体装置における電磁放射の抑制用のシールド構造は、シールド用シリコンチップ９、シールド用ボンディングワイヤ１０、パッケージ基板２のグランド端子２Ｔを構成するパッケージグランドパターン１２とスルーホール２Ｈと電極パッド２Ｐ、はんだボール７、およびプリント配線板３内のグランド層４により、ＬＳＩチップ１とボンディングワイヤ８とパッケージ基板２を囲むようにして形成することができる。このために、ＬＳＩチップ１とボンディングワイヤ８とパッケージ基板２のシールド効果が得られる。
シールド用シリコンチップ９とパッケージ基板２のパッケージグランドパターン１２とを接続するシールド用ボンディングワイヤ１０は、配列密度を高めるほど、シールド効果が向上する。従って、必要とされるシールド性能によって、シールド用ボンディングワイヤ１０の配列する本数や配列間隔を調整することができる。
本発明の第１実施形態の半導体装置５０では、例えば携帯電話等の無線機能を有する電子機器に搭載する際に、半導体装置５０のＬＳＩチップ１とボンディングワイヤ８とパッケージ基板２からの電磁波の放射を低減することができる。
次に、本発明の別の実施形態を説明する。なお、以下に説明する本発明の各実施形態の半導体装置の構成要素が、図１に示す半導体装置５０の対応する構成要素と実質的に同じである場合には、同じ符号を記す。
（第２実施形態）
図４は、本発明の半導体装置の好ましい第２実施形態を示す断面図である、
図１に示す半導体装置５０が１つの平板状のＬＳＩチップ１を搭載しているのに対して、図４に示す半導体装置５０Ｂは平板状の第１ＬＳＩチップ１９と平板状の第２ＬＳＩチップ２０を積層して搭載している点が異なる。
半導体装置５０Ｂは、パッケージ基板２と、平板状の第１ＬＳＩチップ１９と第２ＬＳＩチップ２０と、ボンディングワイヤ８，８Ｂと、シールド用ボンディングワイヤ１０と、接着層６Ｂ、６Ｃ、６Ｄを有している。パッケージ基板２は、第１ＬＳＩチップ１９の下面に配置され、シールド用チップ９は第２ＬＳＩチップ２０の上面に配置されている。
第１ＬＳＩチップ１９と第２ＬＳＩチップ２０は、半導体集積回路チップの一例である。第１ＬＳＩチップ１９は、パッケージ基板２の上面に接着層６Ｂを用いて接着されている。第２ＬＳＩチップ２０は、第１ＬＳＩチップ１９の上面に接着層６Ｃを用いて接着されている。さらに、シールド用シリコンチップ９は、第２ＬＳＩチップ２０の上面に接着層６Ｄを用いて接着されている。これにより、第１ＬＳＩチップ１９と第２チップＬＳＩチップ２０とシールド用シリコンチップ９は、パッケージ基板２の上に積層した状態で固定されている。
図４に示す第１ＬＳＩチップ１９の電極パッド１９Ｄとパッケージ基板２のボンディングパッド１１は、ボンディングワイヤ８により電気的に接続されている。第２ＬＳＩチップ２０の電極パッド２０Ｄとパッケージ基板２のボンディングパッド１１Ｂは、ボンディングワイヤ８Ｂにより電気的に接続されている。
また、シールド用シリコンチップ９のボンディングパッド９Ｄとパッケージ基板２のパッケージグランドパターン１２は、シールド用ボンディングワイヤ１０により電気的に接続されている。シールド用シリコンチップ９自体は、導電性を有する。パッケージ基板２上の第１ＬＳＩチップ１９と第２ＬＳＩチップ２０と、シールド用シリコンチップ９と、ボンディングワイヤ８，８Ｂと、シールド用ボンディングワイヤ１０と、接着層６Ｂ、６Ｃ、６Ｄは、例えば封止用樹脂２Ｒにより封止されている。シールド用シリコンチップ９の大きさは、第１ＬＳＩチップ１９と第２ＬＳＩチップ２０の大きさよりも大きいので、小さい場合に比べて、よりシールド効果を高めることができる。
図４に示すように、パッケージ基板２はスルーホール２Ｈと電極パッド２Ｐを有している。パッケージ基板２の電極パッド２Ｐとプリント配線板３のビアホール５の電極パッド５Ｐは、はんだボール７により電気的に接続されている。
図４に示すシールド用シリコンチップ９自体は、導電性を有する。従って、図４に示すシールド構造では、シールド用シリコンチップ９、シールド用ボンディングワイヤ１０、パッケージ基板２のパッケージグランドパターン１２、はんだボール７、およびプリント配線板３内のグランド層４により、第１ＬＳＩチップ１９と第２ＬＳＩチップ２０とボンディングワイヤ８，８Ｂとパッケージ基板２を囲むシールド構造を形成することができるために、第１ＬＳＩチップ１９と第２ＬＳＩチップ２０とボンディングワイヤ８，８Ｂとパッケージ基板２のシールド効果が得られる。
シールド用シリコンチップ９とパッケージ基板２のパッケージグランドパターン１２とを接続するシールド用ボンディングワイヤ１０は、配列密度を高めるほど、シールド効果が向上する。従って、必要とされるシールド性能によって、シールド用ボンディングワイヤ１０の配列する本数や配列間隔を調整することができる。
本発明の第２実施形態の半導体装置５０Ｂは、例えば携帯電話等の無線機能を有する電子機器に搭載する際に、半導体装置５０Ｂの第１ＬＳＩチップ１９と第２ＬＳＩチップ２０とボンディングワイヤ８，８Ｂとパッケージ基板２からの電磁波の放射を低減することができる。
なお、ＬＳＩチップの搭載数は、２つに限らず３つ以上の複数個のＬＳＩチップを搭載しても良い。
（第３実施形態）
図５は、本発明の半導体装置の好ましい第３実施形態を示す断面図である、
既に説明した図１に示す半導体装置５０のＬＳＩチップ１と、図４に示す半導体装置５０Ｂの第１ＬＳＩチップ１９と第２ＬＳＩチップ２０は、それぞれボンディングワイヤ８，８Ｂを介してパッケージ基板２のボンディングパッド１１に接続されている。
これに対して、図５に示す半導体装置５０Ｃでは、ＬＳＩチップ１がパッケージ基板２のパッド１１Ｂに、はんだバンプ２１を用いてフリップチップ実装されている点が異なる。シールド用シリコンチップ９の大きさは、ＬＳＩチップ１の大きさよりも大きいので、小さい場合に比べて、よりシールド効果を高めることができる。
シールド用シリコンチップ９自体は、導電性を有する。従って、図５に示すシールド構造では、シールド用シリコンチップ９、シールド用ボンディングワイヤ１０、パッケージ基板２のパッケージグランドパターン１２、はんだボール７、およびプリント配線板３内のグランド層４により、ＬＳＩチップ１とはんだバンプ２１とパッケージ基板２を囲むシールド構造を形成することができるために、ＬＳＩチップ１とはんだバンプ２１とパッケージ基板２のシールド効果を得られる。
シールド用シリコンチップ９とパッケージ基板２のパッケージグランドパターン１２とを接続するシールド用ボンディングワイヤ１０は、配列密度を高めるほど、シールド効果が向上する。従って、必要とされるシールド性能によって、シールド用ボンディングワイヤ１０の配列する本数や配列間隔を調整することができる。
本発明の第３実施形態の半導体装置５０Ｃは、例えば携帯電話等の無線機能を有する電子機器に搭載する際に、半導体装置５０ＣのＬＳＩチップ１とはんだバンプ２１とパッケージ基板２からの電磁波の放射を低減することができる
（第４実施形態）
図６は、本発明の半導体装置の好ましい第４実施形態を示す断面図である、
図６に示す第４実施形態の半導体装置５０Ｄでは、第１ＬＳＩチップ１９がパッケージ基板２のパッド１１Ｂに、はんだバンプ２１を用いてフリップチップ実装され、しかも第２ＬＳＩチップ２０が第１ＬＳＩチップ１９の上面に接着層６Ｃを介して積層した状態で固定されている。シールド用シリコンチップ９は、第２ＬＳＩチップ２０の上面に接着層６Ｄを用いて接着されている。これにより、第１ＬＳＩチップ１９と第２チップＬＳＩチップ２０とシールド用シリコンチップ９は、パッケージ基板２の上面に積層した状態で固定されている。
第２ＬＳＩチップ２０の電極パッド２０Ｄとパッケージ基板２のボンディングパッド１１Ｂは、ボンディングワイヤ８Ｂにより電気的に接続されている。
また、シールド用シリコンチップ９のボンディングパッド９Ｄとパッケージ基板２のパッケージグランドパターン１２は、シールド用ボンディングワイヤ１０により電気的に接続されている。シールド用シリコンチップ９自体は、導電性を有する。パッケージ基板２上のＬＳＩチップ１と、シールド用シリコンチップ９と、ボンディングワイヤ８，８Ｂと、シールド用ボンディングワイヤ１０と、接着層６Ｃ、６Ｄは、例えば封止用樹脂２Ｒにより封止されている。シールド用シリコンチップ９の大きさは、第１ＬＳＩチップ１９と第２ＬＳＩチップ２０の大きさよりも大きいので、小さい場合に比べて、よりシールド効果を高めることができる。
図６に示すシールド用シリコンチップ９自体は、導電性を有する。従って、図６に示すシールド構造では、シールド用シリコンチップ９、シールド用ボンディングワイヤ１０、パッケージ基板２のパッケージグランドパターン１２、はんだボール７、およびプリント配線板３内のグランド層４により、第１ＬＳＩチップ１９と第２ＬＳＩチップ２０とボンディングワイヤ８Ｂとパッケージ基板２を囲むシールド構造を形成することができるために、第１ＬＳＩチップ１９と第２ＬＳＩチップ２０とボンディングワイヤ８Ｂとパッケージ基板２のシールド効果を得られる。
シールド用シリコンチップ９とパッケージ基板２のパッケージグランドパターン１２とを接続するシールド用ボンディングワイヤ１０は、配列密度を高めるほど、シールド効果が向上する。従って、必要とされるシールド性能によって、シールド用ボンディングワイヤ１０の配列する本数や配列間隔を調整することができる。
本発明の第４実施形態の半導体装置５０Ｄは、例えば携帯電話等の無線機能を有する電子機器に搭載する際に、半導体装置５０ＤのＬＳＩチップ１９，２０とボンディングワイヤ８Ｂとパッケージ基板２からの電磁波の放射を低減することができる。
なお、ＬＳＩチップの搭載数は、２つに限らず３つ以上の複数個のＬＳＩチップを搭載しても良い。
上述した本発明の実施形態の半導体装置は、携帯電話等の無線機能を有する電子機器に搭載される。半導体装置では、ＬＳＩチップを囲むようなシールド部材を別途必要としない。携帯電話のプリント配線板は、プリント配線板からの電磁放射を抑制するために、表層の大部分はグランドパターンとなっているため、電磁放射の主要因はＬＳＩチップである。従って、ＬＳＩチップをシールドすることができれば、ＬＳＩチップを囲むようなシールド部材を別途必要としない。
本発明の実施形態の半導体装置では、１つのＬＳＩチップの上面あるいは複数のＬＳＩチップの内の最上層のＬＳＩチップの上面には、シリコンチップ等で形成された導電性を有するシールド用チップを搭載している。このシールド用チップとパッケージ基板のグランドパターンを接続するシールド用ボンディングワイヤが、ＬＳＩチップと、このＬＳＩチップとパッケージ基板と接続するボンディングワイヤとを覆うように配置することにより、シールド対象であるＬＳＩチップを確実にシールドすることができる。
従来の携帯電話等の無線装置では、回路ブロックにシールドカバーを設置するために、高さ方向の占有空間を確保する必要があるので、携帯電話のケースの厚みが増加し、シールドカバーとプリント配線板を電気的に接続するための領域を確保する必要がある。このため、携帯電話が大型化してしまう。これに対して、本発明の実施形態の半導体装置では、ＬＳＩチップを囲むようなシールドカバーが不要であるので、半導体装置の小型化と薄型化ができる。
半導体装置の内部にＬＳＩチップのシールド構造を形成することで、ＬＳＩチップから発生する電磁放射を抑制することができ、回路ブロックをシールドするための大きなシールド部材が不要になるか、シールド領域を削減できる。
半導体装置の内部に搭載されるシールド用チップは、通常のＬＳＩ実装工程と同様の工程で実装でき、シールド用チップとパッケージ基板を接続するボンディングワイヤも通常のＬＳＩ実装工程と同様の工程で行えるので、新たな装置の導入は不要である。
また、シールド用チップにシリコン基板を使用した場合には、シールド用チップは通常のＬＳＩ実装工程と同様の工程で作成できるため、新たな装置の導入が不要である。さらに、本発明の各実施形態は、通常の半導体装置の製造工程と同様の工程でプリント配線板に対して実装できる。
本発明の半導体装置は、少なくとも１つの半導体集積回路チップと、半導体集積回路チップの一方の面に配置されるパッケージ基板と、半導体集積回路チップの他方の面に配置され導電層を有するシールド用チップと、半導体集積回路チップを覆う封止樹脂と、を有し、この導電層とパッケージ基板のグランド端子とが電気的に接続されている。これにより、半導体装置が例えば携帯電話等の無線機能を有する電子機器に搭載される際に、半導体集積回路チップとパッケージ基板からの電磁波の放射を低減することができる。
また、シールド用チップは、シリコンの基材と、シリコンの基材の表層に形成された導電層と、導電層の上に形成された保護層とを有し、保護層には前記ボンディングワイヤの端部が接続される導電層を露出させる開口部が形成され、導電層とパッケージ基板のグランド端子がボンディングワイヤにより電気的に接続されている。これにより、シールド用チップは、半導体集積回路チップとパッケージ基板からの電磁波の放射を低減することができる。
また、シールド用チップは、シリコンの基材と、シリコンの基材の表層に形成された導電層としてのパッドと、シリコンの基材の表層に形成された保護層とを有し、保護層にはボンディングワイヤの端部が接続されるパッドを露出させる開口部が形成され、導電層とパッケージ基板のグランド端子がボンディングワイヤにより電気的に接続され、シリコンの基材にはパッドの直下に高濃度ドープ層が形成され、シリコンの基材の抵抗率は、１０オームｃｍ以下である。これにより、シールド用チップは、半導体集積回路チップとパッケージ基板からの電磁波の放射を低減することができる。
さらに、シールド用チップは、シリコンの基材と、シリコンの基材の表層に形成された導電層としてのパッドと、シリコンの基材の表層に形成された保護層とを有し、保護層にはボンディングワイヤの端部が接続されるパッドを露出させる開口部が形成され、導電層とパッケージ基板のグランド端子がボンディングワイヤにより電気的に接続され、シリコンの基材の抵抗率は、１０オームｃｍ以下である。これにより、シールド用チップは、半導体集積回路チップとパッケージ基板からの電磁波の放射を低減することができる。
シールド用チップの基材としてはシリコンを用いることにより、シールド用チップの製造には通常用いられているＬＳＩ製造設備を使用することができるので、新たな投資が不要であるという利点がある。
なお、本発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。シールド用チップの導電層とパッケージ基板のグランド端子を接続している接続部材としてのシールド用ボンディングワイヤ１０は、リボンボンディング等の幅広ワイヤでも良い。
また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。
本発明の半導体装置の好ましい第１実施形態を示す断面図である。 図１に示す半導体装置の第１実施形態を示す平面図である。 図１に示すシールド用シリコンチップの構造例を示す図である。 本発明の半導体装置の好ましい第２実施形態を示す断面図である。 本発明の半導体装置の好ましい第３実施形態を示す断面図である。 本発明の半導体装置の好ましい第４実施形態を示す断面図である。 従来の携帯電話のプリント配線板の回路例を示す図である。 図７の携帯電話のプリント配線板回路のＡ−Ａ線における構造を示す断面図である。 従来のシールド構造の高密度実装時の問題点を示す図である。 従来の部品実装した携帯電話のプリント配線板の断面図である。
符号の説明
１…ＬＳＩチップ（半導体集積回路チップの一例）、２…パッケージ基板、２Ｔ…パッケージ基板２のグランド端子、２Ｒ…封止用樹脂、３…プリント配線板、４…グランド層、５…ビアホール、６Ｂ、６Ｃ…接着層、７…はんだボール、８…ボンディングワイヤ、９…シールド用シリコンチップ（シールド用チップ）、９Ｄ…ボンディングパッド（導電層）、１０…シールド用ボンディングワイヤ（接続部材の一例）、１１…ボンディングパッド、１２…パッケージグランドパターン、１３…導電層、１４…保護層、１５…基材、１６…金属のパッド、１９…第１ＬＳＩチップ（半導体集積回路チップの一例）、２０…第２ＬＳＩチップ（半導体集積回路チップの一例）、２１…はんだバンプ、５０…半導体装置。

Claims (4)

  1. 少なくとも１つの半導体集積回路チップと、
    前記半導体集積回路チップの一方の面に配置されるパッケージ基板と、
    前記半導体集積回路チップの他方の面に配置され導電層を有するシールド用チップと、前記半導体集積回路チップを覆う封止樹脂と、
    を有し、
    前記導電層と前記パッケージ基板のグランド端子とが電気的に接続されていることを特徴とする半導体装置。
  2. 前記シールド用チップは、シリコンの基材と、前記シリコンの基材の表層に形成された前記導電層と、前記導電層の上に形成された保護層とを有し、前記保護層には前記ボンディングワイヤの端部が接続される前記導電層を露出させる開口部が形成され、
    前記導電層と前記パッケージ基板のグランド端子がボンディングワイヤにより電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記シールド用チップは、シリコンの基材と、前記シリコンの基材の表層に形成された前記導電層としてのパッドと、前記シリコンの基材の表層に形成された保護層とを有し、前記保護層には前記ボンディングワイヤの端部が接続される前記パッドを露出させる開口部が形成され、
    前記導電層と前記パッケージ基板のグランド端子がボンディングワイヤにより電気的に接続され、前記シリコンの基材には前記パッドの直下に高濃度ドープ層が形成され、前記シリコンの基材の抵抗率は、１０オームｃｍ以下であることを特徴とする請求項１に記載の半導体装置。
  4. 前記シールド用チップは、シリコンの基材と、前記シリコンの基材の表層に形成された前記導電層としてのパッドと、前記シリコンの基材の表層に形成された保護層とを有し、前記保護層には前記ボンディングワイヤの端部が接続される前記パッドを露出させる開口部が形成され、
    前記導電層と前記パッケージ基板のグランド端子がボンディングワイヤにより電気的に接続され、前記シリコンの基材の抵抗率は、１０オームｃｍ以下であることを特徴とする請求項１に記載の半導体装置。
JP2008160194A 2008-06-19 2008-06-19 半導体装置 Pending JP2010003799A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008160194A JP2010003799A (ja) 2008-06-19 2008-06-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008160194A JP2010003799A (ja) 2008-06-19 2008-06-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2010003799A true JP2010003799A (ja) 2010-01-07

Family

ID=41585289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008160194A Pending JP2010003799A (ja) 2008-06-19 2008-06-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2010003799A (ja)

Similar Documents

Publication Publication Date Title
JP3858854B2 (ja) 積層型半導体装置
US9401333B2 (en) Semiconductor device
EP2548225B1 (en) System-in-package using embedded-die coreless substrates, and processes of forming same
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
US7436683B2 (en) Wafer level packaging structure with inductors and manufacture method thereof
TWI438885B (zh) 半導體封裝件及其製法
TW201605010A (zh) 封裝結構及其製法
JP2010109269A (ja) 半導体装置
KR20160001117A (ko) 반도체 패키지
JP2009111010A (ja) 半導体装置およびその製造方法
JP2007134359A (ja) 半導体装置およびその製造方法
CN101286500B (zh) 半导体模块及便携设备
KR20080004731A (ko) 반도체 패키지
JP2006019342A (ja) 半導体ｉｃ内蔵基板
JP4457779B2 (ja) 半導体ｉｃ内蔵基板
JP2007288038A (ja) 半導体装置
JP2010003799A (ja) 半導体装置
CN100483661C (zh) 防止芯片被干扰的封装方法及其封装结构
TWI237379B (en) Chip package structure and circuit substrate thereof
TW200527616A (en) Stacked type semiconductor encapsulation device having protection mask
KR20080031576A (ko) 접지층 강화를 통한 전자파간섭의 발생을 감소시키는반도체 패키지용 기판
JPWO2020071491A1 (ja) モジュール
JP2006066612A (ja) フリップ実装した高周波モジュール
US20050035181A1 (en) Package substrate and process thereof