CN107535081B - 高频模块 - Google Patents

高频模块 Download PDF

Info

Publication number
CN107535081B
CN107535081B CN201680027030.9A CN201680027030A CN107535081B CN 107535081 B CN107535081 B CN 107535081B CN 201680027030 A CN201680027030 A CN 201680027030A CN 107535081 B CN107535081 B CN 107535081B
Authority
CN
China
Prior art keywords
frequency module
metal
shield wall
wiring board
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680027030.9A
Other languages
English (en)
Other versions
CN107535081A (zh
Inventor
大坪喜人
山元一生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107535081A publication Critical patent/CN107535081A/zh
Application granted granted Critical
Publication of CN107535081B publication Critical patent/CN107535081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

一种高频模块。通过实现防止部件间的噪声的相互干扰的屏蔽壁的低电阻化，实现该屏蔽壁的特性提高。高频模块1a具备：布线基板2、被安装于布线基板2的上表面2a的多个部件3a～3e、被层叠于布线基板2的上表面2a的密封部件3a～3e的密封树脂层4、以及被配置于密封树脂层4的相邻的部件间的屏蔽壁5，屏蔽壁5的一部分由被立起设置在布线基板2的上表面2a的金属销5a构成。

Description

高频模块
技术领域
本发明涉及具备覆盖被安装于布线基板的部件的密封树脂层、及层叠于密封树脂层的屏蔽层的模块。
背景技术
有时在被搭载于移动终端装置等的高频模块设置用于遮挡电磁波的屏蔽层。有时在这种模块中被安装于布线基板上的部件被模具树脂覆盖，设置屏蔽层以便覆盖该模具树脂的表面。
屏蔽层虽为了遮挡来自外部的噪声而被设置，但在将多个部件安装于布线基板的情况下，存在由上述部件产生的噪声对其它部件造成干扰之类的问题。因此，以往提出了设置不仅遮挡外部还相互遮挡安装部件间的噪声的屏蔽层的模块。例如如图26所示，专利文献1所记载的高频模块100，在布线基板101上安装两个部件102，通过模具树脂层103密封两部件102。在模具树脂层103的两部件间形成贯通该模具树脂层103的窄缝S。屏蔽层104覆盖模具树脂层103的表面并且通过被填充在窄缝S的导电性树脂而形成。另外，被填充于窄缝S的导电性树脂与被形成于布线基板101的接地电极105电连接。
在该情况下，通过覆盖模具树脂层103的表面的导电性树脂能够遮挡针对部件102的来自外部的噪声。另外，通过被填充于窄缝S的导电性树脂能够防止两部件间的噪声的相互干扰。
专利文献1：日本特开2010-225620号公报(段落0025～0026，参照图1等)
近几年，伴随着高频模块的高性能化，要求进一步提高屏蔽层的特性。屏蔽特性的提高需要屏蔽层的低电阻化、屏蔽层与接地电极的连接电阻的减少。然而，形成上述的屏蔽层104的导电性树脂在环氧树脂中添加金属填料等而形成，因此电阻率比金属填料单体高。因此，例如考虑通过溅射等成膜技术用金属填充窄缝S内，但若窄缝S变深，则存在将金属成膜至底部是困难的、屏蔽层的低电阻化难以实现这样的技术问题。
发明内容
本发明正是鉴于上述的课题而提出的，目的在于通过实现防止部件间的噪声的相互干扰的屏蔽壁、覆盖密封树脂层的侧面、表面的屏蔽层的低电阻化，实现该屏蔽壁、屏蔽层的特性提高。
为了实现上述的目的，本发明的高频模块的特征在于具备：布线基板；多个部件，被安装于上述布线基板的主面；密封树脂层，被层叠于上述布线基板的上述主面，密封上述多个部件；以及屏蔽壁，在上述密封树脂层内，被配置于上述多个部件中的规定部件与其它部件之间，上述屏蔽壁具有被立起设置于上述布线基板的上述主面的金属销。
在该情况下，被配置于部件间的屏蔽壁具有电阻率低于导电膏的金属销，因此能够实现屏蔽壁的低电阻化，由此，能够提高屏蔽壁的屏蔽特性。另外，如使用成膜技术形成部件间的屏蔽壁的情况那样，在被设置于密封树脂层的槽变深时，不产生屏蔽膜未被形成至槽的底部这样的问题。
另外，上述屏蔽壁也可在俯视上述布线基板时，被形呈线状的形状，并且该线具有屈曲部，上述金属销也可被配置于上述屈曲部。此外，在本发明中，俯视的情况下，“屈曲部”可以不是屏蔽壁被折弯为90度的部分，屏蔽壁在“屈曲部”可以形成锐角，也可形成钝角。
安装部件间的屏蔽壁往往利用激光加工在密封树脂层形成槽，对该槽填充导电膏或利用镀覆处理等填充金属而形成。在屏蔽壁的俯视形状具有屈曲部的情况下，针对该屈曲部的激光照射时间与其以外的部分比较变长，因此作用于该屈曲部的激光的总能量比其它位置多。在该情况下，布线基板的布线电极断线或变形而受到损伤。因此，若将作为屏蔽壁的一部分的金属销在形成激光槽前配置于屈曲部，则能够减少激光的能量对布线基板的影响。
另外，上述金属销的一端也可与被形成于上述布线基板的上述主面的焊盘电极连接，上述焊盘电极也可与被形成于上述布线基板的接地电极连接。在该情况下，例如能够利用焊接等连接金属销的一端与焊盘电极。在焊接连接的情况下，与现有那样的在形成于密封树脂层的槽填充导电膏而形成屏蔽壁的构成比较，能够减少屏蔽壁与接地电极的连接电阻，因此能够实现屏蔽壁的屏蔽特性的提高。
另外，上述屏蔽壁也可具有填埋被形成于上述密封树脂层的槽的金属膜，上述金属膜的侧面也可与上述金属销的侧面接触。在该情况下，与仅由金属销构成屏蔽壁的情况比较能够实现屏蔽壁的屏蔽特性的提高。
另外，上述金属膜的金属的纯度也可比上述金属销的金属的纯度低。在该情况下，能够提供屏蔽壁的金属销以外的部分的金属的纯度比金属销的金属的纯度低的构成。
另外，上述屏蔽壁也可在俯视上述布线基板时具有：具有第一宽度的第一线状部分、和具有与上述第一宽度不同的第二宽度的第二线状部分，上述第一线状部分与上述第二线状部分的接点也可是上述屈曲部。在这种情况下，作用于屈曲部的激光的能量比其它位置强。通过将销配置于屈曲部，能够避免激光的能量集中在屈曲部。
另外，也可在上述金属膜与上述布线基板之间配置有上述密封树脂层。在该情况下，只要将焊盘电极仅设置于使金属销竖立的部分即可，与在设置屏蔽壁的部分整体形成焊盘电极的情况比较，能够较广地确保部件安装区域。
另外，上述屏蔽壁也可具有多个上述金属销，并且被形成为在俯视上述布线基板时呈线状，上述多个金属销也可在俯视上述布线基板时，沿上述屏蔽壁所呈现的线而被排列。根据该结构，屏蔽壁具有多个电阻率的低的金属销，因此能够实现屏蔽特性的进一步的提高。另外，在如现有的屏蔽壁那样、利用激光在密封树脂层形成槽的情况下，对槽形状造成限制，例如在仅由多个金属销形成屏蔽壁的情况下，由于不需要形成屏蔽壁用的槽，所以没有这样的限制而能够得到任意形状的屏蔽壁。另外，在槽形成时，激光未对布线基板造成损伤，因此能够应对布线基板的轻薄化。
另外，上述多个金属销也可具有多个第一金属销、和多个第二金属销，在俯视上述布线基板时，连结上述多个第一金属销各自的中心点的连结线也可成为与上述屏蔽壁所呈现的上述线大致平行的线，在俯视上述布线基板时，上述多个第二金属销各自的中心也可偏离上述连结线，并且位于一个上述第一金属销和与其相邻的上述第一金属销之间。
例如在仅由金属销形成屏蔽壁的情况下，为了实现部件间的屏蔽特性的提高，需要使相邻的金属销间没有间隙。然而，使多个金属销没有间隙地排列为1列是困难的。根据该结构，例如若在配置各第一金属销之后，配置各第二金属销，则能够容易地形成在相邻的金属销间的间隙少的屏蔽壁。
另外，上述第二金属销的与上述布线基板的上述主面平行的方向的截面积也可比上述第一金属销的与上述布线基板的上述主面平行的方向的截面积小。根据该结构，能够减少相邻的金属销间的间隙，使屏蔽特性提高并且能够实现屏蔽壁的小型化。
另外，在俯视上述屏蔽壁的上述布线基板时形成的线也可具有屈曲部或者弯曲部。在该情况下，能够实现部件的配置自由度的提高。
另外，本发明的其它的高频模块的特征在于具备：布线基板；多个部件，被安装于上述布线基板的主面；密封树脂层，被层叠于上述布线基板的上述主面，密封上述多个部件；以及屏蔽壁，覆盖上述密封树脂层的表面的至少一部分，上述屏蔽层具有被配置于上述密封树脂层的侧面的多个金属销。
根据该结构，由于遮挡来自外部的不需要的电磁波等的屏蔽层具有电阻率的低的多个金属销，所以能够实现屏蔽特性的提高。
另外，也可在上述金属销的表面形成有防锈膜。在该情况下，能够防止各金属销的氧化，因此能够防止屏蔽层的特性因各金属销的氧化而恶化。
另外，上述多个金属销也可沿该主面的周缘而被排列，以便包围上述布线基板的上述主面。在该情况下，能够实现高频模块的侧面方向的屏蔽特性的提高。
另外，上述布线基板的上述主面也可是呈矩形形状，上述多个金属销也可在与上述布线基板的上述主面平行的方向的剖面均具有直线部，上述多个金属销的上述直线部也可被配置为在俯视上述布线基板时，与上述布线基板的上述主面的周缘的一部分重叠。往往这种高频模块例如在形成被排列为矩阵状的多个高频模块的集合体后，通过切割成一片一片而被制造。在该情况下，若横跨相邻的高频模块的边界地配置各金属销并在边界进行切割，则在各金属销形成直线部，并且该直线部与布线基板的周缘的一部分重叠。因此，在各金属销的剖面具有直线部，配置各金属销以便该直线部与布线基板的主面的周缘的一部分重叠的构成是适合于上述的取得多个高频模块的制造方法。
根据本发明，由于被配置于部件间的屏蔽壁、覆盖密封树脂层的侧面的屏蔽层的一部分由电阻率比导电膏低的金属销构成，所以能够实现屏蔽的低电阻化。
附图说明
图1是本发明的第一实施方式的高频模块的俯视图。
图2是图1的A-A箭头方向的剖视图。
图3是表示图1的屏蔽壁的变形例的图。
图4是本发明的第二实施方式的高频模块的俯视图。
图5是图4的B-B箭头方向的剖视图。
图6是表示图4的屏蔽壁的变形例的图。
图7是本发明的第三实施方式的高频模块的俯视图。
图8是本发明的第四实施方式的高频模块的俯视图。
图9是本发明的第五实施方式的高频模块的俯视图。
图10是本发明的第六实施方式的高频模块的俯视图。
图11是图10的C-C箭头方向的剖视图。
图12是本发明的第七实施方式的高频模块的俯视图。
图13是用于说明图12的金属销的排列的图。
图14是表示图12的屏蔽用电极的变形例的图。
图15是表示图12的金属销的变形例的图。
图16是表示用于安装图15的金属销的焊盘电极的图。
图17是本发明的第八实施方式的高频模块的俯视图。
图18是本发明的第九实施方式的高频模块的俯视图。
图19是本发明的第十实施方式的高频模块的俯视图。
图20是图19的D-D箭头方向的剖视图。
图21是表示图19的屏蔽膜的变形例的图。
图22是图21的E-E箭头方向的剖视图。
图23是本发明的第十一实施方式的高频模块的俯视图。
图24是本发明的第十二实施方式的高频模块的俯视图。
图25是本发明的第十三实施方式的高频模块的俯视图。
图26是现有的高频模块的剖视图。
具体实施方式
＜第一实施方式＞
参照图1以及图2本对发明的第一实施方式的高频模块1a进行说明。此外，图1是高频模块的俯视图，图2是图1的A-A箭头方向的剖视图。另外，在图1中，省略图示屏蔽膜6的顶面部分以及密封树脂层4。
如图1以及图2所示，本实施方式的高频模块1a具备布线基板2、被安装于该布线基板2的上表面2a的多个部件3a、3b、层叠于布线基板2的上表面2a的密封树脂层4、覆盖密封树脂层4的表面的屏蔽膜6、被设置于密封树脂层4内的屏蔽壁5，例如该高频模块1a被搭载于使用高频信号的电子设备的主基板等。
布线基板2例如由低温同时烧制陶瓷、玻璃环氧树脂等形成，在上表面2a(相当于本发明的“布线基板的主面”)形成各部件3a、3b的安装用的安装电极(省略图示)、用于安装后述的金属销5a的焊盘电极7。另外，在本实施方式中，布线基板2具有多层构造，在内部形成各种布线电极8、多个通孔导体9。
各焊盘电极7、安装电极以及布线电极8分别作为Cu、Al等布线电极由通常采用的金属形成。另外，各通孔导体9由Ag、Cu等金属形成。此外，也可对各焊盘电极7、安装电极分别实施Ni/Au镀覆。
各部件3a～3e通过由Si、GaAs等半导体形成的半导体元件、片式电感、片式电容器、片式电阻等芯片部件构成。
密封树脂层4被层叠于布线基板2，以便覆盖布线基板2的上表面2a及各部件3a、3b。密封树脂层4作为环氧树脂等密封树脂能够由通常采用的树脂形成。
屏蔽膜6是用于遮挡布线基板2内的各种布线电极8、针对各部件3a～3e的来自外部的噪声的部件，被层叠于密封树脂层4，以便覆盖密封树脂层4的布线基板2的上表面2a的相反面4a以及周侧面4b以及布线基板2的侧面2b。
另外，屏蔽膜6能够由具有层叠于密封树脂层4的表面的紧贴膜、层叠于紧贴膜的导电膜、层叠于导电膜的保护膜的多层构造形成。屏蔽膜6与在布线基板2的侧面2b露出的省略图示的接地电极电连接。
紧贴膜是为了提高导电膜与密封树脂层4的紧贴强度而设置的，例如能够由SUS等金属形成。紧贴膜也可是Ti、Cr、Ni等。导电膜是担负屏蔽膜6的实际的屏蔽功能的层，例如能够由Cu、Ag、Al中的任一种金属形成。保护膜是为了防止导电膜腐蚀、受伤而设置的，例如能够由SUS形成。此外，保护膜也可是Ti、Cr、Ni等。
屏蔽壁5在密封树脂层4内被配置于规定部件3a～3e间，其一部分由多个金属销5a构成，并且剩余的部分5b由导电膏构成。具体而言，如图1所示，本实施方式的屏蔽壁5被配置为包围被配置于布线基板2的上表面2a中央部的3个部件3a、3d，在该各部件3a、3d与其它部件3b、3c、3e之间防止噪声的相互干扰。另外，屏蔽壁5的上端部与屏蔽膜6的顶面电连接。
另外，屏蔽壁5在从与布线基板2的上表面2a垂直的方向观察的俯视图(以下，成为俯视图)中被形呈线状，并且该线具有多个屈曲部，该屈曲部分别配置金属销5a。各金属销5a的下端部通过焊接均连接(安装)于被形成于布线基板2的上表面2a的焊盘电极7。各焊盘电极7的至少一个与被形成于布线基板2的内部的省略图示的接地电极连接。
另外，屏蔽壁5的剩余的部分5b被设置为在其与布线基板2的上表面2a之间夹装密封树脂层4的树脂。
各金属销5a通过对由Cu、Au、Ag、Al、Cu系的合金等、作为布线电极通常采用的金属材料构成的线材进行剪切加工等而形成。形成屏蔽壁5的剩余的部分5b的导电膏由包含例如Cu、Ag、Al的任一种金属填料的有机溶剂等形成。
(高频模块的制造方法)
接下来，对高频模块1a的制造方法进行说明。首先，准备形成各种布线电极8、通孔导体9的布线基板2，使用焊接安装等公知的表面安装技术在该上表面2a安装各部件3a～3e。此时，也使用焊接安装各金属销5a。
接下来，在布线基板2的上表面2a层叠密封树脂层4，以便覆盖各部件3a～3e以及各金属销5a。密封树脂层4例如能够通过涂覆方式、印刷方式、转移模具方式、压模方式等形成。
接下来，研磨或者研削密封树脂层4的表面，以便各金属销5a的上端在密封树脂层4的相反面4a露出。
接下来，从密封树脂层4的相反面4a侧想配置屏蔽壁5的位置照射激光来形成槽。如图2所示，该槽以不到达布线基板2的上表面2a程度的深度形成。此外，也可代替激光加工，通过钻孔加工形成槽。
接下来，通过涂覆方式、印刷方式等，例如将包含Cu填料的导电膏填充到形成于密封树脂层4的槽，形成屏蔽壁5。
接下来，使用溅射装置、真空蒸镀装置，将屏蔽膜6成膜以便覆盖密封树脂层4的表面(相反面4a以及周侧面4b)以及布线基板2的侧面2b，完成高频模块1a。此外，也可使用与屏蔽膜6相同的成膜技术形成屏蔽壁5的各金属销5a以外的部分5b。在该情况下，在屏蔽膜6的成膜时，只要一起埋入密封树脂层4的屏蔽壁5用的槽即可。
因此，根据上述的实施方式，被配置于部件3a～3e间的屏蔽壁5的一部分由电阻率比导电膏低的金属销5a构成，因此能够实现屏蔽壁5的低电阻化，由此，能够提高屏蔽壁5的屏蔽特性。另外，如使用成膜技术形成部件3a～3e间的屏蔽壁5时那样，在被设置于密封树脂层4的槽不深时，也不会产生屏蔽壁用的膜未形成到槽的底部这类的问题。另外，由于只要将与屏蔽壁连接的布线导体仅设置于使金属销竖立的部分即可，所以与在全部的屏蔽壁部分准备布线导体的情况比较能够宽阔地确保部件安装区域。
然而，往往被配置于部件3a～3e间的屏蔽壁5通过利用激光加工在密封树脂层4形成槽，在该槽中填充导电膏或利用镀覆处理等填充金属而形成。在屏蔽壁5的俯视图形状具有屈曲部的情况下，与其它位置比较对该屈曲部较强地作用槽形成时的激光的热能。在该情况下，布线基板2的布线电极8断线或变形而受到损伤。因此，例如若在激光槽的形成之前在该屈曲部配置金属销5a，则能够减少激光的热能对布线基板2的布线电极8施加的损伤。另外，在通过钻孔加工形成屏蔽壁5用的槽的情况下也同样，在屈曲部对布线基板2的冲击变强，但通过在该屈曲部配置各金属销5a，能够减少钻孔加工时的对布线基板2的冲击。
另外，通过将各金属销5a的下端部焊接连接于布线基板2的焊盘电极7，使屏蔽壁5与布线基板2的接地电极连接。根据该结构，与现有那样的在形成于密封树脂层的槽填充导电膏而形成屏蔽壁的构成比较，能够减少屏蔽壁5与布线基板2的接地电极的连接电阻，因此能够实现屏蔽壁5的屏蔽特性的提高。另外，通过利用焊接来连接各金属销5a与各焊盘电极7，与以往比较能够提高屏蔽壁5与布线基板2的连接可靠性。
(屏蔽壁5的变形例)
例如如图3所示，也可将形成于密封树脂层4的屏蔽壁5用的槽形成为到达布线基板2的上表面2a。在该情况下，在布线基板2的上表面2a的、俯视时与屏蔽壁5重叠的大致全部区域形成屏蔽用电极10，在该屏蔽用电极10安装各金属销5a。根据该结构，利用屏蔽用电极10的激光的反射效果，在通过激光加工进行的屏蔽壁5用的槽形成时，能够减少因激光的热能引起的对布线基板2的损伤。
＜第二实施方式＞
参照图4以及图5来说明本发明的第二实施方式的高频模块1b。此外，图4是高频模块1b的俯视图，图5是图4的B-B箭头方向的剖视图。另外，在图4中，省略图示了屏蔽膜6的顶面部分以及密封树脂层4。
如图4以及图5所示，本实施方式的高频模块1b与参照图1以及图2已说明的第一实施方式的高频模块1a不同之处是屏蔽壁50的结构不同。其它的结构与第一实施方式的高频模块1a相同，标注同一附图标记并省略说明。
该情况下，在俯视中，在屏蔽壁50的各屈曲部以外的位置也配置多个金属销5a。另外，在布线基板2的上表面2a，各金属销5a的安装位置分别形成焊盘电极7。
根据该结构，通过增加电阻率比导电膏低的金属销5a的数量，能够降低屏蔽壁50整体的电阻值，因此能够进一步提高屏蔽壁50的部件3a～3e间的屏蔽特性。另外，能够进一步减少屏蔽壁50与布线基板2的接地电极的连接电阻。
(屏蔽壁50的变形例)
例如如图6所示，也可将形成于密封树脂层4的屏蔽壁50用的槽形成为到达布线基板2的上表面2a。另外，与图3所示的屏蔽壁5的变形例相同，也可是在布线基板2的上表面2a的俯视时与屏蔽壁50重叠的大致全部区域形成屏蔽用电极，在该屏蔽用电极安装各金属销5a的构成。另外，虽未图示，但可以在屏蔽壁用的槽的下方，设置与使金属销竖立的部分的布线电极不同的其它的布线电极。
＜第三实施方式＞
参照图7来说明本发明的第三实施方式的高频模块1c。此外，图7是高频模块1c的俯视图，是与图1对应的图。
如图7所示，本实施方式的高频模块1c与参照图1以及图2已说明的第一实施方式的高频模块1a不同之处是屏蔽壁51的结构不同。其它的结构与第一实施方式的高频模块1a相同，标注同一附图标记并省略说明。
虽对第一实施方式的屏蔽壁5被配置为包围在布线基板2的上表面2a中央部配置的各部件3a、3d的情况进行了说明，但本实施方式的屏蔽壁51被配置为将布线基板2的上表面2a划分为两个区域。这样，屏蔽壁51的配置只要根据欲防止相互干扰的部件3a～3e的配置而适当地改变即可。
＜第四实施方式＞
参照图8来说明本发明的第四实施方式的高频模块1d。此外，图8是高频模块1d的俯视图，是与图1对应的图。
如图8所示，本实施方式的高频模块1d与参照图1以及图2已说明的第一实施方式的高频模块1a不同之处是屏蔽壁52的结构不同。其它的结构与第一实施方式的高频模块1a相同，标注同一附图标记并省略说明。
在该情况下，屏蔽壁52仅被配置于欲防止相互干扰的部件间。具体而言，如图8所示，屏蔽壁52具有合成了配置于布线基板2的上表面2a的中央的部件3a与相邻于其的部件3b之间的俯视横向长方形的部分(相当于本发明的“第一线状部分”)、配置于部件3a与相邻于其的部件3d以及部件3c之间的在与该横向长方形的部分垂直的方向上延伸的俯视纵向长方形的部分(相当于本发明的“第二线状部分”)那样的俯视形状。而且，在上述部分的连接部配置金属销5a。另外，屏蔽壁52的横向长方形的部分的俯视的宽度W1(相当于本发明的“第一宽度”)被形成为比纵向长方形的部分的宽度W2(相当于本发明的“第二宽度”)宽。此外，在本发明中，如图8所示的横向长方形的部分与纵向长方形的部分的连接部那样，俯视布线基板，一方的矩形部分的长边与另一方的矩形部分的端部接触的连接部也称为“屈曲部”。另外，虽未图示，但俯视布线基板2，两个矩形部分交叉的交叉点也称为“屈曲部”。
这样，仅在特别需要防止相互干扰的部件间配置屏蔽壁52，从而能够实现布线基板2的上表面2a的设计自由度的提高。另外，通过使横向长方形的部分的宽度W1比纵向长方形的部分的宽度W2宽，能够使横向长方形的部分的屏蔽特性比纵向长方形的部分的屏蔽特性高。即在防止部件间的相互干扰时，只要根据被要求的屏蔽特性适当地改变屏蔽壁52的宽度即可，这样做的话，能够确保部件安装区域，并且能够高效地防止部件间的噪声的相互干扰。
＜第五实施方式＞
参照图9来说明本发明的第五实施方式的高频模块1e。此外，图9是高频模块1e的俯视图，是与图1对应的图。
如图9所示，本实施方式的高频模块1e与参照图8已说明的第四实施方式的高频模块1d不同之处是屏蔽壁53的结构不同。其它的结构与第四实施方式的高频模块1d相同，标注同一附图标记并省略说明。
在该情况下，如图9所示，在屏蔽壁53除了横向长方形的部分与纵向长方形的部分的连接部，还在矩形的两部分的端部分别配置金属销5a。
根据该结构，与第四实施方式的屏蔽壁52比较，由于构成屏蔽壁53的金属销5a的数量增加，所以与第四实施方式的屏蔽壁52比较，能够降低屏蔽壁53整体的电阻值、与布线基板2的接地电极的连接电阻。
＜第六实施方式＞
参照图10以及图11来说明本发明的第六实施方式的高频模块1f。此外，图10是高频模块1f的俯视图，是与图1对应的图，图11是图10的C-C箭头方向的剖视图。
如图10以及图11所示，本实施方式的高频模块1f与参照图1以及图2已说明的第一实施方式的高频模块1a不同之处是屏蔽壁54的结构不同、安装金属销5a的电极的形状不同、部件3f～3i的配置构成不同。其它的结构与第一实施方式的高频模块1a相同，标注同一附图标记并省略说明。
在该情况下，屏蔽壁54由多个金属销5a构成，被配置为将布线基板2的上表面2a分隔为两个区域。此时，如图10所示，各金属销5a被排列大致没有间隙的1列，并且被排列为在俯视布线基板2时成为折弯的线状。因此，屏蔽壁54在俯视布线基板2时具有屈曲部。另外，在布线基板2的上表面2a代替金属销5a的安装用的焊盘电极7，形成与图3所示的屏蔽用电极10相同的屏蔽用电极10a。该屏蔽用电极10a与金属销5a的排列方向一致，被形成为具有规定的宽度的折弯的线状。
部件3f～3i与图1等所示的部件3a～3e相同，利用由Si、GaAs等半导体形成的半导体元件、片式电感、片式电容器、片式电阻等芯片部件而构成。
根据该结构，屏蔽壁54由电阻率的低的多个金属销5a构成，因此能够实现屏蔽特性的进一步提高。另外，如现有的部件间的噪声的相互干扰的防止用的屏蔽壁那样，在密封树脂层利用激光形成屏蔽壁用的槽的情况下，对槽形状存在限制。然而，若仅通过多个金属销5a构成屏蔽壁，则由于不需要形成屏蔽壁用的槽，所以能够得到任意形状的屏蔽壁54而没有这样的限制。另外，屏蔽壁54的形状的自由度得以提高，从而能够实现配置部件3f～3i时的自由度的提高。
另外，在将导电膏埋入屏蔽壁用的槽的构成中，从导电膏对槽的填充性的观点考虑，往往需要超过600μm左右的槽宽度，而在金属销5a的情况下能够使用φ100μm左右，而不需要600μm的大小。另外，在使用激光以贯通密封树脂层4的深度形成屏蔽壁用的槽的情况下，为了减少对布线基板2的损伤而优选使屏蔽用电极10(参照图3)的宽度较宽，但在金属销5a的情况下，是安装所需的宽度即可，与槽形成的情况相比能够使宽度变小。另外，槽形成的情况下为了避免激光对部件3f～3i的影响需要使部件以某种程度离开屏蔽壁用的槽，但在不使用激光的屏蔽壁54的情况下不需要该距离。因此，能够容易地使部件3f～3i与屏蔽壁54接近，能够实现高频模块1f的小型化。另外，不产生在槽形成的激光对布线基板2造成损伤的情况，因此能够对应布线基板2的轻薄化。
＜第七实施方式＞
参照图12以及图13来说明本发明的第七实施方式的高频模块1g。此外，图12是高频模块1g的俯视图，是与图1对应的图，图13是用于说明图12的金属销5a1、5a2的排列的图。此外，在图13中图示了俯视布线基板2时的一部分的金属销5a1、5a2。
如图12所示，本实施方式的高频模块1g与参照图10以及图11已说明的第六实施方式的高频模块1f不同之处是屏蔽壁55的金属销5a1、5a2的排列不同。其它的结构与第六实施方式的高频模块1f相同，标注同一附图标记并省略说明。
在该情况下，屏蔽壁55通过多个第一金属销5a1、多个第二金属销5a2而形成。此时，如图13所示，各第一金属销5a1被隔开规定的间隔而排列为1列，以便在俯视布线基板2时，连结各自的中心点cp1的连结线L成为与屏蔽壁55所成的线大致平行的线。另一方面，各第二金属销5a2被分别与第一金属销5a1接近地配置，以便各自的中心点cp2偏离连结线L，并且位于一个第一金属销5a1与相邻于其的第一金属销5a1之间。换言之，例如在从与图13的连结线L垂直的方向观察屏蔽壁55时，被配置为虽在相邻的第一金属销5a1间产生间隙，但第二金属销5a2堵塞该间隙。对于各金属销5a1、5a2的安装而言，首先以规定的间隔安装各第一金属销5a1之后，安装各第二金属销5a2以便填埋各第一金属销5a1的间隙。
根据该结构，由于容易形成在相邻的金属销5a1、5a2间间隙少的屏蔽壁55，所以能够实现屏蔽特性的进一步提高。
此外，在本实施方式中，虽对各第二金属销5a2均在图13的连结线L的右侧与第一金属销5a1接近地配置的情况进行了说明，但各第二金属销5a2的一部分或者全部也可在该连结线L的左侧与第一金属销5a2接近地配置。另外，屏蔽用电极10a的形状能够适当地改变。例如如图14所示，也可将屏蔽用电极10b形成为在布线基板2的上表面2a的各金属销5a1、5a2的安装位置分别配置的比金属销5a1、5a2的剖面(与布线基板2的上表面2a平行的方向的剖面：横剖面)大一圈的焊盘电极相连而一体化那样的形状。这样做的话，在焊接安装各金属销5a1、5a2时，能够利用自对准效应容易地配置在所希望的位置。
另外，如图15所示，也可使第二金属销5a2的直径W10比第一金属销5a1的直径W20小。这样做的话，能够使相邻的金属销5a1、5a2间的间隙减小而提高屏蔽特性并且能够使屏蔽壁55的宽度W3减小。另外，如图16所示，在该结构中也可将屏蔽用电极10c形成为与图14所示的屏蔽用电极10b相同的形状。
＜第八实施方式＞
参照图17来说明本发明的第八实施方式的高频模块1h。此外，图17是高频模块1h的俯视图，是与图1对应的图。
如图17所示，本实施方式的高频模块1h与参照图10以及图11已说明的第六实施方式的高频模块1f不同之处是屏蔽壁56的金属销5a的数量不同。其它的结构与第六实施方式的高频模块1f相同，标注同一附图标记并省略说明。
在该情况下，如图17所示，在俯视布线基板2时，在屏蔽用电极10a的大致整体在屏蔽壁56的宽度方向上安装多个金属销5a。若这样做的话，则能够实现屏蔽壁56的屏蔽特性的提高。
＜第九实施方式＞
参照图18来说明本发明的第九实施方式的高频模块1i。此外，图18是高频模块1i的俯视图，是与图1对应的图。
如图18所示，本实施方式的高频模块1i与参照图10以及图11已说明的第六实施方式的高频模块1f不同之处是屏蔽壁57的结构不同、屏蔽用电极10d的形状不同。其它的结构与第六实施方式的高频模块1f相同，标注同一附图标记并省略说明。
在该情况下，各金属销5a被排列为在俯视布线基板2时屏蔽壁57具有弯曲部。另外，屏蔽用电极10d与金属销5a的排列方向一致，被形成为具有弯曲部的线状。
根据该结构，能够实现安装于布线基板2的部件3f～3i的配置自由度的提高。
＜第十实施方式＞
参照图19以及图20来说明本发明的第十实施方式的高频模块1j。此外，图19是高频模块1j的俯视图，是与图1对应的图，图20是图19的D-D箭头方向的剖视图。
如图19所示，本实施方式的高频模块1j与参照图10以及图11已说明的第六实施方式的高频模块1f不同之处是屏蔽壁58的结构不同、屏蔽用电极10e的形状不同、部件的配置构成不同。其它的结构与第六实施方式的高频模块1f相同，标注同一附图标记并省略说明。
在该情况下，屏蔽壁58被形成为包围被安装于布线基板2的上表面2a的中央附近的一个部件3j。另外，屏蔽壁58由多个金属销5a构成，上述金属销5a被排列为包围部件3j的周围。此时，各金属销5a以与相邻的金属销5a之间几乎没有间隙的状态被配置。屏蔽用电极10e与各金属销5a的配置相配合，被形成为环状以便包围部件3j的周围。
根据该结构，在屏蔽壁58被形成为包围规定的区域的情况下，能够得到与第六实施方式的高频模块1f相同的效果。
(屏蔽膜的变形例)
在高频模块1j中，屏蔽膜6覆盖的区域能够适当地改变。例如如图21以及图22所示，屏蔽膜6也可被形成为仅覆盖密封树脂层4的相反面4a的、屏蔽壁58包围规定部件3j的区域。在该情况下，各金属销5a的上端面都与屏蔽膜6的周端部连接。该结构适合于仅想屏蔽特定的部件3j的情况。这里，图21是表示图19的屏蔽膜的变形例的图、是与图1对应的图，图22是图21的E-E箭头方向的剖视图。此外，这样在仅屏蔽特定的部件3j的情况下，也可仅在该特定的部件3j形成密封树脂层4。
＜第十一实施方式＞
参照图23来说明本发明的第十一实施方式的高频模块1k。此外，图23是高频模块1k的俯视图，是与图1对应的图。
如图23所示，本实施方式的高频模块1k与参照图10以及图11已说明的第六实施方式的高频模块1f不同之处是具备由屏蔽膜6与多个屏蔽用金属销5c形成的屏蔽层60。其它的结构与第六实施方式的高频模块1f相同，标注同一附图标记并省略说明。
在该情况下，多个屏蔽层用金属销5c在布线基板2的上表面2a的周缘部隔开规定的间隔而配置。另外，各屏蔽层用金属销5c沿着该上表面2a的周缘而排列，以便包围布线基板2的上表面2a。另外，在布线基板2的上表面2a的周缘部形成各屏蔽层用金属销5c的安装用的屏蔽层用金属销安装电极11。另外，各屏蔽层用金属销5c与屏蔽膜电连接。
如上述那样，若利用溅射法等成膜屏蔽膜6，则由于密封树脂层4的周侧面4b的膜厚比密封树脂层4的相反面4a薄，所以该周侧面4b侧的屏蔽特性在相反面4a侧变差。因此，通过被安装于布线基板2的上表面2a的周缘部的多个屏蔽层用金属销5c构成屏蔽层60的一部分，从而能够实现该周侧面4b侧的屏蔽特性的提高。以下，有时将屏蔽层60中、覆盖密封树脂层4的周侧面4b侧的部分称为侧面屏蔽，将覆盖密封树脂层4的相反面4a侧的部分称为顶面屏蔽。
＜第十二实施方式＞
参照图24来说明本发明的第十二实施方式的高频模块1m。此外，图24是高频模块1m的俯视图，是与图1对应的图。
如图24所示，本实施方式的高频模块1m与参照图23已说明的第十一实施方式的高频模块1k不同之处是屏蔽层61的结构不同。其它的结构与第六实施方式的高频模块1f相同，标注同一附图标记并省略说明。
在该情况下，屏蔽层61由多个屏蔽层用金属销5c、覆盖密封树脂层4的相反面4a以及各屏蔽层用金属销5c的上端面的屏蔽膜6形成。此时，各屏蔽层用金属销5c以与相邻的其它金属销5c之间大致没有间隙的状态，沿布线基板2的上表面2a的周缘排列为1列。而且，屏蔽层61的侧面屏蔽仅由各屏蔽层用金属销5c形成，屏蔽膜6覆盖密封树脂层4的相反面4a以及各屏蔽层用金属销5c的上端面。此外，也可在各屏蔽层用金属销5c的表面形成防锈膜。这样做的话，能够防止屏蔽层用金属销5c氧化而屏蔽特性恶化。作为防锈膜例如能够采用SUS等金属，在该情况下也可与保护膜形成时一起对屏蔽膜6的紧贴膜进行成膜。
根据该结构，屏蔽膜6只要覆盖容易使膜厚增加的密封树脂层4的相反面4a即可，因此能够实现屏蔽膜6的成膜时间的缩短。另外，在顶面屏蔽不是很重要的情况下，能够除去屏蔽膜6，在该情况下，由于不需要溅射等的成膜工序，所以能够实现高频模块1m的制造成本的减少。
＜第十三实施方式＞
参照图25来说明本发明的第十三实施方式的高频模块1n。此外，图25是高频模块1n的俯视图，是与图1对应的图。
如图25所示，本实施方式的高频模块1n与参照图24已说明的第十二实施方式的高频模块1m不同之处是构成屏蔽层62的各屏蔽层用金属销5d的横剖面的形状不同。其它的结构与第十二实施方式的高频模块1m相同，标注同一附图标记并省略说明。
在该情况下，各屏蔽层用金属销5d的与布线基板2的上表面2a平行的方向的剖面(横剖面)均被形成为具有直线部与曲线部的半圆状。另外，各屏蔽层用金属销5d被配置为在俯视布线基板2时直线部均与布线基板2的上表面2a的周缘的一部分重叠。
这样的各屏蔽层用金属销5d的横剖面形状例如能够利用取得多个高频模块1n的制造方法形成。具体而言，在多个布线基板2被排列为矩阵状的布线基板2的集合体的状态下，制造各高频模块1n，最后通过切割个片化为高频模块1n单体。此时，将横剖面为圆形的多个屏蔽层用金属销5d排列为均横跨相邻的高频模块1n的分界线。这样，通过切割各屏蔽层用金属销5d被2等分，横剖面被形成为半圆状，并且被配置为直线部与布线基板2的上表面2a的周缘的一部分重叠。
此外，在本实施方式中，也可将金属销5d的剖面形状(与布线基板2平行的方向的剖面形状)设为矩形。在该情况下，能够减少因切割的位置偏移而在金属销间产生间隙的担忧。另外，不进行切割而固片地搭载金属销的情况下，通过使用具有矩形的剖面形状的金属销，能够抑制销间的间隙的产生。
根据该结构，能够高效地制造由多个屏蔽层用金属销5d形成侧面屏蔽的高频模块1。
此外，本发明并不限定于上述的各实施方式，只要不脱离该宗旨，就能够在上述以外进行各种改变。例如也可组合上述的各实施方式、变形例的结构。
另外，在上述的第一～第三实施方式中对屏蔽壁5、50、51被形成为俯视时具有屈曲部的情况进行了说明，但屏蔽壁5、50、51也可代替屈曲部，在俯视时被形成为具有顺畅地弯曲的弯曲部。
工业上利用的可能性
本发明能够适用于具备覆盖被安装于布线基板的部件的密封树脂层、防止部件间的噪声的相互干扰的屏蔽壁、遮挡来自外部的不需要的噪声的屏蔽层的各种高频模块。
附图标记的说明
1a～1k、1m、1n…高频模块；2…布线基板；3a～3i…部件；4…密封树脂层；5、50～58…屏蔽壁；5a…金属销；5a1…第一金属销；5a2…第二金属销；5c、5d…屏蔽层用金属销；6…屏蔽膜(屏蔽层)；7…焊盘电极；10、10a～10e…屏蔽用电极(焊盘电极)；60～62…屏蔽层。

Claims (13)

1.一种高频模块，其特征在于，具备：
布线基板；
多个部件，被安装于上述布线基板的主面；
密封树脂层，被层叠于上述布线基板的上述主面，密封上述多个部件；以及
屏蔽壁，在上述密封树脂层内，被配置于上述多个部件中的规定部件与其它部件之间，
上述屏蔽壁是在设置于上述密封树脂层的槽内填充有导电材料而形成的，进一步具有被立起设置于上述布线基板的上述主面的多个金属销，
在上述屏蔽壁的剖视图中，在多个上述金属销之间的间隙配置有上述导电材料，
上述金属销的上端从上述密封树脂层的与布线基板的上表面的相反面露出。
2.根据权利要求1所述的高频模块，其特征在于，
在俯视上述布线基板时，上述屏蔽壁被形呈线状的形状，并且该线具有屈曲部，
上述金属销被配置于上述屈曲部。
3.根据权利要求1所述的高频模块，其特征在于，
上述金属销的一端与被形成于上述布线基板的上述主面的焊盘电极连接，
上述焊盘电极与被形成于上述布线基板的接地电极连接。
4.根据权利要求2所述的高频模块，其特征在于，
上述金属销的一端与被形成于上述布线基板的上述主面的焊盘电极连接，
上述焊盘电极与被形成于上述布线基板的接地电极连接。
5.根据权利要求1～4中任一项所述的高频模块，其特征在于，
上述屏蔽壁具有填埋被形成于上述密封树脂层的槽的金属膜，上述金属膜的侧面与上述金属销的侧面接触。
6.根据权利要求5所述的高频模块，其特征在于，
上述金属膜的金属的纯度比上述金属销的金属的纯度低。
7.根据权利要求2所述的高频模块，其特征在于，
在俯视上述布线基板时，上述屏蔽壁具有：具有第一宽度的第一线状部分、和具有与上述第一宽度不同的第二宽度的第二线状部分，
上述第一线状部分与上述第二线状部分的接点是上述屈曲部。
8.根据权利要求5所述的高频模块，其特征在于，
在上述金属膜与上述布线基板之间配置有上述密封树脂层。
9.根据权利要求6所述的高频模块，其特征在于，
在上述金属膜与上述布线基板之间配置有上述密封树脂层。
10.根据权利要求1所述的高频模块，其特征在于，
上述屏蔽壁具有多个上述金属销，并且被形成为在俯视上述布线基板时呈线状，
在俯视上述布线基板时，上述多个金属销沿上述屏蔽壁所呈现的线而被排列。
11.根据权利要求10所述的高频模块，其特征在于，
上述多个金属销具有多个第一金属销、和多个第二金属销，
在俯视上述布线基板时，连结上述多个第一金属销各自的中心点的连结线成为与上述屏蔽壁所呈现的上述线大致平行的线，
在俯视上述布线基板时，上述多个第二金属销各自的中心偏离上述连结线，并且位于一个上述第一金属销和与其相邻的上述第一金属销之间。
12.根据权利要求11所述的高频模块，其特征在于，
上述第二金属销的与上述布线基板的上述主面平行的方向的截面积比上述第一金属销的与上述布线基板的上述主面平行的方向的截面积小。
13.根据权利要求10～12中任一项所述的高频模块，其特征在于，
在俯视上述屏蔽壁的上述布线基板时形成的线具有屈曲部或者弯曲部。
CN201680027030.9A 2015-05-11 2016-05-10 高频模块 Active CN107535081B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015096508 2015-05-11
JP2015-096508 2015-05-11
JP2015243853 2015-12-15
JP2015-243853 2015-12-15
PCT/JP2016/063830 WO2016181954A1 (ja) 2015-05-11 2016-05-10 高周波モジュール

Publications (2)

Publication Number Publication Date
CN107535081A CN107535081A (zh) 2018-01-02
CN107535081B true CN107535081B (zh) 2021-02-02

Family

ID=57248086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680027030.9A Active CN107535081B (zh) 2015-05-11 2016-05-10 高频模块

Country Status (4)

Country Link
US (1) US10772244B2 (zh)
JP (2) JP6837432B2 (zh)
CN (1) CN107535081B (zh)
WO (1) WO2016181954A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5975198B1 (ja) * 2015-01-27 2016-08-23 株式会社村田製作所 高周波モジュール
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
WO2018101382A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
WO2018101383A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
WO2018101381A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
JP6753514B2 (ja) * 2017-03-08 2020-09-09 株式会社村田製作所 高周波モジュール
KR102019349B1 (ko) * 2017-10-19 2019-09-09 삼성전자주식회사 반도체 패키지
JP7028254B2 (ja) * 2017-11-20 2022-03-02 株式会社村田製作所 高周波モジュール
WO2019135376A1 (ja) * 2018-01-05 2019-07-11 株式会社村田製作所 高周波モジュール
US10564679B2 (en) 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
KR20190119819A (ko) * 2018-04-13 2019-10-23 삼성전자주식회사 차폐 공간을 형성하는 커넥터 및 이를 구비하는 전자 장치
JP7047904B2 (ja) * 2018-05-08 2022-04-05 株式会社村田製作所 高周波モジュールの製造方法および高周波モジュール
JP7010372B2 (ja) * 2018-06-01 2022-01-26 株式会社村田製作所 高周波モジュール
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US11227840B2 (en) * 2018-08-03 2022-01-18 Murata Manufacturing Co., Ltd. Electronic module having improved shield performance
JP7143896B2 (ja) * 2018-10-05 2022-09-29 株式会社村田製作所 モジュール
WO2020071492A1 (ja) 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
CN112740845B (zh) * 2018-10-05 2023-11-07 株式会社村田制作所 模块
TWI744572B (zh) * 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US10770415B2 (en) * 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
TWI720749B (zh) * 2019-01-01 2021-03-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
TWI728604B (zh) * 2019-01-01 2021-05-21 蔡憲聰 具有封裝內隔室屏蔽及主動電磁相容屏蔽的半導體封裝及其製作方法
US11071196B2 (en) * 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
CN217334057U (zh) * 2019-04-15 2022-08-30 株式会社村田制作所 电子元件模块
WO2020262457A1 (ja) 2019-06-27 2020-12-30 株式会社村田製作所 モジュールおよびその製造方法
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
WO2021020332A1 (ja) * 2019-08-01 2021-02-04 株式会社村田製作所 モジュール
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11587881B2 (en) 2020-03-09 2023-02-21 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device
US11335646B2 (en) * 2020-03-10 2022-05-17 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device and method of manufacturing the same
CN114068493A (zh) * 2020-07-31 2022-02-18 华为技术有限公司 一种封装模组及其封装方法、电子设备
WO2022049671A1 (ja) * 2020-09-02 2022-03-10 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
US11832391B2 (en) * 2020-09-30 2023-11-28 Qualcomm Incorporated Terminal connection routing and method the same
CN112490218B (zh) * 2020-12-14 2024-04-16 甬矽电子(宁波)股份有限公司 具有电磁屏蔽的封装结构和封装结构制作方法
WO2023286426A1 (ja) * 2021-07-14 2023-01-19 国立研究開発法人産業技術総合研究所 電子部品の実装方法及び電子部品実装用部分シールド基板
WO2023120993A1 (ko) * 2021-12-24 2023-06-29 삼성전자 주식회사 부품의 실장 부피를 줄이기 위한 차폐 구조를 포함하는 전자 장치
WO2024004846A1 (ja) * 2022-07-01 2024-01-04 株式会社村田製作所 モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260103A (ja) * 2003-02-27 2004-09-16 Taiyo Yuden Co Ltd 回路モジュール
CN1914727A (zh) * 2004-02-13 2007-02-14 株式会社村田制作所 电子零部件及其制造方法
JP2008130915A (ja) * 2006-11-22 2008-06-05 Murata Mfg Co Ltd 部品内蔵基板
CN101617400A (zh) * 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
JP2010056180A (ja) * 2008-08-26 2010-03-11 Sanyo Electric Co Ltd 回路モジュール
CN102550140A (zh) * 2009-10-01 2012-07-04 松下电器产业株式会社 组件及其制造方法
JP3185689U (ja) * 2013-06-17 2013-08-29 アルプス電気株式会社 電子回路モジュール

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458596A (ja) * 1990-06-28 1992-02-25 Nippon Telegr & Teleph Corp <Ntt> 電磁シールド方法
EP1631137A4 (en) * 2004-03-30 2009-05-27 Panasonic Corp MODULAR COMPONENT AND METHOD FOR MANUFACTURING THE SAME
KR100691629B1 (ko) * 2006-04-21 2007-03-12 삼성전기주식회사 금속벽을 이용한 고주파 모듈 및 그 제조 방법
EP2136610A4 (en) 2008-01-25 2011-07-13 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
JP2009277954A (ja) * 2008-05-16 2009-11-26 Murata Mfg Co Ltd 回路モジュールの製造方法及び回路モジュール
JP5577716B2 (ja) * 2010-01-22 2014-08-27 株式会社村田製作所 回路モジュール及び回路モジュールの製造方法
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
JP5837515B2 (ja) 2011-01-27 2015-12-24 株式会社村田製作所 回路モジュール
US10091918B2 (en) * 2012-12-11 2018-10-02 Qualcomm Incorporated Methods and apparatus for conformal shielding
JP5767268B2 (ja) 2013-04-02 2015-08-19 太陽誘電株式会社 回路モジュール及びその製造方法
JP5756500B2 (ja) * 2013-08-07 2015-07-29 太陽誘電株式会社 回路モジュール
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
JP5517378B1 (ja) * 2013-08-13 2014-06-11 太陽誘電株式会社 回路モジュール
JP5517379B1 (ja) * 2013-08-19 2014-06-11 太陽誘電株式会社 回路モジュール
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260103A (ja) * 2003-02-27 2004-09-16 Taiyo Yuden Co Ltd 回路モジュール
CN1914727A (zh) * 2004-02-13 2007-02-14 株式会社村田制作所 电子零部件及其制造方法
JP2008130915A (ja) * 2006-11-22 2008-06-05 Murata Mfg Co Ltd 部品内蔵基板
CN101617400A (zh) * 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
JP2010056180A (ja) * 2008-08-26 2010-03-11 Sanyo Electric Co Ltd 回路モジュール
CN102550140A (zh) * 2009-10-01 2012-07-04 松下电器产业株式会社 组件及其制造方法
JP3185689U (ja) * 2013-06-17 2013-08-29 アルプス電気株式会社 電子回路モジュール

Also Published As

Publication number Publication date
US10772244B2 (en) 2020-09-08
JPWO2016181954A1 (ja) 2018-02-15
WO2016181954A1 (ja) 2016-11-17
JP2021061412A (ja) 2021-04-15
JP6837432B2 (ja) 2021-03-03
JP7120295B2 (ja) 2022-08-17
US20180092257A1 (en) 2018-03-29
CN107535081A (zh) 2018-01-02

Similar Documents

Publication Publication Date Title
CN107535081B (zh) 高频模块
CN110036469B (zh) 高频模块
US10349512B2 (en) High-frequency module
CN111357395B (zh) 高频模块
WO2018164158A1 (ja) 高周波モジュール
US10667381B2 (en) High frequency module
US11335645B2 (en) High-frequency module and manufacturing method thereof
US11282797B2 (en) Manufacturing method of high frequency module and high frequency module having groove in sealing resin layer
US10674648B2 (en) High-frequency module
CN108029226B (zh) 高频模块
CN111587485B (zh) 高频模块
US11291108B2 (en) Radio-frequency module with shield wall
JP6511947B2 (ja) 高周波モジュール
WO2018101383A1 (ja) 高周波モジュール
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
JP6414639B2 (ja) 高周波モジュールおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant