CN112490218B - 具有电磁屏蔽的封装结构和封装结构制作方法 - Google Patents
具有电磁屏蔽的封装结构和封装结构制作方法 Download PDFInfo
- Publication number
- CN112490218B CN112490218B CN202011470285.7A CN202011470285A CN112490218B CN 112490218 B CN112490218 B CN 112490218B CN 202011470285 A CN202011470285 A CN 202011470285A CN 112490218 B CN112490218 B CN 112490218B
- Authority
- CN
- China
- Prior art keywords
- substrate
- shielding
- shielding block
- pin
- plastic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 129
- 229910052751 metal Inorganic materials 0.000 claims abstract description 78
- 239000002184 metal Substances 0.000 claims abstract description 78
- 239000004033 plastic Substances 0.000 claims abstract description 57
- 239000000084 colloidal system Substances 0.000 claims abstract description 49
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 28
- 230000008569 process Effects 0.000 abstract description 22
- 230000000694 effects Effects 0.000 abstract description 13
- 238000003466 welding Methods 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 238000000465 moulding Methods 0.000 description 6
- 238000005192 partition Methods 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010137 moulding (plastic) Methods 0.000 description 4
- 208000032365 Electromagnetic interference Diseases 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000008093 supporting effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000009757 thermoplastic moulding Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- LIMFPAAAIVQRRD-BCGVJQADSA-N N-[2-[(3S,4R)-3-fluoro-4-methoxypiperidin-1-yl]pyrimidin-4-yl]-8-[(2R,3S)-2-methyl-3-(methylsulfonylmethyl)azetidin-1-yl]-5-propan-2-ylisoquinolin-3-amine Chemical compound F[C@H]1CN(CC[C@H]1OC)C1=NC=CC(=N1)NC=1N=CC2=C(C=CC(=C2C=1)C(C)C)N1[C@@H]([C@H](C1)CS(=O)(=O)C)C LIMFPAAAIVQRRD-BCGVJQADSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请提供一种具有电磁屏蔽的封装结构和封装结构制作方法，涉及半导体封装技术领域。该具有电磁屏蔽的封装结构包括第一基板、屏蔽块和多个电子器件，多个电子器件间隔设于第一基板上，屏蔽块设于至少一组相邻的两个电子器件之间；第一基板上设有接地引脚，屏蔽块的四周包覆导电胶体，导电胶体与接地引脚电性连接；第一基板上还设有第一塑封体，用于封装电子器件和屏蔽块，导电胶体远离第一基板的一侧露出第一塑封体远离第一基板的表面；第一塑封体远离第一基板的一侧设有金属层，金属层与导电胶体电性连接。通过屏蔽块周围的导电胶体来电连接实现屏蔽效果，简化工艺流程，改善开槽对第一基板的损伤以及焊接不良的问题，提高封装质量。
Description
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种具有电磁屏蔽的封装结构和封装结构制作方法。
背景技术
随着电子产品广泛运用于通信领域的高频信号，故需要在电子产品中设置分区EMI（Electro magnetic Interference，电磁干扰）屏蔽结构，以防止各种芯片和元器件互相产生的电磁干扰现象发生。现有技术中，大多采用通过开槽以及填充或涂胶等方式来在电子器件之间形成屏蔽结构，达到分区屏蔽的效果。但这种方式存在激光开槽深度不一或导电材料填充不均、焊接不良等问题，导致电磁屏蔽效果差。
发明内容
本发明的目的包括提供了一种具有电磁屏蔽的封装结构和封装结构制作方法，其能够实现屏蔽块的正反面贴装，屏蔽块高度易于控制，并且无需采用开槽填充等方式实现电磁屏蔽效果，简化了工艺流程，制程更加灵活，有利于提高封装质量。
本发明的实施例可以这样实现：
第一方面，本发明提供一种具有电磁屏蔽的封装结构，包括第一基板、屏蔽块和多个电子器件，多个所述电子器件间隔设于所述第一基板上，所述屏蔽块设于至少一组相邻的两个所述电子器件之间；
所述第一基板上设有接地引脚，所述屏蔽块的四周包覆导电胶体，所述导电胶体与所述接地引脚电性连接；
所述第一基板上还设有第一塑封体，用于封装所述电子器件和所述屏蔽块，所述导电胶体远离所述第一基板的一侧露出所述第一塑封体远离所述第一基板的表面；所述第一塑封体远离所述第一基板的一侧设有金属层，所述金属层与所述导电胶体电性连接。
在可选的实施方式中，所述屏蔽块包括第二基板，所述第二基板上设有第二塑封体，所述第二基板或所述第二塑封体与所述第一基板连接。
在可选的实施方式中，所述第二基板上设有第一金属连接端，所述第一基板上设有与所述第一金属连接端相对应的第二金属连接端，所述第一金属连接端和所述第二金属连接端连接。
在可选的实施方式中，至少一组相邻的所述电子器件包括第一芯片和第二芯片，所述屏蔽块设于所述第一芯片和所述第二芯片之间，所述接地引脚设于所述屏蔽块与所述第一芯片之间，或者所述接地引脚设于所述屏蔽块与所述第二芯片之间。
在可选的实施方式中，所述屏蔽块的数量为一个或多个，多个所述屏蔽块间隔呈单列设置，所述接地引脚设于多个所述屏蔽块之间；和/或，多个所述屏蔽块间隔呈多行设置，所述接地引脚设于多行所述屏蔽块之间。
在可选的实施方式中，所述接地引脚包括设于所述第一基板的正面的第一引脚和设于所述第一基板的背面的第二引脚，所述第一引脚和所述第二引脚电连接，所述第一引脚与所述导电胶体连接，所述第二引脚用于设置金属球。
第二方面，本发明提供一种封装结构制作方法，包括：
提供屏蔽块；
提供第一基板，在所述第一基板上贴装所述屏蔽块和多个电子器件；其中，多个所述电子器件间隔设置，所述屏蔽块设于至少一组相邻的两个所述电子器件之间；
所述第一基板上设置接地引脚，所述接地引脚露于所述电子器件和所述屏蔽块之间的空隙；
在所述屏蔽块的四周设置导电胶体，以使所述导电胶体与所述接地引脚电性连接；
在所述第一基板上塑封所述电子器件和所述屏蔽块，形成第一塑封体，并使所述导电胶体露出所述第一塑封体；
在所述第一塑封体上溅射金属层，以使所述金属层与所述导电胶体电性连接。
在可选的实施方式中，所述提供屏蔽块的步骤包括：
提供第二基板，在所述第二基板上形成第二塑封体；所述第二基板或所述第二塑封体用于与所述第一基板连接。
在可选的实施方式中，所述提供第二基板的步骤包括：在所述第二基板上设置第一金属连接端；所述提供第一基板的步骤还包括：在所述第一基板上设置与所述第一金属连接端相对应的第二金属连接端，所述第一金属连接端与所述第二金属连接端连接。
在可选的实施方式中，所述第一基板上设置接地引脚的步骤包括：
若多个所述屏蔽块间隔呈单列设置，所述接地引脚设于多个所述屏蔽块之间；和/或，若多个所述屏蔽块间隔呈多行设置，所述接地引脚设于多行所述屏蔽块之间。
本发明实施例提供的具有电磁屏蔽的封装结构和封装结构制作方法，其有益效果包括：
本发明实施例提供的具有电磁屏蔽的封装结构，在相邻电子器件之间贴装屏蔽块，屏蔽块作为单独器件，制作高度易于管控。在屏蔽块的四周设置导电胶体，通过导电胶体与第一基板上的接地引脚连接，并在第一基板上设置第一塑封体，用于塑封电子器件和屏蔽块，导电胶体从第一塑封体上露出，以与第一塑封体外的金属层连接。这样可以避免开槽等工艺对第一基板的损伤，也避免了槽内导电材料填充不均、焊接不良的缺陷，简化了封装工艺流程，有利于提高封装质量。并且，由于屏蔽块不用参与电性连接，其可以选择正反面任意一面与第一基板贴装，制程工艺更加灵活。
本发明实施例提供的封装结构制作方法，通过在屏蔽块的周围设置导电胶体，导电胶体的两端分别与第一基板上的接地引脚和第一塑封体外的金属层连接，实现电磁屏蔽效果。屏蔽块作为单独器件，高度易于管控，可以选择正反面任意一面与第一基板贴装，制程工艺更加灵活。该封装结构制作方法中避免了传统工艺中开槽以及填充或涂胶等步骤，既简化了工艺流程，也克服了传统工艺中开槽深度不一或导电材料填充不均、焊接不良等问题，大大提高了封装质量，改善电磁屏蔽效果。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的具有电磁屏蔽的封装结构剖面示意图；
图2为本发明第一实施例提供的具有电磁屏蔽的封装结构的屏蔽块的结构示意图；
图3为本发明第一实施例提供的具有电磁屏蔽的封装结构的一种平面示意图；
图4为本发明第一实施例提供的具有电磁屏蔽的封装结构的另一种平面示意图；
图5为本发明第一实施例提供的具有电磁屏蔽的封装结构的接地引脚和屏蔽块的一种平面布设示意图；
图6为本发明第二实施例提供的封装结构制作方法中屏蔽块的制程示意图；
图7为本发明第二实施例提供的封装结构制作方法的制程示意图之一；
图8为本发明第二实施例提供的封装结构制作方法的制程示意图之二。
图标：100-具有电磁屏蔽的封装结构；110-第一基板；111-接地引脚；112-第一引脚；113-第二引脚；114-连接引脚；115-金属球；116-第二金属连接端；121-第一芯片；123-第二芯片；125-第三芯片；130-屏蔽块；131-第二基板；132-第一金属连接端；135-第二塑封体；140-导电胶体；150-第一塑封体；160-金属层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
随着半导体行业的快速发展，SIP（System in a Package，简写SiP，系统级封装）模组结构广泛应用于半导体行业中。它将不同功能芯片封装后，进行堆叠，主要优势为高密度集成，封装产品尺寸小，产品性能优越，信号传输频率快等。随着电子产品运用于通信领域的高频信号，故需求电子产品具备分区电磁屏蔽结构，防止各种芯片和元器件互相产生的电磁干扰现象发生。
目前，分区EMI屏蔽结构大多通过挖槽以及填充或涂胶等方式来在各个器件之间形成屏蔽结构，若屏蔽结构存在异形结构，则容易导致开槽深度不一，从而造成导电材料填充不良、焊接不良等问题，最终导致电磁屏蔽效果差。
第一实施例
请参考图1，本实施例提供了一种具有电磁屏蔽的封装结构100，包括第一基板110、屏蔽块130和多个电子器件，多个电子器件间隔设于第一基板110上，屏蔽块130设于至少一组相邻的两个电子器件之间。第一基板110上设有接地引脚111，屏蔽块130的四周包覆导电胶体140，导电胶体140与接地引脚111电性连接。第一基板110上还设有第一塑封体150，第一塑封体150用于封装电子器件和屏蔽块130，导电胶体140远离第一基板110的一侧露出第一塑封体150远离第一基板110的表面；第一塑封体150远离第一基板110的一侧设有金属层160，金属层160与导电胶体140电性连接。通过在屏蔽块130的四周设置导电胶体140，通过导电胶体140固化后的两端分别与第一基板110上的接地引脚111和第一塑封体150外的金属层160连接，达到电磁屏蔽效果，以防止相邻两个电子器件之间相互发生电磁干扰。该封装结构中，由于通过导电胶体140实现接地连接，无需进行在第一塑封体150上开槽并在槽内填充导电材料等繁琐工艺，也就避免了开槽工艺中对第一基板110的损伤以及开槽深度不统一带来的后续缺陷，有利于提高封装质量。同时，由于屏蔽块130为单独的贴装结构，屏蔽块130的高度在制造过程中易于管控，且屏蔽块130不用参与电性连接，可以选择屏蔽块130的任意一面与第一基板110贴装，工艺制程更加灵活。
需要说明的是，本实施例中，电子器件包括但不限于芯片以及各种元器件。根据电子产品的实际需要，不是所有相邻的电子器件之间都需要设置屏蔽块130，即第一基板110上的接地引脚111以及屏蔽块130灵活设置在需要进行电磁屏蔽的两个电子器件之间。容易理解，为了便于导电胶体140的设置，接地引脚111靠近屏蔽块130的位置设置，或者，接地引脚111与屏蔽块130也可以部分重叠设置，这里不作具体限定。
请参考图2，屏蔽块130包括第二基板131，第二基板131上设有第二塑封体135，第二基板131或第二塑封体135与第一基板110连接，即屏蔽块130贴装至第一基板110时，不考虑正反面，可选择屏蔽块130的任意表面进行贴装。第二基板131的厚度以及第二塑封体135的高度决定了整个屏蔽块130的高度。实际工艺中，可以通过控制第二塑封体135的高度控制整个屏蔽块130的高度，高度控制更加容易。可选地，在其它实施方式中，屏蔽块130也可以是一个一体成型的阻挡块，阻挡块包括但不限于采用绝缘材质或导电材料。进一步地，阻挡块可采用塑料等制成，强度大、重量轻，又能起到支撑和隔挡作用。阻挡块的形状根据实际电子器件的屏蔽需求设置，包括但不限于封闭形状如方形、菱形、多边形、圆形或椭圆形等，或者为开口形状如弧形、直线段、曲线段、多段线等，阻挡块内部可以是实心、空心或镂空结构，这里不作具体限定。
本实施例中，第二基板131上设有第一金属连接端132，第一基板110上设有与第一金属连接端132相对应的第二金属连接端116，第一金属连接端132和第二金属连接端116连接。通过设置第一金属连接端132和第二金属连接端116，可以增强屏蔽块130和第一基板110之间的结合力，连接结构更加稳固。当然，若采用第二塑封体135与第一基板110连接，第一金属连接端132也可以设置在第二塑封体135上，这里不作具体限定。
请参照图3，可选地，至少两个相邻的电子器件包括第一芯片121和第二芯片123，比如，第一芯片121为射频芯片，第二芯片123为功率放大器芯片，这里不作具体限定。屏蔽块130设于第一芯片121和第二芯片123之间作为隔挡，接地引脚111设于屏蔽块130与第一芯片121之间，或者接地引脚111设于屏蔽块130与第二芯片123之间。容易理解，接地引脚111设于第一芯片121和第二芯片123之间的空隙处，且满足屏蔽块130与接地引脚111不重叠或部分重叠即可。
屏蔽块130的数量为一个，如图4中第二芯片123外的屏蔽块130结构，其形状可以根据实际的屏蔽需求进行设计，比如可以是弧形、圆形、方形或直线段，当然，还可以是其他任意规则或异形形状，这里不作具体限定。
屏蔽块130的数量为多个，多个屏蔽块130间隔呈单列设置，如图3中第二芯片123外的屏蔽块130结构，其形状可以根据实际的屏蔽需求进行设计，比如可以是弧形、圆形、方形、直线段或其他任意规则或异形形状。接地引脚111设于多个屏蔽块130的间隔之间。或者，接地引脚111设于多个屏蔽块130的任意一侧，如图4中第二芯片123外的接地引脚111的分布所示。当然接地引脚111的数量也可以是一个或多个，多个接地引脚111中，可以一部分设于屏蔽块130之间的间隙里，另一部分设于屏蔽块130的任意一侧，这里不作具体限定。
可选地，多个屏蔽块130也可以间隔呈多行设置，接地引脚111设于多行屏蔽块130之间，如图4中第一芯片121外的屏蔽块130的分布所示。此时，导电胶体140可选择性地填充在多行屏蔽块130之间。此外，接地引脚111和屏蔽块130也可以部分重叠设置，比如，两个接地引脚111间隔设置，屏蔽块130设于两个接地引脚111之间，且同时覆盖部分接地引脚111，如图5所示。应当理解，屏蔽块130和接地引脚111的布设方式有多种，可以根据实际情况需要灵活调整，屏蔽块130作为阻挡和支撑结构，在屏蔽块130的周围进行点胶设置导电胶体140，只要满足导电胶体140与接地引脚111电性连接即可，这里不再一一举例。
可选地，如图3和4所示，第一基板110上间隔贴装有第一芯片121、第二芯片123和第三芯片125，若第一芯片121为高频射频芯片或其它电磁辐射较大、较敏感的芯片，需要将第一芯片121作为独立屏蔽区域，此时可以将屏蔽块130布设为封闭环形，将第一芯片121独立围起来，实现电磁屏蔽分区。进一步地，屏蔽块130可采用连续贴装方式以及设置多层屏蔽块130，以提高分区屏蔽效果，抗电磁干扰能力更强。若第二芯片123为低频芯片，如滤波器等，屏蔽需求相对较低，可以将屏蔽块130布设为开环，如将屏蔽块130间隔设置为一段弧形，以满足第二芯片123的电磁屏蔽干扰。当然，也可以设置为连续的或设置为其它形状，这里不作具体限定。若第三芯片125为开关芯片等，对电磁信号影响不大，可以不用设置屏蔽块130。
进一步的，结合图1，接地引脚111包括设于第一基板110的正面的第一引脚112和设于第一基板110的背面的第二引脚113，第一引脚112和第二引脚113电连接，可选地，第一引脚112和第二引脚113通过第一基板110的内部线路实现电连接。其中，第一引脚112与导电胶体140连接，第二引脚113用于设置金属球115，金属球115包括但不限于锡球，用于实现外部接地。
本发明实施例提供的具有电磁屏蔽的封装结构100，通过在第一基板110上直接贴装屏蔽块130的方式实现阻挡和支撑作用，在屏蔽块130周围点胶设置导电胶体140，通过导电胶体140与第一基板110上的接地引脚111连接实现接地，并且通过在第一基板110上设置塑封屏蔽块130和电子器件的第一塑封体150，并在第一塑封体150外设置金属层160，通过导电胶体140与金属层160电连接，起到电磁屏蔽效果，防止各个电子器件之间相互发生电磁干扰，提高封装质量，提高封装结构的稳定性，有利于提升电子产品的运行稳定性。
第二实施例
本发明实施例提供一种封装结构制作方法，主要包括以下步骤：
S100：提供屏蔽块130。屏蔽块130的制作方法可以采用以下方式，若屏蔽块130采用独立阻挡块，可直接按照所需形状尺寸切割即可。可选地，本实施例中，请参照图6，屏蔽块130包括第二基板131和设置在第二基板131上的第二塑封体135，制作方法如下：
S110：提供第二基板131，利用塑封料在第二基板131上形成第二塑封体135。该塑封料采用高导热塑封料，比如在环氧基树脂（epoxy-based resin）或硅基树脂（silicone-based resin）中添加高导热材料，高导热材料包括但不限于氧化铝导热粉或纳米氧化铝等，以实现屏蔽块130的高导热性能。
可选的，在第二基板131上设置第一金属连接端132，用于与第一基板110连接，以提高第一基板110和第二基板131贴装的结合力。当然，也可以在第二塑封体135上设置第一金属连接端132，这里不作具体限定。
最后将制作的屏蔽块130进行切割，根据实际情况需要，切割成方形、圆形、圆锥形、梯形、沟渠形状或其它任意形状。该屏蔽块130无需与第一基板110进行电性连接，在与第一基板110贴装过程中可选择任意一面进行贴装，贴装工艺更加灵活。
请参考图7至图8，并结合图1。
S200：提供第一基板110。第一基板110上设有与第一金属连接端132相对应的第二金属连接端116，以便于第一金属连接端132与第二金属连接端116连接。可选地，第二金属连接端116设置在第一基板110的正面，接地引脚111包括第一引脚112和第二引脚113，第一引脚112设于第一基板110的正面，露于电子器件和屏蔽块130之间的空隙，且不与第二金属连接端116重叠，即第一引脚112与第二金属连接端116间隔设置，使得屏蔽块130和第一基板110连接后，第一引脚112还能部分或全部地露于屏蔽块130之外。第一基板110的背面还设有连接引脚114和第二引脚113，连接引脚114和第二引脚113均用于设置金属球115，连接引脚114通过金属球115实现与其它电路板的连接，第二引脚113通过金属球115实现外部接地。容易理解，第一引脚112和第二引脚113通过第一基板110内部的线路电连接。第二金属连接端116以及第一引脚112根据实际电子产品的需要，设于第一基板110上需要进行电磁屏蔽分隔的区域。
S210：在第一基板110上贴装屏蔽块130和多个电子器件。其中，多个电子器件间隔设置，屏蔽块130设于至少一组相邻的两个电子器件之间。不是所有的相邻两个电子器件之间都需要设置屏蔽块130，根据实际屏蔽需求，选择性地在有屏蔽需求的区域贴装屏蔽块130。本实施例中，在第一芯片121和第二芯片123之间贴装屏蔽块130。可以理解，电子器件的贴装以及屏蔽块130的贴装可以不分先后顺序，当然，为了提高贴装效率，也可以同时进行电子器件和屏蔽块130的贴装，一次性完成贴装工序。贴装方式可以采用但不限于SMT（surface mount technology）表面贴装技术或者贴装键合技术等。电子器件可采用正装或倒装方式，这里不作具体限定。
S220：在屏蔽块130的四周设置导电胶体140，以使导电胶体140与接地引脚111电性连接。可选地，采用点胶工艺，导电胶体140中添加导电颗粒，导电颗粒可以是铜、锡、铋、银或石墨烯中的任意一种或多种，通过添加导电颗粒进一步增强电磁屏蔽性能。再对导电胶体140进行烘烤固化，使得导电胶体140与第一基板110上的第一引脚112电性连接，实现接地。
S230：在第一基板110上塑封电子器件和屏蔽块130，形成第一塑封体150。第一塑封体150一次成型，覆盖在第一基板110的正面，将第一基板110正面的全部电子器件和屏蔽块130一起保护起来，容易理解，导电胶体140也一并被塑封。可选地，第一塑封体150采用的塑封料为高导热塑封料，比如在环氧基树脂（epoxy-based resin）或硅基树脂（silicone-based resin）中添加高导热材料，高导热材料包括但不限于氧化铝导热粉或纳米氧化铝等，以实现第一塑封体150的高导热性能。之后，通过研磨第一塑封体150，以使导电胶体140从第一塑封体150表面露出，同时，也对第一塑封体150表面进行修整，提高第一塑封体150表面的平整度，便于金属层160的均匀溅射。
S240：在第一基板110的背面进行植球工艺，即在连接引脚114和第二引脚113上分别设置金属球115，金属球115可采用锡球。连接引脚114通过金属球115实现与其它电路板的连接，第二引脚113通过金属球115实现外部接地。植球工艺后，对第一基板110和第一塑封体150进行切割，形成单颗产品。
S250：在第一塑封体150上溅射金属层160，以使金属层160与导电胶体140电性连接。可选地，采用溅射工艺，在单颗产品的表面（上表面和四个侧面）溅射金属层160，实现电磁屏蔽效果。当然，金属层160的设置也可以采用电镀、覆设金属膜等方式，这里不作具体限定。
需要说明的是，第一基板110和第二基板131可以采用但不限于聚丙烯、碳化硅、陶瓷、铜箔等材料。本实施例中未提及的其它部分内容，与第一实施例中描述的内容相似，这里不再赘述。
本实施例提供的一种封装结构制作方法，通过在第一基板110上贴装屏蔽块130实现隔挡，再在屏蔽块130周围点胶设置导电胶体140，通过导电胶体140分别与第一基板110上的接地引脚111和第一塑封体150上的金属层160连接，实现电磁屏蔽效果。由于屏蔽块130无需进行电性连接，其贴装无方向性，工艺更加灵活，屏蔽块130独立制作，高度也容易控制。通过点胶工艺实现电连接，避免开槽、填充涂设等繁琐步骤，简化工艺流程，并且避免了由于开槽深浅不一、导电材料填充不良、焊接不良等缺陷，有利于提高封装质量。同时，屏蔽块130还能贴装设置为任意所需形状，操作更加方便。
综上所述，本发明实施例提供的一种具有电磁屏蔽的封装结构100和封装结构制作方法，采用贴装屏蔽块130以及在屏蔽块130周围点胶设置导电胶体140，以使导电胶体140分别与第一基板110上的接地引脚111和第一塑封体150上的金属层160连接，实现电磁屏蔽效果。屏蔽块130贴装更加方便，可以根据实际需求在第一基板110上形成各种形状的屏蔽隔挡，通过对屏蔽块130间隔设置、连续设置或多层设置方式，以满足不同的电磁屏蔽高低要求，应用范围广。无需开槽填充等步骤，避免对基板造成损伤，简化工艺流程，提高封装质量。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种具有电磁屏蔽的封装结构，其特征在于，包括第一基板、屏蔽块和多个电子器件，多个所述电子器件间隔设于所述第一基板上，所述屏蔽块设于至少一组相邻的两个所述电子器件之间；
所述第一基板上设有接地引脚，所述屏蔽块的四周包覆导电胶体，所述导电胶体与所述接地引脚电性连接；
所述第一基板上还设有第一塑封体，用于封装所述电子器件和所述屏蔽块，所述导电胶体远离所述第一基板的一侧露出所述第一塑封体远离所述第一基板的表面；所述第一塑封体远离所述第一基板的一侧设有金属层，所述金属层与所述导电胶体电性连接；所述屏蔽块采用绝缘体，屏蔽块以贴装方式固定在第一基板上，无需在第一塑封体上开槽；
屏蔽块与接地引脚不重叠；
所述屏蔽块包括第二基板，所述第二基板上设有第二塑封体，所述第二基板或所述第二塑封体上设有第一金属连接端，所述第一基板上设有与所述第一金属连接端相对应的第二金属连接端，所述第一金属连接端和所述第二金属连接端连接。
2.根据权利要求1所述的具有电磁屏蔽的封装结构，其特征在于，至少一组相邻的所述电子器件包括第一芯片和第二芯片，所述屏蔽块设于所述第一芯片和所述第二芯片之间，所述接地引脚设于所述屏蔽块与所述第一芯片之间，或者所述接地引脚设于所述屏蔽块与所述第二芯片之间。
3.根据权利要求1所述的具有电磁屏蔽的封装结构，其特征在于，所述屏蔽块的数量为一个或多个，多个所述屏蔽块间隔呈单列设置，所述接地引脚设于多个所述屏蔽块之间；和/或，多个所述屏蔽块间隔呈多行设置，所述接地引脚设于多行所述屏蔽块之间。
4.根据权利要求1所述的具有电磁屏蔽的封装结构，其特征在于，所述接地引脚包括设于所述第一基板的正面的第一引脚和设于所述第一基板的背面的第二引脚，所述第一引脚和所述第二引脚电连接，所述第一引脚与所述导电胶体连接，所述第二引脚用于设置金属球。
5.一种封装结构制作方法，其特征在于，包括：
提供屏蔽块；
提供第一基板，在所述第一基板上贴装所述屏蔽块和多个电子器件；其中，多个所述电子器件间隔设置，所述屏蔽块设于至少一组相邻的两个所述电子器件之间；
所述第一基板上设置接地引脚，所述接地引脚露于所述电子器件和所述屏蔽块之间的空隙；
在所述屏蔽块的四周设置导电胶体，以使所述导电胶体与所述接地引脚电性连接；
在所述第一基板上塑封所述电子器件和所述屏蔽块，形成第一塑封体，并使所述导电胶体露出所述第一塑封体；
在所述第一塑封体上溅射金属层，以使所述金属层与所述导电胶体电性连接；所述屏蔽块采用绝缘体，屏蔽块以贴装方式固定在第一基板上，无需在第一塑封体上开槽；屏蔽块与接地引脚不重叠；
所述提供屏蔽块的步骤包括：
提供第二基板，在所述第二基板上形成第二塑封体；
在所述第二基板或第二塑封体上设置第一金属连接端；所述提供第一基板的步骤还包括：在所述第一基板上设置与所述第一金属连接端相对应的第二金属连接端，所述第一金属连接端与所述第二金属连接端连接。
6.根据权利要求5所述的封装结构制作方法，其特征在于，所述第一基板上设置接地引脚的步骤包括：
若多个所述屏蔽块间隔呈单列设置，所述接地引脚设于多个所述屏蔽块之间；和/或，若多个所述屏蔽块间隔呈多行设置，所述接地引脚设于多行所述屏蔽块之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011470285.7A CN112490218B (zh) | 2020-12-14 | 2020-12-14 | 具有电磁屏蔽的封装结构和封装结构制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011470285.7A CN112490218B (zh) | 2020-12-14 | 2020-12-14 | 具有电磁屏蔽的封装结构和封装结构制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112490218A CN112490218A (zh) | 2021-03-12 |
| CN112490218B true CN112490218B (zh) | 2024-04-16 |
Family
ID=74918069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011470285.7A Active CN112490218B (zh) | 2020-12-14 | 2020-12-14 | 具有电磁屏蔽的封装结构和封装结构制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112490218B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113314508A (zh) * | 2021-05-28 | 2021-08-27 | 东莞记忆存储科技有限公司 | 一种倒装芯片封装结构及其加工工艺方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101202208A (zh) * | 2006-12-14 | 2008-06-18 | 英业达股份有限公司 | 电子元件的制造方法 |
| CN104347533A (zh) * | 2013-08-01 | 2015-02-11 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| CN107535081A (zh) * | 2015-05-11 | 2018-01-02 | 株式会社村田制作所 | 高频模块 |
| CN108109970A (zh) * | 2016-11-24 | 2018-06-01 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| CN108878381A (zh) * | 2018-06-01 | 2018-11-23 | 江苏长电科技股份有限公司 | 一种电磁屏蔽封装结构及其工艺方法 |
| CN110752163A (zh) * | 2019-10-23 | 2020-02-04 | 杭州见闻录科技有限公司 | 一种用于通信模块产品的emi屏蔽工艺和通信模块产品 |
| CN111554675A (zh) * | 2020-05-18 | 2020-08-18 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI594390B (zh) * | 2014-05-16 | 2017-08-01 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
| TWI611533B (zh) * | 2014-09-30 | 2018-01-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
| KR102488875B1 (ko) * | 2018-01-30 | 2023-01-17 | 삼성전자주식회사 | 전자파 차폐구조 및 그 제조방법 |
| US20200359534A1 (en) * | 2019-05-09 | 2020-11-12 | Intel Corporation | Radio frequency/electromagnetic interference shielding sructures containing plastic materials |
-
2020
- 2020-12-14 CN CN202011470285.7A patent/CN112490218B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101202208A (zh) * | 2006-12-14 | 2008-06-18 | 英业达股份有限公司 | 电子元件的制造方法 |
| CN104347533A (zh) * | 2013-08-01 | 2015-02-11 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| CN107535081A (zh) * | 2015-05-11 | 2018-01-02 | 株式会社村田制作所 | 高频模块 |
| CN108109970A (zh) * | 2016-11-24 | 2018-06-01 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| CN108878381A (zh) * | 2018-06-01 | 2018-11-23 | 江苏长电科技股份有限公司 | 一种电磁屏蔽封装结构及其工艺方法 |
| CN110752163A (zh) * | 2019-10-23 | 2020-02-04 | 杭州见闻录科技有限公司 | 一种用于通信模块产品的emi屏蔽工艺和通信模块产品 |
| CN111554675A (zh) * | 2020-05-18 | 2020-08-18 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品 |
| CN111739885A (zh) * | 2020-05-18 | 2020-10-02 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112490218A (zh) | 2021-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9922946B2 (en) | Method of manufacturing a semiconductor package having a semiconductor chip and a microwave component | |
| US9583811B2 (en) | Transition between a plastic waveguide and a semiconductor chip, where the semiconductor chip is embedded and encapsulated within a mold compound | |
| US7649499B2 (en) | High-frequency module | |
| US5286926A (en) | Integrated circuit package and process for producing same | |
| KR100733103B1 (ko) | 가요성 정각 안테나용 내장형 ｒｆ 수직 상호 접속체 | |
| US4881116A (en) | Package for integrated circuit | |
| US20170154854A1 (en) | Anti-emi shielding package and method of making same | |
| US20060226928A1 (en) | Ball coax interconnect | |
| WO2013121732A1 (ja) | 無線モジュール | |
| CN104022106A (zh) | 具有波导管天线的半导体封装件及其制造方法 | |
| EP3151276B1 (en) | Methods to improve bga package isolation in radio frequency and millimeter wave products | |
| CN112234047B (zh) | 分层电磁屏蔽封装结构和封装结构制作方法 | |
| CN105359267B (zh) | 包括具有至少部分被电介质层包围的多个金属芯的互连件的互连系统 | |
| US11949144B2 (en) | Structure for mounting a transmission line substrate having interlayer connection conductors to another substrate by a conductive bonding material | |
| CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
| CN108933121A (zh) | 半导体封装装置 | |
| CN112490218B (zh) | 具有电磁屏蔽的封装结构和封装结构制作方法 | |
| CN112103196A (zh) | 电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法 | |
| US11581652B2 (en) | Spiral antenna and related fabrication techniques | |
| KR102035774B1 (ko) | 선택적으로 조정된 전기적 특성을 갖는 전자 소자 | |
| US20050206015A1 (en) | System and method for attenuating electromagnetic interference | |
| CN212848785U (zh) | 无线通讯模组封装结构及电子产品 | |
| KR20190080246A (ko) | 반도체 패키지의 제조방법 | |
| JPH046104B2 (zh) | ||
| TWI797695B (zh) | 一種封裝模組及其封裝方法、電子設備 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |