CN110752163A - 一种用于通信模块产品的emi屏蔽工艺和通信模块产品 - Google Patents

一种用于通信模块产品的emi屏蔽工艺和通信模块产品 Download PDF

Info

Publication number
CN110752163A
CN110752163A CN201911013751.6A CN201911013751A CN110752163A CN 110752163 A CN110752163 A CN 110752163A CN 201911013751 A CN201911013751 A CN 201911013751A CN 110752163 A CN110752163 A CN 110752163A
Authority
CN
China
Prior art keywords
emi
shielding
metal
components
module product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911013751.6A
Other languages
English (en)
Inventor
李林萍
盛荆浩
江舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Jianwenlu Technology Co Ltd
Original Assignee
Hangzhou Jianwenlu Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Jianwenlu Technology Co Ltd filed Critical Hangzhou Jianwenlu Technology Co Ltd
Priority to CN201911013751.6A priority Critical patent/CN110752163A/zh
Publication of CN110752163A publication Critical patent/CN110752163A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本申请公开了一种用于通信模块产品的EMI屏蔽工艺，通信模块产品包括表面安装有需要进行EMI屏蔽的元器件的基板，工艺包括以下步骤：a)在基板上的围绕元器件的位置或元器件之间的位置布置焊盘；b)将多个模块化EMI元件贴装在焊盘上以实现对元器件的包围或元器件之间的阻隔。本申请还公开了一种通信模块产品，在其上施加上述EMI屏蔽工艺。另外还公开了一种通信模块产品，包括表面安装有需要进行EMI屏蔽的元器件的基板，在元器件之间和/或元器件的周围设置有由多个模块化EMI屏蔽元件排列而成的屏蔽墙，模块化EMI屏蔽元件被焊接在基板上的焊盘上。本申请能够以较低成本的工艺方法实现定制型屏蔽，且便于实现大批量生产。

Description

一种用于通信模块产品的EMI屏蔽工艺和通信模块产品
技术领域
本申请涉及通信器件领域，主要涉及一种用于通信模块产品的EMI屏蔽工艺和通信模块产品。
背景技术
现有的EMI屏蔽技术主要是用于手机等蜂窝终端，随着频段的复杂、载波聚合需要邻近频段的同时使用，终端内部空间更小、集成度越来越高，模块之间的干扰成为一个难题，要保证通信效果和整机功耗，对模块之间的EMI屏蔽的要求越来越高，尤其是低频频段的屏蔽。随着通信技术的不断扩展，各类终端也必须广泛的应用高标准的EMI屏蔽工艺来保证通信模块的性能，包括各类智能终端，无人机，无人驾驶，汽车通信模块，IOT等等。
现有的EMI屏蔽技术主要包括共形EMI屏蔽结构、分段式EMI屏蔽结构。共形EMI屏蔽结构通过溅射或喷涂的方式施加金属屏蔽层，但是这种方式无法做到分段式屏蔽。而分段式EMI屏蔽结构往往针对每个芯片器件做出独立的屏蔽区域，具体需要通过挖槽以及填充或涂胶等方式来在器件之间形成分段式屏蔽结构。但是这种分段式工艺的制造成本高，工艺管控困难。
现有的技术方案的不够灵活，元器件之间连接时，必须通过基板的第二层金属层，增加了走线的长度和布线的难度，且现有技术方案只能大面积和整片区域进行分段式屏蔽，无法做到局部或某些元件之间特定位置的定制型屏蔽。
发明内容
针对以上EMI屏蔽技术存在的问题，本发明提出了一种用于通信模块产品的EMI屏蔽工艺，用以解决现有技术布线难以及无法实现局部或某些元件之间特定位置的定制型屏蔽问题。
根据本发明的第一方面，提出了一种用于通信模块产品的EMI屏蔽工艺，通信模块产品包括表面安装有需要进行EMI屏蔽的元器件的基板，工艺包括以下步骤：a)在基板上的围绕元器件的位置或元器件之间的位置布置焊盘；b)将多个模块化EMI元件贴装在焊盘上以实现对元器件的包围或元器件之间的阻隔。该工艺可以实现对局部或某些元器件之间的单独屏蔽，且工艺简单，实施成本低，易于大规模量产。
优选的，模块化EMI元件为利用铜材料制成的方块。利用铜材料制成的模块化EMI元件具有较强的屏蔽性能。
优选的，模块化EMI元件为由金属层和绝缘介质材料层叠制成的方块，并且方块具有金属底面以便于与焊盘键合，并且金属层垂直于金属底面并且与金属底面电连通。采用类电容结构的模块化EMI元件，可以根据需求设计合理的层数便于成本的控制。
优选的，金属层是利用银、铜、镍和镍铁中的一种材料采用电镀、溅射或喷涂的方式制成。金属层有多种材料可供选择，可以根据屏蔽性能要求和成本的综合考量，选用合适的材料进行模块化EMI元件的制作。
优选的，在具有多层金属层的情况下，不同的金属层分别采用不同的材料制成。利用不同材料的金属层的设置，可以实现最佳的EMI屏蔽效果。
进一步优选的，金属层的面积大小为元件与金属层平行的侧表面的面积大小的20-100％。金属层面积的大小可根据屏蔽效果的需要进行设定，便于成本的控制。
优选的，金属层的厚度在100nm-5000nm之间。在该范围内选择不同厚度的金属层，可以获得不同程度的EMI屏蔽效果，提高了整体方案的灵活性。
优选的，方块的与金属层垂直的侧表面包敷金属材料。凭借侧表面的金属材料，可以进一步的提升EMI模块的屏蔽性能。
进一步优选的，模块化EMI元件是通过在玻璃晶圆上依次形成金属屏蔽层和介质层并且随后切割形成。采用玻璃晶圆可以大幅降低成本。
优选的，模块化EMI元件的制造工艺包括如下步骤：
i)在玻璃晶圆上溅射金属粘附层；
ii)依次溅射一层或多层金属屏蔽层和绝缘层；以及
iii)将溅射后的玻璃晶圆切割成方块并且在方块上制造金属底面。
优选的，还包括以下步骤：
c)对通信模块产品进行注塑封装；
d)通过处理使得模块化EMI屏蔽元件的顶面从注塑材料的表面暴露出；
e)在通信模块产品的表面上形成EMI金属屏蔽层，并且使得EMI金属屏蔽层与模块化EMI屏蔽元件相连接。
根据本发明的第二方面，提出了一种通信模块产品，该通信模块产品上施加了上述的EMI屏蔽工艺。该通信模块产品利用上述工艺，具有极低的制造成本和施工成本，适用大批量生产和推广。
根据本发明的第三方面，提出了一种通信模块产品，该通信模块产品包括表面安装有需要进行EMI屏蔽的元器件的基板，在元器件之间和/或元器件的周围设置有由多个模块化EMI屏蔽元件排列而成的屏蔽墙，模块化EMI屏蔽元件被焊接在基板上的焊盘上。凭借多个模块化EMI屏蔽元件组成的屏蔽墙，可以实现对一个或多个元器件之间的定制型屏蔽。
优选的，在屏蔽墙中的个别模块化EMI屏蔽元件及其对应的焊盘之间形成有间隙以供基板上的电路布线通过。凭借屏蔽墙的间隔设置，可以为基板上的电路布线提供便利，使电路布线排版更为合理简洁。
优选的，通信模块产品的顶部整体或部分设置有注塑材料。通过注塑材料的封装，提高通信模块产品之间的各元器件的稳定性。
优选的，注塑材料的外围和顶部设置有EMI金属屏蔽层。凭借外围的EMI金属屏蔽层，可以从整体上提升通信模块产品中各元器件间的屏蔽性能。
优选的，EMI金属屏蔽层与屏蔽墙相连接。凭借EMI金属屏蔽层与屏蔽墙的连接，将各元器件包覆于二者形成的屏蔽空间内，进一步提升了屏蔽效果。
本申请提出了一种用于通信模块产品的EMI屏蔽工艺，通过在基板上的围绕元器件的位置或元器件之间的位置布置焊盘；将多个模块化EMI元件贴装在焊盘上以实现对元器件的包围或元器件之间的阻隔，形成对元器件的定制化屏蔽。基于该工艺还提出了一种通信模块产品，表面安装有需要进行EMI屏蔽的元器件的基板，在元器件之间和/或元器件的周围设置有由多个模块化EMI屏蔽元件排列而成的屏蔽墙，模块化EMI屏蔽元件被焊接在基板上的焊盘上。本申请可以通过基板上的多种模块化EMI屏蔽元件的布置方案，可以节省走线路径和布线空间，能够以低成本的工艺方法实现定制型屏蔽，且便于大批量生产。
附图说明
包括附图以提供对实施例的进一步理解并且附图被并入本说明书中并且构成本说明书的一部分。附图图示了实施例并且与描述一起用于解释本发明的原理。将容易认识到其它实施例和实施例的很多预期优点，因为通过引用以下详细描述，它们变得被更好地理解。附图的元件不一定是相互按照比例的。同样的附图标记指代对应的类似部件。
图1示出了现有技术中的共形EMI屏蔽结构的示意图；
图2示出了现有技术中的分段式EMI屏蔽结构的示意图；
图3a-e示出了根据本发明的实施例的EMI屏蔽工艺的流程图；
图4a和4b示出了根据本发明的实施例的通信模块产品注塑封装前的平面结构示意图；
图5示出了根据本发明的一个具体的实施例的EMI模块的制造工艺流程图；
图6示出了根据本发明的一个具体的实施例的EMI模块的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
图1示出了现有技术中的共形EMI屏蔽结构的示意图。如图1所示，该屏蔽结构包括基板101以及设置于基板101上的芯片102，其中芯片102具体可以为滤波器、低噪声放大器(LNA)、低通滤波器(LPF)、合路器、开关(Switch)、运算放大器(PA)、射频集成电路(RFIC)等。EMI金属屏蔽层通过溅射或者喷涂的方式，设计不同的材料或者屏蔽层组合。利用铜等单一金属屏蔽层，可根据需要设定厚度，工艺简单，但高频屏蔽效果差；利用银、镍铁等导电率和导磁率性能好的材料的组合形成复合屏蔽层，可实现良好的低频屏蔽效果，但成本高无法分段式屏蔽；在金属屏蔽层外增加金属屏蔽贴或导电胶带的方式，成本较高，不利于量产且无法实现分段式屏蔽。
图2示出了现有技术中的分段式EMI屏蔽结构的示意图。如图2所示，该屏蔽结构包括基板201以及设置于基板201上的芯片202，其中芯片202具体可以为滤波器、低噪声放大器(LNA)、低通滤波器(LPF)、合路器、开关、运算放大器(PA)等。在芯片202之间设置有分段式屏蔽材料203，使得每个芯片能够有独立的屏蔽区域，大幅提升了屏蔽效果。该分段式EMI屏蔽结构一般需要在分段屏蔽的芯片周围预先开槽填充导电材料，再完成模块表面的金属屏蔽层；或开槽后直接溅射或者喷涂导电材料(或使用wire bonding的方法在芯片之间形成屏蔽，亦或在某个芯片区域打线后形成法拉第笼，起到屏蔽的效果)。该分段式EMI屏蔽结构工艺复杂，可靠性能不高，对低频的屏蔽依赖于外层屏蔽层的厚度，成本较高，不利于量产。对于在芯片上使用导电贴或静电膜贴后进行注塑开槽形成的双层屏蔽结构，虽然对低频的屏蔽效果优于上述方案，但使用导电贴或静电膜贴的成本较高，量产的工艺难以控制，导电贴或静电膜贴的贴合和开槽难度很大，最后产品切割也会有风险。
以上两种方案普遍成本较高，工艺控制难度大，且元器件连接时，受限于屏蔽结构，必须通过基板的第二层金属层，增加了走线的长度和布线的难度，且只能大面积和整个区域进行分段式屏蔽，无法做到局部和某些元器件之间的特定位置的定制型屏蔽。
参考图3，图3为根据本发明的实施例的EMI屏蔽工艺的流程图。首先如图3a所示，利用表面贴装(SMT)技术将模块元件302贴装到基板301上，并完成焊接和清洗。该模块元件302可以包括滤波器芯片、低噪声放大器(LNA)、开关、射频集成电路(RFIC)和运算放大器(PA)等芯片，也可以是电阻、电容、电感或者合路器，LPF等任何元件。当然，SMT仅仅是示例的一种方式，也通过其他工艺安装模块元件，例如引线键合、CSP超声焊接、PoP(堆叠装配技术)等工艺，同样可以实现本发明的技术效果。
继续参考图3b，将EMI模块贴装在基板预留焊盘上，使其在芯片之间形成屏蔽。贴装的方式可以选择表面贴装(SMT)工艺或引线键合、CSP超声焊接、PoP(堆叠装配技术)等工艺。EMI模块根据实际使用需求可选用标准SMT尺寸的EMI屏蔽模块，优选的，本申请采用标准SMT尺寸的EMI屏蔽模块，例如01005/0201/0402/0603/0805等尺寸。
在本申请的其他具体的实施例中，可根据实际屏蔽要求需要定制任何形状的EMI模块，采用定制化的EMI模块可以根据需求设计，可选用铜块，并利用机加工的方式加工成SMT元件大小的尺寸，作为EMI模块。
在另一实施例中，EMI模块为定制化的类电容元件，例如图6所示的EMI模块的结构示意图。该EMI模块的底部端子601完全覆盖类电容元件的底部焊接端，该EMI模块的内部具有至少一层的与电容元件结构类似的金属层602和绝缘介质材料层603，该EMI模块由金属层602与绝缘介质材料层603叠制而成，且该金属层602和底部端子601连通，该金属层602可以使用不同的材质，例如银、铜、镍、镍铁等材质，通过电镀、溅射、喷涂等方法实现。在具有多层金属层的EMI模块结构中，不同金属层的材质亦可以选用不同材质，以此达到最佳的EMI屏蔽效果。
虽然图6中示出的EMI模块中的金属层602露出模块表面，但应当认识到金属层602亦可不露出，即金属层602的面积可小于EMI模块本体的截面，根据本申请的发明人的多次试验，金属层602的面积在EMI模块本体的截面面积的20％-100％范围内，均可实现EMI屏蔽的效果，实际使用可根据屏蔽要求来设定合理的金属层602的大小，可以在保证屏蔽效果的情况下尽可能的减少成本。
在进一步优选的实施例中，金属层602的厚度选自100nm-5000nm，根据本申请的发明人的多次试验，在该厚度范围内的金属层602，可以具有较佳的EMI屏蔽的效果，实际使用时可以根据屏蔽要求来设定合理的金属层602的厚度，可以在保证屏蔽效果的情况下尽可能的减少成本。
在另一优选的实施例中，在EMI模块的侧端设置有侧端端子，设置侧端端子可以使EMI模块的具有多样的工艺设计，同时亦可作为外层屏蔽层增加EMI模块的屏蔽性能。
在另一个具体的实施例中，图5示出了EMI模块的制造工艺流程图，该EMI模块为在玻璃晶圆501上溅射或电镀形成金属屏蔽层503和介质层，采用玻璃晶圆501可以极大的降低成本，该工艺包括以下步骤：
在玻璃晶圆501上通过溅射或电镀的方式形成一层金属粘附层502，该金属粘附层502的材质包括Ti，TiW，Cr等，金属粘附层502的设置可以使得金属屏蔽层503更好的附着于玻璃晶圆501上，提升金属屏蔽层503的附着力保证EMI模块的稳定性；
在金属粘附层502上再次通过溅射的方式形成金属屏蔽层503，金属屏蔽层503的材质可以为铜、银、镍、镍铁等金属屏蔽材质；
在金属屏蔽层503上再次溅射形成绝缘层504，绝缘层504的材质可以为氧化硅、氮化硅等绝缘性材料，通过绝缘层504将金属屏蔽层503与金属层505分割开来，一方面提升金属屏蔽层503的粘附性，另一方面也可以通过间隔的金属屏蔽层503提升整体的屏蔽效果；
在绝缘层504的基础上溅射形成金属层505，该金属层505的材质与金属层屏蔽层503的材质可以相同或不同，二者的可选择性搭配可以最大化提升屏蔽效果；
将上述处理后的玻璃晶圆501进行切割，制成所需形状的端子，并在端子底部制造金属底面。该工艺采用玻璃晶圆501作为基底材料，在玻璃晶圆501上溅射形成多层金属屏蔽层和介质层，可以在降低成本的同时保证EMI屏蔽效果，可大批量制作或定制不同尺寸的EMI模块。
继续参考图3c，EMI模块贴装在基板301预留焊盘上后，对基板301上的元器件进行注塑，以在各元器件的外围包覆注塑材料304，元器件与基板301之间也填充有注塑材料304。完成初步工艺流程。该步骤下的通信模块产品通过EMI模块的布设具有一定的屏蔽效果。
在优选的实施例中，如图3d，对图3c中的产品进行加工，对注塑后的产品顶部进行研磨，使EMI屏蔽模块露出，可以清楚的显示各区域的屏蔽情况。
在进一步优选的实施例中，如图3e，对如图3d研磨后的产品进行溅射以形成金属屏蔽层，该金属屏蔽层与注塑材料304内的EMI模块303连接共同形成封闭的EMI屏蔽结构，将元器件完全包覆于封闭的EMI屏蔽结构内，更进一步提升了产品的屏蔽效果。
图4a和4b示出了根据本发明的实施例的通信模块产品注塑封装前的平面结构示意图，其中示出了施加了如上述图3a-b的EMI屏蔽工艺后，即注塑封装前的通信模块产品。首先图4a所示，该通信模块产品包括设置在基板401上的模块元件，模块元件包括：低噪声放大器4021、射频集成电路4022、开关4023和运算放大器4024，在低噪声放大器4021的周围布设有EMI模块4031，多个EMI模块4031首尾间隔排列形成环绕低噪声放大器4021的矩形屏蔽结构，低噪声放大器4021与射频集成电路4022通过EMI模块4031之间的间隔布线连接，运算放大器4024与低噪声放大器4021、射频集成电路4022、开关4023邻近的两边外侧布设有首尾相连的EMI模块4032且形成直角状屏蔽结构，射频集成电路4022的下方设置有条状屏蔽结构的EMI模块4033。利用多个EMI模块4031首尾间隔排列形成环绕低噪声放大器4021的矩形屏蔽结构、首尾相连的EMI模块4032形成的直角状屏蔽结构、条状屏蔽结构的EMI模块4033可以有效的形成对低噪声放大器4021、射频集成电路4022、开关4023和运算放大器4024之间的信号屏蔽，进而使得整个射频模块产品得到更好的灵敏度和更低的功耗。
继续参考图4b，该通信模块产品包括设置在基板401上的模块元件，模块元件包括：低噪声放大器4021、射频集成电路4022、开关4023和运算放大器4024，在低噪声放大器4021的周围布设有EMI模块4031，多个EMI模块4031首尾间隔排列形成环绕低噪声放大器4021的双层矩形屏蔽结构，运算放大器4024与低噪声放大器4021相对的一侧布设有间隔排列的EMI模块4033且形成长条状屏蔽结构，开关4023与低噪声放大器4021相对的一侧设置有条状屏蔽结构的EMI模块4032。利用多个EMI模块4031首尾间隔排列形成环绕低噪声放大器4021的双层矩形屏蔽结构，极大的提升了对低噪声放大器4021的屏蔽效果，同时首尾间隔排列的EMI模块4033形成的长条状屏蔽结构、条状屏蔽结构的EMI模块4032可以有效的形成对低噪声放大器4021、射频集成电路4022、开关4023和运算放大器4024之间的信号屏蔽，该射频模块产品具有良好的灵敏度和较低的功耗，同时制造成本较低。
虽然图4a和4b中仅示出了将EMI模块作为方形环状、条状和直角的形状，但应当认识到，EMI模块作为形成屏蔽阵列的基本元素可以任意组合使用，可以用在芯片的任何位置与任何区域，设计成任意的形状、大小和组合，例如形成环状、密封的方形或者阵列的形状，同样可以实现本发明的EMI屏蔽效果。
上述通信模块产品可以是在无线蜂窝终端中使用过的射频模块产品，该无线蜂窝终端可以是2G/3G/4G/5G的手机、WiFi设备、Pad、智能手表、IOT设备和车载终端等。而通信模块产品上的模块元件例如可以是滤波器、开关、低噪声放大器、运算放大器、调谐器或前者的组合。
本发明的EMI屏蔽工艺，将多个模块化EMI元件贴装在基板上围绕元器件或元器件之间预先布设的焊盘上，以实现对元器件的包围或元器件之间的阻隔，形成对元器件的定制化屏蔽。基于该工艺还提出了一种通信模块产品，表面安装有需要进行EMI屏蔽的元器件的基板，在元器件之间和/或元器件的周围设置有由多个模块化EMI屏蔽元件排列而成的屏蔽墙，模块化EMI屏蔽元件被焊接在基板上的焊盘上。本申请可以通过基板上的多种模块化EMI屏蔽元件的布置方案，可以节省走线路径和布线空间，能够以低成本的工艺方法实现定制型屏蔽，且便于大批量生产。
以上描述了本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
在本申请的描述中，需要理解的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。措词‘包括’并不排除在权利要求未列出的元件或步骤的存在。元件前面的措词‘一’或‘一个’并不排除多个这样的元件的存在。在相互不同从属权利要求中记载某些措施的简单事实不表明这些措施的组合不能被用于改进。在权利要求中的任何参考符号不应当被解释为限制范围。

Claims (17)

1.一种用于通信模块产品的EMI屏蔽工艺，所述通信模块产品包括表面安装有需要进行EMI屏蔽的元器件的基板，所述工艺包括以下步骤：
a)在所述基板上的围绕所述元器件的位置或所述元器件之间的位置布置焊盘；
b)将多个模块化EMI元件贴装在所述焊盘上以实现对所述元器件的包围或所述元器件之间的阻隔。
2.根据权利要求1所述的工艺，其特征在于，所述模块化EMI元件为利用铜材料制成的方块。
3.根据权利要求1所述的工艺，其特征在于，所述模块化EMI元件为由金属层和绝缘介质材料层叠制成的方块，并且所述方块具有金属底面以便于与所述焊盘键合，并且所述金属层垂直于所述金属底面并且与所述金属底面电连通。
4.根据权利要求3所述的工艺，其特征在于，所述金属层是利用银、铜、镍和镍铁中的一种材料采用电镀、溅射或喷涂的方式制成。
5.根据权利要求4所述的工艺，其特征在于，在具有多层所述金属层的情况下，不同的金属层分别采用不同的材料制成。
6.根据权利要求3所述的工艺，其特征在于，所述金属层的面积大小为所述元件与所述金属层平行的侧表面的面积大小的20-100％。
7.根据权利要求3所述的工艺，其特征在于，所述金属层的厚度在100nm-5000nm之间。
8.根据权利要求3所述的工艺，其特征在于，所述方块的与所述金属层垂直的侧表面包敷金属材料。
9.根据权利要求3-8中任一项所述的工艺，其特征在于，所述模块化EMI元件是通过在玻璃晶圆上依次形成金属屏蔽层和介质层并且随后切割形成。
10.根据权利要求9所述的工艺，其特征在于，所述模块化EMI元件的制造工艺包括如下步骤：
i)在玻璃晶圆上溅射金属粘附层；
ii)依次溅射一层或多层金属屏蔽层和绝缘层；以及
iii)将溅射后的玻璃晶圆切割成方块并且在所述方块上制造金属底面。
11.根据权利要求1-8中任一项所述的工艺，其特征在于，还包括以下步骤：
c)对所述通信模块产品进行注塑封装；
d)通过处理使得所述模块化EMI屏蔽元件的顶面从所述注塑材料的表面暴露出；
e)在所述通信模块产品的表面上形成EMI金属屏蔽层，并且使得所述EMI金属屏蔽层与所述模块化EMI屏蔽元件相连接。
12.一种通信模块产品，其上施加了如权利要求1-11中任一项所述的EMI屏蔽工艺。
13.一种通信模块产品，所述通信模块产品包括表面安装有需要进行EMI屏蔽的元器件的基板，其特征在于，在所述元器件之间和/或所述元器件的周围设置有由多个模块化EMI屏蔽元件排列而成的屏蔽墙，所述模块化EMI屏蔽元件被焊接在所述基板上的焊盘上。
14.根据权利要求13所述的通信模块产品，其特征在于，在所述屏蔽墙中的个别模块化EMI屏蔽元件及其对应的焊盘之间形成有间隙以供所述基板上的电路布线通过。
15.根据权利要求13所述的通信模块产品，其特征在于，所述通信模块产品的顶部整体或部分设置有注塑材料。
16.根据权利要求15所述的通信模块产品，其特征在于，所述注塑材料的外围和顶部设置有EMI金属屏蔽层。
17.根据权利要求16所述的通信模块产品，其特征在于，所述EMI金属屏蔽层与所述屏蔽墙相连接。
CN201911013751.6A 2019-10-23 2019-10-23 一种用于通信模块产品的emi屏蔽工艺和通信模块产品 Pending CN110752163A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911013751.6A CN110752163A (zh) 2019-10-23 2019-10-23 一种用于通信模块产品的emi屏蔽工艺和通信模块产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911013751.6A CN110752163A (zh) 2019-10-23 2019-10-23 一种用于通信模块产品的emi屏蔽工艺和通信模块产品

Publications (1)

Publication Number Publication Date
CN110752163A true CN110752163A (zh) 2020-02-04

Family

ID=69279604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911013751.6A Pending CN110752163A (zh) 2019-10-23 2019-10-23 一种用于通信模块产品的emi屏蔽工艺和通信模块产品

Country Status (1)

Country Link
CN (1) CN110752163A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466849A (zh) * 2020-11-25 2021-03-09 杭州星阖科技有限公司 晶圆级自屏蔽封装结构及其制作方法
CN112466850A (zh) * 2020-11-25 2021-03-09 杭州星阖科技有限公司 晶圆级自屏蔽封装结构及其制作方法
CN112490218A (zh) * 2020-12-14 2021-03-12 甬矽电子(宁波)股份有限公司 具有电磁屏蔽的封装结构和封装结构制作方法
CN115734598A (zh) * 2022-11-08 2023-03-03 北京唯捷创芯精测科技有限责任公司 屏蔽罩、分区屏蔽封装结构及方法
WO2024129404A1 (en) * 2022-12-16 2024-06-20 Qualcomm Incorporated Through molding contact enabled emi shielding

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637889A (zh) * 2013-11-08 2015-05-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US20170050842A1 (en) * 2015-08-21 2017-02-23 Kabushiki Kaisha Toshiba Printed wiring board and magneticshield package
CN206976325U (zh) * 2017-03-24 2018-02-06 艾马克科技公司 电子装置
CN110349938A (zh) * 2018-04-05 2019-10-18 三星电机株式会社 电子装置模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637889A (zh) * 2013-11-08 2015-05-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US20170050842A1 (en) * 2015-08-21 2017-02-23 Kabushiki Kaisha Toshiba Printed wiring board and magneticshield package
CN206976325U (zh) * 2017-03-24 2018-02-06 艾马克科技公司 电子装置
CN110349938A (zh) * 2018-04-05 2019-10-18 三星电机株式会社 电子装置模块

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466849A (zh) * 2020-11-25 2021-03-09 杭州星阖科技有限公司 晶圆级自屏蔽封装结构及其制作方法
CN112466850A (zh) * 2020-11-25 2021-03-09 杭州星阖科技有限公司 晶圆级自屏蔽封装结构及其制作方法
CN112466849B (zh) * 2020-11-25 2022-05-17 杭州星阖科技有限公司 晶圆级自屏蔽封装结构及其制作方法
CN112466850B (zh) * 2020-11-25 2022-07-01 杭州星阖科技有限公司 晶圆级自屏蔽封装结构及其制作方法
CN112490218A (zh) * 2020-12-14 2021-03-12 甬矽电子(宁波)股份有限公司 具有电磁屏蔽的封装结构和封装结构制作方法
CN112490218B (zh) * 2020-12-14 2024-04-16 甬矽电子(宁波)股份有限公司 具有电磁屏蔽的封装结构和封装结构制作方法
CN115734598A (zh) * 2022-11-08 2023-03-03 北京唯捷创芯精测科技有限责任公司 屏蔽罩、分区屏蔽封装结构及方法
WO2024129404A1 (en) * 2022-12-16 2024-06-20 Qualcomm Incorporated Through molding contact enabled emi shielding

Similar Documents

Publication Publication Date Title
CN110752163A (zh) 一种用于通信模块产品的emi屏蔽工艺和通信模块产品
JP6489182B2 (ja) アンテナ一体型無線モジュール
CN101160733B (zh) 高频模块
CN110024115B (zh) 具有包覆模制结构的双侧射频封装
TWI645773B (zh) 用於提供模組內射頻隔離之系統及方法
KR20180128067A (ko) 무선 주파수 모듈의 선택적 차폐
CN110729176A (zh) 一种用于通信模块产品的emi屏蔽工艺和通信模块产品
CN105390453B (zh) 屏蔽应用的陶瓷基板的金属化的器件及方法
US11825603B2 (en) High-frequency module
CN101018044A (zh) 多带滤波器模块以及制造该模块的方法
EP1094538A2 (en) Multilayered ceramic RF device
US20030048154A1 (en) High-frequency composite switch module
CN105122443A (zh) 高频元件及具备其的高频模块
US9252476B2 (en) Circuit module including a splitter and a mounting substrate
KR20150051924A (ko) 세라믹 기판들 상에서 ｒｆ 장치들의 패키징과 관련된 장치들 및 방법들
US20060194370A1 (en) Radio frequency module and fabrication method thereof
CN114823651B (zh) 一种带有滤波器的射频系统模块封装结构及方法
US20190334250A1 (en) Antenna module
US20140179364A1 (en) Circuit module
CN104701280A (zh) 元器件内置模块
JP2004215218A (ja) 弾性表面波装置及びそれを用いた移動体通信機
CN109037430A (zh) 带有双围堰及外移通孔的芯片封装结构及其制作方法
CN110767606B (zh) 一种具有复合功能的电子元器件及其制造方法
CN115458511A (zh) 一种滤波器电路封装结构及其制作方法
CN112466849B (zh) 晶圆级自屏蔽封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200204