CN115734598A - 屏蔽罩、分区屏蔽封装结构及方法 - Google Patents
屏蔽罩、分区屏蔽封装结构及方法 Download PDFInfo
- Publication number
- CN115734598A CN115734598A CN202211394193.4A CN202211394193A CN115734598A CN 115734598 A CN115734598 A CN 115734598A CN 202211394193 A CN202211394193 A CN 202211394193A CN 115734598 A CN115734598 A CN 115734598A
- Authority
- CN
- China
- Prior art keywords
- shielding
- substrate
- pcb
- metal
- shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 18
- 238000005192 partition Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 71
- 239000002184 metal Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000004033 plastic Substances 0.000 claims description 15
- 239000005022 packaging material Substances 0.000 claims description 6
- 238000012858 packaging process Methods 0.000 abstract description 7
- 238000013461 design Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 4
- 239000002699 waste material Substances 0.000 abstract description 4
- SXHLTVKPNQVZGL-UHFFFAOYSA-N 1,2-dichloro-3-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=CC=2)Cl)=C1 SXHLTVKPNQVZGL-UHFFFAOYSA-N 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000003071 polychlorinated biphenyls Chemical group 0.000 description 3
- MPDDTAJMJCESGV-CTUHWIOQSA-M (3r,5r)-7-[2-(4-fluorophenyl)-5-[methyl-[(1r)-1-phenylethyl]carbamoyl]-4-propan-2-ylpyrazol-3-yl]-3,5-dihydroxyheptanoate Chemical compound C1([C@@H](C)N(C)C(=O)C2=NN(C(CC[C@@H](O)C[C@@H](O)CC([O-])=O)=C2C(C)C)C=2C=CC(F)=CC=2)=CC=CC=C1 MPDDTAJMJCESGV-CTUHWIOQSA-M 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明公开了一种屏蔽罩、分区屏蔽封装结构及方法。其中,屏蔽罩包括基板,基板由晶圆基材制成;金属层,溅射于基板的表面;多个金属凸柱,设置于金属层的预设位置,以共同围设成用于罩设待屏蔽芯片的罩设区域;其中,金属凸柱的轴线方向与基板的表面垂直。该屏蔽罩的结构简单,大大简化分区屏蔽封装流程,设计自由度更高,而且可以省去封装外部屏蔽工序。此外,还可以通过在屏蔽罩上上增加电子元器件,以配合PCB板实现相应的功能,从而可以减少空间浪费。
Description
技术领域
本发明涉及一种屏蔽罩,同时还涉及相应的分区屏蔽封装结构及方法,属于电磁屏蔽技术领域。
背景技术
随着手机薄型化的发展,新的电磁干扰(简称为EMI)屏蔽技术应运而生,其中分区屏蔽(compartment shielding)技术除了可用于封装外部屏蔽,还可对封装内部各元件实现隔离,主要是通过在各电子系统四周形成屏蔽墙并与封装表面的共形屏蔽(conformalshielding)层相连从而达到分区屏蔽效果。
此外,此种分区屏蔽技术还可以减小屏蔽腔的尺寸,避免了电磁共振使得系统更稳定。所以如何经济有效地达到屏蔽效果成为大家共同研究的方向。目前,业内主流方案是通过内部金属罩、引线键合(Wire Bond)垂直打线或镭射开槽填导电银浆及溅射金属层等方式与外部的屏蔽(shielding)层相连形成分区屏蔽,但是存在空间利用率低,封装后续工序复杂等问题。
发明内容
本发明所要解决的首要技术问题在于提供一种屏蔽罩。
本发明所要解决的另一技术问题在于提供一种分区屏蔽封装结构。
本发明所要解决的又一技术问题在于提供一种分区屏蔽封装方法。
为实现上述技术目的,本发明采用以下技术方案:
根据本发明实施例的第一方面,提供一种屏蔽罩,包括:
基板,所述基板由晶圆基材制成;
金属层,溅射于所述基板的表面;
多个金属凸柱,设置于所述金属层的预设位置,以共同围设成用于罩设待屏蔽芯片的罩设区域;其中,所述金属凸柱的轴线方向与所述基板的表面垂直。
其中较优地,还包括电子元器件,所述电子元器件设置于所述基板的表面,并位于所述基板与所述金属层之间;所述电子元器件与所述金属层相接触,以通过所述金属凸柱与PCB板电连接。
其中较优地,所述基板上预设有IPD线路,所述IPD线路上覆盖有PI层,以形成所述电子元器件。
其中较优地,多个所述金属凸柱的一部分设置于在所述金属层的外边缘,以用于围设成设定形状的罩设区域;
多个所述金属凸柱的另一部分设置于所述罩设区域内,以用于支撑所述基板。
其中较优地,相邻两个所述金属凸柱之间的间距与所述屏蔽罩的屏蔽能力呈反比;所述罩设区域的面积与搜索屏蔽罩的屏蔽能力呈正比。
根据本发明实施例的第二方面,提供一种分区屏蔽封装结构,包括:
PCB板,所述PCB板上具有接地线;
至少一个电子元件,安装于所述PCB板的预设位置;
至少一个上述的屏蔽罩,所述屏蔽罩设置于于所述PCB板的预设位置,并使所述金属凸柱与所述接地线连接,以形成用于容纳所述电子元件的屏蔽腔;
塑封体,塑封填充于所述PCB板上,以完全覆盖所述屏蔽罩。
其中较优地,所述PCB板上具有多个预设位置,不同的所述预设位置处设置有不同的所述电子元件,所述屏蔽罩的数量与所述电子元件的数量相对应,以使一个所述屏蔽罩对应罩设一个所述电子元件。
其中较优地,所述屏蔽腔内容纳有一个或多个电子元件。
其中较优地,所述电子元件至少包括:倒装芯片和引线键合芯片。
根据本发明实施例的第三方面,提供一种分区屏蔽封装方法,包括以下步骤:
在预制好的PCB板上贴装电子元件;
将屏蔽罩罩设在所述电子元件的上方,并将所述屏蔽罩的金属凸柱与所述PCB板上的接地线连接;
将塑封材料塑封填充于所述PCB板的缝隙处,使得塑封材料完全覆盖所述屏蔽罩。
与现有技术相比较,本发明实施例所提供的屏蔽罩、分区屏蔽封装结构及方法,屏蔽罩的结构简单,大大简化分区屏蔽封装流程,设计自由度更高,而且可以省去封装外部屏蔽工序。此外,还可以通过在屏蔽罩上上增加电子元器件,以配合PCB板实现相应的功能,从而可以减少空间浪费。
附图说明
图1为本发明第一实施例中,一种屏蔽罩的结构示意图;
图2为本发明第一实施例中,屏蔽罩的另一个视角的结构示意图;
图3为本发明第一实施例中,另一种屏蔽罩的结构示意图;
图4为本发明第二实施例中,一种分区屏蔽封装结构的贴装电子元件的结构示意图;
图5为本发明第二实施例中,一种分区屏蔽封装结构的安装屏蔽罩的结构示意图;
图6为本发明第二实施例中,一种分区屏蔽封装结构的填充塑封材料的结构示意图;
图7为本发明第三实施例中,一种分区屏蔽封装结构的结构示意图;
图8为本发明第三实施例中,一种分区屏蔽封装结构的基板结构示意图;
图9为本发明第三实施例中,一种分区屏蔽封装结构的屏蔽罩结构示意图;
图10为图9另一个角度的结构示意图;
图11为本发明第四实施例中,一种分区屏蔽封装方法的流程图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。
<第一实施例>
图1所示为本发明第一实施例提供的一种屏蔽罩,通过在待屏蔽芯片(例如:倒装芯片或引线键合芯片)上方罩设屏蔽罩,实现待屏蔽芯片的分区屏蔽效果,大大简化分区屏蔽封装流程,设计自由度更高,此外还可以省去封装外部屏蔽工序。为描述的方便,在本实施例中以在倒装芯片上贴装屏蔽罩为例进行说明,但这并不构成对本发明的限制。因此,本发明的屏蔽罩,还可以应用于其他需要分区屏蔽的芯片。
如图1所示,本发明第一实施例提供的屏蔽罩10包括基板1、金属层2以及多个金属凸柱3。
其中,基板1由晶圆基材制成;金属层2溅射于基板1的表面;多个金属凸柱3设置于金属层2的预设位置,以共同围设成用于罩设待屏蔽芯片的罩设区域101(如图2所示);其中,金属凸柱3的轴线方向与基板1的表面垂直。
本实施例中,常用的晶圆基材有Si、GaAs、LN、LT、Glass等,但不限于这些材料,当利用晶圆基材制成基板1后,在基板1上溅射金属层2;当金属层2溅射完成后,可通过焊接或其他连接方式将金属凸柱3固定在金属层2上,并使得金属凸柱3能够与金属层2导电连接。由此,在使用时,参照图4所示,当在PCB板20上贴装完成倒装芯片30或引线键合芯片40后,将该屏蔽罩10罩设在倒装芯片30或引线键合芯片40上,并通过将屏蔽罩10上的金属凸柱3与PCB板20上的接地线201连接,从而实现对倒装芯片30或引线键合芯片40的分区屏蔽效果。此外,该结构形式不仅使用简便,而且便于对整个结构进行塑封。
在上述实施例中,基板1和金属层2均呈矩形形状,但不限定于基板1和金属层2的具体形状,基板1和金属层2的形状可根据需要屏蔽的芯片种类而定。可以理解的是,基板1和金属层2的尺寸越大,则屏蔽效果越好,但过大的尺寸会影响芯片的布局,具体尺寸可根据需要进行适应性调整。
在上述实施例中,多个金属凸柱3共同围设成设定形状的罩设区域101。如图2所示,本实施例中,多个金属凸柱3共同围设成矩形的罩设区域101,以适应矩形形状的芯片。在其他实施例中,该设定形状可替换为圆形、三角形、菱形等其他形状,以适应其他不同形状的芯片,从而能够最大程度地节约空间,以便于芯片的布局。需要理解的是,相邻两个金属凸柱3之间的间距与屏蔽罩10的屏蔽能力呈反比,即:金属凸柱3排列的越密集,则信号屏蔽效果越好,反之,则屏蔽效果越差。类似的,罩设区域101的面积与屏蔽罩10的屏蔽能力呈正比,即:罩设区域101的面积越大,则信号屏蔽效果越好,反之,则屏蔽效果越差。具体设置时,可根据待屏蔽芯片所需的屏蔽程度,适当调整邻两个金属凸柱3之间的间距以及罩设区域101的面积,以在满足屏蔽需求的情况下,避免占用过多的空间。
此外,在上述实施例中,多个金属凸柱3的一部分设置于在金属层2的外边缘,以用于围设成设定形状的罩设区域101;多个金属凸柱的另一部分设置于罩设区域101内,以用于支撑基板1。由此,在形成罩设区域101的同时,能够提高整个屏蔽罩10的稳定性。其中,需要理解的是,位于罩设区域101内的金属凸柱3的长度,比位于边缘的金属凸柱3的长度略短,从而使得位于边缘的金属凸柱3支撑在PCB板20上的同时,位于罩设区域101内的金属凸柱3能够支撑在待屏蔽芯片的表面,且不会对芯片造成损伤。并且,位于罩设区域101内的金属凸柱3的设置位置需要支撑在待屏蔽芯片表面的非导电区域,以避免发生短路情况。
在另一实施例中,可以在金属层2的外边缘设置金属凸柱3,以围设成设定形状的罩设区域101;并且,在罩设区域101内设置非导电凸柱,从而有效避免发生短路的情况,提高了使用的安全性。
如图3所示,在另一实施例中,屏蔽罩10还包括电子元器件4。电子元器件4设置于基板1的表面,并位于基板1与金属层2之间,电子元器件4与金属层2相接触,以通过金属凸柱3与PCB板20电连接。本实施例中,电子元器件4可以是主动元器件也可以是被动元器件,例如各类晶体管、电感和电容等,由此,可以通过在屏蔽罩10上增加电子元器件4,以配合PCB板20实现相应的功能,从而可以减少空间浪费。
<第二实施例>
如图4至图6所示,在第一实施例提供的屏蔽罩的基础上,本发明第二实施例提供一种分区屏蔽封装结构,包括上述屏蔽罩10、PCB板20、电子元件以及塑封体50。
PCB板20上具有接地线201。电子元件设置于PCB板20的预设位置。屏蔽罩10罩设在电子元件上方并使金属凸柱3与接地线201连接,以形成用于容纳电子元件的屏蔽腔。塑封体50塑封填充于PCB板20上,以完全覆盖屏蔽罩10。其中,屏蔽罩10和电子元件均可以为多个,从而实现分区屏蔽的效果。
本实施例中,PCB板上具有多个预设位置,不同的预设位置处设置有不同的电子元件。电子元件至少包括:倒装芯片、键合芯片以及被动元器件,本实施例中的电子元件包括倒装芯片30或引线键合芯片40,但不限定于电子元件的具体类型,在其他实施例中,可根据需要进行适应性替换。倒装芯片30或引线键合芯片40分别贴装于PCB板20的预设位置,两个屏蔽罩10分别罩设在倒装芯片30或引线键合芯片40上,从而分别对倒装芯片30或引线键合芯片40进行电磁信号屏蔽,由此,可使得一个屏蔽罩对应罩设一个电子元件。
在另一实施例中,也可以一个屏蔽罩10罩设多个电子元件,即屏蔽罩10所形成的罩设区域内可以放置多个电子元件,以同时对多个电子元件进行电磁信号屏蔽。
<第三实施例>
如图7所示,在第二实施例的基础上,本发明第二实施例提供一种分区屏蔽封装结构,包括上述屏蔽罩10、PCB板20、电子元件以及塑封体50。与第二实施例相比,本实施例的区别之处在于基板1的结构形式不同。
具体的,如图8所示,在本实施例中,基板1上预设有IPD(Integrated PassiveDevices,集成无源器件)线路110,IPD线路110上覆盖有聚酰亚胺(PI)层,以形成电子元器件4(如图9所示)。如图10所示,IPD线路110通过PI层上的开口引出功能凸柱310,功能凸柱310的一端与基板1上的PAD(焊盘)焊接固定,另一端与PCB板20上的芯片210电连接,以实现电路滤波功能。
本实施例除上述结构之外,其余结构与第二实施例均相同,在此不再赘述。
<第四实施例>
如图11所示,本发明第四实施例还提供一种分区屏蔽封装方法,具体包括步骤S1~S3:
S1:在预制好的PCB板20上贴装电子元件。
具体的,在PCB板20的表面依次贴装倒装芯片30或引线键合芯片40。
S2:将屏蔽罩10罩设在电子元件的上方,并将屏蔽罩10的金属凸柱3与PCB板20上的接地线201连接。
S3:将塑封材料塑封填充于PCB板20的缝隙处,使得塑封材料完全覆盖屏蔽罩10。
综上所述,本发明实施例所提供的屏蔽罩、分区屏蔽封装结构及方法,屏蔽罩的结构简单,大大简化分区屏蔽封装流程,设计自由度更高,而且可以省去封装外部屏蔽工序。此外,还可以通过在屏蔽罩10上上增加电子元器件4,以配合PCB板20实现相应的功能,从而可以减少空间浪费。
上面对本发明所提供的屏蔽罩、分区屏蔽封装结构及方法进行了详细的说明。对本领域的一般技术人员而言,在不背离本发明实质内容的前提下对它所做的任何显而易见的改动,都将构成对本发明专利权的侵犯,将承担相应的法律责任。
Claims (10)
1.一种屏蔽罩,其特征在于包括:
基板,所述基板由晶圆基材制成;
金属层,溅射于所述基板的表面;
多个金属凸柱,设置于所述金属层的预设位置,以共同围设成用于罩设待屏蔽芯片的罩设区域;其中,所述金属凸柱的轴线方向与所述基板的表面垂直。
2.如权利要求1所述的屏蔽罩,其特征在于:
还包括电子元器件,所述电子元器件设置于所述基板的表面,并位于所述基板与所述金属层之间;所述电子元器件与所述金属层相接触,以通过所述金属凸柱与PCB板电连接。
3.如权利要求2所述的屏蔽罩,其特征在于:
所述基板上预设有IPD线路,所述IPD线路上覆盖有PI层,以形成所述电子元器件。
4.如权利要求2所述的屏蔽罩,其特征在于:
多个所述金属凸柱的一部分设置于在所述金属层的外边缘,以用于围设成设定形状的罩设区域;
多个所述金属凸柱的另一部分设置于所述罩设区域内,以用于支撑所述基板。
5.如权利要求2所述的屏蔽罩,其特征在于:
相邻两个所述金属凸柱之间的间距与所述屏蔽罩的屏蔽能力呈反比;所述罩设区域的面积与搜索屏蔽罩的屏蔽能力呈正比。
6.一种分区屏蔽封装结构,其特征在于,包括:
PCB板,所述PCB板上具有接地线;
至少一个电子元件,安装于所述PCB板的预设位置;
至少一个如权利要求1~5中任意一项所述的屏蔽罩,所述屏蔽罩设置于于所述PCB板的预设位置,并使所述金属凸柱与所述接地线连接,以形成用于容纳所述电子元件的屏蔽腔;
塑封体,塑封填充于所述PCB板上,以完全覆盖所述屏蔽罩。
7.如权利要求6所述的分区屏蔽封装结构,其特征在于:
所述PCB板上具有多个预设位置,不同的所述预设位置处设置有不同的所述电子元件,所述屏蔽罩的数量与所述电子元件的数量相对应,以使一个所述屏蔽罩对应罩设一个所述电子元件。
8.如权利要求6所述的分区屏蔽封装结构,其特征在于:
所述屏蔽腔内容纳有一个或多个电子元件。
9.如权利要求6所述的分区屏蔽封装结构,其特征在于:
所述电子元件至少包括:倒装芯片和引线键合芯片。
10.一种分区屏蔽封装方法,其特征在于,包括以下步骤:
在预制好的PCB板上贴装电子元件;
将屏蔽罩罩设在所述电子元件的上方,并将所述屏蔽罩的金属凸柱与所述PCB板上的接地线连接;
将塑封材料塑封填充于所述PCB板的缝隙处,使得塑封材料完全覆盖所述屏蔽罩。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211394193.4A CN115734598A (zh) | 2022-11-08 | 2022-11-08 | 屏蔽罩、分区屏蔽封装结构及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211394193.4A CN115734598A (zh) | 2022-11-08 | 2022-11-08 | 屏蔽罩、分区屏蔽封装结构及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115734598A true CN115734598A (zh) | 2023-03-03 |
Family
ID=85294971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211394193.4A Pending CN115734598A (zh) | 2022-11-08 | 2022-11-08 | 屏蔽罩、分区屏蔽封装结构及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115734598A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140028518A1 (en) * | 2012-07-26 | 2014-01-30 | Shawn Xavier Arnold | Antenna Structures and Shield Layers on Packaged Wireless Circuits |
JP2015179790A (ja) * | 2014-03-20 | 2015-10-08 | 東洋インキScホールディングス株式会社 | 電磁波シールド用積層体、電子機器およびその製造方法 |
CN209497668U (zh) * | 2018-08-24 | 2019-10-15 | 东莞联桥电子有限公司 | 一种具有屏蔽结构的薄型pcb板 |
CN110752163A (zh) * | 2019-10-23 | 2020-02-04 | 杭州见闻录科技有限公司 | 一种用于通信模块产品的emi屏蔽工艺和通信模块产品 |
CN112234048A (zh) * | 2020-12-14 | 2021-01-15 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 |
US20220201890A1 (en) * | 2020-12-22 | 2022-06-23 | Zf Friedrichshafen Ag | Power Module |
CN114975369A (zh) * | 2022-05-06 | 2022-08-30 | 成都万应微电子有限公司 | 一种多芯片封装体内的屏蔽结构 |
-
2022
- 2022-11-08 CN CN202211394193.4A patent/CN115734598A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140028518A1 (en) * | 2012-07-26 | 2014-01-30 | Shawn Xavier Arnold | Antenna Structures and Shield Layers on Packaged Wireless Circuits |
JP2015179790A (ja) * | 2014-03-20 | 2015-10-08 | 東洋インキScホールディングス株式会社 | 電磁波シールド用積層体、電子機器およびその製造方法 |
CN209497668U (zh) * | 2018-08-24 | 2019-10-15 | 东莞联桥电子有限公司 | 一种具有屏蔽结构的薄型pcb板 |
CN110752163A (zh) * | 2019-10-23 | 2020-02-04 | 杭州见闻录科技有限公司 | 一种用于通信模块产品的emi屏蔽工艺和通信模块产品 |
CN112234048A (zh) * | 2020-12-14 | 2021-01-15 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 |
US20220201890A1 (en) * | 2020-12-22 | 2022-06-23 | Zf Friedrichshafen Ag | Power Module |
CN114975369A (zh) * | 2022-05-06 | 2022-08-30 | 成都万应微电子有限公司 | 一种多芯片封装体内的屏蔽结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10468356B2 (en) | Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages | |
US7928538B2 (en) | Package-level electromagnetic interference shielding | |
US7217993B2 (en) | Stacked-type semiconductor device | |
US6222260B1 (en) | Integrated circuit device with integral decoupling capacitor | |
US20010017411A1 (en) | Semiconductor chip and semiconductor device having the chip | |
KR100887558B1 (ko) | 반도체 패키지 | |
CN101814484A (zh) | 芯片封装体及其制作方法 | |
CN108735716B (zh) | 封装结构 | |
JP2003318311A (ja) | 半導体装置及びその製造方法 | |
WO2007075648A2 (en) | Component stacking for integrated circuit electronic package | |
KR100326904B1 (ko) | 세라믹패키지내부에밀봉된saw필터 | |
US10178757B2 (en) | Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages | |
CN100527413C (zh) | 内置有电容器的半导体装置及其制造方法 | |
US6847115B2 (en) | Packaged semiconductor device for radio frequency shielding | |
CN210489609U (zh) | 集成电路封装体 | |
US20230253341A1 (en) | Circuit module | |
US20230230951A1 (en) | Circuit module | |
CN218827105U (zh) | 高集成异构封装基板和模组 | |
CN115734598A (zh) | 屏蔽罩、分区屏蔽封装结构及方法 | |
CN115763438A (zh) | Csp电磁屏蔽芯片、封装结构、方法、电路结构及电子设备 | |
KR101994714B1 (ko) | 고주파 모듈 | |
CN115763275A (zh) | 基板共形屏蔽封装方法及结构 | |
US20040159929A1 (en) | Semiconductor die package having two die paddles | |
CN220692016U (zh) | 电磁屏蔽的封装结构及包含其的电路板和电子设备 | |
CN219979567U (zh) | 一种电磁屏蔽结构及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |