CN112234048A - 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 - Google Patents

电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 Download PDF

Info

Publication number
CN112234048A
CN112234048A CN202011462409.7A CN202011462409A CN112234048A CN 112234048 A CN112234048 A CN 112234048A CN 202011462409 A CN202011462409 A CN 202011462409A CN 112234048 A CN112234048 A CN 112234048A
Authority
CN
China
Prior art keywords
shielding
substrate
module
conductive
module substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011462409.7A
Other languages
English (en)
Other versions
CN112234048B (zh
Inventor
徐玉鹏
何正鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202011462409.7A priority Critical patent/CN112234048B/zh
Publication of CN112234048A publication Critical patent/CN112234048A/zh
Application granted granted Critical
Publication of CN112234048B publication Critical patent/CN112234048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本发明的实施例提供了一种电磁屏蔽模组封装结构和电磁屏蔽模组封装方法，涉及半导体封装技术领域，电磁屏蔽模组封装结构，包括模组基板、芯片、分区屏蔽器件、保护塑封体和金属屏蔽层，分区屏蔽器件包括屏蔽塑封体和设置在屏蔽塑封体内的多个导电线弧，通过设置分区屏蔽器件实现电磁屏蔽，无需点胶，同时在塑封体上开设用于容置芯片的让位凹槽，并通过在多个导电线弧实现电磁屏蔽功能，相较于现有技术，导电线弧可以做得更低，从而使得基板表面的设计空间得以缩小。相较于现有技术，本发明提供的电磁屏蔽模组封装结构，其能够避免点胶造成的溢胶问题，且组装过程简单，效率高，并且基板表面设计空间小，降低了器件厚度，有利于器件的微型化。

Description

电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种电磁屏蔽模组封装结构和电磁屏蔽模组封装方法。
背景技术
现有的电磁屏蔽封装结构，通常是通过直接在基板上芯片周围打线形成金属柱，然后点胶固定来实现电磁屏蔽功能的，然而，直接在基板上打线会导致整个贴装过程繁琐，不利用高效贴装。同时，点胶也容易造成溢胶问题，胶水溢出至焊盘区域，造成芯片失效，并且金属柱也使得基板表面的设计空间大幅增加，提升了整体厚度，不利于器件的微型化。
发明内容
本发明的目的包括，例如，提供了一种电磁屏蔽模组封装结构和电磁屏蔽模组封装方法，其能够避免点胶造成的溢胶问题，且组装过程简单，效率高，并且基板表面设计空间小，降低了器件厚度，有利于器件的微型化。
本发明的实施例可以这样实现：
第一方面，本发明提供一种电磁屏蔽模组封装结构，包括：
模组基板；
贴装在所述模组基板上的芯片；
贴装在所述模组基板上，并罩设在所述芯片外的分区屏蔽器件；
其中，所述分区屏蔽器件包括屏蔽塑封体和设置在所述屏蔽塑封体内的多个导电线弧，所述屏蔽塑封体上开设有让位凹槽，所述芯片容置在所述让位凹槽中，多个所述导电线弧围设在所述让位凹槽的周围，并相互电连接，至少一个所述导电线弧与所述模组基板电连接。
在可选的实施方式中，所述分区屏蔽器件还包括屏蔽基板，所述屏蔽塑封体设置在屏蔽基板上，且所述屏蔽基板的一侧表面设置有多个导电焊盘，另一侧表面设置有多个导电引脚，多个所述导电焊盘与多个所述导电引脚一一对应且电连接，每个所述导电线弧与其中两个导电焊盘电连接。
在可选的实施方式中，每个所述导电线弧与相邻的两个所述导电焊盘电连接，以使多个所述导电线弧设置在所述让位凹槽的四周。
在可选的实施方式中，每个所述导电线弧横置在所述让位凹槽之上，并与位于所述让位凹槽两侧且相对应的两个导电焊盘电连接，以形成罩设在所述让位凹槽上的屏蔽网结构。
在可选的实施方式中，所述屏蔽基板贴设在所述模组基板上，所述让位凹槽贯穿所述屏蔽基板，所述屏蔽塑封体与所述模组基板间隔设置，且多个所述导电引脚与所述模组基板电连接。
在可选的实施方式中，所述屏蔽塑封体贴设在所述模组基板上，所述屏蔽基板与所述模组基板间隔设置，且至少一个所述导电引脚上设置有连接导线，所述连接导线与所述模组基板电连接。
在可选的实施方式中，所述让位凹槽中填充有热塑型胶层。
在可选的实施方式中，所述屏蔽塑封体内设置有导电颗粒。
在可选的实施方式中，所述电磁屏蔽模组封装结构还包括保护塑封体，所述保护塑封体设置在所述模组基板上，并包覆在所述分区屏蔽器件外。
在可选的实施方式中，所述电磁屏蔽模组封装结构还包括金属屏蔽层，所述金属屏蔽层包覆在所述保护塑封体外。
第二方面，本发明提供一种电磁屏蔽模组封装方法，用于制备如前述实施方式所述的电磁屏蔽模组封装结构，包括以下步骤：
在模组基板上贴装芯片；
在模组基板上贴装分区屏蔽器件，且使得所述分区屏蔽器件罩设在所述芯片外；
其中，所述分区屏蔽器件包括屏蔽塑封体和设置在所述屏蔽塑封体内的多个导电线弧，所述屏蔽塑封体上开设有让位凹槽，所述芯片容置在所述让位凹槽中，多个所述导电线弧围设在所述让位凹槽的周围，并相互电连接，至少一个所述导电线弧与所述模组基板电连接。
本发明实施例的有益效果包括：
本发明提供的一种电磁屏蔽模组封装结构和电磁屏蔽模组封装方法，通过设置分区屏蔽器件实现电磁屏蔽，无需点胶，同时在塑封体上开设用于容置芯片的让位凹槽，使得分区屏蔽器件能够罩设在芯片上，并通过在多个导电线弧实现电磁屏蔽功能，相较于金属柱，导电线弧可以做得更低，从而使得基板表面的设计空间得以缩小。相较于现有技术，本发明提供的电磁屏蔽模组封装结构，其能够避免点胶造成的溢胶问题，且组装过程简单，效率高，并且基板表面设计空间小，降低了器件厚度，有利于器件的微型化。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的电磁屏蔽模组封装结构的示意图；
图2为图1中分区屏蔽器件的结构示意图；
图3为图2中分区屏蔽器件的局部结构示意图；
图4为本发明第二实施例提供的电磁屏蔽模组封装结构的示意图；
图5为图4中分区屏蔽器件的结构示意图；
图6为本发明第三实施例提供的电磁屏蔽模组封装结构的示意图；
图7为图6中分区屏蔽器件的结构示意图；
图8为图6中分区屏蔽器件的局部结构示意图；
图9至图14为本发明第四实施例中制备电磁屏蔽模组封装结构的工艺流程图；
图15至图18为本发明第四实施例中制备分区屏蔽器件的工艺流程图。
图标：100-电磁屏蔽模组封装结构；110-模组基板；130-芯片；150-分区屏蔽器件；151-屏蔽塑封体；153-导电线弧；155-屏蔽基板；1551-导电焊盘；1553-导电引脚；157-让位凹槽；1571-热塑胶层；159-连接导线；170-保护塑封体；190-金属屏蔽层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
随着半导体行业的快速发展，SIP模组结构广泛应用于半导体行业中。它将不同功能芯片封装后，进行堆叠，主要优势为高密度集成，封装产品尺寸小，产品性能优越，信号传输频率快等，随着电子产品运用于通信领域高频信号，故需求产品具备分区电磁屏蔽结构，防止各种芯片和元器件互相产生的电磁干扰现象发生。正如背景技术中所公开的，现有技术中关于电磁屏蔽，通常有以下几种做法，一种是直接在基板上需要屏蔽的芯片周围打金属柱，金属柱呈竖直状，然后点胶实现金属柱的固定，形成屏蔽网。这种屏蔽方式，需要在基板上点胶，容易造成溢胶现象，使得其他功能焊盘收到影响，并且工艺更加复杂，成本更高，此外，金属柱高度难以管控，容易造成屏蔽结构高度过高，影响器件厚度，不利于产品的微型化。另一种是直接金属溅射形成屏蔽层，这种屏蔽方式容易使得金属溅射层不均匀，同时屏蔽结构高度不好管控的问题。
为了解决上述问题，本发明提供了一种电磁屏蔽模组封装结构100，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
请参考图1至图3，本实施例提供了一种电磁屏蔽模组封装结构100，电磁屏蔽效果好，同时能够避免点胶造成的溢胶问题，且组装过程简单，效率高，并且基板表面设计空间小，降低了器件厚度，有利于器件的微型化。
本实施例提供的电磁屏蔽模组封装结构100，包括模组基板110、芯片130、分区屏蔽器件150、保护塑封体170和金属屏蔽层190，芯片130贴装在模组基板110上，分区屏蔽器件150贴装模组基板110上，并罩设在芯片130外，保护塑封体170设置在模组基板110上，并包覆在分区屏蔽器件150外，金属屏蔽层190包覆在保护塑封体170外。
在本实施例中，分区屏蔽器件150单独制造，并在封装时直接贴装在模组基板110上，并罩设在芯片130外，实现对芯片130的电磁屏蔽，避免外部电磁信号影响芯片130，也避免了当芯片130为高频芯片130时向外辐射电磁信号，实现了电磁屏蔽效果。其中芯片130可以是IC芯片130或者射频芯片130，其类型在此不做具体限定。
需要说明的是，本实施例中芯片130为两个，同时分区屏蔽器件150也为两个，两个分区屏蔽器件150分别罩设在两个芯片130外。
分区屏蔽器件150包括屏蔽塑封体151、多个导电线弧153和屏蔽基板155，多个导电线弧153设置在屏蔽塑封体151内，屏蔽塑封体151上开设有让位凹槽157，芯片130容置在让位凹槽157中，多个导电线弧153围设在让位凹槽157的周围，并相互电连接，其中至少一个导电线弧153与模组基板110电连接。屏蔽塑封体151设置在屏蔽基板155上，且屏蔽基板155的一侧表面设置有多个导电焊盘1551，另一侧表面设置有多个导电引脚1553，多个导电焊盘1551与多个导电引脚1553一一对应且电连接，每个导电线弧153与其中两个导电焊盘1551电连接。
在本实施例中，多个导电线弧153围设在让位凹槽157四周，每个导电线弧153与相邻的两个导电焊盘1551电连接。具体地，让位凹槽157呈矩形开口状，在贴装分区屏蔽器件150时，让位凹槽157与芯片130相对应，使得芯片130能够容置在让位凹槽157内，同时多个导电线弧153能够围设在芯片130四周，从而形成屏蔽网结构，实现屏蔽功能，而每个导电线弧153均呈U形线状，其底部的两个端点分别与相邻的两个导电焊盘1551电连接，从而实现了导电线弧153的电连接。
需要说明的是，本实施例中多个导电线弧153可以通过打线方式形成，且相邻两个导电线弧153分别在不同的导电焊盘1551上打线形成，且多个导电线弧153围设呈环状，形成环状的屏蔽网，满足对芯片130的分区屏蔽要求。在打线完成后，利用塑封料将金属柱保护起来，再进行激光开槽，形成让位凹槽157，其中让位凹槽157的深度可根据芯片130尺寸确定。
在本实施例中，屏蔽基板155贴设在模组基板110上，让位凹槽157贯穿屏蔽基板155，并延伸至部分屏蔽塑封体151内，屏蔽塑封体151与模组基板110间隔设置，且多个导电引脚1553与模组基板110电连接。具体地，分区屏蔽器件150正装在模组基板110上，在制备分区屏蔽器件150时，通过在屏蔽基板155上激光开槽，并延伸至屏蔽塑封体151，形成贯穿屏蔽基板155、并延伸至部分屏蔽塑封体151的让位凹槽157。模组基板110可以选择聚丙烯、碳化硅、陶瓷、铜箔等材料组成。
值得注意的是，模组基板110上具有贴装区域，芯片130贴装在贴装区域内，其可以是倒装也可以是正装在模组基板110上，同时模组基板110上在贴装区域四周还设置有多个接地焊盘，接地焊盘通过模组基板110背面的管脚实现接地，在贴装分区屏蔽器件150时，屏蔽基板155上的多个导电引脚1553与模组基板110上的多个接地焊盘一一对应且电接触，从而实现了屏蔽基板155与模组基板110之间的电连接。具体地，分区屏蔽器件150上的导电引脚1553可以通过锡膏焊接或者锡球焊接的方式固定在接地焊盘上，对于其电连接方式，在此不做具体限定。
在本实施例中，让位凹槽157中填充有热塑胶层1571，具体地，在制作分区屏蔽器件150时，在形成让位凹槽157后，可向让位凹槽157中填充热塑胶，形成热塑胶层1571，然后在贴装分区屏蔽器件150时，对让位凹槽157进行加热，使得填充热塑胶层1571受热变形后包覆在芯片130外，实现芯片130周围的胶层填充，而受热后多余的热塑胶则填充至分区屏蔽器件150和模组基板110之间的缝隙中，实现让位凹槽157的四周封堵。当然，此处也可以在制作分区屏蔽器件150时使得热塑胶不填满让位凹槽157，在贴装时能够使得芯片130包覆于热塑胶的同时热塑胶刚好填满让位凹槽157。
需要说明的是，本实施例芯片130和分区屏蔽器件150均可以采用SMT（surfacemount technology）表面贴装技术或者贴装键合技术进行贴装，保证固定贴装效果。
在本实施例中，屏蔽塑封体151内设置有导电颗粒。具体地，屏蔽塑封体151可以采用在氧基树脂(epoxy-based resin)、硅基树脂(silicone-based resin)中添加导电颗粒例如由铜、锡、铋、银、石墨烯或其组合的材料组成，从而使得导电颗粒能够均匀分布在屏蔽塑封体151内，通过添加导电颗粒提升分区屏蔽器件150的电磁干扰的屏蔽效果及散热效能。
在本实施例中，模组基板110上的保护塑封体170可以采用高导热热塑封料，高导热塑封料选用环氧基树脂(epoxy-based resin)、硅基树脂(silicone-based resin)中，添加高导热材料，例如氧化铝导热粉，纳米氧化铝等实现产品高导热。满足产品的高导热性同时又实现了增强了电磁屏蔽功能。
在本实施例中，金属屏蔽层190包覆在保护塑封体170的表面。具体地，金属屏蔽层190通过溅射或者喷涂的方式形成，起到对整个封装结构的包覆作用，实现外部屏蔽功能，进一步提升整体的电磁屏蔽效果。在本发明其他较佳的实施例中，也可以省去金属屏蔽层190，而仅仅通过分区屏蔽器件150来实现电磁屏蔽功能。
综上所述，本实施例提供的一种电磁屏蔽模组封装结构100，采用模组基板110，在模组基板110表面需要分区屏蔽的区域设置有接地焊盘，并通过背面的管脚实现接地，在接地焊盘上贴装分区屏蔽器件150，使得屏蔽基板155上的导电引脚1553与接地焊盘一一对应，而导电线弧153通过打线的方式设置在导电焊盘1551上，并通过屏蔽塑封体151封装形成，通过导电线弧153实现电磁屏蔽。由于导电线弧153的两端均与相邻的导电焊盘1551连接，从而形成屏蔽网，屏蔽效果好，并且能够控制导电线弧153的高度，使得分区屏蔽器件150的设计高度得以降低，减薄了分区屏蔽器件150，并且无需采用双排金属柱实现电磁屏蔽，有利于整个封装结构的减薄和微型化。同时，采用添加有导电颗粒的屏蔽塑封体151，能够进一步提升电磁屏蔽的散热效果。在实际封装时，分区屏蔽器件150提前制备，在贴装时直接将分区屏蔽器件150贴装在模组基板110上，无需在基板上打线、点胶等操作，避免了溢胶现象，同时分区屏蔽器件150单独制备，更加规整，保证了在其表面形成的金属屏蔽层190更加均匀，高度可控性好。
第二实施例
请参见图4和图5，本实施例提供了一种电磁屏蔽模组封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例提供的电磁屏蔽模组封装结构100包括模组基板110、芯片130、分区屏蔽器件150、保护塑封体170和金属屏蔽层190，芯片130贴装在模组基板110上，分区屏蔽器件150贴装模组基板110上，并罩设在芯片130外，保护塑封体170设置在模组基板110上，并包覆在分区屏蔽器件150外，金属屏蔽层190包覆在保护塑封体170外。
分区屏蔽器件150包括屏蔽塑封体151、多个导电线弧153和屏蔽基板155，多个导电线弧153设置在屏蔽塑封体151内，屏蔽塑封体151上开设有让位凹槽157，芯片130容置在让位凹槽157中，多个导电线弧153围设在让位凹槽157的周围，并相互电连接。屏蔽塑封体151设置在屏蔽基板155上，且屏蔽基板155的一侧表面设置有多个导电焊盘1551，另一侧表面设置有多个导电引脚1553，多个导电焊盘1551与多个导电引脚1553一一对应且电连接，每个导电线弧153与其中两个导电焊盘1551电连接，至少一个导电引脚1553与模组基板110电连接。
在本实施例中，屏蔽塑封体151贴设在模组基板110上，屏蔽基板155与模组基板110间隔设置，且至少一个导电引脚1553上设置有连接导线159，连接导线159与模组基板110电连接。具体地，分区屏蔽器件150倒装在模组基板110上，让位凹槽157开设在屏蔽塑封体151远离屏蔽基板155的一侧，且未延伸至屏蔽基板155，在制备分区屏蔽器件150时，通过在屏蔽塑封体151上激光开槽，形成让位凹槽157，然后填充热塑胶。
在本实施例中，连接导线159为三条，三条连接导线159分别连接三个导电引脚1553，并焊接在模组基板110上，实现导电引脚1553与模组基板110之间的电连接。具体地，可以通过打线的方式形成连接导线159，模组基板110上设置有接地焊盘，连接导线159焊接在接地焊盘上。
本实施例提供的电磁屏蔽模组封装结构100，通过将分区屏蔽器件150倒装在模组基板110上，实现电磁屏蔽，同时在屏蔽塑封体151上开槽形成让位凹槽157，避免了让位凹槽157贯穿屏蔽基板155从而对屏蔽基板155造成损伤，使得屏蔽基板155上有更大的布线空间，有利于形成效果良好的屏蔽网结构。
第三实施例
请参见图6至图8，本实施例提供了一种电磁屏蔽模组封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，电磁屏蔽模组封装结构100包括模组基板110、芯片130、分区屏蔽器件150、保护塑封体170和金属屏蔽层190，芯片130贴装在模组基板110上，分区屏蔽器件150贴装模组基板110上，并罩设在芯片130外，保护塑封体170设置在模组基板110上，并包覆在分区屏蔽器件150外，金属屏蔽层190包覆在保护塑封体170外。
分区屏蔽器件150包括屏蔽塑封体151、多个导电线弧153和屏蔽基板155，多个导电线弧153设置在屏蔽塑封体151内，屏蔽塑封体151上开设有让位凹槽157，芯片130容置在让位凹槽157中，多个导电线弧153围设在让位凹槽157的周围，并相互电连接，其中至少一个导电线弧153与模组基板110电连接。屏蔽塑封体151设置在屏蔽基板155上，且屏蔽基板155的一侧表面设置有多个导电焊盘1551，另一侧表面设置有多个导电引脚1553，多个导电焊盘1551与多个导电引脚1553一一对应且电连接，每个导电线弧153与其中两个导电焊盘1551电连接。
在本实施例中，每个导电线弧153横置在让位凹槽157之上，并与位于让位凹槽157两侧且相对应的两个导电焊盘1551电连接，以形成罩设在让位凹槽157上的屏蔽网结构。具体地，让位凹槽157呈矩形，在前后、左右侧均设置有多个导电焊盘1551，导电线弧153横置在让位凹槽157的前后侧和左右侧，且每个导电线弧153呈弧线状，包覆在屏蔽塑封体151中，并且围绕在让位凹槽157上方，从而使得多个导电线弧153形成向上凹陷的屏蔽网结构，实现电磁屏蔽功能。
在制备分区屏蔽器件150时，在屏蔽基板155上交错打线形成多个导电线弧153，塑封后，在基板侧激光开槽，并形成延伸至屏蔽塑封体151的让位凹槽157，需要注意的是，让位凹槽157并未延伸至导电线弧153，导电线弧153包覆在屏蔽塑封体151内并未外露。
本实施例提供的电磁屏蔽模组封装结构100，通过网状的导电线弧153实现电磁屏蔽功能，在前后、左右以及上方均形成屏蔽网结构，从而全面覆盖在芯片130周围，进一步提高了电磁屏蔽效果，此时可以省去金属屏蔽层190，同样能够达到相当的电磁屏蔽效果。
第四实施例
本实施例提供了一种电磁屏蔽模组封装方法，用于制备如第一实施例或第二实施例提供的电磁屏蔽模组封装结构100，该方法包括以下步骤：
S1:在模组基板110上贴装芯片130。
具体而言，提供一模组基板110，模组基板110上设置有贴装区域，贴装区域周围设置有接地焊盘，将芯片130贴装在贴装区域内，其贴装方式可以采用SMT（surface mounttechnology）表面贴装技术或者贴装键合技术进行贴装，保证固定贴装效果。
S2：在模组基板110上贴装分区屏蔽器件150，且使得分区屏蔽器件150罩设在芯片130外。
具体而言，将提前制备的分区屏蔽器件150贴装在模组基板110上，且分区屏蔽器件150罩设在芯片130外，芯片130容置在分区屏蔽器件150的让位凹槽157中，且分区屏蔽器件150与模组基板110之间电连接。
在本实施例中，让位凹槽157中填充有热塑胶层1571，在贴装时对分区屏蔽器件150进行加热，然后使得热塑胶层1571变形，方便将芯片130装入让位凹槽157中。
需要说明的是，分区屏蔽器件150包括屏蔽塑封体151、多个导电线弧153和屏蔽基板155，多个导电线弧153设置在屏蔽塑封体151内，屏蔽塑封体151上开设有让位凹槽157，芯片130容置在让位凹槽157中，多个导电线弧153围设在让位凹槽157的周围，并相互电连接。屏蔽塑封体151设置在屏蔽基板155上，且屏蔽基板155的一侧表面设置有多个导电焊盘1551，另一侧表面设置有多个导电引脚1553，多个导电焊盘1551与多个导电引脚1553一一对应且电连接，每个导电线弧153与其中两个导电焊盘1551电连接，至少一个导电引脚1553与模组基板110电连接。
在实际贴装时，当制备如第一实施例所提供的电磁屏蔽模组封装结构100时，让位凹槽157开设在屏蔽基板155上并延伸至屏蔽塑封体151，分区屏蔽器件150正装在模组基板110上，屏蔽基板155贴装在模组基板110上。当制备如第二实施例所提供的电磁屏蔽模组封装结构100时，让位凹槽157开设在屏蔽塑封体151上，分区屏蔽器件150倒装在模组基板110上，屏蔽塑封体151贴装在模组基板110上，屏蔽基板155通过连接导线159与模组基板110连接。本实施例以制备如第一实施例所提供的电磁屏蔽模组封装结构100为例进行说明。
S3:在模组基板110上形成保护塑封体170。
具体而言，利用塑封料将贴装好的分区屏蔽器件150和芯片130保护起来，保护塑封体170设置在模组基板110上，并包覆在分区屏蔽器件150外。其中保护塑封体170为高导热塑封料，选用环氧基树脂(epoxy-based resin)、硅基树脂(silicone-based resin)中，添加高导热材料，例如氧化铝导热粉，纳米氧化铝等实现产品高导热。
S4：在保护塑封体170上溅射形成金属屏蔽层190。
具体地，在保护塑封体170的表面利用溅射工艺形成均匀的金属层，以实现外部电磁屏蔽功能。当然，此处也可以喷涂工艺形成金属屏蔽层190。
在实际制备电磁屏蔽模组封装结构100时，其基本工序包括贴芯片130-贴分区屏蔽器件150-包封-植球-切割-溅射等步骤，下面进行详细介绍。
步骤1:参见图9，提供一基板，在基板厂完成基板制作，并且在基板正面制作接地焊盘，在背面制作接地管脚，从而形成模组基板110。
步骤2:参见图10，利用机台贴装芯片130，可以贴装多个芯片130，并完成打线（正装）或焊接（倒装）。
步骤3:参见图11，利用机台将制作好的分区屏蔽器件150贴装在模组基板110上，并将分区屏蔽器件150上的导电引脚1553焊接在模组基板110上的接地焊盘上，底部可以通过锡膏焊接也可以制作锡球焊接，不做限定。贴装时需要对分区屏蔽器件150进行加热，使得分区屏蔽器件150上的热塑胶层1571变形，并覆盖在芯片130外。
步骤4：参见图12，进行塑封工艺，利用塑封料将贴装好的分区屏蔽器件150和芯片130保护起来。
步骤5：参见图13，在模组基板110背面进行植球，形成模组基板110的背面锡球，背面锡球与模组基板110上的接地管脚对应，实现接地功能。
步骤6：参见图14，进行切割工艺，将产品切成单颗。
步骤7：请继续参见图1，针对保护塑封体170的表面进行金属溅射，形成金属屏蔽层190。
在本实施例中，分区屏蔽器件150需要提前制备，其制备工艺步骤包括打线-包封-激光开槽-研磨-切割等步骤，具体如下：
步骤A1：参见图15，提供一基板，在基板厂完成，其表面设置有导电焊盘1551，背面设置有导电引脚1553，导电焊盘1551和导电引脚1553对应连接，从而形成了屏蔽基板155。
步骤A2：参见图16，在屏蔽基板155上打线，即在导电焊盘1551上打线，完成导电线弧153的制作。具体地，打线后，将金属线折弯并焊接在相邻的导电焊盘1551上，形成U形弯曲的导电线弧153。
步骤A3：参见图17，进行塑封工艺，利用塑封料将导电线弧153保护起来。
步骤A4：参见图18，进行激光开槽工艺，在屏蔽基板155上开槽，形成贯穿屏蔽基板155，并延伸至屏蔽塑封体151的让位凹槽157，其中让位凹槽157的大小根据芯片130大小设计。
步骤A5：在让位凹槽157中填充热塑胶材，烘烤胶层后，填充凹槽，形成热塑胶层1571。
步骤A6：请继续参见图2，进行切割工艺，将产品切割成单颗，完成分区屏蔽器件150的制作。
本实施例提供的一种电磁屏蔽模组封装方法，采用模组基板110，在模组基板110表面需要分区屏蔽的区域设置有接地焊盘，并通过背面的管脚实现接地，在接地焊盘上贴装分区屏蔽器件150，使得屏蔽基板155上的导电引脚1553与接地焊盘一一对应，而导电线弧153通过打线的方式设置在导电焊盘1551上，并通过屏蔽塑封体151封装形成，通过导电线弧153实现电磁屏蔽。由于导电线弧153的两端均与相邻的导电焊盘1551连接，从而形成屏蔽网，屏蔽效果好，并且能够控制导电线弧153的高度，使得分区屏蔽器件150的设计高度得以降低，减薄了分区屏蔽器件150，并且无需采用双排金属柱实现电磁屏蔽，有利于整个封装结构的减薄和微型化。同时，采用添加有导电颗粒的屏蔽塑封体151，能够进一步提升电磁屏蔽的散热效果。在实际封装时，分区屏蔽器件150提前制备，在贴装时直接将分区屏蔽器件150贴装在模组基板110上，无需在基板上打线、点胶等操作，避免了溢胶现象，同时分区屏蔽器件150单独制备，更加规整，保证了在其表面形成的金属屏蔽层190更加均匀，高度可控性好。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种电磁屏蔽模组封装结构，其特征在于，包括：
模组基板；
贴装在所述模组基板上的芯片；
贴装在所述模组基板上，并罩设在所述芯片外的分区屏蔽器件；
其中，所述分区屏蔽器件包括屏蔽塑封体和设置在所述屏蔽塑封体内的多个导电线弧，所述屏蔽塑封体上开设有让位凹槽，所述芯片容置在所述让位凹槽中，多个所述导电线弧围设在所述让位凹槽的周围，并相互电连接，至少一个所述导电线弧与所述模组基板电连接。
2.根据权利要求1所述的电磁屏蔽模组封装结构，其特征在于，所述分区屏蔽器件还包括屏蔽基板，所述屏蔽塑封体设置在屏蔽基板上，且所述屏蔽基板的一侧表面设置有多个导电焊盘，另一侧表面设置有多个导电引脚，多个所述导电焊盘与多个所述导电引脚一一对应且电连接，每个所述导电线弧与其中两个导电焊盘电连接。
3.根据权利要求2所述的电磁屏蔽模组封装结构，其特征在于，每个所述导电线弧与相邻的两个所述导电焊盘电连接，以使多个所述导电线弧设置在所述让位凹槽的四周。
4.根据权利要求2所述的电磁屏蔽模组封装结构，其特征在于，每个所述导电线弧横置在所述让位凹槽之上，并与位于所述让位凹槽两侧且相对应的两个导电焊盘电连接，以形成罩设在所述让位凹槽上的屏蔽网结构。
5.根据权利要求2所述的电磁屏蔽模组封装结构，其特征在于，所述屏蔽基板贴设在所述模组基板上，所述让位凹槽贯穿所述屏蔽基板，所述屏蔽塑封体与所述模组基板间隔设置，且多个所述导电引脚与所述模组基板电连接。
6.根据权利要求2所述的电磁屏蔽模组封装结构，其特征在于，所述屏蔽塑封体贴设在所述模组基板上，所述屏蔽基板与所述模组基板间隔设置，且至少一个所述导电引脚上设置有连接导线，所述连接导线与所述模组基板电连接。
7.根据权利要求1所述的电磁屏蔽模组封装结构，其特征在于，所述让位凹槽中填充有热塑型胶层。
8.根据权利要求1所述的电磁屏蔽模组封装结构，其特征在于，所述屏蔽塑封体内设置有导电颗粒。
9.根据权利要求1所述的电磁屏蔽模组封装结构，其特征在于，所述电磁屏蔽模组封装结构还包括保护塑封体，所述保护塑封体设置在所述模组基板上，并包覆在所述分区屏蔽器件外。
10.根据权利要求9所述的电磁屏蔽模组封装结构，其特征在于，所述电磁屏蔽模组封装结构还包括金属屏蔽层，所述金属屏蔽层包覆在所述保护塑封体外。
11.一种电磁屏蔽模组封装方法，用于制备如权利要求1所述的电磁屏蔽模组封装结构，其特征在于，包括以下步骤：
在模组基板上贴装芯片；
在模组基板上贴装分区屏蔽器件，且使得所述分区屏蔽器件罩设在所述芯片外；
其中，所述分区屏蔽器件包括屏蔽塑封体和设置在所述屏蔽塑封体内的多个导电线弧，所述屏蔽塑封体上开设有让位凹槽，所述芯片容置在所述让位凹槽中，多个所述导电线弧围设在所述让位凹槽的周围，并相互电连接，至少一个所述导电线弧与所述模组基板电连接。
CN202011462409.7A 2020-12-14 2020-12-14 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 Active CN112234048B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011462409.7A CN112234048B (zh) 2020-12-14 2020-12-14 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011462409.7A CN112234048B (zh) 2020-12-14 2020-12-14 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法

Publications (2)

Publication Number Publication Date
CN112234048A true CN112234048A (zh) 2021-01-15
CN112234048B CN112234048B (zh) 2021-02-26

Family

ID=74124502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011462409.7A Active CN112234048B (zh) 2020-12-14 2020-12-14 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法

Country Status (1)

Country Link
CN (1) CN112234048B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114188312A (zh) * 2022-02-17 2022-03-15 甬矽电子(宁波)股份有限公司 封装屏蔽结构和屏蔽结构制作方法
CN114220795A (zh) * 2021-11-30 2022-03-22 展讯通信（上海）有限公司 Sip封装组件及其封装方法、制作方法
WO2023098922A3 (zh) * 2021-12-01 2023-08-17 唯捷创芯(天津)电子技术股份有限公司 一种电磁屏蔽结构、制造方法及通信终端

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033755A (zh) * 2015-03-17 2016-10-19 晟碟信息科技（上海）有限公司 具有电磁干扰屏蔽的半导体器件和基板带
US20170025362A1 (en) * 2015-05-31 2017-01-26 Skyworks Solutions, Inc. Shielded module having compression overmold
CN106538086A (zh) * 2014-04-18 2017-03-22 汉高股份有限及两合公司 电磁干扰屏蔽组合物及其应用方法
WO2017171859A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Semiconductor package with electromagnetic interference shielding structures
US20170301986A1 (en) * 2016-04-19 2017-10-19 Skyworks Solutions, Inc. Selectively shielding radio frequency module with multi-layer antenna
CN107452696A (zh) * 2017-08-10 2017-12-08 华进半导体封装先导技术研发中心有限公司 电磁屏蔽封装体以及制造方法
CN110120383A (zh) * 2018-02-05 2019-08-13 南茂科技股份有限公司 半导体封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106538086A (zh) * 2014-04-18 2017-03-22 汉高股份有限及两合公司 电磁干扰屏蔽组合物及其应用方法
CN106033755A (zh) * 2015-03-17 2016-10-19 晟碟信息科技（上海）有限公司 具有电磁干扰屏蔽的半导体器件和基板带
US20170025362A1 (en) * 2015-05-31 2017-01-26 Skyworks Solutions, Inc. Shielded module having compression overmold
WO2017171859A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Semiconductor package with electromagnetic interference shielding structures
US20170301986A1 (en) * 2016-04-19 2017-10-19 Skyworks Solutions, Inc. Selectively shielding radio frequency module with multi-layer antenna
CN107452696A (zh) * 2017-08-10 2017-12-08 华进半导体封装先导技术研发中心有限公司 电磁屏蔽封装体以及制造方法
CN110120383A (zh) * 2018-02-05 2019-08-13 南茂科技股份有限公司 半导体封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220795A (zh) * 2021-11-30 2022-03-22 展讯通信（上海）有限公司 Sip封装组件及其封装方法、制作方法
WO2023098922A3 (zh) * 2021-12-01 2023-08-17 唯捷创芯(天津)电子技术股份有限公司 一种电磁屏蔽结构、制造方法及通信终端
CN114188312A (zh) * 2022-02-17 2022-03-15 甬矽电子(宁波)股份有限公司 封装屏蔽结构和屏蔽结构制作方法
CN114188312B (zh) * 2022-02-17 2022-07-08 甬矽电子(宁波)股份有限公司 封装屏蔽结构和屏蔽结构制作方法

Also Published As

Publication number Publication date
CN112234048B (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
CN112234048B (zh) 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
US10062582B2 (en) Fabrication method of package having ESD and EMI preventing functions
US6057601A (en) Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
TWI523158B (zh) 雙面封裝結構及應用其之無線通訊系統
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
CN111739885B (zh) 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品
US20120235259A1 (en) Semiconductor package and method of fabricating the same
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
CN112103196B (zh) 电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法
CN112234047B (zh) 分层电磁屏蔽封装结构和封装结构制作方法
US20080237821A1 (en) Package structure and manufacturing method thereof
CN112018055B (zh) 电磁屏蔽散热封装结构及其制备方法
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN111477595B (zh) 散热封装结构和散热封装结构的制作方法
US6828687B2 (en) Cavity down ball grid array package structure and carrier thereof
CN210489609U (zh) 集成电路封装体
CN117012765A (zh) 电磁屏蔽结构和电磁屏蔽结构制作方法
CN112103282B (zh) 系统封装结构和系统封装结构的制备方法
WO2022022314A1 (zh) 一种封装模组及其封装方法、电子设备
CN111554674B (zh) 具有电磁屏蔽功能的封装体和封装工艺
CN103400826A (zh) 半导体封装及其制造方法
CN210743941U (zh) 层叠封装结构
CN114300446B (zh) 芯片堆叠屏蔽结构和屏蔽结构制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant