CN114220795A - Sip封装组件及其封装方法、制作方法 - Google Patents

Sip封装组件及其封装方法、制作方法 Download PDF

Info

Publication number
CN114220795A
CN114220795A CN202111444181.3A CN202111444181A CN114220795A CN 114220795 A CN114220795 A CN 114220795A CN 202111444181 A CN202111444181 A CN 202111444181A CN 114220795 A CN114220795 A CN 114220795A
Authority
CN
China
Prior art keywords
region
substrate
shielding layer
devices
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111444181.3A
Other languages
English (en)
Other versions
CN114220795B (zh
Inventor
姚力
尹红成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN202111444181.3A priority Critical patent/CN114220795B/zh
Publication of CN114220795A publication Critical patent/CN114220795A/zh
Priority to PCT/CN2022/133455 priority patent/WO2023098517A1/zh
Application granted granted Critical
Publication of CN114220795B publication Critical patent/CN114220795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种SIP封装组件及其封装方法、制作方法，所述封装组件的塑封体的一体外表面包括至少两个屏蔽层区域；其中，任意两个屏蔽层区域之间为间隔区域。本申请通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响周边器件正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。

Description

SIP封装组件及其封装方法、制作方法
技术领域
本发明属于系统级封装技术领域，特别涉及一种SIP封装组件及其封装方法、制作方法。
背景技术
在传统的封装或模组产品中，采用EMI Coating的形式达到屏蔽电磁干扰的目的，但是其在低频低功率情况下是可行的，当封装体内存在PA单元(功率放大单元)的情况下，由于EMI Coating表面连续，不能在电性上独立，屏蔽体反而成为了高频高功率噪声的介质，影响周边器件正常工作。
亦或者，通过Metal CAN(金属盖工艺)的形式达到屏蔽电磁干扰的目的，但是由于其采用的是整个覆盖的方式，随着堆叠结构的增多，整个封装组件的尺寸会因为屏蔽盖的原因而变的更大，不符合未来封装发展的需求，且其同样还是存在屏蔽体不能在电性上独立的问题。
亦或者，对贴装后的电路板进行塑封后形成一个整体塑封体，对于电路基板上相互干扰的电子元器件，在二者之间的路线上生成切割道，基于切割道对整体塑封体进行贯穿切割，以得到2个及以上的分离塑封体，然后再进行屏蔽层喷涂，利用分离塑封体之间的间隔实现屏蔽体的中断。上述方法中，一方面，对于小型芯片来说，由于需要在基板的对应位置留有余地以用于形成切割道，那么相应的会占用基板的空间，并不适用小型化的需求，另一方面，对于大型芯片来说，在确定芯片之间或者区域之间的干扰时，间隔路径很有可能落在某一个元件或某一个完整的区域上，那么不可能对元件或完整区域进行切割。
发明内容
本发明要解决的技术问题是为了克服现有技术中的上述缺陷，提供一种SIP封装组件及其封装方法、制作方法。
本发明是通过下述技术方案来解决上述技术问题：
一种SIP封装组件，所述封装组件的塑封体的一体外表面包括至少两个屏蔽层区域；
其中，任意两个屏蔽层区域之间为间隔区域。
较佳地，所述封装组件包括基板，所述基板上设有至少两个器件；
所述间隔区域的位置与所述基板上的第一区域相对应；
所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域。
较佳地，所述封装组件包括基板，所述基板上设有至少一个干扰源器件和至少一个与所述干扰源器件对应的被干扰器件；
所述间隔区域的位置与所述基板上的第二区域相对应；
所述第二区域包括干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域。
一种SIP封装组件的封装方法，所述封装方法包括：
在所述封装组件的塑封体的一体外表面生成至少两个屏蔽层区域；
其中，任意两个屏蔽层区域之间为间隔区域。
较佳地，所述封装组件包括基板，所述基板上设有至少两个器件，所述在所述封装组件的外表面生成至少两个屏蔽层区域的步骤之前，所述封装方法包括：
确定所述基板上的第一区域，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域；
基于所述第一区域确定所述间隔区域的位置。
较佳地，所述封装组件包括基板，所述基板上设有至少一个干扰源器件和至少一个与所述干扰源器件对应的被干扰器件，所述在所述封装组件的外表面生成至少两个屏蔽层区域的步骤之前，所述封装方法包括：
确定所述基板上的第二区域，所述第二区域包括干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域；
基于所述第二区域确定所述间隔区域的位置。
一种SIP封装组件的制作方法，所述制作方法包括：
在所述封装组件的外表面放置一模具；
基于EMI Coating在包含所述模具的封装组件的塑封体的一体外表面生成屏蔽层；
移除所述模具，以得到间隔区域和至少两个屏蔽层区域，所述模具放置的位置为所述间隔区域的位置。
较佳地，还包括：
提供一基板；
在所述基板的表面安装至少两个器件；
对所述基板进行塑封操作得到所述封装组件；
基于所述基板上的第一区域的位置制作所述模具，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域，或，基于所述基板上的第二区域的位置制作所述模具，所述第二区域包括所述至少两个器件中干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域。
一种SIP封装组件的制作方法，所述制作方法包括：
基于EMI Coating在所述封装组件的塑封体的一体外表面生成屏蔽层；
基于激光蚀刻工艺在所述屏蔽层上蚀刻得到间隔区域，并得到至少两个屏蔽层区域，任意两个屏蔽层区域之间为间隔区域。
较佳地，还包括：
提供一基板；
在所述基板的表面安装至少两个器件；
对所述基板进行塑封操作得到所述封装组件；
其中，所述间隔区域的位置基于所述基板上的第一区域的位置确定，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域，或，所述间隔区域的位置基于基于所述基板上的第二区域的位置确定，所述第二区域包括所述至少两个器件中干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域。
本发明的积极进步效果在于：通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响周边器件正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
附图说明
图1为本发明实施例1的SIP封装组件的外表面屏蔽层区域的示意图。
图2为本发明实施例2的SIP封装组件的剖面结构示意图。
图3为本发明实施例2的SIP封装组件的外表面屏蔽层区域的示意图。
图4为本发明实施例3的SIP封装组件的剖面结构示意图。
图5为本发明实施例3的SIP封装组件的外表面屏蔽层区域的示意图。
图6为本发明实施例4的SIP封装组件的封装方法的流程图。
图7为本发明实施例5的SIP封装组件的封装方法的流程图。
图8为本发明实施例6的SIP封装组件的制作方法的流程图。
图9为本发明实施例7的SIP封装组件的制作方法的流程图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
一种SIP封装组件，如图1所述，所述封装组件的塑封体的一体外表面包括至少两个屏蔽层区域2；需要说明的是，本实施例的封装组件的塑封体为一个整体，屏蔽层区域生成在塑封体的一体外表面，并不涉及对塑封体的开槽等来得到间隔区域。
其中，任意两个屏蔽层区域2之间为间隔区域1。
需要说明的是，封装组件的外表面整体为其屏蔽层，本示例的实现方式不需要额外增加其他硬件结构，仅仅通过外表面屏蔽层自身的间隔划分，即可实现避免屏蔽体成为高频高功率噪声的介质，进而避免器件间的相互干扰。
本实施例中，通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响封装组件上的周边器件正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
实施例2
本实施例的SIP封装组件是在实施例1的基础上进一步改进，如图2-3所示，所述封装组件包括基板3，所述基板3上设有至少两个器件；
所述间隔区域1的位置与所述基板3上的第一区域相对应；
所述第一区域包括任意两个器件在所述基板3上的安装位置之间的区域。
需要说明的是，可以根据需要在全部或者特定几个器件两两之间的区域对应位置设置间隔区域1，亦或者，参见图2，基于高频高功率噪声的影响的考虑，选择在产生高频高功率噪声的器件41(比如PA功率放大单元)与其他相邻器件42之间的区域对应位置设置间隔区域1。
本实施例中，为了避免部分器件生成的高频高功率噪声对其他器件的影响，基于封装组件上各器件的安装位置进一步确定间隔区域的位置。通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响封装组件上的周边器件正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
实施例3
本实施例的SIP封装组件是在实施例1的基础上进一步改进，如图4-5所示，所述封装组件包括基板3，所述基板3上设有至少一个干扰源器件43和至少一个与所述干扰源器件43对应的被干扰器件44；
所述间隔区域1的位置与所述基板3上的第二区域相对应；
所述第二区域包括干扰源器件43和对应的被干扰器件44在所述基板3上的安装位置之间的区域。
需要说明的是，实际应用中，可以切实结合封装组件内器件之间的干扰事实，在互相干扰的器件二者之间实现干扰抑制即可，因此，在明确封装组件内部安装的器件之后，明确干扰源器件和对应的被干扰器件，进一步在干扰源器件和对应的被干扰器件之间的区域对应的位置设置间隔区域。
另外，考虑到屏蔽层的作用是进行电磁屏蔽，因此，在形成间隔区域后，还需要确保能够实现有效的电磁屏蔽，可以进一步结合实验检测参数，比如基于所述干扰源器件的辐射干扰范围确定所述间隔区域的宽度。
需要说明的是，针对大型集成芯片，干扰可能涉及多个器件与多个器件之间，或者涉及区域与区域之间，那么，在设置间隔区域的位置时，可以以区域为单位或者以多个器件所限定的区域范围为单位，获取干扰区域和被干扰区域，进而在两个区域之间的区域对应的位置设置间隔区域。
本实施例中，为了避免干扰源器件对对应的被干扰器件的影响，基于干扰源器件对对应的被干扰器件的安装位置进一步确定间隔区域的位置。通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响封装组件上的被干扰器件的正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
实施例4
一种SIP封装组件的封装方法，所述封装组件包括基板，所述基板上设有至少两个器件，如图6所示，所述封装方法包括：
步骤11、确定基板上的第一区域，第一区域包括任意两个器件在基板上的安装位置之间的区域；
需要说明的是，可以根据需要在全部或者特定几个器件两两之间的区域对应位置设置间隔区域，亦或者，基于高频高功率噪声的影响的考虑，选择在产生高频高功率噪声的器件(比如PA功率放大单元)与其他相邻器件之间的区域对应位置设置间隔区域。
步骤12、基于第一区域确定间隔区域的位置。
步骤13、在封装组件的塑封体的一体外表面生成间隔区域和至少两个屏蔽层区域；
其中，任意两个屏蔽层区域之间为间隔区域。需要说明的是，本实施例的封装组件的塑封体为一个整体，屏蔽层区域生成在塑封体的一体外表面，并不涉及对塑封体的开槽等来得到间隔区域。
需要说明的是，封装组件的外表面整体为其屏蔽层，本示例的实现方式不需要额外增加其他硬件结构，仅仅通过外表面屏蔽层自身的间隔划分，即可实现避免屏蔽体成为高频高功率噪声的介质，进而避免器件间的相互干扰。
本实施例中，为了避免部分器件生成的高频高功率噪声对其他器件的影响，基于封装组件上各器件的安装位置进一步确定间隔区域的位置。通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响封装组件上的周边器件正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
实施例5
一种SIP封装组件的封装方法，封装组件包括基板，基板上设有至少一个干扰源器件和至少一个与干扰源器件对应的被干扰器件，如图7所示，封装方法包括：
步骤21、确定基板上的第二区域，第二区域包括干扰源器件和对应的被干扰器件在基板上的安装位置之间的区域；
需要说明的是，实际应用中，可以切实结合封装组件内器件之间的干扰事实，在互相干扰的器件二者之间实现干扰抑制即可，因此，在明确封装组件内部安装的器件之后，明确干扰源器件和对应的被干扰器件，进一步在干扰源器件和对应的被干扰器件之间的区域对应的位置设置间隔区域。
需要说明的是，针对大型集成芯片，干扰可能涉及多个器件与多个器件之间，或者涉及区域与区域之间，那么，在设置间隔区域的位置时，可以以区域为单位或者以多个器件所限定的区域范围为单位，获取干扰区域和被干扰区域，进而在两个区域之间的区域对应的位置设置第二区域。
步骤22、基于第二区域确定间隔区域的位置。
其中，考虑到屏蔽层的作用是进行电磁屏蔽，因此，在形成间隔区域后，还需要确保能够实现有效的电磁屏蔽，可以进一步结合实验检测参数，比如基于所述干扰源器件的辐射干扰范围确定所述间隔区域的宽度。
步骤23、在封装组件的塑封体的一体外表面生成间隔区域和至少两个屏蔽层区域；
其中，任意两个屏蔽层区域之间为间隔区域。需要说明的是，本实施例的封装组件的塑封体为一个整体，屏蔽层区域生成在塑封体的一体外表面，并不涉及对塑封体的开槽等来得到间隔区域。
本实施例中，为了避免干扰源器件对对应的被干扰器件的影响，基于干扰源器件对对应的被干扰器件的安装位置进一步确定间隔区域的位置。通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响封装组件上的被干扰器件的正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
实施例6
一种SIP封装组件的制作方法，如图8所示，具体包括：
步骤31、提供一基板；
步骤32、在基板的表面安装至少两个器件；
步骤33、对基板进行塑封操作得到封装组件；
需要说明的是，封装组件的工艺流程还可能包括但不限于基板烘烤、印锡膏、表面检查、表面贴装、光学检测、回流焊、去助焊剂、X光检测、机械开槽、等离子清洗、打线键合等操作流程，根据需要具体进行执行，本申请不作限定。
步骤34、基于基板上的第一区域的位置制作模具，或，基于基板上的第二区域的位置制作模具；
其中，第一区域包括任意两个器件在基板上的安装位置之间的区域，第二区域包括至少两个器件中干扰源器件和对应的被干扰器件在基板上的安装位置之间的区域，另外，还可以进一步结合实验检测参数，所述间隔区域的宽度比如基于所述干扰源器件的辐射干扰范围确定所述模具的宽度。需要说明的是，模板制作可以在封装组件的制作之前制作好。需要说明的是，针对大型集成芯片，干扰可能涉及多个器件与多个器件之间，或者涉及区域与区域之间，那么，在设置间隔区域的位置时，可以以区域为单位或者以多个器件所限定的区域范围为单位，获取干扰区域和被干扰区域，进而在两个区域之间的区域对应的位置设置第二区域。
步骤35、在封装组件的塑封体的一体外表面放置模具；
步骤36、基于EMI Coating在包含模具的封装组件的外表面生成屏蔽层；
其中，EMI Coating方式主要分为Sputtering(溅射)和Spray Coating(喷涂)两种，Coating(涂层)材料整体接地，以完成电磁屏蔽的作用，也可以通过其他方式实现屏蔽层的生成。需要说明的是，本实施例的封装组件的塑封体为一个整体，屏蔽层区域生成在塑封体的一体外表面，并不涉及对塑封体的开槽等来得到间隔区域。
步骤37、移除模具，以得到间隔区域和至少两个屏蔽层区域；模具放置的位置为间隔区域的位置。
本实施例中，利用模具来辅助屏蔽层的生成进而自动得到划分好区域的屏蔽层，通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响封装组件上的被干扰器件的正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
实施例7
一种SIP封装组件的制作方法，如图9所示，具体包括：
步骤41、提供一基板；
步骤42、在基板的表面安装至少两个器件；
步骤43、对基板进行塑封操作得到封装组件；
需要说明的是，封装组件的工艺流程还可能包括但不限于基板烘烤、印锡膏、表面检查、表面贴装、光学检测、回流焊、去助焊剂、X光检测、机械开槽、等离子清洗、打线键合等操作流程，根据需要具体进行执行，本申请不作限定。
步骤44、基于EMI Coating在封装组件的塑封体的一体外表面生成屏蔽层；
其中，EMI Coating方式主要分为Sputtering(溅射)和Spray Coating(喷涂)两种，Coating(涂层)材料整体接地，以完成电磁屏蔽的作用，也可以通过其他方式实现屏蔽层的生成。需要说明的是，本实施例的封装组件的塑封体为一个整体，屏蔽层区域生成在塑封体的一体外表面，并不涉及对塑封体的开槽等来得到间隔区域。
步骤45、基于激光蚀刻工艺在屏蔽层上蚀刻得到间隔区域，并得到至少两个屏蔽层区域；任意两个屏蔽层区域之间为间隔区域。
其中，所述间隔区域的位置基于所述基板上的第一区域的位置确定，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域，或，所述间隔区域的位置基于基于所述基板上的第二区域的位置确定，所述第二区域包括所述至少两个器件中干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域，另外，还可以进一步结合实验检测参数，比如基于所述干扰源器件的辐射干扰范围确定所述间隔区域的宽度。需要说明的是，针对大型集成芯片，干扰可能涉及多个器件与多个器件之间，或者涉及区域与区域之间，那么，在设置间隔区域的位置时，可以以区域为单位或者以多个器件所限定的区域范围为单位，获取干扰区域和被干扰区域，进而在两个区域之间的区域对应的位置设置第二区域。
本实施例中，利用激光蚀刻或其他蚀刻加工手段对完整的屏蔽层进行时刻划分以得到间隔区域，进而通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响封装组件上的器件的正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种SIP封装组件，其特征在于，所述封装组件的塑封体的一体外表面形成有至少两个屏蔽层区域；
其中，任意两个屏蔽层区域之间为间隔区域。
2.如权利要求1所述的SIP封装组件，其特征在于，所述封装组件包括基板，所述基板上设有至少两个器件；
所述间隔区域的位置与所述基板上的第一区域相对应；
所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域。
3.如权利要求1所述的SIP封装组件，其特征在于，所述封装组件包括基板，所述基板上设有至少一个干扰源器件和至少一个与所述干扰源器件对应的被干扰器件；
所述间隔区域的位置与所述基板上的第二区域相对应；
所述第二区域包括干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域。
4.一种SIP封装组件的封装方法，其特征在于，所述封装方法包括：
在所述封装组件的塑封体的一体外表面生成至少两个屏蔽层区域；
其中，任意两个屏蔽层区域之间为间隔区域。
5.如权利要求4所述的SIP组件的封装方法，其特征在于，所述封装组件包括基板，所述基板上设有至少两个器件，所述在所述封装组件的外表面生成至少两个屏蔽层区域的步骤之前，所述封装方法包括：
确定所述基板上的第一区域，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域；
基于所述第一区域确定所述间隔区域的位置。
6.如权利要求4所述的SIP组件的封装方法，其特征在于，所述封装组件包括基板，所述基板上设有至少一个干扰源器件和至少一个与所述干扰源器件对应的被干扰器件，所述在所述封装组件的外表面生成至少两个屏蔽层区域的步骤之前，所述封装方法包括：
确定所述基板上的第二区域，所述第二区域包括干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域；
基于所述第二区域确定所述间隔区域的位置。
7.一种SIP封装组件的制作方法，其特征在于，所述制作方法包括：
在所述封装组件的外表面放置一模具；
基于EMI Coating在包含所述模具的封装组件的塑封体的一体外表面生成屏蔽层；
移除所述模具，以得到间隔区域和至少两个屏蔽层区域，所述模具放置的位置为所述间隔区域的位置。
8.如权利要求7所述的SIP封装组件的制作方法，其特征在于，还包括：
提供一基板；
在所述基板的表面安装至少两个器件；
对所述基板进行塑封操作得到所述封装组件；
基于所述基板上的第一区域的位置制作所述模具，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域，或，基于所述基板上的第二区域的位置制作所述模具，所述第二区域包括所述至少两个器件中干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域。
9.一种SIP封装组件的制作方法，其特征在于，所述制作方法包括：
基于EMI Coating在所述封装组件的塑封体的一体外表面生成屏蔽层；
基于激光蚀刻工艺在所述屏蔽层上蚀刻得到间隔区域，并得到至少两个屏蔽层区域，任意两个屏蔽层区域之间为间隔区域。
10.如权利要求9所述的SIP封装组件的制作方法，其特征在于，还包括：
提供一基板；
在所述基板的表面安装至少两个器件；
对所述基板进行塑封操作得到所述封装组件；
其中，所述间隔区域的位置基于所述基板上的第一区域的位置确定，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域，或，所述间隔区域的位置基于基于所述基板上的第二区域的位置确定，所述第二区域包括所述至少两个器件中干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域。
CN202111444181.3A 2021-11-30 2021-11-30 Sip封装组件及其封装方法、制作方法 Active CN114220795B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111444181.3A CN114220795B (zh) 2021-11-30 2021-11-30 Sip封装组件及其封装方法、制作方法
PCT/CN2022/133455 WO2023098517A1 (zh) 2021-11-30 2022-11-22 Sip封装组件及其封装方法、制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111444181.3A CN114220795B (zh) 2021-11-30 2021-11-30 Sip封装组件及其封装方法、制作方法

Publications (2)

Publication Number Publication Date
CN114220795A true CN114220795A (zh) 2022-03-22
CN114220795B CN114220795B (zh) 2024-07-09

Family

ID=80699072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111444181.3A Active CN114220795B (zh) 2021-11-30 2021-11-30 Sip封装组件及其封装方法、制作方法

Country Status (2)

Country Link
CN (1) CN114220795B (zh)
WO (1) WO2023098517A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098517A1 (zh) * 2021-11-30 2023-06-08 展讯通信（上海）有限公司 Sip封装组件及其封装方法、制作方法

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374805A (zh) * 2014-08-29 2016-03-02 展讯通信（上海）有限公司 一种多芯片封装结构
CN105489593A (zh) * 2015-12-24 2016-04-13 合肥祖安投资合伙企业(有限合伙) 电磁屏蔽封装组件及其制造方法
JP2017220654A (ja) * 2016-06-11 2017-12-14 新日本無線株式会社 電磁シールドを備えた半導体装置及びその製造方法
KR20180021336A (ko) * 2016-08-19 2018-03-02 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
KR20190080246A (ko) * 2017-12-28 2019-07-08 주식회사 바른전자 반도체 패키지의 제조방법
CN110010507A (zh) * 2019-04-04 2019-07-12 中电海康无锡科技有限公司 Sip模块分区电磁屏蔽封装方法
CN110213952A (zh) * 2019-05-28 2019-09-06 青岛歌尔微电子研究院有限公司 一种电磁屏蔽结构及其制造方法及电子设备
CN110323144A (zh) * 2019-06-24 2019-10-11 通富微电子股份有限公司技术研发分公司 一种电磁屏蔽封装器件及其制备方法
CN110707072A (zh) * 2019-09-06 2020-01-17 华为机器有限公司 系统级封装模块及终端设备
CN110729176A (zh) * 2019-10-15 2020-01-24 杭州见闻录科技有限公司 一种用于通信模块产品的emi屏蔽工艺和通信模块产品
US20200075502A1 (en) * 2018-08-29 2020-03-05 STATS ChipPAC Pte. Ltd. Semiconductor Device with Partial EMI Shielding and Method of Making the Same
CN111696963A (zh) * 2020-07-14 2020-09-22 立讯电子科技（昆山）有限公司 封装结构及其制作方法
CN111755424A (zh) * 2020-06-15 2020-10-09 深圳泰研半导体装备有限公司 一种在系统级封装实现选择性电磁屏蔽的工艺
CN111816641A (zh) * 2020-08-27 2020-10-23 华天科技（西安）有限公司 一种基于二次塑封的电磁屏蔽封装结构及方法
CN111816629A (zh) * 2020-09-14 2020-10-23 甬矽电子(宁波)股份有限公司 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法
CN211929484U (zh) * 2020-05-28 2020-11-13 青岛歌尔智能传感器有限公司 封装结构和电子设备
WO2020263018A1 (ko) * 2019-06-28 2020-12-30 주식회사 아모센스 전자 소자 어셈블리 패키지, 전자 소자 모듈용 회로 기판 및 이의 제조 방법
CN112234048A (zh) * 2020-12-14 2021-01-15 甬矽电子(宁波)股份有限公司 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
CN112259528A (zh) * 2020-09-28 2021-01-22 立讯电子科技（昆山）有限公司 具有双面选择性电磁屏蔽封装的sip结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220795B (zh) * 2021-11-30 2024-07-09 展讯通信（上海）有限公司 Sip封装组件及其封装方法、制作方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374805A (zh) * 2014-08-29 2016-03-02 展讯通信（上海）有限公司 一种多芯片封装结构
CN105489593A (zh) * 2015-12-24 2016-04-13 合肥祖安投资合伙企业(有限合伙) 电磁屏蔽封装组件及其制造方法
JP2017220654A (ja) * 2016-06-11 2017-12-14 新日本無線株式会社 電磁シールドを備えた半導体装置及びその製造方法
KR20180021336A (ko) * 2016-08-19 2018-03-02 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
KR20190080246A (ko) * 2017-12-28 2019-07-08 주식회사 바른전자 반도체 패키지의 제조방법
US20200075502A1 (en) * 2018-08-29 2020-03-05 STATS ChipPAC Pte. Ltd. Semiconductor Device with Partial EMI Shielding and Method of Making the Same
CN110010507A (zh) * 2019-04-04 2019-07-12 中电海康无锡科技有限公司 Sip模块分区电磁屏蔽封装方法
CN110213952A (zh) * 2019-05-28 2019-09-06 青岛歌尔微电子研究院有限公司 一种电磁屏蔽结构及其制造方法及电子设备
CN110323144A (zh) * 2019-06-24 2019-10-11 通富微电子股份有限公司技术研发分公司 一种电磁屏蔽封装器件及其制备方法
WO2020263018A1 (ko) * 2019-06-28 2020-12-30 주식회사 아모센스 전자 소자 어셈블리 패키지, 전자 소자 모듈용 회로 기판 및 이의 제조 방법
CN110707072A (zh) * 2019-09-06 2020-01-17 华为机器有限公司 系统级封装模块及终端设备
CN110729176A (zh) * 2019-10-15 2020-01-24 杭州见闻录科技有限公司 一种用于通信模块产品的emi屏蔽工艺和通信模块产品
CN211929484U (zh) * 2020-05-28 2020-11-13 青岛歌尔智能传感器有限公司 封装结构和电子设备
CN111755424A (zh) * 2020-06-15 2020-10-09 深圳泰研半导体装备有限公司 一种在系统级封装实现选择性电磁屏蔽的工艺
CN111696963A (zh) * 2020-07-14 2020-09-22 立讯电子科技（昆山）有限公司 封装结构及其制作方法
CN111816641A (zh) * 2020-08-27 2020-10-23 华天科技（西安）有限公司 一种基于二次塑封的电磁屏蔽封装结构及方法
CN111816629A (zh) * 2020-09-14 2020-10-23 甬矽电子(宁波)股份有限公司 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法
CN112259528A (zh) * 2020-09-28 2021-01-22 立讯电子科技（昆山）有限公司 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
CN112234048A (zh) * 2020-12-14 2021-01-15 甬矽电子(宁波)股份有限公司 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
曾翔君, 王晓宝, 杨旭, 王兆安: "混合封装电力电子集成模块内电磁干扰的屏蔽", 电力电子技术, no. 01, 25 February 2004 (2004-02-25), pages 117 - 120 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098517A1 (zh) * 2021-11-30 2023-06-08 展讯通信（上海）有限公司 Sip封装组件及其封装方法、制作方法

Also Published As

Publication number Publication date
WO2023098517A1 (zh) 2023-06-08
CN114220795B (zh) 2024-07-09

Similar Documents

Publication Publication Date Title
US10849257B2 (en) Module
JP5622906B1 (ja) 回路モジュールの製造方法
US11178778B2 (en) High frequency module
JP3939692B2 (ja) 表面弾性波フィルターパッケージの製造方法及びそれに用いるパッケージシート
JP5576543B1 (ja) 回路モジュール
US8432022B1 (en) Shielded embedded electronic component substrate fabrication method and structure
US8890309B1 (en) Circuit module and method of producing circuit module
US20100110656A1 (en) Chip package and manufacturing method thereof
US20110110057A1 (en) Circuit module and manufacturing method for the same
CN101814484A (zh) 芯片封装体及其制作方法
TWI731025B (zh) 半導體封裝的製造方法
JP6478001B2 (ja) 電子部品
JP6827676B2 (ja) 半導体デバイスチップ及び半導体デバイスチップの製造方法
KR20180107877A (ko) 반도체 패키지 및 그의 제조 방법
TWM547185U (zh) 選擇性電磁遮蔽封裝體結構
CN114220795A (zh) Sip封装组件及其封装方法、制作方法
US20230075555A1 (en) Electromagnetic shields with bonding wires for sub-modules
JP3082579B2 (ja) シールドケース
TWI575700B (zh) 封裝結構及封裝方法
CN113410145A (zh) 六面电磁屏蔽的倒装芯片封装方法
JP3244137U (ja) ４面に電磁干渉遮蔽層を備えたチップパッケージ構造
JPH1041677A (ja) 電磁干渉シールド型印刷配線板及びその製造方法
JP2024031828A (ja) 電子パッケージ構造及びその製造方法
KR20220003342A (ko) 전자 소자 패키지 및 이의 제조방법
TWI653731B (zh) 選擇性電磁遮蔽封裝體結構及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant