JP6478001B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP6478001B2
JP6478001B2 JP2018554878A JP2018554878A JP6478001B2 JP 6478001 B2 JP6478001 B2 JP 6478001B2 JP 2018554878 A JP2018554878 A JP 2018554878A JP 2018554878 A JP2018554878 A JP 2018554878A JP 6478001 B2 JP6478001 B2 JP 6478001B2
Authority
JP
Japan
Prior art keywords
layer
magnetic
electronic component
conductor
metal shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018554878A
Other languages
English (en)
Other versions
JPWO2018105307A1 (ja
Inventor
浩和 矢▲崎▼
浩和 矢▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018105307A1 publication Critical patent/JPWO2018105307A1/ja
Application granted granted Critical
Publication of JP6478001B2 publication Critical patent/JP6478001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、回路基板、該回路基板に実装された表面実装部品、および、回路基板の表面を覆うシールド部材を備える電子機器に関する。
従来、電子機器には、基板に各種の表面実装部品が実装された電子部品が多く用いられている。例えば、特許文献１、２には、電子部品として電子回路パッケージが記載されている。
特許文献１に記載の電子部品（電子回路パッケージ）は、基板、複数の表面実装部品、モールド樹脂、磁性膜、および、金属膜を備える。
複数の表面実装部品は、基板の表面に実装されている。モールド樹脂は、基板の表面を覆っており、磁性膜は、モールド樹脂の少なくとも上面を覆っている。金属膜は、磁性膜およびモールド樹脂を覆っている。
特許文献２に記載の電子部品（電子回路パッケージ）は、特許文献１に記載の電子部品と同様に、基板、複数の表面実装部品、モールド樹脂、磁性膜、および、金属膜を備え、基本的な構造は、特許文献１に記載の電子回路パッケージと同様である。特許文献２に記載の電子部品では、さらに、金属膜がモールド樹脂を覆い、当該金属膜におけるノイズの影響を受け易いＩＣチップに近接する部分の表面に磁性膜が配置されている。
このようなノイズ対策を行った電子部品は、電子機器のベース回路基板に実装され、金属膜は、ベース回路基板のグランド導体に接続されている。
特許第５９８８００３号明細書 特許第５９８８００４号明細書
しかしながら、特許文献１、２に記載の構成では、表面実装部品が発生するノイズを効果的に抑制できないことがある。
具体的には、表面実装部品が発生するノイズは、高周波成分（高周波ノイズ）と低周波成分（低周波ノイズ）とを有する。このうち、低周波ノイズは、回り込み易い。
通常、表面実装部品のグランド端子は、ベース回路基板のグランド導体に接続されている。したがって、表面実装部品のグランド端子と金属膜とは、ベース回路基板のグランド導体を介して接続されている。このため、表面実装部品で発生した低周波ノイズは、ベース回路基板のグランド導体を介して、金属膜に伝搬され、金属膜から外部に輻射されてしまう。特に、ベース回路基板のグランド導体に流れる低周波ノイズの振幅は大きい傾向にあり、このような振幅の大きな低周波ノイズが外部に輻射されてしまう。
したがって、本発明の目的は、電子部品からの低周波ノイズの輻射を効果的に抑制する構成を提供することにある。
この発明の電子部品は、基板、表面実装部品、非磁性樹脂層、金属シールド層、および、磁性シールド層を備える。基板は、互いに対向する第１主面と第２主面とを有し、磁性体層を含む。表面実装部品は、基板の第１主面に実装されている。非磁性樹脂層は、第１主面上において、表面実装部品の全面を覆っている。金属シールド層は、第１主面上において、非磁性樹脂層を覆っている。磁性シールド層は、第１主面上において、非磁性樹脂層および金属シールド層の全面を覆っている。
この構成では、表面実装部品が、磁性シールド層と、基板の磁性体層とによって囲まれることによって、表面実装部品から発生する低周波ノイズの外部への輻射が抑制される。また、当該電子部品が実装されるベース回路基板等を介して金属シールド層に回り込んだ低周波ノイズの外部への輻射も、磁性シールド層によって抑制される。なお、高周波ノイズの外部への輻射は、金属シールド層によって抑制される。
また、この発明の電子部品は、第１主面上において、金属シールド層は、非磁性樹脂層の全面を覆っていることが好ましい。
この構成では、表面実装部品から発生する高周波ノイズの外部への輻射の抑制効果が向上する。
また、この発明の電子部品は、次の構成であることが好ましい。基板は、グランド用外部端子導体、金属シールド用ランド導体、および、第１接続導体を備える。グランド用外部端子導体は、第２主面に形成されている。金属シールド用ランド導体は、第１主面に形成され、金属シールド層に接続されている。第１接続導体は、磁性体層の内部を通り、グランド用外部端子導体と金属シールド用ランド導体とを接続する。
この構成では、第１接続導体のビーズ効果によって、金属シールド層に回り込む低周波ノイズが抑制される。これにより、低周波ノイズの外部への輻射は、さらに抑制される。
また、この発明の電子部品は、次の構成であることが好ましい。基板は、入出力用外部端子導体と第２接続導体とを備える。入出力用外部端子導体は、第２主面に形成されている。第２接続端子は、磁性体層の外側を通り、入出力用外部端子導体と表面実装部品の端子とを接続している。
この構成では、表面実装部品に入出力される信号は、磁性体層内を通らないので、当該信号の伝送損失が抑制される。
また、この発明の電子部品では、金属シールド層と磁性シールド層とに挟まれた非磁性の中間層を備えることが好ましい。
この構成では、磁性シールド層と金属シールド層とが当接する構成と比較して、金属シールド層のＬ性が低下し、ノイズのシールド効果が向上する。
また、この発明の電子部品では、次の構成であることが好ましい。基板は、磁性体層と、磁性体層の厚み方向の両端に配置された非磁性体層と、の積層構造である。磁性体層は、磁性セラミックを材料とし、非磁性体層は、非磁性セラミックを材料とする。
この構成では、低周波ノイズの外部への輻射が効果的に抑制される。また、上述のビーズ効果を利用する際の第１接続導体での低周波ノイズの減衰が大きくなる。
また、この発明の電子部品では、磁性シールド層は、磁性体粉が含有された樹脂を材料とするとことが好ましい。
この構成では、低周波ノイズの輻射の抑制と高周波ノイズの輻射の抑制とが効果的に実現される。
また、この発明の電子部品では、低周波数領域における磁性体層の透磁率は、磁性シールド層の透磁率よりも高く、高周波数領域における磁性シールド層の透磁率は、磁性体層の透磁率よりも高いことが好ましい。
この構成では、低周波ノイズの輻射の抑制と高周波ノイズの輻射の抑制とが効果的に実現される。
また、この発明の電子部品では、表面実装部品は複数あり、複数の表面実装部品を覆う非磁性樹脂層は単一層であることが好ましい。
この構成では、表面実装部品が複数ある場合における非磁性樹脂層の形成が容易になる。
この発明によれば、電子部品からの低周波ノイズの輻射を効果的に抑制できる。
本発明の第１の実施形態に係る電子部品の側面断面図である。 本発明の第１の実施形態に係る電子部品の平面断面図である。 フェライトと磁性体粉含有樹脂との透磁率の周波数特性を示すグラフである。 本発明の第１の実施形態に係る電子部品におけるノイズの外部への輻射の抑制概念を説明する図である。 （Ａ）、（Ｂ）、（Ｃ）は、本実施形態に係る電子部品の各製造過程での状態を示す側面断面図である。 （Ａ）、（Ｂ）、（Ｃ）は、本実施形態に係る電子部品の各製造過程での状態を示す側面断面図である。 本発明の第２の実施形態に係る電子部品の側面断面図である。 本発明の第３の実施形態に係る電子部品の特徴的構成を示す平面断面図である。 （Ａ）、（Ｂ）は、本発明の第４の実施形態に係る電子部品の特徴的構成を示す部分拡大の側面断面図である。 （Ａ）、（Ｂ）は、本発明の第５の実施形態に係る電子部品の特徴的構成を示す部分拡大の側面断面図である。
本発明の第１の実施形態に係る電子部品について、図を参照して説明する。図１は、本発明の第１の実施形態に係る電子部品の側面断面図である。図２は、本発明の第１の実施形態に係る電子部品の平面断面図である。図２は、図１におけるＡ−Ａ断面を示している。なお、図１では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。
図１、図２に示すように、電子部品１０は、基板２０、表面実装部品５１、５２、非磁性樹脂層６０、金属シールド層７０、および、磁性シールド層８０を備える。
基板２０は、互いに対向する第１主面と第２主面とを有する形状（例えば平板状）である。基板２０は、磁性体層２０１と非磁性体層２０２、２０３とを有している。非磁性体層２０２は、磁性体層２０１の第１主面側に当接しており、非磁性体層２０３は、磁性体層２０１の第２主面側に当接している。言い換えれば、非磁性体層２０２と非磁性体層２０３とは、磁性体層２０１の厚み方向（基板２０の厚み方向）に沿って、磁性体層２０１を挟んで配置されている。磁性体層２０１は、磁性セラミックを材料としており、非磁性体層２０２、２０３は、非磁性セラミックを材料としている。
磁性体層２０１、非磁性体層２０２、２０３には、導体パターン２２１および層間接続導体等が形成されている。導体パターン２２１は、厚み方向に直交する方向に延びる形状であり、層間接続導体は、厚み方向に平行な方向に延びる形状である。これら導体パターン２２１および層間接続導体は、基板２０で実現する回路に応じて適宜形成されている。
非磁性体層２０２における磁性体層２０１に当接する面と反対側の面、すなわち、基板２０の第１主面には、部品用ランド導体４１１、４１２、および、金属シールド用ランド導体４０１、４０２、４０３、４０４が形成されている。部品用ランド導体４１１、４１２、および、金属シールド用ランド導体４０１、４０２、４０３、４０４は、平面視して矩形である。なお、これら部品用ランド導体４１１、４１２、および、金属シールド用ランド導体４０１、４０２、４０３、４０４の形状は矩形に限るものではない。
金属シールド用ランド導体４０１、４０２、４０３、４０４は、第１主面の四隅付近にそれぞれ形成されている。部品用ランド導体４１１、４１２は、第１主面を平面視して、金属シールド用ランド導体４０１、４０２、４０３、４０４によって囲まれる領域内に形成されている。
非磁性体層２０３における磁性体層２０１に当接する面と反対側の面、すなわち、基板２０の第２主面には、グランド用外部端子導体３０１、および、入出力用外部端子導体３１１が形成されている。グランド用外部端子導体３０１は、基板２０を平面視した中央に形成されており、入出力用外部端子導体３１１は、第２主面のおける側面の近傍に形成されている。なお、これらの形成位置は、適宜設計変更可能であるが、入出力用外部端子導体３１１は、第２主面のおける側面の近傍にあることが好ましい。また、図示していないが、表面実装部品５１がグランド端子を備えている場合、当該グランド端子は、グランド用外部端子導体３０１に接続されている。
基板２０には、導体パターン２１１、および、層間接続導体２１２、２１３が形成されている。導体パターン２１１は、磁性体層２０１内に形成されており、厚み方向に対して直交する方向に延びる形状である。層間接続導体２１２は、磁性体層２０１と非磁性体層２０２とに形成されており、厚み方向に平行な方向に延びる形状である。層間接続導体２１２は、導体パターン２１１と金属シールド用ランド導体４０１とを接続している。層間接続導体２１３は、磁性体層２０１と非磁性体層２０３とに形成されており、厚み方向に平行な方向に延びる形状である。層間接続導体２１３は、導体パターン２１１とグランド用外部端子導体３０１とを接続している。導体パターン２１１、および、層間接続導体２１２、２１３によって、金属シールド用ランド導体４０１とグランド用外部端子導体３０１とを接続する接続導体２１０が形成される。このように、接続導体２１０は、磁性体層２０１内を通る導体パターンである。この接続導体２１０が本発明の「第１接続導体」に対応する。なお、導体パターン２１１は、非磁性体層２０２、２０３内に形成されていてもよい。
基板２０には、接続導体２２２が形成されている。接続導体２２２は、基板２０の側面に沿い、厚み方向に延びる形状である。このように、接続導体２２２は、磁性体層２０１の外側を通る導体パターンである。この接続導体２２２が本発明の「第２接続導体」に対応する。接続導体２２２は、入出力用外部端子導体３１１に接続されており、当該入出力用外部端子導体３１１を、部品用ランド導体４１１、４１２に接続する。接続導体２２２が接続する部品用ランド導体４１１、４１２は、電子部品１０が実現する回路構成によって決まっている。
表面実装部品５１は、部品用ランド導体４１１に接合されており、表面実装部品５２は、部品用ランド導体４１２に接合されている。すなわち、表面実装部品５１、５２は、基板２０の第１主面に実装されている。
非磁性樹脂層６０は、表面実装部品５１、５２を覆っている。
金属シールド層７０は、非磁性樹脂層６０の全面を覆っており、金属シールド用ランド導体４０１、４０２、４０３、４０４に接続されている。
磁性シールド層８０は、金属シールド層７０、および、基板２０の第１主面の全てを覆っている。磁性シールド層８０は、金属シールド層７０の全面のみでなく、基板２０を平面視して、金属シールド用ランド導体４０１、４０２、４０３、４０４における金属シールド層７０よりも外側に突出する部分も覆っている。磁性シールド層８０は、磁性粉を含有した樹脂（磁性粉含有樹脂）を材料としている。
このような構成とすることによって、電子部品１０は、次に示すように、表面実装部品から生じるノイズが外部に輻射されることを抑制する。図３は、本発明の第１の実施形態に係る電子部品におけるノイズの外部への輻射の抑制概念を説明する図である。なお、図３では、表面実装部品５１が発生するノイズの輻射を抑制する状態を示すが、他の表面実装部品に対しても同様の作用効果が得られる。
図３に示すように、表面実装部品５１から高周波ノイズＮＨが輻射されると、高周波ノイズＮＨは、非磁性樹脂層６０を伝搬し、金属シールド層７０に到達する。金属シールド層７０は、高周波ノイズＮＨをグランドに落とすので、金属シールド層７０よりも外方に輻射される高周波ノイズＮＨは抑制される。
また、図３に示すように、表面実装部品５１から低周波ノイズＮＬＤが輻射されると、低周波ノイズＮＬＤは、非磁性樹脂層６０、金属シールド層７０を伝搬し、磁性シールド層８０に到達する。磁性シールド層８０は、低周波ノイズＮＬＤを減衰させるので、磁性シールド層８０よりも外方に輻射される低周波ノイズＮＬＤは抑制される。
また、図３に示すように、表面実装部品５１の上面側および側面側の全面に磁性シールド層８０が配置され、表面実装部品５１の下面側に磁性体層２０１が配置されている。このように、表面実装部品５１が磁性体に囲まれているので、表面実装部品５１から発した低周波ノイズの外部への輻射は抑制される。
さらに、電子部品１０は、次の原理によってグランドから回り込んで外部に輻射される低周波ノイズを抑制する。
図４は、フェライトと磁性体粉含有樹脂との透磁率の周波数特性を示すグラフである。図４において、１００ＭＨｚよりも低い周波数帯域が低周波領域であり、１００ＭＨｚよりも高い周波数帯域が高周波領域である。この高周波領域と低周波領域との閾値は、１００ＭＨｚに限るものではなく、数百ＭＨｚ程度に設定され、例えば電源回路であれば、当該電源回路のスイッチングＩＣのスイッチング周波数に基づいて設定されている。
図４に示すように、フェライトの透磁率は、低周波領域で高く、高周波領域では急激に低下する。一方、磁性体粉含有樹脂の透磁率は、周波数による変動が少ないが、低周波領域と比較して高周波領域の方が高く、高周波領域内においてピークを有する。
電子部品１０では、フェライトすなわち磁性セラミックは、磁性体層２０１を形成している。したがって、表面実装部品５１の下面側へ輻射された低周波ノイズは、磁性体層２０１で効果的に減衰される。
さらに、ビーズ効果によって、低周波領域では、接続導体２１０の損失は大きくなる。これによって、図３に示すように、グランド用外部端子導体３０１を介して回り込んだ低周波ノイズＮＬＩは、接続導体２１０で大きく減衰され、金属シールド層７０に到達する際には小さくなる。したがって、金属シールド層７０から磁性シールド層８０側に輻射される低周波ノイズは、小さくなり、磁性シールド層８０でさらに減衰されることによって、外部への輻射がさらに抑制される。
一方、フェライトすなわち磁性セラミックは高周波での損失が小さく、金属シールド層７０に伝搬された高周波ノイズは、グランド用外部端子導体３０１に効果的に伝送され、グランドに落とされる。
また、磁性体粉含有樹脂は、磁性シールド層８０を形成している。したがって、磁性シールド層８０は、広い周波数帯域で低周波ノイズの減衰効果が得られる。したがって、低周波ノイズの周波数に関係なく、低周波ノイズを減衰させることができる。また、磁性シールド層８０は、高周波領域においても減衰効果が得られるので、高周波ノイズの外部輻射の抑制の補助効果を得ることもできる。
また、低周波領域では、フェライトの透磁率が磁性体粉含有樹脂の透磁率よりも高く、高周波領域では、磁性体粉含有樹脂の透磁率がフェライトの透磁率よりも高い。これにより、グランド用外部端子導体３０１から回り込んだノイズの周波数が低ければ、磁性体層２０１でノイズを効果的に減衰させ、グランド用外部端子導体３０１から回り込んだノイズの周波数が高くても、磁性シールド層８０で減衰させることができる。
したがって、電子部品１０は、ノイズの周波数に依存することなく、ノイズの外部への輻射を効果的に抑制できる。
また、電子部品１０は、接続導体２２２が磁性体層２０１に囲まれていない。したがって、表面実装部品５１、５２に対して入出力する信号に対する磁性体層２０１による損失は抑制される。したがって、信号伝送効率の良い電子部品１０を実現できる。
このような構成からなる電子部品は、次に示す製造方法によって製造される。図５（Ａ）、図５（Ｂ）、図５（Ｃ）、図６（Ａ）、図６（Ｂ）、および、図６（Ｃ）は、本実施形態に係る電子部品の各製造過程での状態を示す側面断面図である。
まず、図５（Ａ）に示すように、基板２０を形成する。基板２０は、磁性セラミックからなる磁性体層２０１と、非磁性セラミックからなる非磁性体層２０２、２０３との積層体からなる既知の多層基板の製造方法によって製造される。
次に、図５（Ｂ）に示すように、基板２０の部品用ランド導体４１１に表面実装部品５１を接合し、部品用ランド導体４１２に表面実装部品５２を接合する。これら接合は、はんだ等の蝋材を用いた接合、超音波接合等を用いることができる。
次に、図５（Ｃ）に示すように、基板２０の第１主面に非磁性樹脂層６０を形成する。非磁性樹脂層６０は、非磁性の樹脂材料を塗布して硬化する等の手法によって形成される。
次に、図６（Ａ）に示すように、非磁性樹脂層６０を研削する。この際、非磁性樹脂層６０における側面から所定距離内側までの部分が研削される。この処理によって、基板２０の第１主面側に、金属シールド用ランド導体４０１、４０２が露出する。
次に、図６（Ｂ）に示すように、非磁性樹脂層６０の上面および側面の全面と、金属シールド用ランド導体４０１、４０２の表面の少なくとも一部とに金属シールド層７０を形成する。金属シールド層７０は、スパッタリング法等によって形成される。これにより、非磁性樹脂層６０を上面および側面の全面を覆い、且つ、金属シールド用ランド導体４０１、４０２に接続された金属シールド層７０が形成される。
次に、図６（Ｃ）に示すように、金属シールド層７０の上面および側面の全面を覆い、且つ基板２０の第１主面の露出面を覆う形状で、磁性シールド層８０を形成する。磁性シールド層８０は、磁性体粉含有樹脂を塗布して硬化する等の手法によって形成される。
このような製造方法を用いることによって、ノイズの外部への輻射を抑制した電子部品１０を製造できる。
次に、本発明の第２の実施形態に係る電子部品について、図を参照して説明する。図７は、本発明の第２の実施形態に係る電子部品の側面断面図である。
図７に示すように、第２の実施形態に係る電子部品１０Ａは、第１の実施形態に係る電子部品１０に対して、中間層９０を追加した点で異なる。電子部品１０Ａの他の構成は、電子部品１０と同様であり、同様の箇所の説明は省略する。
中間層９０は、非磁性体であり、金属シールド層７０と磁性シールド層８０との間に配置されている。これにより、金属シールド層７０は、磁性シールド層８０から離間し、金属シールド層７０の外面の全体は非磁性体で覆われる。したがって、金属シールド層７０のＬ性を低下でき、高周波ノイズをグランドに、より効果的に流すことができる。
次に、本発明の第３の実施形態に係る電子部品について、図を参照して説明する。図８は、本発明の第３の実施形態に係る電子部品の特徴的構成を示す平面断面図である。
図８に示すように、第３の実施形態に係る電子部品１０Ｂは、金属シールド用ランド導体４００Ｂの形状において、第１の実施形態に係る電子部品１０と異なる。電子部品１０Ｂの他の構成は、電子部品１０と同様であり、同様の箇所の説明は省略する。
金属シールド用ランド導体４００Ｂは、基板２０の側面（非磁性体層２０２）の側面に沿った環状である。金属シールド層７０は、金属シールド用ランド導体４００Ｂに対して全周に亘って接続されている。
このような構成とすることによって、表面実装部品５１、５２の上面および側面は、金属シールド層７０および金属シールド用ランド導体４００Ｂによって完全に覆われる。したがって、高周波ノイズの抑制効果が向上する。
次に、本発明の第４の実施形態に係る電子部品について、図を参照して説明する。図９（Ａ）、図９（Ｂ）は、本発明の第４の実施形態に係る電子部品の特徴的構成を示す部分拡大の側面断面図である。図９（Ａ）、図９（Ｂ）は、金属シールド用ランド導体４０１を含む部分の拡大図である。図９（Ａ）は、非磁性樹脂層６０の研削時に基板２０を削っていない状態を示し、図９（Ｂ）は、非磁性樹脂層６０の研削時に基板２０を削った状態を示す。
図９（Ａ）、図９（Ｂ）に示すように、第４の実施形態に係る電子部品１０Ｃは、層間接続導体２１２Ｃの形状において、第１の実施形態に係る電子部品１０と異なる。電子部品１０Ｃの他の構成は、電子部品１０と同様であり、同様の箇所の説明は省略する。
層間接続導体２１２Ｃは、基板２０の厚み方向に延びる形状である。層間接続導体２１２Ｃは、基板２０を平面視して、金属シールド用ランド導体４０１と、電子部品１０として完成した状態における非磁性樹脂層６０の側面とが重なる領域を含み、当該領域から基板２０の側面側に所定幅を有する領域に亘る形状である。
このような構成とすることによって、図９（Ｂ）に示すように、非磁性樹脂層６０を研削する際に、非磁性樹脂層６０のみでなく、基板２０の非磁性体層２０２を所定の深さで研削してしまっても、金属シールド層７０は、金属シールド用ランド導体４０１の側面と層間接続導体２１２Ｃとに接続する。これにより、金属シールド層７０の電気的な浮きを防止でき、高周波ノイズを確実にグランドに落とすことができる。
次に、本発明の第５の実施形態に係る電子部品について、図を参照して説明する。図１０（Ａ）、図１０（Ｂ）は、本発明の第５の実施形態に係る電子部品の特徴的構成を示す部分拡大の側面断面図である。図１０（Ａ）、図１０（Ｂ）は、金属シールド用ランド導体４０１を含む部分の拡大図である。図１０（Ａ）は、非磁性樹脂層６０の研削時に基板２０を削っていない状態を示し、図１０（Ｂ）は、非磁性樹脂層６０の研削時に基板２０を削った状態を示す。
図１０（Ａ）、図１０（Ｂ）に示すように、第５の実施形態に係る電子部品１０Ｄは、補助導体層２１４を備える点において、第１の実施形態に係る電子部品１０と異なる。電子部品１０Ｄの他の構成は、電子部品１０と同様であり、同様の箇所の説明は省略する。
補助導体層２１４は、非磁性体層２０２内に形成されている。補助導体層２１４は、平面視して、金属シールド用ランド導体４０１と略同じ形状であり、金属シールド用ランド導体４０１に重なっている。層間接続導体２１２Ｄは、基板２０の厚み方向に延びる形状である。層間接続導体２１２Ｄは、基板２０を平面視して、金属シールド用ランド導体４０１および補助導体層２１４と、電子部品１０として完成した状態における非磁性樹脂層６０の側面とが重なる領域を含み、当該領域から基板２０の側面側に所定幅を有する領域に亘る形状である。
このような構成とすることによって、図１０（Ｂ）に示すように、非磁性樹脂層６０を研削する際に、非磁性樹脂層６０のみでなく、基板２０の非磁性体層２０２を所定の深さで研削してしまっても、金属シールド層７０は、金属シールド用ランド導体４０１の側面と、層間接続導体２１２Ｄ、または、層間接続導体２１２Ｄおよび補助導体層２１４とに接続する。これにより、金属シールド層７０の電気的な浮きを防止でき、高周波ノイズを確実にグランドに落とすことができる。
なお、上述の実施形態において、非磁性樹脂層６０は、基板２０の第１主面上において、少なくとも表面実装部品５１、５２の全面を覆っていればよい。すなわち、表面実装部品５１、５２毎に非磁性樹脂層６０で覆っていてもよい。ただし、表面実装部品５１、５２を単一層の非磁性樹脂層６０で覆うことによって、非磁性樹脂層６０の形成が容易になる。
また、金属シールド層７０は、非磁性樹脂層６０の少なくとも所望部（高周波ノイズを外部に輻射させたくない部分）を覆っていればよく、非磁性樹脂層６０の全面を覆っていることが好ましい。
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ：電子部品
２０：基板
５１、５２：表面実装部品
６０：非磁性樹脂層
７０：金属シールド層
８０：磁性シールド層
９０：中間層
２０１：磁性体層
２０２、２０３：非磁性体層
２１０：接続導体
２１１、２２１：導体パターン
２１２、２１２Ｃ、２１２Ｄ、２１３：層間接続導体
２１４：補助導体層
２２２：接続導体
３０１：グランド用外部端子導体
３１１：入出力用外部端子導体
４００Ｂ、４０１、４０２、４０３、４０４：金属シールド用ランド導体
４１１、４１２：部品用ランド導体
ＮＨ：高周波ノイズ
ＮＬＤ：低周波ノイズ
ＮＬＩ：低周波ノイズ

Claims (9)

  1. 互いに対向する第１主面と第２主面とを有し、磁性体層を含む基板と、
    前記基板の前記第１主面に実装された表面実装部品と、
    前記第１主面上において、前記表面実装部品の全面を覆う非磁性樹脂層と、
    前記第１主面上において、前記非磁性樹脂層を覆う金属シールド層と、
    前記第１主面上において、前記非磁性樹脂層および前記金属シールド層の全面を覆う磁性シールド層と、
    を備えた、
    電子部品。
  2. 前記第１主面上において、前記金属シールド層は、前記非磁性樹脂層の全面を覆う、
    請求項１に記載の電子部品。
  3. 前記基板は、
    前記第２主面に形成されたグランド用外部端子導体と、
    前記第１主面に形成され、前記金属シールド層に接続する金属シールド用ランド導体と、
    前記磁性体層の内部を通り、前記グランド用外部端子導体と前記金属シールド用ランド導体とを接続する第１接続導体と、
    を備える、
    請求項１または請求項２に記載の電子部品。
  4. 前記基板は、
    前記第２主面に形成された入出力用外部端子導体と、
    前記磁性体層の外側を通り、前記入出力用外部端子導体と前記表面実装部品の端子とを接続する第２接続導体と、
    を備える、
    請求項１乃至請求項３のいずれかに記載の電子部品。
  5. 前記金属シールド層と前記磁性シールド層とに挟まれた非磁性の中間層を備える、
    請求項１乃至請求項４のいずれかに記載の電子部品。
  6. 前記基板は、
    前記磁性体層と、
    前記磁性体層の厚み方向の両端に配置された非磁性体層と、の積層構造であり、
    前記磁性体層は、磁性セラミックを材料とし、
    前記非磁性体層は、非磁性セラミックを材料とする、
    請求項１乃至請求項５のいずれかに記載の電子部品。
  7. 前記磁性シールド層は、磁性体粉が含有された樹脂を材料とする、
    請求項１乃至請求項６に記載の電子部品。
  8. 低周波数領域における前記磁性体層の透磁率は前記磁性シールド層の透磁率よりも高く、
    高周波数領域における前記磁性シールド層の透磁率は前記磁性体層の透磁率よりも高い、
    請求項１乃至請求項７のいずれかに記載の電子部品。
  9. 前記表面実装部品は複数あり、
    複数の前記表面実装部品を覆う前記非磁性樹脂層は単一層である、
    請求項１乃至請求項８のいずれかに記載の電子部品。
JP2018554878A 2016-12-05 2017-11-10 電子部品 Active JP6478001B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016235678 2016-12-05
JP2016235678 2016-12-05
PCT/JP2017/040504 WO2018105307A1 (ja) 2016-12-05 2017-11-10 電子部品

Publications (2)

Publication Number Publication Date
JPWO2018105307A1 JPWO2018105307A1 (ja) 2019-02-28
JP6478001B2 true JP6478001B2 (ja) 2019-03-06

Family

ID=62492001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018554878A Active JP6478001B2 (ja) 2016-12-05 2017-11-10 電子部品

Country Status (4)

Country Link
US (1) US10879142B2 (ja)
JP (1) JP6478001B2 (ja)
CN (1) CN209658154U (ja)
WO (1) WO2018105307A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6905493B2 (ja) * 2018-08-24 2021-07-21 株式会社東芝 電子装置
JP7325964B2 (ja) * 2019-01-11 2023-08-15 株式会社東芝 電磁波減衰体及び電子装置
US10879192B1 (en) * 2019-07-17 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
CN111343782B (zh) * 2020-04-14 2021-04-27 京东方科技集团股份有限公司 柔性线路板组件、显示组件及显示装置
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device
CN118541791A (zh) * 2022-01-17 2024-08-23 株式会社村田制作所 高频模块
CN117677029A (zh) * 2022-08-31 2024-03-08 华为技术有限公司 信号传输结构及制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595197A (ja) * 1991-10-01 1993-04-16 Mitsui Toatsu Chem Inc プリント配線板およびそれに用いる基板
JPH0837394A (ja) * 1994-07-21 1996-02-06 Figura Kk 電波吸収体
JPH09116289A (ja) * 1995-10-24 1997-05-02 Tokin Corp ノイズ抑制型電子装置およびその製造方法
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
JP4013140B2 (ja) * 2003-01-15 2007-11-28 ソニー株式会社 磁気メモリ装置
JP2010087058A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 高周波モジュール
US8093691B1 (en) * 2009-07-14 2012-01-10 Amkor Technology, Inc. System and method for RF shielding of a semiconductor package
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5988003B1 (ja) 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ
JP5988004B1 (ja) 2016-04-12 2016-09-07 Tdk株式会社 電子回路パッケージ
JP6328698B2 (ja) * 2016-07-26 2018-05-23 Tdk株式会社 電子回路パッケージ
CN211457877U (zh) * 2017-02-23 2020-09-08 株式会社村田制作所 附带屏蔽板的电子部件和电子部件用屏蔽板

Also Published As

Publication number Publication date
CN209658154U (zh) 2019-11-19
US20190267301A1 (en) 2019-08-29
WO2018105307A1 (ja) 2018-06-14
US10879142B2 (en) 2020-12-29
JPWO2018105307A1 (ja) 2019-02-28

Similar Documents

Publication Publication Date Title
JP6478001B2 (ja) 電子部品
TWI417003B (zh) High frequency signal line
JP6683289B2 (ja) 薄膜シールド層付き電子部品
JP5837515B2 (ja) 回路モジュール
TW201725594A (zh) 電子零件
JP6187606B2 (ja) プリント基板
JP5356520B2 (ja) 配線基板、フィルタデバイスおよび携帯機器
US10861757B2 (en) Electronic component with shield plate and shield plate of electronic component
TW201739033A (zh) 電子零件
JP2008078205A (ja) 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置
US10225924B2 (en) Electronic component
JPH05191056A (ja) プリント配線基板
JP2011187812A (ja) 高周波モジュール
JP5178351B2 (ja) 電子部品の実装構造
JP2017017175A (ja) 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法
JP6350513B2 (ja) 配線基板、半導体装置、プリント基板及び配線基板の製造方法
WO2020196131A1 (ja) 電子部品モジュール
WO2002043135A1 (en) Semiconductor device and its manufacturing method
JP6624351B2 (ja) モジュール部品
JP2010272585A (ja) フリップチップ実装構造
JP2012038863A (ja) 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置
WO2018051858A1 (ja) 電子部品
TWI608769B (zh) 柔性電路板及其製作方法
JPH05327271A (ja) 多層配線基板
JP2008141096A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181114

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20181114

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R150 Certificate of patent or registration of utility model

Ref document number: 6478001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150