CN209658154U - 电子元件 - Google Patents

电子元件 Download PDF

Info

Publication number
CN209658154U
CN209658154U CN201790001360.0U CN201790001360U CN209658154U CN 209658154 U CN209658154 U CN 209658154U CN 201790001360 U CN201790001360 U CN 201790001360U CN 209658154 U CN209658154 U CN 209658154U
Authority
CN
China
Prior art keywords
magnetic
layer
electronic component
conductor
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201790001360.0U
Other languages
English (en)
Inventor
矢崎浩和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN209658154U publication Critical patent/CN209658154U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details

Abstract

本实用新型有效地抑制低频噪声从电子元件的辐射。电子元件(10)具备基板(20)、表面安装元件(51、52)、非磁性树脂层(60)、金属屏蔽层(70)和磁性屏蔽层(80)。基板(20)具有相互对置的第1主面和第2主面，包含磁性体层(201)。表面安装元件(51、52)安装于基板(20)的第1主面。非磁性树脂层(60)覆盖表面安装元件(51、52)。金属屏蔽层(70)覆盖非磁性树脂层(60)。磁性屏蔽层(80)覆盖金属屏蔽层(70)的整个面。

Description

电子元件
技术领域
本实用新型涉及具备电路基板、安装于该电路基板的表面安装元件和覆盖电路基板的表面的屏蔽部件的电子元件。
背景技术
以往，电子设备多使用在基板安装有各种表面安装元件的电子元件。例如，专利文献1、2记载有电子电路封装作为电子元件。
专利文献1记载的电子元件(电子电路封装)具备基板、多个表面安装元件、模塑树脂、磁性膜和金属膜。
多个表面安装元件安装于基板的表面。模塑树脂覆盖基板的表面，磁性膜覆盖模塑树脂的至少上表面。金属膜覆盖磁性膜和模塑树脂。
与专利文献1记载的电子元件相同，专利文献2记载的电子元件(电子电路封装)具备基板、多个表面安装元件、模塑树脂、磁性膜和金属膜，基本构造与专利文献1记载的电子电路封装相同。在专利文献2记载的电子元件中，进一步而言，金属膜覆盖模塑树脂，在该金属膜中的容易受到噪声的影响的接近IC芯片的部分的表面配置有磁性膜。
实施了这样的噪声对策的电子元件安装于电子设备的基底电路基板，金属膜与基底电路基板的接地导体连接。
专利文献1:日本特许第5988003号说明书
专利文献2:日本特许第5988004号说明书
然而，在专利文献1、2记载的结构中，有时无法有效地抑制表面安装元件所产生的噪声。
具体而言，表面安装元件所产生的噪声具有高频成分(高频噪声)和低频成分(低频噪声)。其中，低频噪声容易形成绕入。
通常，表面安装元件的接地端子与基底电路基板的接地导体连接。因此，表面安装元件的接地端子和金属膜经由基底电路基板的接地导体连接。因此，由表面安装元件产生的低频噪声经由基底电路基板的接地导体向金属膜传播，从金属膜向外部辐射。特别是，在有向基底电路基板的接地导体流动的低频噪声的振幅较大的倾向的情况下，导致这样的振幅大的低频噪声向外部辐射。
实用新型内容
因此，本实用新型的目的在于提供有效地抑制来自电子元件的低频噪声的辐射的结构。
该实用新型的电子元件具备基板、表面安装元件、非磁性树脂层、金属屏蔽层和磁性屏蔽层。基板具有相互对置的第1主面和第2主面，并包含磁性体层。表面安装元件安装于基板的第1主面。非磁性树脂层在第1 主面之上覆盖表面安装元件的整个面。金属屏蔽层在第1主面之上覆盖非磁性树脂层。磁性屏蔽层在第1主面之上覆盖非磁性树脂层和金属屏蔽层的整个面。
该结构中，表面安装元件由磁性屏蔽层和基板的磁性体层围起，由此可抑制从表面安装元件产生的低频噪声向外部辐射。另外，经由安装有该电子元件的基底电路基板等而绕入金属屏蔽层的低频噪声向外部辐射也被磁性屏蔽层抑制。此外，高频噪声向外部的辐射被金属屏蔽层抑制。
另外，该实用新型的电子元件优选为，在第1主面之上，金属屏蔽层覆盖非磁性树脂层的整个面。
该结构中，抑制从表面安装元件产生的高频噪声向外部辐射的效果提高。
另外，该实用新型的电子元件优选为以下的结构。基板具备接地用外部端子导体、金属屏蔽用连接盘导体和第1连接导体。接地用外部端子导体形成于第2主面。金属屏蔽用连接盘导体形成于第1主面，与金属屏蔽层连接。第1连接导体在磁性体层的内部通过，将接地用外部端子导体与金属屏蔽用连接盘导体连接。
该结构中，通过第1连接导体的成珠效果(日文：ビース効果)，可抑制向金属屏蔽层绕入的低频噪声。由此，进一步抑制低频噪声向外部辐射。
另外，该实用新型的电子元件优选为以下结构。基板具备输入输出用外部端子导体和第2连接导体。输入输出用外部端子导体形成于第2主面。第2连接导体在磁性体层的外侧通过，将输入输出用外部端子导体与表面安装元件的端子连接。
该结构中，向表面安装元件输入输出的信号未在磁性体层内通过，因此可抑制该信号的传送损失。
另外，在该实用新型的电子元件中，优选具备被金属屏蔽层与磁性屏蔽层夹着的非磁性的中间层。
该结构中，与磁性屏蔽层和金属屏蔽层抵接的结构相比，金属屏蔽层的L性降低，噪声的屏蔽效果提高。
另外，在该实用新型的电子元件中，优选为以下结构。基板是磁性体层和在磁性体层的厚度方向的两端配置的非磁性体层的层叠构造。磁性体层以磁性陶瓷为材料，非磁性体层以非磁性陶瓷为材料。
该结构中，有效地抑制低频噪声向外部辐射。另外，利用上述成珠效果时的第1连接导体处的低频噪声的衰减变大。
另外，在该实用新型的电子元件中，优选为磁性屏蔽层以含有磁性体粉的树脂为材料。
该结构中，有效地实现低频噪声的辐射的抑制和高频噪声的辐射的抑制。
另外，在该实用新型的电子元件中，优选为低频率区域中的磁性体层的透磁率比磁性屏蔽层的透磁率高，高频率区域中的磁性屏蔽层的透磁率比磁性体层的透磁率高。
该结构中，有效地抑制低频噪声的辐射的抑制和高频噪声的辐射的抑制。
另外，在该实用新型的电子元件中，优选为，表面安装元件有多个，覆盖多个表面安装元件的非磁性树脂层是单一层。
该结构中，表面安装元件为多个的情况下的非磁性树脂层的形成变容易。
根据该实用新型，能够有效地抑制来自电子元件的低频噪声的辐射。
附图说明
图1是本实用新型的第1实施方式所涉及的电子元件的侧视剖视图。
图2是本实用新型的第1实施方式所涉及的电子元件的平面剖视图。
图3是对本实用新型的第1实施方式所涉及的电子元件的噪声向外部的辐射的抑制概念进行说明的图。
图4是表示铁氧体和含磁性体粉树脂的透磁率的频率特性的图表。
图5的(A)、(B)、(C)是表示本实施方式所涉及的电子元件的各制造过程中的状态的侧视剖视图。
图6的(A)、(B)、(C)是表示本实施方式所涉及的电子元件的各制造过程中的状态的侧视剖视图。
图7是本实用新型的第2实施方式所涉及的电子元件的侧视剖视图。
图8是表示本实用新型的第3实施方式所涉及的电子元件的特征结构的平面剖视图。
图9的(A)、(B)是表示本实用新型的第4实施方式所涉及的电子元件的特征结构的局部放大的侧视剖视图。
图10的(A)、(B)是表示本实用新型的第5实施方式所涉及的电子元件的特征结构的局部放大的侧视剖视图。
具体实施方式
参照附图对本实用新型的第1实施方式所涉及的电子元件进行说明。图1是本实用新型的第1实施方式所涉及的电子元件的侧视剖视图。图2 是本实用新型的第1实施方式所涉及的电子元件的平面剖视图。图2表示图1中的A-A剖面。此外，在图1中，为了容易识别电子元件的结构，适当地省略用于识别构成要素的符号的附记。
如图1、图2所示，电子元件10具备基板20、表面安装元件51、52、非磁性树脂层60、金属屏蔽层70和磁性屏蔽层80。
基板20是具有相互对置的第1主面和第2主面的形状(例如平板状)。基板20具有磁性体层201和非磁性体层202、203。非磁性体层202与磁性体层201的第1主面侧抵接，非磁性体层203与磁性体层201的第2主面侧抵接。换言之，非磁性体层202和非磁性体层203沿着磁性体层201 的厚度方向(基板20的厚度方向)夹着磁性体层201配置。磁性体层201 以磁性陶瓷为材料，非磁性体层202、203以非磁性陶瓷为材料。
在磁性体层201、非磁性体层202、203形成有导体图案221和层间连接导体等。导体图案221是沿与厚度方向正交的方向延伸的形状，层间连接导体是沿与厚度方向平行的方向延伸的形状。这些导体图案221和层间连接导体根据由基板20实现的电路而适当地形成。
在非磁性体层202中的同与磁性体层201抵接的面相反一侧的面，即在基板20的第1主面，形成有元件用连接盘导体411、412和金属屏蔽用连接盘导体401、402、403、404。元件用连接盘导体411、412和金属屏蔽用连接盘导体401、402、403、404俯视为矩形。此外，这些元件用连接盘导体411、412和金属屏蔽用连接盘导体401、402、403、404的形状不局限于矩形。
金属屏蔽用连接盘导体401、402、403、404分别形成于第1主面的四个角附近。在俯视第1主面时，元件用连接盘导体411、412形成于由金属屏蔽用连接盘导体401、402、403、404围起的区域内。
在非磁性体层203中的同与磁性体层201抵接的面相反一侧的面，即在基板20的第2主面，形成有接地用外部端子导体301和输入输出用外部端子导体311。接地用外部端子导体301形成于俯视基板20时的中央，输入输出用外部端子导体311形成于第2主面的侧面的附近。此外，这些的形成位置能够适当地设计变更，但优选输入输出用外部端子导体311处于第2主面的侧面的附近。另外，虽未图示，但在表面安装元件51具备接地端子的情况下，该接地端子与接地用外部端子导体301连接。
在基板20形成有导体图案211和层间连接导体212、213。导体图案 211形成于磁性体层201内，是沿与厚度方向正交的方向延伸的形状。层间连接导体212形成于磁性体层201和非磁性体层202，是沿与厚度方向平行的方向延伸的形状。层间连接导体212将导体图案211和金属屏蔽用连接盘导体401连接。层间连接导体213形成于磁性体层201和非磁性体层203，是沿与厚度方向平行的方向延伸的形状。层间连接导体213将导体图案211和接地用外部端子导体301连接。通过导体图案211和层间连接导体212、213，形成将金属屏蔽用连接盘导体401和接地用外部端子导体301连接的连接导体210。这样，连接导体210是在磁性体层201内通过的导体图案。该连接导体210与本实用新型的“第1连接导体”对应。此外，导体图案211也可以形成于非磁性体层202、203内。
在基板20形成有连接导体222。连接导体222是沿着基板20的侧面，并沿厚度方向延伸的形状。这样，连接导体222是在磁性体层201的外侧通过的导体图案。该连接导体222与本实用新型的“第2连接导体”对应。连接导体222与输入输出用外部端子导体311连接，将该输入输出用外部端子导体311与元件用连接盘导体411、412连接。连接有连接导体222 的元件用连接盘导体411、412根据电子元件10所实现的电路结构来决定。
表面安装元件51与元件用连接盘导体411接合，表面安装元件52与元件用连接盘导体412接合。即，表面安装元件51、52安装于基板20的第1主面。
非磁性树脂层60覆盖表面安装元件51、52。
金属屏蔽层70覆盖非磁性树脂层60的整个面，与金属屏蔽用连接盘导体401、402、403、404连接。
磁性屏蔽层80覆盖金属屏蔽层70和基板20的第1主面的整体。磁性屏蔽层80不只是覆盖金属屏蔽层70的整个面，还覆盖俯视基板20时金属屏蔽用连接盘导体401、402、403、404中的比金属屏蔽层70向外侧突出的部分。磁性屏蔽层80以含有磁性粉的树脂(含磁性粉树脂)为材料。
通过成为这样的结构，电子元件10如以下所示抑制从表面安装元件产生的噪声向外部辐射。图3是对本实用新型的第1实施方式所涉及的电子元件的抑制噪声向外部辐射的概念进行说明的图。此外，图3中，示出抑制表面安装元件51所产生的噪声的辐射的状态，但对于其他表面安装元件也获得相同的作用效果。
如图3所示，若从表面安装元件51辐射高频噪声NH，则高频噪声 NH在非磁性树脂层60传播，到达金属屏蔽层70。金属屏蔽层70使高频噪声NH落入接地，因此可抑制比金属屏蔽层70向外侧辐射的高频噪声 NH。
另外，如图3所示，若从表面安装元件51辐射低频噪声NLD，则低频噪声NLD在非磁性树脂层60、金属屏蔽层70传播，到达磁性屏蔽层 80。磁性屏蔽层80使低频噪声NLD衰减，因此可抑制向比磁性屏蔽层 80靠外侧辐射的低频噪声NLD。
另外，如图3所示，在表面安装元件51的上表面侧和侧面侧的整个面配置有磁性屏蔽层80，在表面安装元件51的下表面侧配置有磁性体层201。这样，表面安装元件51被磁性体围起，因此可抑制从表面安装元件 51发出的低频噪声向外部辐射。
并且，电子元件10通过以下的原理抑制从接地绕入而向外部辐射的低频噪声。
图4是表示铁氧体和含磁性体粉树脂的透磁率的频率特性的图表。图 4中，比100MHz低的频带是低频区域，比100MHz高的频带是高频区域。该高频区域和低频区域的阈值不局限于100MHz，设定为数百MHz左右，例如若为电源电路，则基于该电源电路的开关IC的开关频率来设定。
如图4所示，铁氧体的透磁率在低频区域处高，在高频区域处急剧降低。另一方面，对于含磁性体粉树脂的透磁率而言，由频率引起的变动少，但与低频区域相比，高频区域相对高，在高频区域内具有峰值。
在电子元件10中，铁氧体即磁性陶瓷形成磁性体层201。因此，向表面安装元件51的下表面侧辐射的低频噪声由于磁性体层201而有效地衰减。
并且，由于成珠效果，在低频区域中，连接导体210的损失变大。由此，如图3所示，经由接地用外部端子导体301绕入的低频噪声NLI由于连接导体210而大幅衰减，到达金属屏蔽层70时变小。因此，从金属屏蔽层70向磁性屏蔽层80侧辐射的低频噪声变小，由于磁性屏蔽层80而进一步衰减，由此进一步抑制向外部的辐射。
另一方面，铁氧体即磁性陶瓷在高频下的损失小，传播至金属屏蔽层 70的高频噪声有效地向接地用外部端子导体301传送，落入接地。
另外，含磁性体粉树脂形成磁性屏蔽层80。因此，磁性屏蔽层80在较宽的频带中得到低频噪声的衰减效果。因此，能够与低频噪声的频率无关地使低频噪声衰减。另外，磁性屏蔽层80在高频区域中也得到衰减效果，因此也能够获得高频噪声的外部辐射的抑制的辅助效果。
另外，在低频区域中，铁氧体的透磁率比含磁性体粉树脂的透磁率高，在高频区域中，含磁性体粉树脂的透磁率比铁氧体的透磁率高。由此，若从接地用外部端子导体301绕入的噪声的频率低，则通过磁性体层201使噪声有效地衰减，即便从接地用外部端子导体301绕入的噪声的频率高，也能够通过磁性屏蔽层80衰减。
因此，电子元件10能够不取决于噪声的频率而有效地抑制噪声向外部辐射。
另外，电子元件10的连接导体222未被磁性体层201围起。因此，可抑制针对相对于表面安装元件51、52输入输出的信号而言的由磁性体层201引起的损失。因此，能够实现信号传送效率高的电子元件10。
由这样的结构构成的电子元件通过以下所示的制造方法制造。图5的 (A)、图5的(B)、图5的(C)、图6的(A)、图6的(B)和图6的 (C)是表示本实施方式所涉及的电子元件的各制造过程中的状态的侧视剖视图。
首先，如图5的(A)所示，形成基板20。基板20通过利用由磁性陶瓷构成的磁性体层201和由非磁性陶瓷构成的非磁性体层202、203的层叠体而构成的已知的多层基板的制造方法来制造。
接下来，如图5的(B)所示，在基板20的元件用连接盘导体411 接合表面安装元件51，在元件用连接盘导体412接合表面安装元件52。这些接合可使用利用焊料等焊剂材料的接合、超声波接合等。
接下来，如图5的(C)所示，在基板20的第1主面形成非磁性树脂层60。非磁性树脂层60通过涂覆非磁性的树脂材料并使其固化等方法而形成。
接下来，如图6的(A)所示，对非磁性树脂层60进行磨削。此时，对非磁性树脂层60中的从侧面至规定距离内侧为止的部分进行磨削。通过该处理，使金属屏蔽用连接盘导体401、402在基板20的第1主面侧暴露。
接下来，如图6的(B)所示，在非磁性树脂层60的上表面和侧面的整个面、和金属屏蔽用连接盘导体401、402的表面的至少局部形成金属屏蔽层70。金属屏蔽层70通过溅射法等形成。由此，形成覆盖非磁性树脂层60的上表面和侧面的整个面、并且与金属屏蔽用连接盘导体401、 402连接的金属屏蔽层70。
接下来，如图6的(C)所示，以覆盖金属屏蔽层70的上表面和侧面的整个面并且覆盖基板20的第1主面的暴露面的形状形成磁性屏蔽层80。磁性屏蔽层80通过涂覆含磁性体粉树脂并使其固化等方法形成。
通过使用这样的制造方法，能够制造抑制噪声向外部的辐射的电子元件10。
接下来，参照附图对本实用新型的第2实施方式所涉及的电子元件进行说明。图7是本实用新型的第2实施方式所涉及的电子元件的侧视剖视图。
如图7所示，第2实施方式所涉及的电子元件10A在对于第1实施方式所涉及的电子元件10追加了中间层90这点上不同。电子元件10A的其他结构与电子元件10相同，省略相同位置的说明。
中间层90是非磁性体，配置于金属屏蔽层70与磁性屏蔽层80之间。由此，金属屏蔽层70从磁性屏蔽层80分离，金属屏蔽层70的外表面整体由非磁性体覆盖。因此，能够降低金属屏蔽层70的L性，能够使高频噪声更有效地流向接地。
接下来，参照附图对本实用新型的第3实施方式所涉及的电子元件进行说明。图8是表示本实用新型的第3实施方式所涉及的电子元件的特征结构的平面剖视图。
如图8所示，第3实施方式所涉及的电子元件10B在金属屏蔽用连接盘导体400B的形状方面与第1实施方式所涉及的电子元件10不同。电子元件10B的其他结构与电子元件10相同，省略相同的位置的说明。
金属屏蔽用连接盘导体400B是沿着基板20的侧面(非磁性体层202) 的侧面的环状。金属屏蔽层70在整周上与金属屏蔽用连接盘导体400B连接。
通过成为这样的结构，表面安装元件51、52的上表面和侧面由金属屏蔽层70和金属屏蔽用连接盘导体400B完全覆盖。因此，高频噪声的抑制效果提高。
接下来，参照附图对本实用新型的第4实施方式所涉及的电子元件进行说明。图9的(A)、图9的(B)是表示本实用新型的第4实施方式所涉及的电子元件的特征结构的局部放大的侧视剖视图。图9的(A)、图9(B)是包含金属屏蔽用连接盘导体401的局部的放大图。图9的(A) 表示在磨削非磁性树脂层60时未磨削基板20的状态，图9的(B)表示在磨削非磁性树脂层60时磨削过基板20的状态。
如图9的(A)、图9的(B)所示，第4实施方式所涉及的电子元件 10C在层间连接导体212C的形状方面与第1实施方式所涉及的电子元件 10不同。电子元件10C的其他结构与电子元件10相同，省略相同位置的说明。
层间连接导体212C是沿基板20的厚度方向延伸的形状。层间连接导体212C包含在俯视基板20时金属屏蔽用连接盘导体401和在作为电子元件10完成的状态下的非磁性树脂层60的侧面重叠的区域，是从该区域到距基板20的侧面侧具有规定宽度的区域的形状。
如图9的(B)所示，通过成为这样的结构，即便在磨削非磁性树脂层60时不仅磨削了非磁性树脂层60还以规定深度磨削了基板20的非磁性体层202，金属屏蔽层70也与金属屏蔽用连接盘导体401的侧面和层间连接导体212C连接。由此，能够防止金属屏蔽层70的电浮，能够使高频噪声可靠地降低至接地。
接下来，参照附图对本实用新型的第5实施方式所涉及的电子元件进行说明。图10的(A)、图10的(B)是表示本实用新型的第5实施方式所涉及的电子元件的特征结构的局部放大的侧视剖视图。图10的(A)、图10的(B)是包含金属屏蔽用连接盘导体401的局部的放大图。图10 的(A)表示在磨削非磁性树脂层60时未磨削基板20的状态，图10的(B) 表示在磨削非磁性树脂层60时磨削了基板20的状态。
如图10的(A)、图10的(B)所示，第5实施方式所涉及的电子元件10D在具备辅助导体层214这点上与第1实施方式所涉及的电子元件 10不同。电子元件10D的其他结构与电子元件10相同，省略相同位置的说明。
辅助导体层214形成于非磁性体层202内。在俯视时，辅助导体层 214是与金属屏蔽用连接盘导体401大致相同的形状，且与金属屏蔽用连接盘导体401重叠。层间连接导体212D是沿基板20的厚度方向延伸的形状。层间连接导体212D包含俯视基板20时金属屏蔽用连接盘导体401、辅助导体层214和作为电子元件10完成的状态下的非磁性树脂层60的侧面重叠的区域，是从该区域到距基板20的侧面侧具有规定宽度的区域的形状。
如图10的(B)所示，通过这样的结构，即便在磨削非磁性树脂层 60时不只是磨削了非磁性树脂层60还以规定深度磨削了基板20的非磁性体层202，金属屏蔽层70也与金属屏蔽用连接盘导体401的侧面和层间连接导体212D、或者层间连接导体212D和辅助导体层214连接。由此，能够防止金属屏蔽层70的电浮，使高频噪声可靠地降低至接地。
此外，在上述实施方式中，非磁性树脂层60只要在基板20的第1主面之上至少覆盖表面安装元件51、52的整个面即可。即，也可以是，针对每个表面安装元件51、52，由非磁性树脂层60做覆盖。但是，通过由单一层的非磁性树脂层60覆盖表面安装元件51、52，使非磁性树脂层60 的形成变容易。
另外，金属屏蔽层70覆盖非磁性树脂层60的至少所希望部分(不想使高频噪声向外部辐射的部分)即可，优选覆盖非磁性树脂层60的整个面。
附图标记说明
10、10A、10B、10C、10D...电子元件；20...基板；51、52...表面安装元件；60...非磁性树脂层；70...金属屏蔽层；80...磁性屏蔽层；90... 中间层；201...磁性体层；202、203...非磁性体层；210...连接导体；211、 221...导体图案；212、212C、212D、213...层间连接导体；214...辅助导体层；222...连接导体；301...接地用外部端子导体；311...输入输出用外部端子导体；400B、401、402、403、404...金属屏蔽用连接盘导体；411、 412...元件用连接盘导体；NH...高频噪声；NLD...低频噪声；NLI...低频噪声。

Claims (9)

1.一种电子元件，其特征在于，具备：
基板，其具有相互对置的第1主面和第2主面，并包含磁性体层；
表面安装元件，其安装于所述基板的所述第1主面；
非磁性树脂层，其在所述第1主面之上覆盖所述表面安装元件的整个面；
金属屏蔽层，其在所述第1主面之上覆盖所述非磁性树脂层；以及
磁性屏蔽层，其在所述第1主面之上覆盖所述非磁性树脂层和所述金属屏蔽层的整个面。
2.根据权利要求1所述的电子元件，其特征在于，
在所述第1主面之上，所述金属屏蔽层覆盖所述非磁性树脂层的整个面。
3.根据权利要求1或2所述的电子元件，其特征在于，
所述基板具备：
形成于所述第2主面的接地用外部端子导体；
形成于所述第1主面并与所述金属屏蔽层连接的金属屏蔽用连接盘导体；以及
在所述磁性体层的内部通过，并将所述接地用外部端子导体与所述金属屏蔽用连接盘导体连接的第1连接导体。
4.根据权利要求1或2所述的电子元件，其特征在于，
所述基板具备：
形成于所述第2主面的输入输出用外部端子导体；和
在所述磁性体层的外侧通过，并将所述输入输出用外部端子导体与所述表面安装元件的端子连接的第2连接导体。
5.根据权利要求1或2所述的电子元件，其特征在于，
具备被所述金属屏蔽层与所述磁性屏蔽层夹着的非磁性的中间层。
6.根据权利要求1或2所述的电子元件，其特征在于，
所述基板是所述磁性体层和在所述磁性体层的厚度方向的两端配置的非磁性体层的层叠构造，
所述磁性体层以磁性陶瓷为材料，
所述非磁性体层以非磁性陶瓷为材料。
7.根据权利要求1或2所述的电子元件，其特征在于，
所述磁性屏蔽层以含有磁性体粉的树脂为材料。
8.根据权利要求1或2所述的电子元件，其特征在于，
低频率区域中的所述磁性体层的透磁率比所述磁性屏蔽层的透磁率高，
高频率区域中的所述磁性屏蔽层的透磁率比所述磁性体层的透磁率高。
9.根据权利要求1或2所述的电子元件，其特征在于，
所述表面安装元件有多个，
覆盖多个所述表面安装元件的所述非磁性树脂层是单一层。
CN201790001360.0U 2016-12-05 2017-11-10 电子元件 Active CN209658154U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-235678 2016-12-05
JP2016235678 2016-12-05
PCT/JP2017/040504 WO2018105307A1 (ja) 2016-12-05 2017-11-10 電子部品

Publications (1)

Publication Number Publication Date
CN209658154U true CN209658154U (zh) 2019-11-19

Family

ID=62492001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201790001360.0U Active CN209658154U (zh) 2016-12-05 2017-11-10 电子元件

Country Status (4)

Country Link
US (1) US10879142B2 (zh)
JP (1) JP6478001B2 (zh)
CN (1) CN209658154U (zh)
WO (1) WO2018105307A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6905493B2 (ja) * 2018-08-24 2021-07-21 株式会社東芝 電子装置
JP7325964B2 (ja) * 2019-01-11 2023-08-15 株式会社東芝 電磁波減衰体及び電子装置
US10879192B1 (en) * 2019-07-17 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
CN111343782B (zh) * 2020-04-14 2021-04-27 京东方科技集团股份有限公司 柔性线路板组件、显示组件及显示装置
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
WO2023135911A1 (ja) * 2022-01-17 2023-07-20 株式会社村田製作所 高周波モジュール
CN117677029A (zh) * 2022-08-31 2024-03-08 华为技术有限公司 信号传输结构及制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595197A (ja) * 1991-10-01 1993-04-16 Mitsui Toatsu Chem Inc プリント配線板およびそれに用いる基板
JPH0837394A (ja) * 1994-07-21 1996-02-06 Figura Kk 電波吸収体
JPH09116289A (ja) * 1995-10-24 1997-05-02 Tokin Corp ノイズ抑制型電子装置およびその製造方法
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
JP4013140B2 (ja) * 2003-01-15 2007-11-28 ソニー株式会社 磁気メモリ装置
JP2010087058A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 高周波モジュール
US8093691B1 (en) * 2009-07-14 2012-01-10 Amkor Technology, Inc. System and method for RF shielding of a semiconductor package
JP5829562B2 (ja) 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5988003B1 (ja) 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ
JP5988004B1 (ja) * 2016-04-12 2016-09-07 Tdk株式会社 電子回路パッケージ
JP6328698B2 (ja) * 2016-07-26 2018-05-23 Tdk株式会社 電子回路パッケージ
CN211457877U (zh) * 2017-02-23 2020-09-08 株式会社村田制作所 附带屏蔽板的电子部件和电子部件用屏蔽板

Also Published As

Publication number Publication date
WO2018105307A1 (ja) 2018-06-14
JP6478001B2 (ja) 2019-03-06
US20190267301A1 (en) 2019-08-29
JPWO2018105307A1 (ja) 2019-02-28
US10879142B2 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
CN209658154U (zh) 电子元件
CN110392926A (zh) 高频模块
JP6224838B2 (ja) センサ素子を備えたセンサ、および当該センサ素子の製造方法
JP3204112U (ja) 電子構成部品
CN107305807B (zh) 电子部件
TWI571047B (zh) Ｌｃ複合零件
US20160196906A1 (en) Coil-embedded substrate and method of manufacturing the same
TW202042615A (zh) 電磁波衰減體及電子裝置
US9312587B2 (en) Common mode filter and method of manufacturing the same
CN111726931A (zh) 电子组件、包括该电子组件的电子设备以及用于制造电子组件的方法
JP5407936B2 (ja) 電磁ノイズ抑制体
US20140192487A1 (en) Circuitry arrangement for reducing a tendency towards oscillations
TW201444462A (zh) 屏蔽罩與電路板固定結構
JP5178351B2 (ja) 電子部品の実装構造
US10877441B2 (en) Timepiece comprising a near field communication device
US10923457B2 (en) Multi-die module with contactless coupler and a coupling loss reduction structure
JP6624351B2 (ja) モジュール部品
CN205004153U (zh) 磁芯和滤波装置
KR20180071827A (ko) 자성코어, 인덕터 및 이를 포함하는 emi 필터
TWI712259B (zh) 平衡-不平衡轉換器
JP2013110949A (ja) 非接触電力伝送装置および電子機器
TWI826648B (zh) 電感器
KR102362040B1 (ko) 차폐 필름과 반도체 디바이스 및 그 제조 방법
JP7302348B2 (ja) インダクタ及び電子回路
KR101351820B1 (ko) 분할형 자성시트를 이용한 안테나 및 그 제조방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant