JP4013140B2 - 磁気メモリ装置 - Google Patents
磁気メモリ装置 Download PDFInfo
- Publication number
- JP4013140B2 JP4013140B2 JP2003006468A JP2003006468A JP4013140B2 JP 4013140 B2 JP4013140 B2 JP 4013140B2 JP 2003006468 A JP2003006468 A JP 2003006468A JP 2003006468 A JP2003006468 A JP 2003006468A JP 4013140 B2 JP4013140 B2 JP 4013140B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- layer
- shield layer
- memory element
- magnetic shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子を有する磁気ランダムアクセスメモリ、いわゆる不揮発性メモリであるＭＲＡＭ（Magnetic Random Access Memory）として構成された磁気メモリ装置、又は磁化可能な磁性層を有するメモリ素子を具備した磁気メモリ装置に関するものである。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジックなどの素子には、高集積化、高速化、低電力化など、一層の高性能化が要求されている。
【０００３】
特に不揮発性メモリは、ユビキタス時代に必要不可欠であると考えられている。電源の消耗やトラブルが生じた場合や、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは、個人情報を含めた重要な情報を保護することができる。また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
【０００４】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferroelectric Random Access Memory ）なども挙げられる。
【０００５】
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０12〜１０14であり、完全にＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）に置き換えるには持久力（Endurance）が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
【０００６】
これらの欠点を有さず、高速、大容量（高集積化）、低消費電力の不揮発性メモリとして注目されているのが、例えばWang et al., IEEE Trans. Magn. 33 (1997), 4498に記載されているような、ＭＲＡＭ（Magnetic Random Access Memory ）と称される磁気メモリであり、近年のＴＭＲ(Tunnel Magnetoresistance)材料の特性向上により、注目を集めるようになってきている。
【０００７】
ＭＲＡＭは、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用した半導体磁気メモリであり、外部から電力を供給することなしに記憶を保持できる不揮発性メモリである。
【０００８】
しかも、ＭＲＡＭは、構造が単純であるために高集積化が容易であり、また磁気モーメントの回転により記録を行うために書き換え可能回数が大であり、アクセス時間についても非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることがR.Scheuerlein et al, ISSCC Digest of Technical Papers,pp.128-129,Feb.2000で報告されている。
【０００９】
こうしたＭＲＡＭについて更に詳細に説明すると、図１４に例示するように、ＭＲＡＭのメモリセルの記憶素子となるＴＭＲ素子１０は、支持基板９上に設けられた、磁化が比較的容易に回転する記憶層２と磁化固定層４、６とを含む。
【００１０】
磁化固定層は第１の磁化固定層４と第２の磁化固定層６の二つの磁化固定層を持ち、これらの間には、これらの磁性層が反強磁性的に結合するような導体層５が配置されている。記憶層２と磁化固定層４、６には、ニッケル、鉄又はコバルト、或いはこれらの合金からなる強磁性体が用いられ、また導体層５の材料としては、ルテニウム、銅、クロム、金、銀などが使用可能である。第２の磁化固定層６は反強磁性体層７と接しており、これらの層間に働く交換相互作用によって、第２の磁化固定層６は強い一方向の磁気異方性を持つことになる。反強磁性体層７の材料としては、鉄、ニッケル、白金、イリジウム、ロジウムなどのマンガン合金、コバルトやニッケル酸化物などを使用できる。
【００１１】
また、磁性層である記憶層２と第１の磁化固定層４との間には、アルミニウム、マグネシウム、シリコン等の酸化物又は窒化物等からなる絶縁体によるトンネルバリア層３が挟持されており、記憶層２と磁化固定層４との磁気的結合を切るとともに、トンネル電流を流すための役割を担う。これらの磁性層及び導体層は主にスパッタリング法により形成されるが、トンネルバリア層３は、スパッタリングで形成された金属膜を酸化もしくは窒化させることにより得ることができる。トップコート層１は、ＴＭＲ素子１０とこのＴＭＲ素子に接続される配線との相互拡散防止、接触抵抗低減及び記憶層２の酸化防止という役割があり、通常は、Ｃｕ、Ｔａ、ＴｉＮ等の材料を使用できる。下地電極層８は、ＴＭＲ素子と直列に接続されるスイッチング素子との接続に用いられる。この下地層８は反強磁性体層７を兼ねてもよい。
【００１２】
このように構成されたメモリセルにおいては、後述するように、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層と磁化固定層との相対磁化方向に依存する。
【００１３】
図１５は、一般的なＭＲＡＭの一部を簡略化して示す拡大斜視図である。ここでは、簡略化のために読み出し回路部分は省略してあるが、例えば９個のメモリセルを含み、相互に交差するビット線１１及び書き込み用ワード線１２を有する。これらの交点には、ＴＭＲ素子１０が配置されていて、ＴＭＲ素子１０への書き込みは、ビット線１１及び書き込み用ワード線１２に電流を流し、これらから発生する磁界の合成磁界によって、ビット線１１と書き込み用ワード線１２との交点にあるＴＭＲ素子１０の記憶層２の磁化方向を磁化固定層に対して平行又は反平行にして書き込みを行う。
【００１４】
図１６は、メモリセルの断面を模式的に示していて、例えばｐ型シリコン半導体基板１３内に形成されたｐ型ウェル領域１４内に形成されたゲート絶縁膜１５、ゲート電極１６、ソース領域１７、ドレイン領域１８よりなるｎ型の読み出し用電界効果型トランジスタ１９が配置され、その上部に、書き込み用ワード線１２、ＴＭＲ素子１０、ビット線１１が配置されている。ソース領域１７には、ソース電極２０を介してセンスライン２１が接続されている。電界効果トランジスタ１９は、読み出しのためのスイッチング素子として機能し、ワード線１２とＴＭＲ素子１０との間から引き出された読み出し用配線２２がドレイン電極２３を介してドレイン領域１８に接続されている。なお、トランジスタ１９は、ｎ型又はｐ型電界効果トランジスタであってよいが、その他、ダイオード、バイポーラトランジスタ、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）等、各種のスイッチング素子が使える。
【００１５】
図１７は、ＭＲＡＭの等価回路図を示すが、例えば６個のメモリセルを含み、相互に交差するビット線１１及び書き込み用ワード線１２を有し、これらの書き込み線の交点には、記憶素子１０と共に、記憶素子１０に接続されて読み出しの際に素子選択を行う電界効果トランジスタ１９及びセンスライン２１を有する。センスライン２１は、センスアンプ２３に接続され、記憶された情報を検出する。なお、図中の２４は双方向の書き込み用ワード線電流駆動回路、２５はビット線電流駆動回路である。
【００１６】
図１８は、ＭＲＡＭの書き込み条件を示すアステロイド曲線であって、印加された磁化容易軸方向磁界ＨEA及び磁化困難軸方向磁界ＨHAによる記憶層磁化方向の反転しきい値を示している。このアステロイド曲線の外部に、相当する合成磁界ベクトルが発生すると、磁界反転を生じるが、アステロイド曲線の内部の合成磁界ベクトルは、その電流双安定状態の一方からセルを反転させることはない。また、電流を流しているワード線及びビット線の交点以外のセルにおいても、ワード線又はビット線単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界ＨK以上の場合は、交点以外のセルの磁化方向も反転してしまうため、合成磁界が図中の灰色の領域にある場合のみに、選択されたセルを選択書き込みが可能となるようにしておく。
【００１７】
このように、ＭＲＡＭでは、ビット線とワード線の２本の書き込み線を使用することにより、アステロイド磁化反転特性を利用して、指定されたメモリセルだけが磁性スピンの反転により選択的に書き込むことが一般的である。単一記憶領域における合成磁化は、それに印加された磁化容易軸方向磁界ＨEAと磁化困難軸方向磁界ＨHAとのベクトル合成によって決まる。ビット線を流れる書き込み電流は、セルに磁化容易軸方向の磁界ＨEAを印加し、またワード線を流れる電流は、セルに磁化困難軸方向の磁界ＨHAを印加する。
【００１８】
図１９は、ＭＲＡＭの読み出し動作を説明するものである。ここでは、ＴＭＲ素子１０の層構成を概略図示しており、上記した磁化固定層を単一層２６として示し、記憶層２及びトンネルバリア層３以外は図示省略している。
【００１９】
即ち、上記したように、情報の書き込みは、マトリックス状に配線したビット線１１とワード線１２との交点の合成磁場によりセルの磁性スピンを反転させて、その向きを“１”、“０”の情報として記録する。また、読み出しは、磁気抵抗効果を応用したＴＭＲ効果を利用して行なうが、ＴＭＲ効果とは、磁性スピンの向きによって抵抗値が変化する現象であり、磁性スピンが反平行の抵抗の高い状態と、磁性スピンが平行の抵抗の低い状態により、情報の“１”、“０”を検出する。この読み出しは、ワード線１２とビット線１１の間に読み出し電流（トンネル電流）を流し、上記の抵抗の高低に応じた出力を上記した読み出し用電界効果トランジスタ１９を介してセンスライン２１に読み出すことによって行う。
【００２０】
上記したように、ＭＲＡＭは、高速かつ不揮発性の大容量メモリとして期待されるが、記憶の保持に磁性体を用いているため、外部磁界の影響によって情報が消去されたり、或いは書きかえられてしまうという問題がある。図１８で述べた磁化容易軸方向の反転磁界及び磁化困難軸方向の反転磁界ＨSWは、材料にもよるが２０〜２００エルステッド（Ｏｅ）であり、電流に換算すると数ｍＡ(R.H.Koch et al.,Phys.Rev.Lett.84,5419(2000), J.Z.Sun et al.,2001 8th Joint Magnetism and Magnetic Material参照)と小さいからである。しかも、書き込み時の保磁力（Ｈｃ）は例えば数Ｏｅ〜１０Ｏｅ程度であるため、それ以上の外部磁界による内部漏洩磁界が作用すれば、所定のメモリセルに選択的に書き込みを行うことが不可能となることがある。
【００２１】
従って、ＭＲＡＭの実用化へのステップとして、外部磁気対策、即ち素子を外部の電磁波からシールドする磁気シールド構造の確立が切望されている。
【００２２】
ＭＲＡＭが実装されて使用される環境は、主として高密度実装基板上であり、電子機器内部である。電子機器の種類にもよるが、近年の高密度実装の発達により、高密度実装基板上は半導体素子や通信用素子、超小型モータなどが高密度に実装されており、また、電子機器内部にはアンテナ素子や各種メカニカル部品、電源などが高密度実装され、１つの機器を構成している。
【００２３】
このように混載が可能であることは、不揮発性メモリとしてのＭＲＡＭの特長の１つであるが、ＭＲＡＭの周囲には直流、低周波数から高周波数に亘る広い周波数範囲の磁界成分が混在する環境となっているので、ＭＲＡＭの記録保持の信頼性確保のためには、ＭＲＡＭ自身の実装方法やシールド構造を工夫することにより外部磁界からの耐性を向上させることが求められている。
【００２４】
こうした外部磁界の大きさとしては、例えばクレジットカードや銀行のキャッシュカードのような磁気カードでは、５００〜６００Ｏｅの磁界に対して耐性を持たせることが規定されている。このため、磁気カードの分野ではＣｏ被覆γ−Ｆｅ2Ｏ3やＢａフェライトなどの保磁力の大きな磁性材料を用いて対応している。また、プリペイドカードの分野でも３５０〜６００Ｏｅのような磁界に対して耐性を持つ必要がある。ＭＲＡＭ素子は電子機器筐体内に実装され、持ち運ぶことも想定されるデバイスであるので、磁気カード類と同等の強い外部磁界からの耐性を持たせる必要があり、特に上記した理由から内部（漏洩）磁界の大きさを２０Ｏｅ以下、望ましくは１０Ｏｅ以下に抑える必要がある。
【００２５】
ＭＲＡＭの磁気シールド構造としては、ＭＲＡＭ素子のパッシベーション膜に絶縁性のフェライト(ＭｎＺｎ及びＮｉＺｎフェライト)層を使うことにより磁気シールド特性を持たせる提案がなされている（後述の特許文献１参照）。また、パーマロイのような高透磁率磁性体をパッケージの上及び下から取り付けることにより磁気シールド効果をもたせ、内部素子への磁束の侵入を防ぐ提案がなされている（後述の特許文献２参照）。更に、軟鉄等の磁性材料により素子にシールド蓋を被せる構造が開示されている（後述の特許文献３参照）。
【００２６】
【特許文献１】
米国特許第5,902,690号明細書及び図面（第５欄、FIG.1及びFIG.3）
【特許文献２】
米国特許第5,939,772号明細書及び図面（第２欄、Fig.1及びFig.2）
【特許文献３】
特開2001-250206号公報（第５頁右欄、図６）
【００２７】
【発明が解決しようとする課題】
ＭＲＡＭのメモリセルへの外部磁束の侵入を防ぐためには、高い透磁率を持つ磁性材料を素子の周囲に巡らせ、磁束を内部へ侵入させない磁路を設けることが最も重要である。
【００２８】
しかしながら、特許文献１（米国特許第5,902,690号）のように素子のパッシベーション膜をフェライトで形成すると、フェライト自身の飽和磁化が低い(一般的なフェライト材料で０．２〜０．５テスラ（Ｔ）)ため、外部磁界の侵入を完全に防ぐことが不可能である。フェライト自身の飽和磁化はＮｉＺｎフェライトで０．２〜０．３５Ｔ、ＭｎＺｎフェライトでは０．３５〜０．４７Ｔ程度であるが、ＭＲＡＭ素子へ侵入する外部磁界の大きさは数１００Ｏｅと大きいため、フェライト程度の飽和磁化ではフェライトの磁気飽和により透磁率はほぼ１となり、機能しなくなる。また、特許文献１には、膜厚の記述はないが、通常パッシベーション膜では高々０．１μｍ程度であるため、磁気シールド層としては薄すぎることからも、効果はほとんど期待できない。しかも、フェライトをパッシベーション膜に用いる場合、フェライトは酸化物磁性体であるため、スパッタ法により成膜するときには酸素欠損が生じ易く、完全なフェライトをパッシベーション膜として用いることは困難である。
【００２９】
また、特許文献２（米国特許第5,939,772号）では、パッケージの上下をパーマロイ層で覆う構造が記述されており、パーマロイを用いることによりフェライトパッシベーション膜よりも高いシールド性能が得られる。しかしながら、特許文献２に開示されているミューメタル（Mu Metal）の透磁率はμｉ＝１００，０００程度と極めて高いものの、飽和磁化は０．７〜０．８Ｔと低く、容易に外部磁界に対し飽和してμ＝１となってしまうため、完全な磁気遮蔽効果を得るためにはシールド層の厚さはかなり厚くなければならないという欠点がある。従って、実用上、数１００Ｏｅの磁界を侵入させないための構造としては、パーマロイの飽和磁化が小さすぎること、並びにその厚さが薄すぎることの両面から、磁気シールド層として不完全である。
【００３０】
また、特許文献３（特開2001-250206号）では、軟鉄などを用いた磁気シールド構造が開示されているが、これは素子上部を覆うのみであるために磁気シールドが不完全となると共に、軟鉄の飽和磁化は１．７Ｔ、透磁率はμiで３００程度と、磁気特性が不十分である。従って、特許文献３に記述されている構造にて磁気シールドを行ったとしても、外部磁界の侵入を完全に防ぐことは極めて困難である。
【００３１】
本発明は、上記の如き実情に鑑みてなされたものであって、その目的は、大きな外部磁界に対しても十二分にＭＲＡＭ素子を磁気的にシールドし、ＭＲＡＭ素子が適用される環境からの磁界に対して問題のない動作を保証することを可能にすることにある。
【００３２】
【課題を解決するための手段】
即ち、本発明は、磁化可能な磁性層を有するメモリ素子を具備した磁気メモリ装置において、特に、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層してなるメモリ素子を有する磁気ランダムアクセスメモリ（ＭＲＡＭ）として構成され、前記メモリ素子を磁気シールドする磁気シールド層が、前記メモリ素子を封止してなるパッケージの上部及び／又は下部、或いは／並びに、前記パッケージ中の前記メモリ素子の上部及び／又は下部に配置されており、かつ、前記メモリ素子が、前記磁気シールド層の端部及び中心部を避けて位置していることを特徴とする磁気メモリ装置（以下、本発明の磁気メモリ装置と称する。）に係るものである。
【００３３】
本発明者は、上述した課題について鋭意検討を重ねた結果、磁気シールド効果は、磁気シールド層の磁性材料の磁気飽和とともに減衰し、板状などの磁性体の磁気飽和は、反磁界が最小となる場所（つまり、エッジ部分から最も離れているところ）から始まり、パッケージに磁気シールド層を施した場合、最もシールド効果が弱い部分はパッケージ中心部となることを見出した。
【００３４】
本発明者は、このような認識に基づいて、前記メモリ素子を前記磁気シールド層の端部及び中心部を避けて位置させること、即ち、磁気飽和し易くて内部漏洩磁界強度の大きい磁気シールド層の中心部と、外部磁界の直接の影響により磁気シールド効果のない磁気シールド層の端部との間の領域にメモリ素子を位置させることによって、メモリ素子が内部漏洩磁界に影響されることなしに正常に動作することを見出し、本発明の磁気メモリ装置に到達したものである。
【００３５】
【発明の実施の形態】
本発明の磁気メモリ装置においては、前記磁気シールド層が、平行な対向辺を有する四角形の平面形状をなし、この磁気シールド層の一辺からこの対向辺までの長さをＬとしたとき、前記一辺から内側へ０．１Ｌの位置と、前記磁気シールド層の中心から前記一辺側へ０．１５Ｌの位置との間の領域に、前記メモリ素子が配置されていることが、内部漏洩磁界の影響を避け易い点から望ましい。
【００３６】
この場合、前記磁気シールド層が前記メモリ素子の両側にそれぞれ設けられ、これらの磁気シールド層間の間隔、前記磁気シールド層の前記一辺と前記対向辺との間の長さ、及び外部印加磁界がそれぞれ一定であるとき、前記一辺から内側へ０．２Ｌの位置と、前記シールド層の中心から前記一辺側へ０．１５Ｌの位置との間の領域に、前記メモリ素子が配置されていることが望ましい。
【００３７】
また、前記磁気シールド層の間隔、前記磁気シールド層の厚さ、及び外部印加磁界がそれぞれ一定であるとき、前記一辺から内側へ０．１Ｌの位置と、前記シールド層の中心から前記一辺側へ０．２Ｌの位置との間の領域に、前記メモリ素子が配置されていることが望ましい。
【００３８】
そして、前記磁気シールド層が、その磁気シールド効果を発揮するためには、前記磁気シールド層が前記メモリ素子を封止してなるパッケージの上部及び／又は下部、或いは／並びに、前記パッケージ中の前記メモリ素子の上部及び／又は下部に配置されているが、更に、前記メモリ素子が前記パッケージのほぼ全面に亘って存在していることが望ましい。
【００３９】
また、前記磁気シールド層は、平坦な膜状又は板状をなしている以外に、その磁気飽和を更に効果的に抑制するためには、凹凸のある膜状又は板状、或いは網目又はスリット等の貫通孔のある形状をなしているのがよい。
【００４０】
そして、磁気シールド層が１．８テスラ以上の飽和磁化を示す軟磁性材料によって形成されていることが、磁気シールド層の飽和磁化を低減できる点で望ましい。
【００４１】
本発明はＭＲＡＭに好適であるが、このようなＭＲＡＭは、前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、前記メモリ素子の上面及び下面に設けられたビット線及びワード線としての配線にそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記配線間でのトンネル磁気抵抗効果（ＴＭＲ効果）によって読み出すように構成されるのがよい。
【００４２】
以下、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
【００４３】
図１〜図３は、本実施の形態による各種の磁気シールド構造を有するＭＲＡＭのパッケージをそれぞれ例示するものである（図１（Ａ）は、具体的なパッケージ平面形状を示す図１（Ｂ）のＡ−Ａ線に沿う概略的な断面図を示す）。
【００４４】
これらの例では、図１４〜図１６に示したＭＲＡＭ素子（メモリセル部及び周辺回路部も含めたチップ）３０が、磁気シールド層３３、３４の端部及び中心部領域を避けてダイパッド４０上に設けられ、実装基板（図示せず）に接続される外部リード３１（ダイパッドとリード部はその接続を含めて簡略図示した。）を除いて、モールド樹脂（例えばエポキシ樹脂）等の封止材３２によって封止されている（ここでは、ＭＲＡＭ素子３０は、既述したＭＲＡＭと同様の構造及び動作原理を有するので、その説明は省略する）。
【００４５】
そして、本実施の形態は、１．８Ｔ以上の飽和磁化を示す磁気シールド層３３、３４が、ＴＭＲ素子内蔵のＭＲＡＭ素子３０をＤＲＡＭ等の他の素子４５、４６、４７と共に封止した封止材３２の上面及び下面にそれぞれ配置された例（図１）、及び、磁気シールド層３３、３４が封止材３２中において、ＭＲＡＭ素子３０の上部とダイパッド４０の下部にそれぞれ配置された例（図２）、或いはそれぞれ非接触に埋設された例（図３）を示す。
【００４６】
封止材３２による封止前に、磁気シールド層３３、３４のうち、飽和磁化に伴って磁気シールド効果が減衰し、磁気飽和が早くて反磁界が最小となる磁気シールド層３３、３４の中心部４２と、外部磁界の影響を直接受け、磁気シールド効果の小さい磁気シールド層３３、３４の端部４３を避けた位置４１において、予めＭＲＡＭ素子３０をダイパッド４０上に固定し、しかる後、封止後に封止材３２の上及び下に磁気シールド層３３、３４を接着する。或いは、封止前に上記位置４１にＭＲＡＭ素子３０を配置し、磁気シールド層３３、３４をダイパッド４０の両側位置で金型内に配置し、それらを同時にシールドすればよい。
【００４７】
いずれの場合も、ＭＲＡＭ素子３０が、磁気シールド層３３、３４間に配置されたサンドウィッチ構造をなし、磁気シールド層３３、３４がＭＲＡＭのパッケージと一体化されている。このように、磁気シールド層３３、３４は、ＭＲＡＭの上下（又はＭＲＡＭ混載半導体パッケージの上下）に位置するようなサンドウィッチ構造をとり、ＭＲＡＭのパッケージとの一体化を図れることは、回路基板への実装上で最も望ましい構造である。
【００４８】
図１〜３に示したいずれの磁気シールド構造においても、ＭＲＡＭ素子３０を外部印加磁界から或る程度は磁気シールドすることはできるが、磁性材料の磁化飽和に伴い、磁気シールド効果の減衰は避け難く、その中心部で反磁界が最小となり、また磁気シールド層３３、３４の端部は外部磁界の影響を直接受け易いため、磁気シールド効果が小さい。これらの場合、磁気シールド層３３、３４は、ＭＲＡＭ素子３０の上、下にそれぞれ存在するのがよいが、少なくとも一方（特にＭＲＡＭ素子の表面側）に存在していてもよい。
【００４９】
しかしながら、本実施の形態では、ＭＲＡＭ素子３０を磁気シールド層３３、３４の端部４３及び中心部４２を避けて位置させることによって、ＭＲＡＭ素子３０が内部漏洩磁界に影響されることなしに正常に動作することができる。しかも、上記中心部４２及び端部４３以外の領域４１は、磁気シールド層３３、３４が薄くても、ＭＲＡＭ素子３０が内部漏洩磁界の影響を実質的に受けない領域であるため、磁気シールド層の厚さを薄く設計でき、その結果、ＭＲＡＭ装置を小型化、軽量化できる（これについては、後述する）。
【００５０】
図１〜図３に示した磁気シールド層３３、３４は、平坦な膜又は箔又は平板からなっているが、これに限らず、図４（Ａ）に示すように凹凸３５を設けた形状や、図４（Ｂ）に示すように網状、スリット状等の貫通孔３６を設けた形状としてもよい。図４の形状の磁気シールド層は、その周辺端部のみならず凹凸や貫通孔の部分での形状異方性によって、外部印加磁界に対する反磁界が発生し、磁気飽和し難く、高特性のシールド効果を有するものとなる。
【００５１】
図１〜図４に示した磁気シールド構造はいずれも、磁気シールド層３３、３４の飽和磁化が１．８Ｔ以上であって、従来のフェライトやパーマロイ等よりもずっと大きく、封止材上又は封止材中の所定位置に配置することにより、内部漏洩磁界強度が抑制された優れたシールド性能を得ることができる。
【００５２】
そこで、本発明者は、最大５００Ｏｅの大きな直流外部磁界が印加されても、ＭＲＡＭ素子部の正常な動作を保証するような環境作りを目的として実験を行った。
【００５３】
【００５４】
高密度実装の進展により、実用上、ＭＲＡＭは多ピンのパッケージ形態に他の機能素子とともに混載して用いられる。パッケージ構造としては、ＱＦＰ（Quad Flat Package）、ＬＱＦＰ（Low Profile Quad Flat Package）、ＢＧＡ（Ball Grid Array Package）、ＬＦＢＧＡ（Low Profile Fine Pitch Ball Grid Array Package）、ＬＦＬＧＡ(Low Profile Fine Pitch Land Grid Array Package)など種々挙げられる。
【００５５】
本発明者は、このパッケージ構造を考慮し、最も薄く効果的な磁気シールド材料について検討した。図５は磁気シールド効果を検討するにあたって採用した実験時の概略図を示す。磁気シールド層３３、３４を図１のように１６０ｐｉｎＱＦＰタイプパッケージの上下に設置した場合をモデルとして、Ｌ：２８ｍｍ×Ｌ：２８ｍｍの２枚のシールド層をＤ：３．４５ｍｍの間隔で配置し、その中心部にガウスメータ３７を設置した。そして、５００Ｏｅの直流外部磁界を磁気シールド層と平行に印加し、ガウスメータ３７を磁気シールド層と平行に移動させることにより、端部から中心部までの内部磁界強度（磁気シールド層からの漏洩磁界強度）を測定した。
【００５６】
実験において使用した多種のシールド材料のうち、代表的な材料として、最も高透磁率材料であるスーパーパーマロイ合金：Ｆｅ−７５Ｎｉ−５Ｍｏ−１Ｃｕを磁気シールド層材料として用いた場合の内部磁界強度分布を図６に示す。Ｆｅ−７５Ｎｉ−５Ｍｏ−１Ｃｕは、初透磁率μｉ＝１０００００、飽和磁化Ｍｓ＝０．８Ｔである。内部磁界強度はシールド層長さ、つまり端から端までの２８ｍｍの分布を示している。外部印加磁界は５００Ｏｅとし、シールド層厚さを２００μｍとした。
【００５７】
図６から、Ｆｅ−７５Ｎｉ−５Ｍｏ−１Ｃｕからなる磁気シールド層は、外部から５００Ｏｅの強い磁界が印加された場合、磁気シールド層は磁気飽和し、パッケージ中央部にて４２８Ｏｅの磁化が侵入してしまい、シールド効果がほとんど消滅することが分かる。従って、特許文献２（米国特許第5,939,772号）のようなＭｕ Ｍｅｔａｌ層を配置とする構造をとったとしても、実用上はシールド効果を期待することは難しい。
【００５８】
一方、磁気的な飽和を避けるために、図５に示した実験装置により、高飽和磁化材料であるパーメンジュール合金：Ｆｅ−４９Ｃｏ−２Ｖを磁気シールド層材料として用いた場合の内部磁界強度分布を図７に示す。Ｆｅ−４９Ｃｏ−２Ｖは、初透磁率μｉ＝１２００、飽和磁化Ｍｓ＝２．３Ｔである。
【００５９】
図７から、Ｆｅ−４９Ｃｏ−２Ｖを磁気シールド層材料として用いた場合、パッケージ中央部の磁化強度は２８２Ｏｅとなり、Ｆｅ−７５Ｎｉ−５Ｍｏ−１Ｇｕを材料とした場合の磁気シールド層と比較して、内部侵入磁界は半分程度に抑えることができることが分かった。しかしながら、２８２Ｏｅの環境下ではＭＲＡＭが正常に動作することは難しい。
【００６０】
そこで、Ｆｅ−４９Ｃｏ−２Ｖを磁気シールド材料に用い、シールド層間の間隔を一定とし、シールド層の厚さを変えて、サンドウィッチ構造内部の中心部磁界強度を測定した結果を図８に示す。
【００６１】
即ち、図８は、図５に示した実験装置において、磁気シールド層の間隔Ｄ（３．４５ｍｍ）は一定とし、外部印加磁界は５００Ｏｅとし、シールド層の厚さを２００、２５０、２７０、３００、３２０、３５０、４００、６００、８００μｍの各種に変えて実験したものであり、この場合の中心部の磁界強度はそれぞれ２８２、２１９、１９３、１５０、１１７、５９、１８、１３、１０Ｏｅとなり、この結果シールド層が厚くなるに従い、侵入する磁界を低減することができることが分かった。
【００６２】
図８に示す結果から、ＭＲＡＭが正常に動作するためには、内部磁界強度を極力抑えることが望ましい。そして、内部磁界強度の上限を２０Ｏｅとした場合、Ｆｅ−４９Ｃｏ−２Ｖ等の高飽和磁化材料を磁気シールド層材料として用い、シールド層厚さを４００μｍ以上にすればよいという結果になるが、薄型化・軽量化傾向にある電子機器の内部に、４００μｍのシールド層を上下２層装着することは、今後難しくなってくることが考えられる。また、内部磁界強度の上限を更に厳しくした場合には、更に厚いシールド層を要することになる。
【００６３】
そこで、薄いシールド層の場合でも、パッケージ内のＭＲＡＭの配置位置を調整することにより、ＭＲＡＭを外部漏洩磁界から回避できることを以下に説明する。
【００６４】
図９に、Ｆｅ−４９Ｃｏ−２Ｖを材料に用いたシールド層の厚さに対して、内部磁界強度分布を測定した結果を示す。内部磁界強度はシールド層の長さ、つまり、図５のＬ：２８ｍｍ以内における分布を示している。シールド層の間隔は一定（３．４５ｍｍ）で外部印加磁界は５００Ｏｅとし、シールド層の厚さは２５０、２７０、３００、３２０、３５０、４００、６００μｍとした。
【００６５】
その結果、図９に示すように、パッケージ中心部及び端部においては侵入磁界強度が大きくなっているが、それ以外の場所においてはシールド効果が発揮されており、パッケージ端部及び中心部を除けば、３５０μｍのシールド層厚さでも６００μｍの厚さの場合と同等のシールド効果を発揮していることが分かる。
【００６６】
即ち、図９における内部磁界強度分布において、磁気シールド層の長さ２８ｍｍに相当する位置を基準とし、規格化して示した規格化シールド層長さ（図９の下部参照）に示すように、磁気シールド層の両端から内側へ２０％以内の領域Ｌ2（上述の４３に相当）、及び中心から外側へそれぞれ１５％以内の領域Ｌ3（上述の４２に相当）を除く、これらの中間領域Ｌ1（上述の４１に相当）、は内部磁界強度が２０Ｏｅ以下に低減され、磁気シールド効果が十二分に発揮されている領域である。この領域Ｌ1は、環状パターンをなしていてＭＲＡＭ素子３０を配置可能な領域である。
【００６７】
１６０ｐｉｎＱＦＰタイプのパッケージは約２８ｍｍ×２８ｍｍであり、そのうちＭＲＡＭの取り得るエリアは数ｍｍ角、最大でも１０ｍｍ角程度である。このことと上記結果を考慮し、パッケージ内において磁気シールド層の端部４３と中心部分４２を避けたエリア４１（図１３（Ｂ）参照）の一部分にＭＲＡＭ素子３０を配置した。これにより、シールド層厚さを３５０μｍにしても、ＭＲＡＭを外部漏洩磁界からシールドすることができ、ＭＲＡＭの正常動作を確認した。
【００６８】
次に、Ｆｅ−４９Ｃｏ−２Ｖを磁気シールド層の材料に用い、図５に示した実験装置において、シールド層の間隔を２ｍｍ、シールド層の厚さを２００μｍ、外部印加磁界を５００Ｏｅと一定にし、シールド層の長さを変えて、サンドウィッチ構造内部の中心部磁界強度を測定した結果を図１０に、シールド層長さ毎の内部磁界強度分布を図１１に示す。
【００６９】
この結果から、パッケージ長さ（シールド層長さ）が長いほど、内部磁界強度も大きくなっていることが分かり、かつパッケージ長さが短い方が内部磁界強度が減少することが分かった。
【００７０】
図１２は、規格化したパッケージ長さに対する内部磁界強度の分布図、及びＭＲＡＭ素子の設置可能領域と設置不可領域を示す。これより、内部磁界強度分布は一定の割合で生じているのではなく、パッケージ長さに依存していることが分かる。
【００７１】
図１２から、ＭＲＡＭ素子の配置位置は、磁気シールド層の両端部から内側へシールド層長さの１０％以上離して設置することが望ましく、また磁気シールド層長さが１５ｍｍを超えるものに関しては、シールド層中心から外側へシールド層長さの２０％以上離して設置することが望ましい。
【００７２】
しかしながら、上記条件に限らず、パッケージ長さ、及びシールド層材料、及びシールド層間距離などによって若干異なるため、初期の設計時におけるシミュレーションを行って、ＭＲＡＭ素子の設置位置を決めることが望ましい。
【００７３】
図１３（Ａ）は、図９及び図１２の各結果に基づいて、磁気シールド層に対してＭＲＡＭ素子の設置可能領域と設置不可領域とを表わした図である。
【００７４】
つまり、図１３（Ａ）に示すように、磁気シールド層の中心Ｃから外側へ１５％以内の中心部領域４２、及び磁気シールド層の端から１０％以内の周縁領域４３を避けて、これらの中間領域（斜線で示す環状パターンであってシールド層長さの２５％以内の領域）４１にＭＲＡＭ素子３０を配置することにより、ＭＲＡＭ素子３０を正常に動作させることができる。
【００７５】
図１３（Ｂ）は、ＭＲＡＭ素子配置可能領域４１に、ＭＲＡＭ素子３０と共に、例えば、ＤＲＡＭ(Dynamic Random Access Memory)４５、ＤＳＰ（Digital Signal Processor）４６及びＲＦ(Radio Frequency)４７等の他の素子を混載した状態の混載パッケージを示すものである。但し、上記の他の素子については、必ずしも上記領域４１内に配置しなくてもよい。また、中心部領域４２には、上記の他の素子や、外部接続端子を設けることもできる。
【００７６】
なお、磁気シールド層を形成する軟磁性材料は、上記に例示したＦｅ−Ｃｏ−Ｖ系を含めて、Ｆｅ、Ｃｏ及びＮｉのうち少なくとも１種を含む好ましくは高飽和磁化及び／又は高透磁率の軟磁性体、例えばＦｅ、ＦｅＣｏ、ＦｅＮｉ、ＦｅＳｉＡｌ、ＦｅＳｉＢ、ＦｅＡｌ等の高飽和磁化、高透磁率の軟磁性体からなっていてもよい。
【００７７】
以上に説明した本実施の形態によれば、ＭＲＡＭ素子３０を前記磁気シールド層３３、３４の端部４３及び中心部４２を避けて位置させることによって、ＭＲＡＭ素子３０が内部漏洩磁界に影響されることなしに正常に動作することができる。しかも、上記中心部４２及び端部４３以外の領域４１は、磁気シールド層３３、３４が薄くても、ＭＲＡＭ素子３０が内部漏洩磁界の影響を実質的に受けない領域であるため、磁気シールド層の厚さを薄く設計でき、その結果、ＭＲＡＭ装置を小型化、軽量化できる。
【００７８】
以上に説明した実施の形態は、本発明の技術的思想に基づいて種々の変形が可能である。
【００７９】
例えば、上述の磁気シールド層材料の組成、種類、層厚さや配置、サイズ、更には、ＭＲＡＭの構造等は様々に変化させてよい。
【００８０】
また、上述した磁気シールド構造は適宜組み合せてよいが、例えば図１と図２の構造、又は図１と図３の構造の組み合せが可能であり、また図１〜図４において下部の磁気シールド層３４を省略してもよい。
【００８１】
また、本発明はＭＲＡＭに好適であるが、磁化可能な磁性層を有するメモリ素子を具備した他の磁気メモリ装置にも適用可能である。
【００８２】
【発明の作用効果】
上述した如く、本発明によれば、メモリ素子を磁気シールド層の端部及び中心部を避けて位置させること、即ち、磁気飽和し易くて内部漏洩磁界強度の大きい磁気シールド層の中心部と、外部磁界の直接の影響により磁気シールド効果のない磁気シールド層の端部との間の領域にメモリ素子を位置させることによって、メモリ素子が内部漏洩磁界に影響されることなしに正常に動作することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるＭＲＡＭパッケージの概略断面図（Ａ）及びその具体的な平面図（Ｂ）である。
【図２】同、実施の形態による他のＭＲＡＭパッケージの概略断面図である。
【図３】同、実施の形態による他のＭＲＡＭパッケージの概略断面図である。
【図４】同、実施の形態による更に他のＭＲＡＭパッケージの概略断面図である。
【図５】同、磁気シールド層間の内部磁界強度測定時の概略断面図である。
【図６】同、高透磁率材料であるＦｅ−７５Ｎｉ−５Ｍｏ−１Ｃｕを用いた際の、外部印加磁界が５００Ｏｅの場合における内部磁界強度の分布図である。
【図７】同、高飽和磁化材料であるＦｅ−４９Ｃｏ−２Ｖを用い、２００μｍ厚の磁気シールド層（シールド箔）とした際の、外部印加磁界が５００Ｏｅの場合における内部磁界強度の分布図である。
【図８】同、外部印加磁界が５００Ｏｅの場合において、Ｆｅ−４９Ｃｏ−２Ｖを用いた際の、磁気シールド層の厚さに対する内部磁界強度を示す表である。
【図９】同、外部印加磁界が５００Ｏｅの場合において、Ｆｅ−４９Ｃｏ−２Ｖからなる種々の厚さの磁気シールド層長さに対する内部磁界強度の分布図である。
【図１０】同、外部印加磁界が５００Ｏｅの場合において、Ｆｅ−４９Ｃｏ−２Ｖを用いた際の、磁気シールド層の長さに対する内部磁界強度を示す表である。
【図１１】同、外部印加磁界が５００Ｏｅの場合において、Ｆｅ−４９Ｃｏ−２Ｖからなる種々の長さの磁気シールド層長さに対する内部磁界強度の分布図である。
【図１２】同、規格化した磁気シールド層長さに対する内部磁界強度の分布図である。
【図１３】同、パッケージ内におけるＭＲＡＭ素子の配置可能領域を示す平面図（Ａ）とその配置状態の平面図（Ｂ）である。
【図１４】ＭＲＡＭのＴＭＲ素子の概略斜視図である。
【図１５】ＭＲＡＭのメモリセル部の一部の概略斜視図である。
【図１６】ＭＲＡＭのメモリセルの概略断面図である。
【図１７】ＭＲＡＭの等価回路図である。
【図１８】ＭＲＡＭの書き込み時の磁界応答特性図である。
【図１９】ＭＲＡＭの読み出し動作原理図である。
【符号の説明】
１…トップコート層、２…記憶層、３…トンネルバリア層、
４…第１の磁化固定層、５…反強磁性結合層、６…第２の磁化固定層、
７…反強磁性体層、８…下地層、９…支持基板、
１０…メモリセル（ＴＭＲ素子）、１１…ビット線、
１２…書き込み用ワード線、１３…シリコン基板、１４…ウェル領域、
１５…ゲート絶縁膜、１６…ゲート電極、１７…ソース領域、
１８…ドレイン領域、
１９…読み出し用電界効果トランジスタ（選択用トランジスタ）、
２０…ソース電極、２１…センスライン、２２…読み出し用配線、
２３…ドレイン電極、２６…磁化固定層、３０…ＭＲＡＭ素子、
３１…外部リード、３２…封止材、３３、３４…磁気シールド層、
４０…ダイパッド、４１…ＭＲＡＭ配置可能領域、４２…中心部領域、
４３…端部領域、４５…ＤＲＡＭ、４６…ＤＳＰ、４７…ＲＦ、Ｃ…中心、
Ｄ…間隔、ｄ…シールド層厚み、Ｌ…シールド層長さ、
Ｌ1…端部及び中心部を避けた領域（ＭＲＡＭ設置可能領域）、
Ｌ2…ＭＲＡＭ設置不可端部領域、Ｌ3…ＭＲＡＭ設置不可中心部領域
【発明の属する技術分野】
本発明は、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子を有する磁気ランダムアクセスメモリ、いわゆる不揮発性メモリであるＭＲＡＭ（Magnetic Random Access Memory）として構成された磁気メモリ装置、又は磁化可能な磁性層を有するメモリ素子を具備した磁気メモリ装置に関するものである。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジックなどの素子には、高集積化、高速化、低電力化など、一層の高性能化が要求されている。
【０００３】
特に不揮発性メモリは、ユビキタス時代に必要不可欠であると考えられている。電源の消耗やトラブルが生じた場合や、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは、個人情報を含めた重要な情報を保護することができる。また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
【０００４】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferroelectric Random Access Memory ）なども挙げられる。
【０００５】
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０12〜１０14であり、完全にＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）に置き換えるには持久力（Endurance）が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
【０００６】
これらの欠点を有さず、高速、大容量（高集積化）、低消費電力の不揮発性メモリとして注目されているのが、例えばWang et al., IEEE Trans. Magn. 33 (1997), 4498に記載されているような、ＭＲＡＭ（Magnetic Random Access Memory ）と称される磁気メモリであり、近年のＴＭＲ(Tunnel Magnetoresistance)材料の特性向上により、注目を集めるようになってきている。
【０００７】
ＭＲＡＭは、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用した半導体磁気メモリであり、外部から電力を供給することなしに記憶を保持できる不揮発性メモリである。
【０００８】
しかも、ＭＲＡＭは、構造が単純であるために高集積化が容易であり、また磁気モーメントの回転により記録を行うために書き換え可能回数が大であり、アクセス時間についても非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることがR.Scheuerlein et al, ISSCC Digest of Technical Papers,pp.128-129,Feb.2000で報告されている。
【０００９】
こうしたＭＲＡＭについて更に詳細に説明すると、図１４に例示するように、ＭＲＡＭのメモリセルの記憶素子となるＴＭＲ素子１０は、支持基板９上に設けられた、磁化が比較的容易に回転する記憶層２と磁化固定層４、６とを含む。
【００１０】
磁化固定層は第１の磁化固定層４と第２の磁化固定層６の二つの磁化固定層を持ち、これらの間には、これらの磁性層が反強磁性的に結合するような導体層５が配置されている。記憶層２と磁化固定層４、６には、ニッケル、鉄又はコバルト、或いはこれらの合金からなる強磁性体が用いられ、また導体層５の材料としては、ルテニウム、銅、クロム、金、銀などが使用可能である。第２の磁化固定層６は反強磁性体層７と接しており、これらの層間に働く交換相互作用によって、第２の磁化固定層６は強い一方向の磁気異方性を持つことになる。反強磁性体層７の材料としては、鉄、ニッケル、白金、イリジウム、ロジウムなどのマンガン合金、コバルトやニッケル酸化物などを使用できる。
【００１１】
また、磁性層である記憶層２と第１の磁化固定層４との間には、アルミニウム、マグネシウム、シリコン等の酸化物又は窒化物等からなる絶縁体によるトンネルバリア層３が挟持されており、記憶層２と磁化固定層４との磁気的結合を切るとともに、トンネル電流を流すための役割を担う。これらの磁性層及び導体層は主にスパッタリング法により形成されるが、トンネルバリア層３は、スパッタリングで形成された金属膜を酸化もしくは窒化させることにより得ることができる。トップコート層１は、ＴＭＲ素子１０とこのＴＭＲ素子に接続される配線との相互拡散防止、接触抵抗低減及び記憶層２の酸化防止という役割があり、通常は、Ｃｕ、Ｔａ、ＴｉＮ等の材料を使用できる。下地電極層８は、ＴＭＲ素子と直列に接続されるスイッチング素子との接続に用いられる。この下地層８は反強磁性体層７を兼ねてもよい。
【００１２】
このように構成されたメモリセルにおいては、後述するように、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層と磁化固定層との相対磁化方向に依存する。
【００１３】
図１５は、一般的なＭＲＡＭの一部を簡略化して示す拡大斜視図である。ここでは、簡略化のために読み出し回路部分は省略してあるが、例えば９個のメモリセルを含み、相互に交差するビット線１１及び書き込み用ワード線１２を有する。これらの交点には、ＴＭＲ素子１０が配置されていて、ＴＭＲ素子１０への書き込みは、ビット線１１及び書き込み用ワード線１２に電流を流し、これらから発生する磁界の合成磁界によって、ビット線１１と書き込み用ワード線１２との交点にあるＴＭＲ素子１０の記憶層２の磁化方向を磁化固定層に対して平行又は反平行にして書き込みを行う。
【００１４】
図１６は、メモリセルの断面を模式的に示していて、例えばｐ型シリコン半導体基板１３内に形成されたｐ型ウェル領域１４内に形成されたゲート絶縁膜１５、ゲート電極１６、ソース領域１７、ドレイン領域１８よりなるｎ型の読み出し用電界効果型トランジスタ１９が配置され、その上部に、書き込み用ワード線１２、ＴＭＲ素子１０、ビット線１１が配置されている。ソース領域１７には、ソース電極２０を介してセンスライン２１が接続されている。電界効果トランジスタ１９は、読み出しのためのスイッチング素子として機能し、ワード線１２とＴＭＲ素子１０との間から引き出された読み出し用配線２２がドレイン電極２３を介してドレイン領域１８に接続されている。なお、トランジスタ１９は、ｎ型又はｐ型電界効果トランジスタであってよいが、その他、ダイオード、バイポーラトランジスタ、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）等、各種のスイッチング素子が使える。
【００１５】
図１７は、ＭＲＡＭの等価回路図を示すが、例えば６個のメモリセルを含み、相互に交差するビット線１１及び書き込み用ワード線１２を有し、これらの書き込み線の交点には、記憶素子１０と共に、記憶素子１０に接続されて読み出しの際に素子選択を行う電界効果トランジスタ１９及びセンスライン２１を有する。センスライン２１は、センスアンプ２３に接続され、記憶された情報を検出する。なお、図中の２４は双方向の書き込み用ワード線電流駆動回路、２５はビット線電流駆動回路である。
【００１６】
図１８は、ＭＲＡＭの書き込み条件を示すアステロイド曲線であって、印加された磁化容易軸方向磁界ＨEA及び磁化困難軸方向磁界ＨHAによる記憶層磁化方向の反転しきい値を示している。このアステロイド曲線の外部に、相当する合成磁界ベクトルが発生すると、磁界反転を生じるが、アステロイド曲線の内部の合成磁界ベクトルは、その電流双安定状態の一方からセルを反転させることはない。また、電流を流しているワード線及びビット線の交点以外のセルにおいても、ワード線又はビット線単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界ＨK以上の場合は、交点以外のセルの磁化方向も反転してしまうため、合成磁界が図中の灰色の領域にある場合のみに、選択されたセルを選択書き込みが可能となるようにしておく。
【００１７】
このように、ＭＲＡＭでは、ビット線とワード線の２本の書き込み線を使用することにより、アステロイド磁化反転特性を利用して、指定されたメモリセルだけが磁性スピンの反転により選択的に書き込むことが一般的である。単一記憶領域における合成磁化は、それに印加された磁化容易軸方向磁界ＨEAと磁化困難軸方向磁界ＨHAとのベクトル合成によって決まる。ビット線を流れる書き込み電流は、セルに磁化容易軸方向の磁界ＨEAを印加し、またワード線を流れる電流は、セルに磁化困難軸方向の磁界ＨHAを印加する。
【００１８】
図１９は、ＭＲＡＭの読み出し動作を説明するものである。ここでは、ＴＭＲ素子１０の層構成を概略図示しており、上記した磁化固定層を単一層２６として示し、記憶層２及びトンネルバリア層３以外は図示省略している。
【００１９】
即ち、上記したように、情報の書き込みは、マトリックス状に配線したビット線１１とワード線１２との交点の合成磁場によりセルの磁性スピンを反転させて、その向きを“１”、“０”の情報として記録する。また、読み出しは、磁気抵抗効果を応用したＴＭＲ効果を利用して行なうが、ＴＭＲ効果とは、磁性スピンの向きによって抵抗値が変化する現象であり、磁性スピンが反平行の抵抗の高い状態と、磁性スピンが平行の抵抗の低い状態により、情報の“１”、“０”を検出する。この読み出しは、ワード線１２とビット線１１の間に読み出し電流（トンネル電流）を流し、上記の抵抗の高低に応じた出力を上記した読み出し用電界効果トランジスタ１９を介してセンスライン２１に読み出すことによって行う。
【００２０】
上記したように、ＭＲＡＭは、高速かつ不揮発性の大容量メモリとして期待されるが、記憶の保持に磁性体を用いているため、外部磁界の影響によって情報が消去されたり、或いは書きかえられてしまうという問題がある。図１８で述べた磁化容易軸方向の反転磁界及び磁化困難軸方向の反転磁界ＨSWは、材料にもよるが２０〜２００エルステッド（Ｏｅ）であり、電流に換算すると数ｍＡ(R.H.Koch et al.,Phys.Rev.Lett.84,5419(2000), J.Z.Sun et al.,2001 8th Joint Magnetism and Magnetic Material参照)と小さいからである。しかも、書き込み時の保磁力（Ｈｃ）は例えば数Ｏｅ〜１０Ｏｅ程度であるため、それ以上の外部磁界による内部漏洩磁界が作用すれば、所定のメモリセルに選択的に書き込みを行うことが不可能となることがある。
【００２１】
従って、ＭＲＡＭの実用化へのステップとして、外部磁気対策、即ち素子を外部の電磁波からシールドする磁気シールド構造の確立が切望されている。
【００２２】
ＭＲＡＭが実装されて使用される環境は、主として高密度実装基板上であり、電子機器内部である。電子機器の種類にもよるが、近年の高密度実装の発達により、高密度実装基板上は半導体素子や通信用素子、超小型モータなどが高密度に実装されており、また、電子機器内部にはアンテナ素子や各種メカニカル部品、電源などが高密度実装され、１つの機器を構成している。
【００２３】
このように混載が可能であることは、不揮発性メモリとしてのＭＲＡＭの特長の１つであるが、ＭＲＡＭの周囲には直流、低周波数から高周波数に亘る広い周波数範囲の磁界成分が混在する環境となっているので、ＭＲＡＭの記録保持の信頼性確保のためには、ＭＲＡＭ自身の実装方法やシールド構造を工夫することにより外部磁界からの耐性を向上させることが求められている。
【００２４】
こうした外部磁界の大きさとしては、例えばクレジットカードや銀行のキャッシュカードのような磁気カードでは、５００〜６００Ｏｅの磁界に対して耐性を持たせることが規定されている。このため、磁気カードの分野ではＣｏ被覆γ−Ｆｅ2Ｏ3やＢａフェライトなどの保磁力の大きな磁性材料を用いて対応している。また、プリペイドカードの分野でも３５０〜６００Ｏｅのような磁界に対して耐性を持つ必要がある。ＭＲＡＭ素子は電子機器筐体内に実装され、持ち運ぶことも想定されるデバイスであるので、磁気カード類と同等の強い外部磁界からの耐性を持たせる必要があり、特に上記した理由から内部（漏洩）磁界の大きさを２０Ｏｅ以下、望ましくは１０Ｏｅ以下に抑える必要がある。
【００２５】
ＭＲＡＭの磁気シールド構造としては、ＭＲＡＭ素子のパッシベーション膜に絶縁性のフェライト(ＭｎＺｎ及びＮｉＺｎフェライト)層を使うことにより磁気シールド特性を持たせる提案がなされている（後述の特許文献１参照）。また、パーマロイのような高透磁率磁性体をパッケージの上及び下から取り付けることにより磁気シールド効果をもたせ、内部素子への磁束の侵入を防ぐ提案がなされている（後述の特許文献２参照）。更に、軟鉄等の磁性材料により素子にシールド蓋を被せる構造が開示されている（後述の特許文献３参照）。
【００２６】
【特許文献１】
米国特許第5,902,690号明細書及び図面（第５欄、FIG.1及びFIG.3）
【特許文献２】
米国特許第5,939,772号明細書及び図面（第２欄、Fig.1及びFig.2）
【特許文献３】
特開2001-250206号公報（第５頁右欄、図６）
【００２７】
【発明が解決しようとする課題】
ＭＲＡＭのメモリセルへの外部磁束の侵入を防ぐためには、高い透磁率を持つ磁性材料を素子の周囲に巡らせ、磁束を内部へ侵入させない磁路を設けることが最も重要である。
【００２８】
しかしながら、特許文献１（米国特許第5,902,690号）のように素子のパッシベーション膜をフェライトで形成すると、フェライト自身の飽和磁化が低い(一般的なフェライト材料で０．２〜０．５テスラ（Ｔ）)ため、外部磁界の侵入を完全に防ぐことが不可能である。フェライト自身の飽和磁化はＮｉＺｎフェライトで０．２〜０．３５Ｔ、ＭｎＺｎフェライトでは０．３５〜０．４７Ｔ程度であるが、ＭＲＡＭ素子へ侵入する外部磁界の大きさは数１００Ｏｅと大きいため、フェライト程度の飽和磁化ではフェライトの磁気飽和により透磁率はほぼ１となり、機能しなくなる。また、特許文献１には、膜厚の記述はないが、通常パッシベーション膜では高々０．１μｍ程度であるため、磁気シールド層としては薄すぎることからも、効果はほとんど期待できない。しかも、フェライトをパッシベーション膜に用いる場合、フェライトは酸化物磁性体であるため、スパッタ法により成膜するときには酸素欠損が生じ易く、完全なフェライトをパッシベーション膜として用いることは困難である。
【００２９】
また、特許文献２（米国特許第5,939,772号）では、パッケージの上下をパーマロイ層で覆う構造が記述されており、パーマロイを用いることによりフェライトパッシベーション膜よりも高いシールド性能が得られる。しかしながら、特許文献２に開示されているミューメタル（Mu Metal）の透磁率はμｉ＝１００，０００程度と極めて高いものの、飽和磁化は０．７〜０．８Ｔと低く、容易に外部磁界に対し飽和してμ＝１となってしまうため、完全な磁気遮蔽効果を得るためにはシールド層の厚さはかなり厚くなければならないという欠点がある。従って、実用上、数１００Ｏｅの磁界を侵入させないための構造としては、パーマロイの飽和磁化が小さすぎること、並びにその厚さが薄すぎることの両面から、磁気シールド層として不完全である。
【００３０】
また、特許文献３（特開2001-250206号）では、軟鉄などを用いた磁気シールド構造が開示されているが、これは素子上部を覆うのみであるために磁気シールドが不完全となると共に、軟鉄の飽和磁化は１．７Ｔ、透磁率はμiで３００程度と、磁気特性が不十分である。従って、特許文献３に記述されている構造にて磁気シールドを行ったとしても、外部磁界の侵入を完全に防ぐことは極めて困難である。
【００３１】
本発明は、上記の如き実情に鑑みてなされたものであって、その目的は、大きな外部磁界に対しても十二分にＭＲＡＭ素子を磁気的にシールドし、ＭＲＡＭ素子が適用される環境からの磁界に対して問題のない動作を保証することを可能にすることにある。
【００３２】
【課題を解決するための手段】
即ち、本発明は、磁化可能な磁性層を有するメモリ素子を具備した磁気メモリ装置において、特に、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層してなるメモリ素子を有する磁気ランダムアクセスメモリ（ＭＲＡＭ）として構成され、前記メモリ素子を磁気シールドする磁気シールド層が、前記メモリ素子を封止してなるパッケージの上部及び／又は下部、或いは／並びに、前記パッケージ中の前記メモリ素子の上部及び／又は下部に配置されており、かつ、前記メモリ素子が、前記磁気シールド層の端部及び中心部を避けて位置していることを特徴とする磁気メモリ装置（以下、本発明の磁気メモリ装置と称する。）に係るものである。
【００３３】
本発明者は、上述した課題について鋭意検討を重ねた結果、磁気シールド効果は、磁気シールド層の磁性材料の磁気飽和とともに減衰し、板状などの磁性体の磁気飽和は、反磁界が最小となる場所（つまり、エッジ部分から最も離れているところ）から始まり、パッケージに磁気シールド層を施した場合、最もシールド効果が弱い部分はパッケージ中心部となることを見出した。
【００３４】
本発明者は、このような認識に基づいて、前記メモリ素子を前記磁気シールド層の端部及び中心部を避けて位置させること、即ち、磁気飽和し易くて内部漏洩磁界強度の大きい磁気シールド層の中心部と、外部磁界の直接の影響により磁気シールド効果のない磁気シールド層の端部との間の領域にメモリ素子を位置させることによって、メモリ素子が内部漏洩磁界に影響されることなしに正常に動作することを見出し、本発明の磁気メモリ装置に到達したものである。
【００３５】
【発明の実施の形態】
本発明の磁気メモリ装置においては、前記磁気シールド層が、平行な対向辺を有する四角形の平面形状をなし、この磁気シールド層の一辺からこの対向辺までの長さをＬとしたとき、前記一辺から内側へ０．１Ｌの位置と、前記磁気シールド層の中心から前記一辺側へ０．１５Ｌの位置との間の領域に、前記メモリ素子が配置されていることが、内部漏洩磁界の影響を避け易い点から望ましい。
【００３６】
この場合、前記磁気シールド層が前記メモリ素子の両側にそれぞれ設けられ、これらの磁気シールド層間の間隔、前記磁気シールド層の前記一辺と前記対向辺との間の長さ、及び外部印加磁界がそれぞれ一定であるとき、前記一辺から内側へ０．２Ｌの位置と、前記シールド層の中心から前記一辺側へ０．１５Ｌの位置との間の領域に、前記メモリ素子が配置されていることが望ましい。
【００３７】
また、前記磁気シールド層の間隔、前記磁気シールド層の厚さ、及び外部印加磁界がそれぞれ一定であるとき、前記一辺から内側へ０．１Ｌの位置と、前記シールド層の中心から前記一辺側へ０．２Ｌの位置との間の領域に、前記メモリ素子が配置されていることが望ましい。
【００３８】
そして、前記磁気シールド層が、その磁気シールド効果を発揮するためには、前記磁気シールド層が前記メモリ素子を封止してなるパッケージの上部及び／又は下部、或いは／並びに、前記パッケージ中の前記メモリ素子の上部及び／又は下部に配置されているが、更に、前記メモリ素子が前記パッケージのほぼ全面に亘って存在していることが望ましい。
【００３９】
また、前記磁気シールド層は、平坦な膜状又は板状をなしている以外に、その磁気飽和を更に効果的に抑制するためには、凹凸のある膜状又は板状、或いは網目又はスリット等の貫通孔のある形状をなしているのがよい。
【００４０】
そして、磁気シールド層が１．８テスラ以上の飽和磁化を示す軟磁性材料によって形成されていることが、磁気シールド層の飽和磁化を低減できる点で望ましい。
【００４１】
本発明はＭＲＡＭに好適であるが、このようなＭＲＡＭは、前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、前記メモリ素子の上面及び下面に設けられたビット線及びワード線としての配線にそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記配線間でのトンネル磁気抵抗効果（ＴＭＲ効果）によって読み出すように構成されるのがよい。
【００４２】
以下、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
【００４３】
図１〜図３は、本実施の形態による各種の磁気シールド構造を有するＭＲＡＭのパッケージをそれぞれ例示するものである（図１（Ａ）は、具体的なパッケージ平面形状を示す図１（Ｂ）のＡ−Ａ線に沿う概略的な断面図を示す）。
【００４４】
これらの例では、図１４〜図１６に示したＭＲＡＭ素子（メモリセル部及び周辺回路部も含めたチップ）３０が、磁気シールド層３３、３４の端部及び中心部領域を避けてダイパッド４０上に設けられ、実装基板（図示せず）に接続される外部リード３１（ダイパッドとリード部はその接続を含めて簡略図示した。）を除いて、モールド樹脂（例えばエポキシ樹脂）等の封止材３２によって封止されている（ここでは、ＭＲＡＭ素子３０は、既述したＭＲＡＭと同様の構造及び動作原理を有するので、その説明は省略する）。
【００４５】
そして、本実施の形態は、１．８Ｔ以上の飽和磁化を示す磁気シールド層３３、３４が、ＴＭＲ素子内蔵のＭＲＡＭ素子３０をＤＲＡＭ等の他の素子４５、４６、４７と共に封止した封止材３２の上面及び下面にそれぞれ配置された例（図１）、及び、磁気シールド層３３、３４が封止材３２中において、ＭＲＡＭ素子３０の上部とダイパッド４０の下部にそれぞれ配置された例（図２）、或いはそれぞれ非接触に埋設された例（図３）を示す。
【００４６】
封止材３２による封止前に、磁気シールド層３３、３４のうち、飽和磁化に伴って磁気シールド効果が減衰し、磁気飽和が早くて反磁界が最小となる磁気シールド層３３、３４の中心部４２と、外部磁界の影響を直接受け、磁気シールド効果の小さい磁気シールド層３３、３４の端部４３を避けた位置４１において、予めＭＲＡＭ素子３０をダイパッド４０上に固定し、しかる後、封止後に封止材３２の上及び下に磁気シールド層３３、３４を接着する。或いは、封止前に上記位置４１にＭＲＡＭ素子３０を配置し、磁気シールド層３３、３４をダイパッド４０の両側位置で金型内に配置し、それらを同時にシールドすればよい。
【００４７】
いずれの場合も、ＭＲＡＭ素子３０が、磁気シールド層３３、３４間に配置されたサンドウィッチ構造をなし、磁気シールド層３３、３４がＭＲＡＭのパッケージと一体化されている。このように、磁気シールド層３３、３４は、ＭＲＡＭの上下（又はＭＲＡＭ混載半導体パッケージの上下）に位置するようなサンドウィッチ構造をとり、ＭＲＡＭのパッケージとの一体化を図れることは、回路基板への実装上で最も望ましい構造である。
【００４８】
図１〜３に示したいずれの磁気シールド構造においても、ＭＲＡＭ素子３０を外部印加磁界から或る程度は磁気シールドすることはできるが、磁性材料の磁化飽和に伴い、磁気シールド効果の減衰は避け難く、その中心部で反磁界が最小となり、また磁気シールド層３３、３４の端部は外部磁界の影響を直接受け易いため、磁気シールド効果が小さい。これらの場合、磁気シールド層３３、３４は、ＭＲＡＭ素子３０の上、下にそれぞれ存在するのがよいが、少なくとも一方（特にＭＲＡＭ素子の表面側）に存在していてもよい。
【００４９】
しかしながら、本実施の形態では、ＭＲＡＭ素子３０を磁気シールド層３３、３４の端部４３及び中心部４２を避けて位置させることによって、ＭＲＡＭ素子３０が内部漏洩磁界に影響されることなしに正常に動作することができる。しかも、上記中心部４２及び端部４３以外の領域４１は、磁気シールド層３３、３４が薄くても、ＭＲＡＭ素子３０が内部漏洩磁界の影響を実質的に受けない領域であるため、磁気シールド層の厚さを薄く設計でき、その結果、ＭＲＡＭ装置を小型化、軽量化できる（これについては、後述する）。
【００５０】
図１〜図３に示した磁気シールド層３３、３４は、平坦な膜又は箔又は平板からなっているが、これに限らず、図４（Ａ）に示すように凹凸３５を設けた形状や、図４（Ｂ）に示すように網状、スリット状等の貫通孔３６を設けた形状としてもよい。図４の形状の磁気シールド層は、その周辺端部のみならず凹凸や貫通孔の部分での形状異方性によって、外部印加磁界に対する反磁界が発生し、磁気飽和し難く、高特性のシールド効果を有するものとなる。
【００５１】
図１〜図４に示した磁気シールド構造はいずれも、磁気シールド層３３、３４の飽和磁化が１．８Ｔ以上であって、従来のフェライトやパーマロイ等よりもずっと大きく、封止材上又は封止材中の所定位置に配置することにより、内部漏洩磁界強度が抑制された優れたシールド性能を得ることができる。
【００５２】
そこで、本発明者は、最大５００Ｏｅの大きな直流外部磁界が印加されても、ＭＲＡＭ素子部の正常な動作を保証するような環境作りを目的として実験を行った。
【００５３】
【００５４】
高密度実装の進展により、実用上、ＭＲＡＭは多ピンのパッケージ形態に他の機能素子とともに混載して用いられる。パッケージ構造としては、ＱＦＰ（Quad Flat Package）、ＬＱＦＰ（Low Profile Quad Flat Package）、ＢＧＡ（Ball Grid Array Package）、ＬＦＢＧＡ（Low Profile Fine Pitch Ball Grid Array Package）、ＬＦＬＧＡ(Low Profile Fine Pitch Land Grid Array Package)など種々挙げられる。
【００５５】
本発明者は、このパッケージ構造を考慮し、最も薄く効果的な磁気シールド材料について検討した。図５は磁気シールド効果を検討するにあたって採用した実験時の概略図を示す。磁気シールド層３３、３４を図１のように１６０ｐｉｎＱＦＰタイプパッケージの上下に設置した場合をモデルとして、Ｌ：２８ｍｍ×Ｌ：２８ｍｍの２枚のシールド層をＤ：３．４５ｍｍの間隔で配置し、その中心部にガウスメータ３７を設置した。そして、５００Ｏｅの直流外部磁界を磁気シールド層と平行に印加し、ガウスメータ３７を磁気シールド層と平行に移動させることにより、端部から中心部までの内部磁界強度（磁気シールド層からの漏洩磁界強度）を測定した。
【００５６】
実験において使用した多種のシールド材料のうち、代表的な材料として、最も高透磁率材料であるスーパーパーマロイ合金：Ｆｅ−７５Ｎｉ−５Ｍｏ−１Ｃｕを磁気シールド層材料として用いた場合の内部磁界強度分布を図６に示す。Ｆｅ−７５Ｎｉ−５Ｍｏ−１Ｃｕは、初透磁率μｉ＝１０００００、飽和磁化Ｍｓ＝０．８Ｔである。内部磁界強度はシールド層長さ、つまり端から端までの２８ｍｍの分布を示している。外部印加磁界は５００Ｏｅとし、シールド層厚さを２００μｍとした。
【００５７】
図６から、Ｆｅ−７５Ｎｉ−５Ｍｏ−１Ｃｕからなる磁気シールド層は、外部から５００Ｏｅの強い磁界が印加された場合、磁気シールド層は磁気飽和し、パッケージ中央部にて４２８Ｏｅの磁化が侵入してしまい、シールド効果がほとんど消滅することが分かる。従って、特許文献２（米国特許第5,939,772号）のようなＭｕ Ｍｅｔａｌ層を配置とする構造をとったとしても、実用上はシールド効果を期待することは難しい。
【００５８】
一方、磁気的な飽和を避けるために、図５に示した実験装置により、高飽和磁化材料であるパーメンジュール合金：Ｆｅ−４９Ｃｏ−２Ｖを磁気シールド層材料として用いた場合の内部磁界強度分布を図７に示す。Ｆｅ−４９Ｃｏ−２Ｖは、初透磁率μｉ＝１２００、飽和磁化Ｍｓ＝２．３Ｔである。
【００５９】
図７から、Ｆｅ−４９Ｃｏ−２Ｖを磁気シールド層材料として用いた場合、パッケージ中央部の磁化強度は２８２Ｏｅとなり、Ｆｅ−７５Ｎｉ−５Ｍｏ−１Ｇｕを材料とした場合の磁気シールド層と比較して、内部侵入磁界は半分程度に抑えることができることが分かった。しかしながら、２８２Ｏｅの環境下ではＭＲＡＭが正常に動作することは難しい。
【００６０】
そこで、Ｆｅ−４９Ｃｏ−２Ｖを磁気シールド材料に用い、シールド層間の間隔を一定とし、シールド層の厚さを変えて、サンドウィッチ構造内部の中心部磁界強度を測定した結果を図８に示す。
【００６１】
即ち、図８は、図５に示した実験装置において、磁気シールド層の間隔Ｄ（３．４５ｍｍ）は一定とし、外部印加磁界は５００Ｏｅとし、シールド層の厚さを２００、２５０、２７０、３００、３２０、３５０、４００、６００、８００μｍの各種に変えて実験したものであり、この場合の中心部の磁界強度はそれぞれ２８２、２１９、１９３、１５０、１１７、５９、１８、１３、１０Ｏｅとなり、この結果シールド層が厚くなるに従い、侵入する磁界を低減することができることが分かった。
【００６２】
図８に示す結果から、ＭＲＡＭが正常に動作するためには、内部磁界強度を極力抑えることが望ましい。そして、内部磁界強度の上限を２０Ｏｅとした場合、Ｆｅ−４９Ｃｏ−２Ｖ等の高飽和磁化材料を磁気シールド層材料として用い、シールド層厚さを４００μｍ以上にすればよいという結果になるが、薄型化・軽量化傾向にある電子機器の内部に、４００μｍのシールド層を上下２層装着することは、今後難しくなってくることが考えられる。また、内部磁界強度の上限を更に厳しくした場合には、更に厚いシールド層を要することになる。
【００６３】
そこで、薄いシールド層の場合でも、パッケージ内のＭＲＡＭの配置位置を調整することにより、ＭＲＡＭを外部漏洩磁界から回避できることを以下に説明する。
【００６４】
図９に、Ｆｅ−４９Ｃｏ−２Ｖを材料に用いたシールド層の厚さに対して、内部磁界強度分布を測定した結果を示す。内部磁界強度はシールド層の長さ、つまり、図５のＬ：２８ｍｍ以内における分布を示している。シールド層の間隔は一定（３．４５ｍｍ）で外部印加磁界は５００Ｏｅとし、シールド層の厚さは２５０、２７０、３００、３２０、３５０、４００、６００μｍとした。
【００６５】
その結果、図９に示すように、パッケージ中心部及び端部においては侵入磁界強度が大きくなっているが、それ以外の場所においてはシールド効果が発揮されており、パッケージ端部及び中心部を除けば、３５０μｍのシールド層厚さでも６００μｍの厚さの場合と同等のシールド効果を発揮していることが分かる。
【００６６】
即ち、図９における内部磁界強度分布において、磁気シールド層の長さ２８ｍｍに相当する位置を基準とし、規格化して示した規格化シールド層長さ（図９の下部参照）に示すように、磁気シールド層の両端から内側へ２０％以内の領域Ｌ2（上述の４３に相当）、及び中心から外側へそれぞれ１５％以内の領域Ｌ3（上述の４２に相当）を除く、これらの中間領域Ｌ1（上述の４１に相当）、は内部磁界強度が２０Ｏｅ以下に低減され、磁気シールド効果が十二分に発揮されている領域である。この領域Ｌ1は、環状パターンをなしていてＭＲＡＭ素子３０を配置可能な領域である。
【００６７】
１６０ｐｉｎＱＦＰタイプのパッケージは約２８ｍｍ×２８ｍｍであり、そのうちＭＲＡＭの取り得るエリアは数ｍｍ角、最大でも１０ｍｍ角程度である。このことと上記結果を考慮し、パッケージ内において磁気シールド層の端部４３と中心部分４２を避けたエリア４１（図１３（Ｂ）参照）の一部分にＭＲＡＭ素子３０を配置した。これにより、シールド層厚さを３５０μｍにしても、ＭＲＡＭを外部漏洩磁界からシールドすることができ、ＭＲＡＭの正常動作を確認した。
【００６８】
次に、Ｆｅ−４９Ｃｏ−２Ｖを磁気シールド層の材料に用い、図５に示した実験装置において、シールド層の間隔を２ｍｍ、シールド層の厚さを２００μｍ、外部印加磁界を５００Ｏｅと一定にし、シールド層の長さを変えて、サンドウィッチ構造内部の中心部磁界強度を測定した結果を図１０に、シールド層長さ毎の内部磁界強度分布を図１１に示す。
【００６９】
この結果から、パッケージ長さ（シールド層長さ）が長いほど、内部磁界強度も大きくなっていることが分かり、かつパッケージ長さが短い方が内部磁界強度が減少することが分かった。
【００７０】
図１２は、規格化したパッケージ長さに対する内部磁界強度の分布図、及びＭＲＡＭ素子の設置可能領域と設置不可領域を示す。これより、内部磁界強度分布は一定の割合で生じているのではなく、パッケージ長さに依存していることが分かる。
【００７１】
図１２から、ＭＲＡＭ素子の配置位置は、磁気シールド層の両端部から内側へシールド層長さの１０％以上離して設置することが望ましく、また磁気シールド層長さが１５ｍｍを超えるものに関しては、シールド層中心から外側へシールド層長さの２０％以上離して設置することが望ましい。
【００７２】
しかしながら、上記条件に限らず、パッケージ長さ、及びシールド層材料、及びシールド層間距離などによって若干異なるため、初期の設計時におけるシミュレーションを行って、ＭＲＡＭ素子の設置位置を決めることが望ましい。
【００７３】
図１３（Ａ）は、図９及び図１２の各結果に基づいて、磁気シールド層に対してＭＲＡＭ素子の設置可能領域と設置不可領域とを表わした図である。
【００７４】
つまり、図１３（Ａ）に示すように、磁気シールド層の中心Ｃから外側へ１５％以内の中心部領域４２、及び磁気シールド層の端から１０％以内の周縁領域４３を避けて、これらの中間領域（斜線で示す環状パターンであってシールド層長さの２５％以内の領域）４１にＭＲＡＭ素子３０を配置することにより、ＭＲＡＭ素子３０を正常に動作させることができる。
【００７５】
図１３（Ｂ）は、ＭＲＡＭ素子配置可能領域４１に、ＭＲＡＭ素子３０と共に、例えば、ＤＲＡＭ(Dynamic Random Access Memory)４５、ＤＳＰ（Digital Signal Processor）４６及びＲＦ(Radio Frequency)４７等の他の素子を混載した状態の混載パッケージを示すものである。但し、上記の他の素子については、必ずしも上記領域４１内に配置しなくてもよい。また、中心部領域４２には、上記の他の素子や、外部接続端子を設けることもできる。
【００７６】
なお、磁気シールド層を形成する軟磁性材料は、上記に例示したＦｅ−Ｃｏ−Ｖ系を含めて、Ｆｅ、Ｃｏ及びＮｉのうち少なくとも１種を含む好ましくは高飽和磁化及び／又は高透磁率の軟磁性体、例えばＦｅ、ＦｅＣｏ、ＦｅＮｉ、ＦｅＳｉＡｌ、ＦｅＳｉＢ、ＦｅＡｌ等の高飽和磁化、高透磁率の軟磁性体からなっていてもよい。
【００７７】
以上に説明した本実施の形態によれば、ＭＲＡＭ素子３０を前記磁気シールド層３３、３４の端部４３及び中心部４２を避けて位置させることによって、ＭＲＡＭ素子３０が内部漏洩磁界に影響されることなしに正常に動作することができる。しかも、上記中心部４２及び端部４３以外の領域４１は、磁気シールド層３３、３４が薄くても、ＭＲＡＭ素子３０が内部漏洩磁界の影響を実質的に受けない領域であるため、磁気シールド層の厚さを薄く設計でき、その結果、ＭＲＡＭ装置を小型化、軽量化できる。
【００７８】
以上に説明した実施の形態は、本発明の技術的思想に基づいて種々の変形が可能である。
【００７９】
例えば、上述の磁気シールド層材料の組成、種類、層厚さや配置、サイズ、更には、ＭＲＡＭの構造等は様々に変化させてよい。
【００８０】
また、上述した磁気シールド構造は適宜組み合せてよいが、例えば図１と図２の構造、又は図１と図３の構造の組み合せが可能であり、また図１〜図４において下部の磁気シールド層３４を省略してもよい。
【００８１】
また、本発明はＭＲＡＭに好適であるが、磁化可能な磁性層を有するメモリ素子を具備した他の磁気メモリ装置にも適用可能である。
【００８２】
【発明の作用効果】
上述した如く、本発明によれば、メモリ素子を磁気シールド層の端部及び中心部を避けて位置させること、即ち、磁気飽和し易くて内部漏洩磁界強度の大きい磁気シールド層の中心部と、外部磁界の直接の影響により磁気シールド効果のない磁気シールド層の端部との間の領域にメモリ素子を位置させることによって、メモリ素子が内部漏洩磁界に影響されることなしに正常に動作することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるＭＲＡＭパッケージの概略断面図（Ａ）及びその具体的な平面図（Ｂ）である。
【図２】同、実施の形態による他のＭＲＡＭパッケージの概略断面図である。
【図３】同、実施の形態による他のＭＲＡＭパッケージの概略断面図である。
【図４】同、実施の形態による更に他のＭＲＡＭパッケージの概略断面図である。
【図５】同、磁気シールド層間の内部磁界強度測定時の概略断面図である。
【図６】同、高透磁率材料であるＦｅ−７５Ｎｉ−５Ｍｏ−１Ｃｕを用いた際の、外部印加磁界が５００Ｏｅの場合における内部磁界強度の分布図である。
【図７】同、高飽和磁化材料であるＦｅ−４９Ｃｏ−２Ｖを用い、２００μｍ厚の磁気シールド層（シールド箔）とした際の、外部印加磁界が５００Ｏｅの場合における内部磁界強度の分布図である。
【図８】同、外部印加磁界が５００Ｏｅの場合において、Ｆｅ−４９Ｃｏ−２Ｖを用いた際の、磁気シールド層の厚さに対する内部磁界強度を示す表である。
【図９】同、外部印加磁界が５００Ｏｅの場合において、Ｆｅ−４９Ｃｏ−２Ｖからなる種々の厚さの磁気シールド層長さに対する内部磁界強度の分布図である。
【図１０】同、外部印加磁界が５００Ｏｅの場合において、Ｆｅ−４９Ｃｏ−２Ｖを用いた際の、磁気シールド層の長さに対する内部磁界強度を示す表である。
【図１１】同、外部印加磁界が５００Ｏｅの場合において、Ｆｅ−４９Ｃｏ−２Ｖからなる種々の長さの磁気シールド層長さに対する内部磁界強度の分布図である。
【図１２】同、規格化した磁気シールド層長さに対する内部磁界強度の分布図である。
【図１３】同、パッケージ内におけるＭＲＡＭ素子の配置可能領域を示す平面図（Ａ）とその配置状態の平面図（Ｂ）である。
【図１４】ＭＲＡＭのＴＭＲ素子の概略斜視図である。
【図１５】ＭＲＡＭのメモリセル部の一部の概略斜視図である。
【図１６】ＭＲＡＭのメモリセルの概略断面図である。
【図１７】ＭＲＡＭの等価回路図である。
【図１８】ＭＲＡＭの書き込み時の磁界応答特性図である。
【図１９】ＭＲＡＭの読み出し動作原理図である。
【符号の説明】
１…トップコート層、２…記憶層、３…トンネルバリア層、
４…第１の磁化固定層、５…反強磁性結合層、６…第２の磁化固定層、
７…反強磁性体層、８…下地層、９…支持基板、
１０…メモリセル（ＴＭＲ素子）、１１…ビット線、
１２…書き込み用ワード線、１３…シリコン基板、１４…ウェル領域、
１５…ゲート絶縁膜、１６…ゲート電極、１７…ソース領域、
１８…ドレイン領域、
１９…読み出し用電界効果トランジスタ（選択用トランジスタ）、
２０…ソース電極、２１…センスライン、２２…読み出し用配線、
２３…ドレイン電極、２６…磁化固定層、３０…ＭＲＡＭ素子、
３１…外部リード、３２…封止材、３３、３４…磁気シールド層、
４０…ダイパッド、４１…ＭＲＡＭ配置可能領域、４２…中心部領域、
４３…端部領域、４５…ＤＲＡＭ、４６…ＤＳＰ、４７…ＲＦ、Ｃ…中心、
Ｄ…間隔、ｄ…シールド層厚み、Ｌ…シールド層長さ、
Ｌ1…端部及び中心部を避けた領域（ＭＲＡＭ設置可能領域）、
Ｌ2…ＭＲＡＭ設置不可端部領域、Ｌ3…ＭＲＡＭ設置不可中心部領域
Claims (9)
- 磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層してなるメモリ素子を有する磁気ランダムアクセスメモリとして構成され、前記メモリ素子を磁気シールドする磁気シールド層が、前記メモリ素子を封止してなるパッケージの上部及び／又は下部、或いは／並びに、前記パッケージ中の前記メモリ素子の上部及び／又は下部に配置されており、かつ、前記メモリ素子が、前記磁気シールド層の端部及び中心部を避けて位置していることを特徴とする磁気メモリ装置。
- 磁化可能な磁性層を有するメモリ素子を具備し、前記メモリ素子を磁気シールドする磁気シールド層が、前記メモリ素子を封止してなるパッケージの上部及び／又は下部、或いは／並びに、前記パッケージ中の前記メモリ素子の上部及び／又は下部に配置されており、かつ、前記メモリ素子が、前記磁気シールド層の端部及び中心部を避けて位置していることを特徴とする磁気メモリ装置。
- 前記磁気シールド層が、平行な対向辺を有する四角形の平面形状をなし、この磁気シールド層の一辺からこの対向辺までの長さをＬとしたとき、前記一辺から内側へ０．１Ｌの位置と、前記磁気シールド層の中心から前記一辺側へ０．１５Ｌの位置との間の領域に、前記メモリ素子が配置されている、請求項１又は２に記載した磁気メモリ装置。
- 前記磁気シールド層が前記メモリ素子の両側にそれぞれ設けられ、これらの磁気シールド層間の間隔、前記磁気シールド層の前記一辺と前記対向辺との間の長さ、及び外部印加磁界がそれぞれ一定であるとき、前記一辺から内側へ０．２Ｌの位置と、前記シールド層の中心から前記一辺側へ０．１５Ｌの位置との間の領域に、前記メモリ素子が配置されている、請求項３に記載した磁気メモリ装置。
- 前記磁気シールド層の間隔、前記磁気シールド層の厚さ、及び外部印加磁界がそれぞれ一定であるとき、前記一辺から内側へ０．１Ｌの位置と、前記シールド層の中心から前記一辺側へ０．２Ｌの位置との間の領域に、前記メモリ素子が配置されている、請求項３に記載した磁気メモリ装置。
- 前記メモリ素子が前記パッケージのほぼ全面に亘って存在している、請求項１に記載した磁気メモリ装置。
- 前記磁気シールド層が、平坦な若しくは凹凸のある膜状又は板状、或いは網目又はスリット等の貫通孔のある形状をなしている、請求項１又は２に記載した磁気メモリ装置。
- 磁気シールド層が１．８テスラ以上の飽和磁化を示す軟磁性材料によって形成されている、請求項１又は２に記載した磁気メモリ装置。
- 前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、前記メモリ素子の上面及び下面に設けられた配線にそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記配線間でのトンネル磁気抵抗効果によって読み出すように構成された、請求項１に記載した磁気メモリ装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003006468A JP4013140B2 (ja) | 2003-01-15 | 2003-01-15 | 磁気メモリ装置 |
| US10/506,752 US7119419B2 (en) | 2003-01-15 | 2003-12-19 | Detailed description of the presently preferred embodiments |
| EP03782844A EP1585172A4 (en) | 2003-01-15 | 2003-12-19 | MAGNETIC MEMORY DEVICE |
| KR1020047014155A KR101019592B1 (ko) | 2003-01-15 | 2003-12-19 | 자기 메모리장치 |
| PCT/JP2003/016341 WO2004064149A1 (ja) | 2003-01-15 | 2003-12-19 | 磁気メモリ装置 |
| TW092136555A TWI231975B (en) | 2003-01-15 | 2003-12-23 | Magnetic memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003006468A JP4013140B2 (ja) | 2003-01-15 | 2003-01-15 | 磁気メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004221288A JP2004221288A (ja) | 2004-08-05 |
| JP4013140B2 true JP4013140B2 (ja) | 2007-11-28 |
Family
ID=32709074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003006468A Expired - Fee Related JP4013140B2 (ja) | 2003-01-15 | 2003-01-15 | 磁気メモリ装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7119419B2 (ja) |
| EP (1) | EP1585172A4 (ja) |
| JP (1) | JP4013140B2 (ja) |
| KR (1) | KR101019592B1 (ja) |
| TW (1) | TWI231975B (ja) |
| WO (1) | WO2004064149A1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1594163A1 (en) | 2004-05-03 | 2005-11-09 | Commissariat A L'energie Atomique | A screened electrical device and a process for manufacturing the same |
| JP4682585B2 (ja) * | 2004-11-01 | 2011-05-11 | ソニー株式会社 | 記憶素子及びメモリ |
| US7183617B2 (en) * | 2005-02-17 | 2007-02-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic shielding for magnetically sensitive semiconductor devices |
| CN101213429B (zh) * | 2005-06-27 | 2012-02-08 | Hl-平面技术有限公司 | 用于检测电磁波的器件以及生产这样的器件的方法 |
| US7692956B2 (en) | 2005-10-03 | 2010-04-06 | Nec Corporation | Magnetic random access memory |
| US7795708B2 (en) | 2006-06-02 | 2010-09-14 | Honeywell International Inc. | Multilayer structures for magnetic shielding |
| US8269319B2 (en) * | 2006-10-13 | 2012-09-18 | Tessera, Inc. | Collective and synergistic MRAM shields |
| JP5062248B2 (ja) | 2007-02-27 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 磁気メモリチップ装置の製造方法 |
| US7968978B2 (en) * | 2007-06-14 | 2011-06-28 | Raytheon Company | Microwave integrated circuit package and method for forming such package |
| US8587297B2 (en) * | 2007-12-04 | 2013-11-19 | Infineon Technologies Ag | Integrated circuit including sensor having injection molded magnetic material |
| JP5425461B2 (ja) * | 2008-12-26 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5470602B2 (ja) * | 2009-04-01 | 2014-04-16 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
| US8253210B2 (en) * | 2009-04-30 | 2012-08-28 | Infineon Technologies Ag | Semiconductor device including a magnetic sensor chip |
| US8125057B2 (en) * | 2009-07-07 | 2012-02-28 | Seagate Technology Llc | Magnetic shielding for integrated circuit |
| US8248840B2 (en) * | 2010-03-26 | 2012-08-21 | Qualcomm Incorporated | Magnetoresistive random access memory (MRAM) with integrated magnetic film enhanced circuit elements |
| JP5483281B2 (ja) * | 2010-03-31 | 2014-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置アセンブリ |
| JP2012109307A (ja) | 2010-11-15 | 2012-06-07 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| US8415775B2 (en) | 2010-11-23 | 2013-04-09 | Honeywell International Inc. | Magnetic shielding for multi-chip module packaging |
| CN102623482A (zh) * | 2011-02-01 | 2012-08-01 | 飞思卡尔半导体公司 | Mram器件及其装配方法 |
| JP6122353B2 (ja) * | 2013-06-25 | 2017-04-26 | ルネサスエレクトロニクス株式会社 | 半導体パッケージ |
| US9655253B2 (en) * | 2013-07-25 | 2017-05-16 | Cyntec Co., Ltd. | Method of fabrication of encapsulated electronics devices mounted on a redistribution layer |
| KR102444235B1 (ko) * | 2015-08-13 | 2022-09-16 | 삼성전자주식회사 | 자기 쉴딩층을 구비한 mram 소자와 반도체 패키지, 및 그들의 제조방법 |
| JP6478001B2 (ja) * | 2016-12-05 | 2019-03-06 | 株式会社村田製作所 | 電子部品 |
| JP6490130B2 (ja) * | 2017-03-24 | 2019-03-27 | Tdk株式会社 | 磁気センサ |
| US10427439B2 (en) | 2017-09-11 | 2019-10-01 | Apple Inc. | Substrate marking for sealing surfaces |
| CN111149212A (zh) * | 2017-12-27 | 2020-05-12 | 英特尔公司 | 低电阻场效应晶体管及其制造方法 |
| US10951053B2 (en) | 2018-09-10 | 2021-03-16 | Apple Inc. | Portable electronic device |
| US20220344578A1 (en) * | 2021-04-22 | 2022-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and manufacturing method thereof |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5902690A (en) | 1997-02-25 | 1999-05-11 | Motorola, Inc. | Stray magnetic shielding for a non-volatile MRAM |
| US5939772A (en) | 1997-10-31 | 1999-08-17 | Honeywell Inc. | Shielded package for magnetic devices |
| JP2001176027A (ja) * | 1999-12-14 | 2001-06-29 | Nec Corp | 磁気抵抗効果ヘッド及びこれを用いた磁気記憶装置 |
| JP3593652B2 (ja) | 2000-03-03 | 2004-11-24 | 富士通株式会社 | 磁気ランダムアクセスメモリ装置 |
| EP1297533B1 (en) * | 2000-06-23 | 2008-08-27 | Nxp B.V. | Magnetic memory |
| US6515352B1 (en) * | 2000-09-25 | 2003-02-04 | Micron Technology, Inc. | Shielding arrangement to protect a circuit from stray magnetic fields |
| DE10103314C2 (de) | 2001-01-25 | 2003-05-22 | Infineon Technologies Ag | Halbleiterspeichereinrichtung |
| JP2003115578A (ja) | 2001-10-05 | 2003-04-18 | Canon Inc | 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ |
| JP2003124538A (ja) * | 2001-10-16 | 2003-04-25 | Sony Corp | 情報記憶装置およびその情報記憶装置を実装した電子機器 |
| JP3879566B2 (ja) * | 2002-04-03 | 2007-02-14 | ソニー株式会社 | 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料 |
| US6724027B2 (en) * | 2002-04-18 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | Magnetic shielding for MRAM devices |
| US6808940B2 (en) * | 2002-08-30 | 2004-10-26 | Hewlett-Packard Development Company, L.P. | Magnetic shielding for reducing magnetic interference |
-
2003
- 2003-01-15 JP JP2003006468A patent/JP4013140B2/ja not_active Expired - Fee Related
- 2003-12-19 US US10/506,752 patent/US7119419B2/en not_active Expired - Fee Related
- 2003-12-19 EP EP03782844A patent/EP1585172A4/en not_active Withdrawn
- 2003-12-19 WO PCT/JP2003/016341 patent/WO2004064149A1/ja active Application Filing
- 2003-12-19 KR KR1020047014155A patent/KR101019592B1/ko not_active IP Right Cessation
- 2003-12-23 TW TW092136555A patent/TWI231975B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200425426A (en) | 2004-11-16 |
| US7119419B2 (en) | 2006-10-10 |
| KR20050096838A (ko) | 2005-10-06 |
| US20050116255A1 (en) | 2005-06-02 |
| EP1585172A4 (en) | 2008-10-08 |
| TWI231975B (en) | 2005-05-01 |
| JP2004221288A (ja) | 2004-08-05 |
| KR101019592B1 (ko) | 2011-03-07 |
| EP1585172A1 (en) | 2005-10-12 |
| WO2004064149A1 (ja) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4013140B2 (ja) | 磁気メモリ装置 | |
| JP4096302B2 (ja) | 磁気メモリ装置 | |
| JP4095498B2 (ja) | 磁気ランダムアクセスメモリ、電子カードおよび電子装置 | |
| EP1096500B1 (en) | Magnetization control method and information storage method | |
| JP5470602B2 (ja) | 磁気記憶装置 | |
| EP1575054B1 (en) | Magnetic shield member, magnetic shield structure, and magnetic memory device | |
| JP2004047656A (ja) | 磁気不揮発性メモリ素子およびその製造方法 | |
| JP3961914B2 (ja) | 磁気メモリ装置 | |
| JP2005158985A (ja) | 磁気メモリ装置の実装構造及び実装基板 | |
| TWI221289B (en) | Magnetic memory | |
| JP4147466B2 (ja) | 磁気メモリ装置 | |
| JP2004221463A (ja) | 磁気メモリ装置 | |
| JP2004207322A (ja) | 磁気メモリ装置 | |
| JP3866649B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP2003142753A (ja) | 磁性膜の磁化反転方法、磁気抵抗効果膜及びそれを用いた磁気メモリ | |
| JP2004221289A (ja) | 磁気メモリ装置 | |
| JP2004193246A (ja) | 磁気メモリ装置 | |
| JP2005203535A (ja) | 磁気メモリ | |
| JP2005078693A (ja) | 磁気メモリ装置及びその実装構造 | |
| JP2007123512A (ja) | 磁気記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070829 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |