JP5062248B2 - 磁気メモリチップ装置の製造方法 - Google Patents

磁気メモリチップ装置の製造方法 Download PDF

Info

Publication number
JP5062248B2
JP5062248B2 JP2009501206A JP2009501206A JP5062248B2 JP 5062248 B2 JP5062248 B2 JP 5062248B2 JP 2009501206 A JP2009501206 A JP 2009501206A JP 2009501206 A JP2009501206 A JP 2009501206A JP 5062248 B2 JP5062248 B2 JP 5062248B2
Authority
JP
Japan
Prior art keywords
magnetic memory
mram
memory chip
manufacturing
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009501206A
Other languages
English (en)
Other versions
JPWO2008105315A1 (ja
Inventor
和幸 三角
雅裕 清水
剛 古賀
龍彦 秋山
智博 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009501206A priority Critical patent/JP5062248B2/ja
Publication of JPWO2008105315A1 publication Critical patent/JPWO2008105315A1/ja
Application granted granted Critical
Publication of JP5062248B2 publication Critical patent/JP5062248B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、アセンブリ段階において外部磁場から磁気メモリチップを保護することができる磁気メモリチップ装置の製造方法に関するものである。
ＭＲＡＭ(Magnetic Random Access Memory)は、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用した磁気メモリチップであり、外部から電力を供給することなく記憶を保持できる不揮発性メモリである。しかし、ＭＲＡＭは外部磁場の影響を受けやすく、チップ単体で１０［Ｏｅ］以上の磁場を受けると、誤書き込みなどの誤動作を誘発する恐れがある。そこで、ＭＲＡＭを内蔵する磁気メモリチップ装置において、外部磁場からＭＲＡＭを保護する磁気シールドを設ける技術が提案されている（例えば、特許文献１〜９参照）。
日本特開２００３−１１５５７８号公報 日本特開２００４−４７６５６号公報 日本特開２００４−１０３０７１号公報 日本特開２００４−１９３２４７号公報 日本特開２００４−２００１８５号公報 日本特開２００４−２０７３２２号公報 日本特開２００４−２２１２８８号公報 日本特開２００４−２２１４６３号公報 日本特開２００５−１５８９８５号公報
従来の磁気メモリチップ装置は、装置が完成した状態において外部磁場からＭＲＡＭを保護することができる。しかし、装置のアセンブリ（組み立て）段階において、ダイボンド装置やワイヤボンディング装置など、モーターを用いた製造装置により発生した外部磁場の影響をＭＲＡＭが受けてしまうという問題があった。このため、ＭＲＡＭに磁場の影響を与えないような特別な製造装置を導入しなければならなかった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、アセンブリ段階において外部磁場から磁気メモリチップを保護することができる磁気メモリチップ装置の製造方法を得るものである。
本発明の一実施例に係る磁気メモリチップ装置の製造方法は、シリコンウェハ上に形成した複数の磁気メモリチップにそれぞれ情報を書き込む工程と、情報を書き込んだ後に、シリコンウェハの裏面に、シリコンよりも透磁率が高い物質からなる厚さ５０μｍ以上の高透磁率板を貼り付ける工程と、高透磁率板を貼り付けた後に、磁気メモリチップごとにシリコンウェハをダイシングする工程とを有する。
この実施例によれば、アセンブリ段階において外部磁場から磁気メモリチップを保護することができる。これにより、通常の製造装置を用いた場合でも、当該製造装置により発生した外部磁場から磁気メモリチップを保護することができる。従って、アセンブリのラインを変更する必要が無いという利点がある。
本発明の実施の形態１に係る磁気メモリチップ装置の製造方法を示すフローチャートである。 本発明の実施の形態１に係る磁気メモリチップ装置の製造工程を示す斜視図である。 標準ＭＲＡＭを示す斜視図である。 標準ＭＲＡＭを示す回路図である。 本発明の実施の形態１に係る磁気メモリチップ装置の製造工程を示す斜視図である。 本発明の実施の形態１に係る磁気メモリチップ装置の製造工程を示す斜視図である。 本発明の実施の形態１に係る磁気メモリチップ装置の製造工程を示す斜視図である。 本発明の実施の形態１に係る磁気メモリチップ装置の製造工程を示す斜視図である。 本発明の実施の形態１に係る磁気メモリチップ装置の製造工程を示す斜視図である。 本発明の実施の形態１に係る磁気メモリチップ装置の製造工程を示す斜視図である。 本発明の実施の形態１に係る磁気メモリチップ装置の製造工程を示す斜視図である。 本発明の実施の形態１に係る磁気メモリチップ装置の製造工程を示す断面図である。 本発明の実施の形態１に係る磁気メモリチップ装置の製造工程を示す断面図である。 本発明の実施の形態１に係る磁気メモリチップ装置の製造工程を示す断面図である。 本発明の実施の形態１に係る磁気メモリチップ装置の他の例を示す断面図である。 本発明の実施の形態２に係る磁気メモリチップ装置の製造方法を示すフローチャートである。 本発明の実施の形態２に係る磁気メモリチップ装置の製造工程を示す斜視図である。 本発明の実施の形態２に係る磁気メモリチップ装置の製造工程を示す斜視図である。 本発明の実施の形態２に係る磁気メモリチップ装置の製造工程を示す斜視図である。 本発明の実施の形態２に係る磁気メモリチップ装置の製造工程を示す斜視図である。 本発明の実施の形態３に係る磁気メモリチップ装置の製造方法を示すフローチャートである。 本発明の実施の形態３に係る磁気メモリチップ装置の製造工程を示す斜視図である。 本発明の実施の形態３に係る磁気メモリチップ装置の製造工程を示す斜視図である。
符号の説明
１１ ウェハ（シリコンウェハ）
１２ チップ（磁気メモリチップ）
１５ ダイアタッチフィルム
１６ ＮｉＦｅ板（高透磁率板）
１７，３１ ダイアタッチフィルム（接着層）
２１ ダイパッド（リードフレーム）
２６ 配線基板
実施の形態１．
本発明の実施の形態１に係る磁気メモリチップ装置の製造方法について図１に示すフローチャートを参照しながら説明する。まず、図２に示すように、シリコンからなるウェハ１１（シリコンウェハ）上に複数のＭＲＡＭチップ（磁気メモリチップ）１２を形成する（ステップＳ１）。ＭＲＡＭチップは、基本的な構造として、磁性膜からなるピン(pin)層とフリー(free)層との間に極めて薄いトンネル絶縁層が設けられた磁気トンネル接合構造を備える。こうした磁気トンネル接合構造は、一般に、ＴＭＲ(Tunneling Magneto Resistance)又はＭＴＪ(Magnetic Tunnel Junction)と称される。
ピン層での磁化方向は、一定の方向に固定される。一方、フリー層での磁化方向は、外部から制御可能である。ピン層の磁化方向とフリー層の磁化方向が同じ方向に向いた平行状態である場合、磁気メモリ素子の積層方向に流れる電流の抵抗値が低くなる。逆に、ピン層の磁化方向とフリー層磁化方向が、反対方向に向いた反平行状態である場合、磁気メモリ素子の積層方向に流れる電流の抵抗値が高くなる。従って、磁化方向の平行状態又は反平行状態をデジタル値の「０」または「１」に関連付けて、抵抗値の変化を読み取ることによって、従来のＲＡＭと同様にメモリ素子として動作させることができる。
ＭＲＡＭチップは、フリー層の磁化方向を制御する機構の相違に応じて、幾つかの種類に分類される。磁気トンネル接合構造の接合面をＸＹ面とし、接合面に垂直な方向をＺ方向として、Ｘ方向に沿った第１ライン及びＹ方向に沿った第２ラインを磁気トンネル接合構造の近傍に配置し、第１ライン及び第２ラインの電流の向きを独立に制御することによって、フリー層の磁化方向を制御することができる。こうした機構を持つ磁気メモリ素子を、ここでは標準ＭＲＡＭと称する。
素子構造に関して、標準ＭＲＡＭは、図３，４に示すように、２本の電流ラインを磁気トンネル接合に接近させて配置する必要がある。図３を参照して、磁気トンネル接合ＴＭＲは、典型的には、磁性膜からなるピン層ＭＰと、極めて薄いトンネル絶縁層ＭＴと、磁性膜からなるフリー層ＭＦとがこの順で積層されて構成される。磁気トンネル接合ＴＭＲは、楕円などの異方性を持つ平面形状を有し、その長手方向が磁化容易軸となる。ここで、磁気トンネル接合ＴＭＲの接合面をＸＹ面とし、接合面に垂直な方向をＺ方向とする。
ビットラインＢＬは、磁気トンネル接合ＴＭＲの上方近傍を通過するようにＹ方向に沿って配置され、フリー層ＭＦと電気接続されている。ディジットラインＤＬは、磁気トンネル接合ＴＭＲの下方近傍を通過するようにＸ方向に沿って配置される。ストラップＳＴは、ディジットラインＤＬを迂回するように、磁気トンネル接合ＴＭＲのピン層ＭＰから−Ｙ方向に引き出された配線である。
磁気トンネル接合ＴＭＲの下方には、ドレイン領域ＤＲ、ゲート電極ＴＧ及びソース領域ＳＣを含むトランジスタＴＲが配置される。ドレイン領域ＤＲとストラップＳＴとは、パッドＰＤ、層間配線ＬＴなど、Ｚ方向の配線によって電気接続される。ソース領域ＳＣは、Ｘ方向に延びる読み出しラインＬＲと電気接続される。ゲート電極ＴＧも、Ｘ方向に延びている。
次に、標準ＭＲＡＭの動作について説明する。まず書き込み動作の場合、ビットラインＢＬに電流がＹ方向に流れて、ディジットラインＤＬに電流がＸ方向に流れると、両者の電流による合成磁界が磁気トンネル接合ＴＭＲに印加され、フリー層ＭＦの磁化方向は合成磁界の方向に揃うようになる。続いて、電流がゼロになると、フリー層ＭＦの磁化方向は、平面形状の長手方向に沿った第１方向に一致するようになる。
一方、ビットラインＢＬに電流が−Ｙ方向に流れて、ディジットラインＤＬに電流がＸ方向に流れた場合、上述の合成磁界に垂直な方向に合成磁界が発生し、フリー層ＭＦの磁化方向は、この合成磁界の方向に揃うようになる。続いて、電流がゼロになると、フリー層ＭＦの磁化方向は、上述の第１方向とは反対の第２方向に一致するようになる。
こうしてディジットラインＤＬの通電とともに、ビットラインＢＬでの電流の向きを制御することによって、フリー層ＭＦの磁化方向が第１方向または第２方向に制御可能になり、「０」または「１」の２値状態を記憶することができる。その後、通電オフの状態であってもフリー層ＭＦの磁化方向は保持される。このように、配線電流誘起磁界によって、フリー層ＭＦの磁化方向を書き換える方式のＭＲＡＭの場合、メモリセルの消費電力を低減するために、スイッチング磁界を小さくすると、外乱磁場に対するディスターブ耐性が低下するという問題を生じる。
次に読み出し動作の場合、ディジットラインＤＬは関与せず、電流を、ビットラインＢＬ→磁気トンネル接合ＴＭＲ→ストラップＳＴ→パッドＰＤ・層間配線ＬＴ→トランジスタＴＲ→読み出しラインＬＲの経路で供給して、磁気トンネル接合ＴＭＲの抵抗値の変化をセンスアンプ（不図示）を用いて検出する。フリー層ＭＦの磁化方向がピン層ＭＰの磁化方向と平行であれば、抵抗値は低くなり、反平行であれば抵抗値は高くなる。従って、フリー層ＭＦの２値状態は、抵抗値の大小に反映されて、外部に読み出される。
こうしたＭＲＡＭをマトリクス状に多数配列することによって、大容量の不揮発性メモリを実現できる。この場合、ビットラインＢＬ、ディジットラインＤＬ、読み出しラインＬＲを共用するため、トランジスタＴＲを介在させることにより、ゲート電極ＴＧ及びビットラインＢＬによるマトリクス走査を実現する。
ＭＲＡＭのメモリセルの構成としては、上記の標準ＭＲＡＭ型に限ることなく、スピン注入磁化反転を利用するタイプのＭＲＡＭなどにも、本発明は適宜適用可能である。
ウェハ１１上に複数のＭＲＡＭチップを形成する工程（ステップＳ１）の次に、ＭＲＡＭチップ１２をリセットするために、ウェハ１１について磁界中において２７５℃で４時間の磁場アニールを行う（ステップＳ２）。
次に、図５に示すように、プローブ１３を用いて個々のＭＲＡＭチップ１２についてプローブ検査を行う（ステップＳ３）。このプローブ検査により良好と判断されたＭＲＡＭチップ１２にプログラム・救済情報を書き込む（ステップＳ４）。そして、図６に示すように、ウェハ１１を裏面から研磨機１４によりバックグラインドする（ステップＳ５）。
次に、図７に示すように、ウェハ１１をダイアタッチフィルム１５に貼り付ける。図８に示すように、ウェハ１１の外周に沿ってダイアタッチフィルム１５を切り取る。そして、図９に示すように、ウェハ１１の裏面に、ダイアタッチフィルム１５を介して、厚さ１００μｍのＮｉＦｅ板（高透磁率板）１６を貼り付ける（ステップＳ６）。１５０℃に加熱してダイアタッチフィルム１５を硬化させる。
次に、図１０に示すように、積層したウェハ１１及びＮｉＦｅ板１６にダイアタッチフィルム１７（接着層）を貼り付ける。そして、図１１に示すように、ダイシングブレード１８を用いてＭＲＡＭチップ１２ごとにウェハ１１をダイシングする（ステップＳ７）。その後、洗浄を行う。
次に、図１２に示すように、ＭＲＡＭチップ１２をダイパッド２１上にダイアタッチフィルム１７を介してダイボンドする（ステップＳ８）。１５０℃に加熱してダイアタッチフィルム１７を硬化させる。ＭＲＡＭチップ１２と外部リード２２とを金ワイヤ２３によりワイヤボンドする（ステップＳ９）。そして、図１３に示すように、ＭＲＡＭチップ１２及び金ワイヤ２３を樹脂２４により樹脂封止する（ステップＳ１０）。
次に、図１４に示すように、電界めっきにより、Ｃｕからなる外部リード２２の表面にＮｉ／Ｐｄ／Ａｕ積層のめっき膜２５を形成する（ステップＳ１１）。また、外部リード２２を成型する。最後に、製造された磁気メモリチップ装置のテストを行う（ステップＳ１２）。
以上説明したように、本実施の形態では、アセンブリ段階の途中においてシリコンよりも透磁率が高い物質からなるＮｉＦｅ板１６をウェハ１１の裏面に貼り付けている。これにより、外部からの磁力線はＮｉＦｅ板１６を主に通り、シリコンからなるＭＲＡＭチップ１２を通る磁力線の量を減らすことができる。従って、その後のアセンブリ段階において外部磁場からＭＲＡＭチップ１２を保護することができる。具体的には、ダイシング装置、ダイボンド装置及びワイヤボンド装置により発生した外部磁場からＭＲＡＭチップ１２を保護することができる。このため、これらの製造装置として外部磁場を防ぐ対策をした特別なものを用意する必要がなく、一般的な製造装置を用いることができる。ただし、バックグラインド装置には外部磁場を防ぐ対策をするのが有効である。
また、電界めっきでは外部磁界の影響が特に問題となるが、既にＭＲＡＭチップ１２にＮｉＦｅ板１６を貼り付けているため、外部磁場からＭＲＡＭチップ１２を保護することができる。ただし、予めめっき膜を形成したリードフレームを用いれば、樹脂封止後の電界めっきが不要になるため、より好ましい。
上記の例ではＱＦＰ（Quad Flat Package）型パッケージの場合について説明したが、これに限らず、図１５に示すようなＢＧＡ（Ball Grid Array）型パッケージにも本実施の形態を適用することができる。この場合、ＮｉＦｅ板１６を貼り付けたＭＲＡＭチップ１２を配線基板２６上に搭載する。そして、配線基板２６の下面に半田ボール２７を形成する。
また、ＮｉＦｅ板１６の厚さが１００μｍの場合について説明したが、これに限らずＮｉＦｅ板１６の厚さが５０μｍ以上であれば外部磁場からＭＲＡＭチップ１２を保護することができる。ただし、ＮｉＦｅ板１６の厚さが１００μｍ以上であることが好ましい。このような厚いＮｉＦｅ板１６を前工程でウェハ１１に成膜すると、その応力によりウェハ１１が反るという問題がある。しかし、本実施の形態ではウェハ１１上に、ＭＲＡＭチップ１２を形成後、後工程において別体として形成されたＮｉＦｅ板１６をウェハ１１に貼り付けるため、このような問題は極力低減できる。
また、ダイアタッチフィルム１７の厚さは１０μｍ以上であることが好ましい。これにより、ＭＲＡＭチップ１２とＮｉＦｅ板１６との熱膨張係数の差による応力をダイアタッチフィルム１７が緩和することができる。一方、ダイアタッチフィルム１７の厚さは４０μｍ以下であることが好ましい。これにより、ＭＲＡＭチップ１２とＮｉＦｅ板１６との距離が縮まるため、外部磁場に対するシールド効果が大きくなる。
なお、熱膨張係数差による応力を緩和するために、ＮｉＦｅ板１６とＭＲＡＭチップ１２との間にシリコンダミーチップを設けても良い。また、別の半導体チップをＭＲＡＭチップ１２上にフリップチップ接続させてもよい。また、ＮｉＦｅ板１６の代わりに、外乱磁場対策処理を施したベースＳｉなどの材料をＳＯＩのように接合してもよい。また、書き込んだ情報を保護するため、ＭＲＡＭチップ１２にプログラム・救済情報を書き込んだ後の工程は３００℃以下の低温プロセスとするのが好ましい。ただし、磁場アニールのプロセス温度以下とするのがより好ましい。
また、ＮｉＦｅ板１６をＭＲＡＭチップ１２の表面に貼り付けてもよい。この場合、ダイアタッチフィルム１５及びＮｉＦｅ板１６は、ＭＲＡＭチップ１２表面のワイヤボンドパッドの位置に開口を設けるか、又は板状に長くすることで、ワイヤボンドパッドを避けて貼り付ける必要がある。ただし、以後のダイシング工程での水圧等でダイアタッチフィルム１７が剥がれない程度の接着強度が必要である。
実施の形態２．
本発明の実施の形態２に係る磁気メモリチップ装置の製造方法について図１６に示すフローチャートを参照しながら説明する。まず、実施の形態１と同様にステップＳ５までの工程を行う。次に、図１７に示すようにウェハ１１をダイアタッチフィルム３１に貼り付け、ダイシングブレード１８を用いてＭＲＡＭチップ１２ごとにウェハ１１をダイシングする（ステップＳ７）。その後、洗浄を行う。
次に、図１８に示すように、ＮｉＦｅ板１６をダイアタッチフィルム３２に貼り付け、個片化する。そして、ダイシングしたウェハ１１の個々のＭＲＡＭチップ１２上に、ダイボンドヘッド３３を用いて、個片化したＮｉＦｅ板１６をダイアタッチフィルム３２を介して貼り付ける（ステップＳ１３）。この際、図１９に示すように、ＭＲＡＭチップ１２のワイヤボンドパッド３４にＮｉＦｅ板１６が接触しないようにする。
次に、図２０に示すように、ダイボンドピックアップコレット３５を用いて、積層したＭＲＡＭチップ１２及びＮｉＦｅ板１６ごとにピックアップして、リードフレーム又は配線基板上にダイアタッチフィルム３１を介してダイボンドする（ステップＳ８）。１５０℃に加熱してダイアタッチフィルム３１，３２を硬化させる。
その後、実施の形態１と同様にステップＳ９〜Ｓ１２の工程を行う。なお、リードフレーム又は配線基板に予めＮｉＦｅ板を貼り付け、その上にＮｉＦｅ板を貼り付けたＭＲＡＭチップを貼り付けてサンドイッチ構造にしてもよい。
以上説明したように、本実施の形態では、アセンブリ段階の途中においてシリコンよりも透磁率が高い物質からなるＮｉＦｅ板１６をウェハ１１の裏面に貼り付けている。これにより、その後のアセンブリ段階において外部磁場からＭＲＡＭチップ１２を保護することができる。具体的には、ダイボンド装置及びワイヤボンド装置により発生した外部磁場からＭＲＡＭを保護することができる。このため、これらの製造装置として外部磁場を防ぐ対策をした特別なものを用意する必要がなく、一般的な製造装置を用いることができる。ただし、バックグラインド装置、ダイシング装置、及びウェハに個片化したＮｉＦｅ板を貼り付けるダイボンド装置には外部磁場を防ぐ対策をする必要がある。
実施の形態３．
本発明の実施の形態３に係る磁気メモリチップ装置の製造方法について図２１に示すフローチャートを参照しながら説明する。まず、実施の形態１と同様にステップＳ５までの工程を行う。次に、ＭＲＡＭチップ１２ごとにウェハ１１をダイシングし（ステップＳ７）、図２２に示すようにＭＲＡＭチップ１２を配線基板２６上にダイボンドする（ステップＳ８）。なお、ＭＲＡＭチップ１２をリードフレーム上にダイボンドしてもよい。
次に、図２３に示すように、個々のＭＲＡＭチップ１２上に、個片化したＮｉＦｅ板１６を貼り付ける（ステップＳ１４）。この際、ＭＲＡＭチップ１２のワイヤボンドパッドにＮｉＦｅ板１６が接触しないようにする。その後、実施の形態１と同様にステップＳ９〜Ｓ１２の工程を行う。なお、リードフレーム又は配線基板に予めＮｉＦｅ板を貼り付け、その上にＮｉＦｅ板を貼り付けたＭＲＡＭチップを貼り付けてサンドイッチ構造にしてもよい。
以上説明したように、本実施の形態では、アセンブリ段階の途中においてシリコンよりも透磁率が高い物質からなるＮｉＦｅ板１６をウェハ１１の裏面に貼り付けている。これにより、その後のアセンブリ段階において外部磁場からＭＲＡＭチップ１２を保護することができる。具体的には、ワイヤボンド装置によりスパーク等で発生した外部磁場からＭＲＡＭを保護することができる。このため、ワイヤボンド装置として外部磁場を防ぐ対策をした特別なものを用意する必要がなく、一般的な製造装置を用いることができる。ただし、バックグラインド装置、ダイシング装置及びダイボンド装置には外部磁場を防ぐ対策をする必要がある。
本実施例によれば、アセンブリ段階において外部磁場から磁気メモリチップを保護することができる。これにより、通常の製造装置を用いた場合でも、当該製造装置により発生した外部磁場から磁気メモリチップを保護することができる。従って、アセンブリのラインを変更する必要が無いという利点がある。

Claims (3)

  1. 複数の磁気メモリチップが形成されたシリコンウェハを準備する工程と、
    前記シリコンウェハの裏面を研削することにより前記シリコンウェハを所定の厚さまで薄くする工程と、
    前記所定の厚さまで薄くされたシリコンウェハの裏面に、シリコンよりも透磁率が高い物質からなる高透磁率板を接着層を介して貼り付ける工程と、
    前記高透磁率板を貼り付けた後に、前記シリコンウェハをダイシングすることによって、各々が前記高透磁率板をその裏面に有する複数の磁気メモリチップを形成する工程と、
    を有する磁気メモリチップ装置の製造方法。
  2. 前記接着層はダイアタッチフィルムであり、前記ダイアタッチフィルムの厚さは１０μｍ以上、４０μｍ以下である請求項１に記載の磁気メモリチップ装置の製造方法。
  3. 前記高透磁率板の厚さは１００μｍ以上であることを特徴とする請求項２に記載の磁気メモリチップ装置の製造方法。
JP2009501206A 2007-02-27 2008-02-21 磁気メモリチップ装置の製造方法 Expired - Fee Related JP5062248B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009501206A JP5062248B2 (ja) 2007-02-27 2008-02-21 磁気メモリチップ装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007047822 2007-02-27
JP2007047822 2007-02-27
PCT/JP2008/052976 WO2008105315A1 (ja) 2007-02-27 2008-02-21 磁気メモリチップ装置の製造方法
JP2009501206A JP5062248B2 (ja) 2007-02-27 2008-02-21 磁気メモリチップ装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012166714A Division JP5626286B2 (ja) 2007-02-27 2012-07-27 磁気メモリチップ装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2008105315A1 JPWO2008105315A1 (ja) 2010-06-03
JP5062248B2 true JP5062248B2 (ja) 2012-10-31

Family

ID=39721150

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009501206A Expired - Fee Related JP5062248B2 (ja) 2007-02-27 2008-02-21 磁気メモリチップ装置の製造方法
JP2012166714A Active JP5626286B2 (ja) 2007-02-27 2012-07-27 磁気メモリチップ装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012166714A Active JP5626286B2 (ja) 2007-02-27 2012-07-27 磁気メモリチップ装置の製造方法

Country Status (4)

Country Link
US (2) US8124425B2 (ja)
JP (2) JP5062248B2 (ja)
TW (1) TWI509602B (ja)
WO (1) WO2008105315A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343261B2 (ja) * 2008-11-18 2013-11-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5425461B2 (ja) 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5470602B2 (ja) * 2009-04-01 2014-04-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
JP5483281B2 (ja) * 2010-03-31 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置アセンブリ
JP6144868B2 (ja) * 2010-11-18 2017-06-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法
JP2013069807A (ja) * 2011-09-21 2013-04-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
US9385305B2 (en) * 2013-02-19 2016-07-05 Qualcomm Incorporated STT-MRAM design enhanced by switching current induced magnetic field
JP2013118407A (ja) * 2013-03-06 2013-06-13 Renesas Electronics Corp 半導体装置の製造方法
JP2014112691A (ja) * 2013-12-26 2014-06-19 Renesas Electronics Corp 半導体装置の製造方法
US9269673B1 (en) * 2014-10-22 2016-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
JP6280610B1 (ja) * 2016-10-03 2018-02-14 Tdk株式会社 磁気抵抗効果素子及びその製造方法、並びに位置検出装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS645083A (en) * 1987-06-29 1989-01-10 Matsushita Electronics Corp Manufacture of magnetic sensor
JPH0438484A (ja) * 1990-06-04 1992-02-07 Fujitsu Ltd 磁気センサ及びその製造方法
JPH05109591A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 半導体装置
JP2003124538A (ja) * 2001-10-16 2003-04-25 Sony Corp 情報記憶装置およびその情報記憶装置を実装した電子機器
JP2004207322A (ja) * 2002-12-24 2004-07-22 Sony Corp 磁気メモリ装置
JP2004288666A (ja) * 2003-03-19 2004-10-14 Nikkoshi Co Ltd 磁電変換素子
JP2005026694A (ja) * 2003-07-02 2005-01-27 Hewlett-Packard Development Co Lp 磁気メモリデバイス
JP2006344989A (ja) * 1999-08-26 2006-12-21 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452253B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Method and apparatus for magnetic shielding of an integrated circuit
JP2003115578A (ja) 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
JP2004047656A (ja) 2002-07-11 2004-02-12 Sony Corp 磁気不揮発性メモリ素子およびその製造方法
JP3961914B2 (ja) * 2002-09-05 2007-08-22 株式会社東芝 磁気メモリ装置
JP4147466B2 (ja) 2002-12-10 2008-09-10 ソニー株式会社 磁気メモリ装置
JP4096302B2 (ja) 2002-12-16 2008-06-04 ソニー株式会社 磁気メモリ装置
JP4013140B2 (ja) 2003-01-15 2007-11-28 ソニー株式会社 磁気メモリ装置
JP2004221463A (ja) 2003-01-17 2004-08-05 Sony Corp 磁気メモリ装置
JP2005158985A (ja) 2003-11-26 2005-06-16 Sony Corp 磁気メモリ装置の実装構造及び実装基板
JP4240306B2 (ja) 2004-05-13 2009-03-18 旭化成エレクトロニクス株式会社 回転検出器
JP2005340237A (ja) 2004-05-24 2005-12-08 Renesas Technology Corp 磁気記憶装置
JP4614700B2 (ja) 2004-07-08 2011-01-19 日東電工株式会社 ウェハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS645083A (en) * 1987-06-29 1989-01-10 Matsushita Electronics Corp Manufacture of magnetic sensor
JPH0438484A (ja) * 1990-06-04 1992-02-07 Fujitsu Ltd 磁気センサ及びその製造方法
JPH05109591A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 半導体装置
JP2006344989A (ja) * 1999-08-26 2006-12-21 Fujitsu Ltd 半導体装置の製造方法
JP2003124538A (ja) * 2001-10-16 2003-04-25 Sony Corp 情報記憶装置およびその情報記憶装置を実装した電子機器
JP2004207322A (ja) * 2002-12-24 2004-07-22 Sony Corp 磁気メモリ装置
JP2004288666A (ja) * 2003-03-19 2004-10-14 Nikkoshi Co Ltd 磁電変換素子
JP2005026694A (ja) * 2003-07-02 2005-01-27 Hewlett-Packard Development Co Lp 磁気メモリデバイス

Also Published As

Publication number Publication date
US8124425B2 (en) 2012-02-28
US20120122246A1 (en) 2012-05-17
TWI509602B (zh) 2015-11-21
TW200849243A (en) 2008-12-16
US8524510B2 (en) 2013-09-03
US20100120176A1 (en) 2010-05-13
WO2008105315A1 (ja) 2008-09-04
JP2012256906A (ja) 2012-12-27
JP5626286B2 (ja) 2014-11-19
JPWO2008105315A1 (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
JP5062248B2 (ja) 磁気メモリチップ装置の製造方法
US8652880B2 (en) Semiconductor device and method of manufacturing same
US10388629B2 (en) Semiconductor device
US7829980B2 (en) Magnetoresistive device and method of packaging same
US8884606B2 (en) Inverted magnetic isolator
US6962833B2 (en) Magnetic shield for integrated circuit packaging
US8559139B2 (en) Sensor module and method for manufacturing a sensor module
US20080067659A1 (en) Stacked semiconductor package, method of fabrication, and method of wire-bond monitoring
US10049969B1 (en) Integrated circuit
US20120126382A1 (en) Magnetic shielding for multi-chip module packaging
JP5343261B2 (ja) 半導体装置の製造方法
US10431732B2 (en) Shielded magnetoresistive random access memory devices and methods for fabricating the same
US20110147867A1 (en) Method of vertically mounting an integrated circuit
US20230361050A1 (en) Package structure and method for fabricating the same
JP2004207322A (ja) 磁気メモリ装置
US20220344578A1 (en) Package structure and manufacturing method thereof
JP2014112691A (ja) 半導体装置の製造方法
US20230027879A1 (en) Magnetic sensor chip and magnetic sensor device
JP2013118407A (ja) 半導体装置の製造方法
KR20230076719A (ko) 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees