JP4147466B2 - 磁気メモリ装置 - Google Patents
磁気メモリ装置 Download PDFInfo
- Publication number
- JP4147466B2 JP4147466B2 JP2002357807A JP2002357807A JP4147466B2 JP 4147466 B2 JP4147466 B2 JP 4147466B2 JP 2002357807 A JP2002357807 A JP 2002357807A JP 2002357807 A JP2002357807 A JP 2002357807A JP 4147466 B2 JP4147466 B2 JP 4147466B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- layer
- balance
- magnetization
- magnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の属する技術分野】
本発明は、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリ、いわゆる不揮発性メモリであるMRAM(Magnetic Random Access Memory)として構成された磁気メモリ装置、又は磁化可能な磁性層を有するメモリ素子からなる磁気メモリ装置に関するものである。
【0002】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジックなどの素子には、高集積化、高速化、低電力化など、一層の高性能化が要求されている。
【0003】
特に不揮発性メモリは、ユビキタス時代に必要不可欠であると考えられている。電源の消耗やトラブルが生じた場合や、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは、個人情報を含めた重要な情報を保護することができる。また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
【0004】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたFRAM(Ferroelectric Random Access Memory )なども挙げられる。
【0005】
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いという欠点がある。一方、FRAMにおいては、書き換え可能回数が1012〜1014であり、完全にSRAM(Static Random Access Memory)やDRAM(Dynamic Random Access Memory)に置き換えるには持久力(Endurance)が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
【0006】
これらの欠点を有さず、高速、大容量(高集積化)、低消費電力の不揮発性メモリとして注目されているのが、例えばWang et al., IEEE Trans. Magn. 33 (1997), 4498に記載されているような、MRAM(Magnetic Random Access Memory )と称される磁気メモリであり、近年のTMR(Tunnel Magnetoresistance)材料の特性向上により、注目を集めるようになってきている。
【0007】
MRAMは、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用した半導体磁気メモリであり、外部から電力を供給することなしに記憶を保持できる不揮発性メモリである。
【0008】
しかも、MRAMは、構造が単純であるために高集積化が容易であり、また磁気モーメントの回転により記録を行うために書き換え可能回数が大であり、アクセス時間についても非常に高速であることが予想され、既に100MHzで動作可能であることがR.Scheuerlein et al, ISSCC Digest of Technical Papers,pp.128-129,Feb.2000で報告されている。
【0009】
こうしたMRAMについて更に詳細に説明すると、図11に例示するように、MRAMのメモリセルの記憶素子となるTMR素子10は、支持基板9上に設けられた、磁化が比較的容易に回転する記憶層2と磁化固定層4、6とを含む。
【0010】
磁化固定層は第1の磁化固定層4と第2の磁化固定層6の二つの磁化固定層を持ち、これらの間には、これらの磁性層が反強磁性的に結合するような導体層5が配置されている。記憶層2と磁化固定層4、6には、ニッケル、鉄又はコバルト、或いはこれらの合金からなる強磁性体が用いられ、また導体層5の材料としては、ルテニウム、銅、クロム、金、銀などが使用可能である。第2の磁化固定層6は反強磁性体層7と接しており、これらの層間に働く交換相互作用によって、第2の磁化固定層6は強い一方向の磁気異方性を持つことになる。反強磁性体層7の材料としては、鉄、ニッケル、白金、イリジウム、ロジウムなどのマンガン合金、コバルトやニッケル酸化物などを使用できる。
【0011】
また、磁性層である記憶層2と第1の磁化固定層4との間には、アルミニウム、マグネシウム、シリコン等の酸化物又は窒化物等からなる絶縁体によるトンネルバリア層3が挟持されており、記憶層2と磁化固定層4との磁気的結合を切るとともに、トンネル電流を流すための役割を担う。これらの磁性層及び導体層は主にスパッタリング法により形成されるが、トンネルバリア層3は、スパッタリングで形成された金属膜を酸化もしくは窒化させることにより得ることができる。トップコート層1は、TMR素子10とこのTMR素子に接続される配線との相互拡散防止、接触抵抗低減及び記憶層2の酸化防止という役割があり、通常は、Cu、Ta、TiN等の材料を使用できる。下地電極層8は、TMR素子と直列に接続されるスイッチング素子との接続に用いられる。この下地層8は反強磁性体層7を兼ねてもよい。
【0012】
このように構成されたメモリセルにおいては、後述するように、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層と磁化固定層との相対磁化方向に依存する。
【0013】
図12は、一般的なMRAMの一部を簡略化して示す拡大斜視図である。ここでは、簡略化のために読み出し回路部分は省略してあるが、例えば9個のメモリセルを含み、相互に交差するビット線11及び書き込み用ワード線12を有する。これらの交点には、TMR素子10が配置されていて、TMR素子10への書き込みは、ビット線11及び書き込み用ワード線12に電流を流し、これらから発生する磁界の合成磁界によって、ビット線11と書き込み用ワード線12との交点にあるTMR素子10の記憶層2の磁化方向を磁化固定層に対して平行又は反平行にして書き込みを行う。
【0014】
図13は、メモリセルの断面を模式的に示していて、例えばp型シリコン半導体基板13内に形成されたp型ウェル領域14内に形成されたゲート絶縁膜15、ゲート電極16、ソース領域17、ドレイン領域18よりなるn型の読み出し用電界効果型トランジスタ19が配置され、その上部に、書き込み用ワード線12、TMR素子10、ビット線11が配置されている。ソース領域17には、ソース電極20を介してセンスライン21が接続されている。電界効果トランジスタ19は、読み出しのためのスイッチング素子として機能し、ワード線12とTMR素子10との間から引き出された読み出し用配線22がドレイン電極23を介してドレイン領域18に接続されている。なお、トランジスタ19は、n型又はp型電界効果トランジスタであってよいが、その他、ダイオード、バイポーラトランジスタ、MESFET(Metal Semiconductor Field Effect Transistor)等、各種のスイッチング素子が使える。
【0015】
図14は、MRAMの等価回路図を示すが、例えば6個のメモリセルを含み、相互に交差するビット線11及び書き込み用ワード線12を有し、これらの書き込み線の交点には、記憶素子10と共に、記憶素子10に接続されて読み出しの際に素子選択を行う電界効果トランジスタ19及びセンスライン21を有する。センスライン21は、センスアンプ23に接続され、記憶された情報を検出する。なお、図中の24は双方向の書き込み用ワード線電流駆動回路、25はビット線電流駆動回路である。
【0016】
図15は、MRAMの書き込み条件を示すアステロイド曲線であって、印加された磁化容易軸方向磁界HEA及び磁化困難軸方向磁界HHAによる記憶層磁化方向の反転しきい値を示している。このアステロイド曲線の外部に、相当する合成磁界ベクトルが発生すると、磁界反転を生じるが、アステロイド曲線の内部の合成磁界ベクトルは、その電流双安定状態の一方からセルを反転させることはない。また、電流を流しているワード線及びビット線の交点以外のセルにおいても、ワード線又はビット線単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界HK以上の場合は、交点以外のセルの磁化方向も反転してしまうため、合成磁界が図中の灰色の領域にある場合のみに、選択されたセルを選択書き込みが可能となるようにしておく。
【0017】
このように、MRAMでは、ビット線とワード線の2本の書き込み線を使用することにより、アステロイド磁化反転特性を利用して、指定されたメモリセルだけが磁性スピンの反転により選択的に書き込むことが一般的である。単一記憶領域における合成磁化は、それに印加された磁化容易軸方向磁界HEAと磁化困難軸方向磁界HHAとのベクトル合成によって決まる。ビット線を流れる書き込み電流は、セルに磁化容易軸方向の磁界HEAを印加し、またワード線を流れる電流は、セルに磁化困難軸方向の磁界HHAを印加する。
【0018】
図16は、MRAMの読み出し動作を説明するものである。ここでは、TMR素子10の層構成を概略図示しており、上記した磁化固定層を単一層26として示し、記憶層2及びトンネルバリア層3以外は図示省略している。
【0019】
即ち、上記したように、情報の書き込みは、マトリックス状に配線したビット線11とワード線12との交点の合成磁場によりセルの磁性スピンを反転させて、その向きを“1”、“0”の情報として記録する。また、読み出しは、磁気抵抗効果を応用したTMR効果を利用して行なうが、TMR効果とは、磁性スピンの向きによって抵抗値が変化する現象であり、磁性スピンが反平行の抵抗の高い状態と、磁性スピンが平行の抵抗の低い状態により、情報の“1”、“0”を検出する。この読み出しは、ワード線12とビット線11の間に読み出し電流(トンネル電流)を流し、上記の抵抗の高低に応じた出力を上記した読み出し用電界効果トランジスタ19を介してセンスライン21に読み出すことによって行う。
【0020】
上記したように、MRAMは、高速かつ不揮発性の大容量メモリとして期待されるが、記憶の保持に磁性体を用いているため、外部磁界の影響によって情報が消去されたり、或いは書きかえられてしまうという問題がある。図15で述べた磁化容易軸方向の反転磁界及び磁化困難軸方向の反転磁界HSWは、材料にもよるが20〜200エルステッド(Oe)であり、電流に換算すると数mA(R.H.Koch et al.,Phys.Rev.Lett.84,5419(2000), J.Z.Sun et al.,2001 8th Joint Magnetism and Magnetic Material参照)と小さいからである。しかも、書き込み時の保磁力(Hc)は例えば数Oe〜10Oe程度であるため、それ以上の外部磁界による内部漏洩磁界が作用すれば、所定のメモリセルに選択的に書き込みを行うことが不可能となることがある。
【0021】
従って、MRAMの実用化へのステップとして、外部磁気対策、即ち素子を外部の電磁波からシールドする磁気シールド構造の確立が切望されている。
【0022】
MRAMが実装されて使用される環境は、主として高密度実装基板上であり、電子機器内部である。電子機器の種類にもよるが、近年の高密度実装の発達により、高密度実装基板上は半導体素子や通信用素子、超小型モータなどが高密度に実装されており、また、電子機器内部にはアンテナ素子や各種メカニカル部品、電源などが高密度実装され、1つの機器を構成している。
【0023】
このように混載が可能であることは、不揮発性メモリとしてのMRAMの特長の1つであるが、MRAMの周囲には直流、低周波数から高周波数に亘る広い周波数範囲の磁界成分が混在する環境となっているので、MRAMの記録保持の信頼性確保のためには、MRAM自身の実装方法やシールド構造を工夫することにより外部磁界からの耐性を向上させることが求められている。
【0024】
こうした外部磁界の大きさとしては、例えばクレジットカードや銀行のキャッシュカードのような磁気カードでは、500〜600Oeの磁界に対して耐性を持たせることが規定されている。このため、磁気カードの分野ではCo被覆γ−Fe2O3やBaフェライトなどの保磁力の大きな磁性材料を用いて対応している。また、プリペイドカードの分野でも350〜600Oeのような磁界に対して耐性を持つ必要がある。MRAM素子は電子機器筐体内に実装され、持ち運ぶことも想定されるデバイスであるので、磁気カード類と同等の強い外部磁界からの耐性を持たせる必要があり、特に上記した理由から内部(漏洩)磁界の大きさを20Oe以下、望ましくは10Oe以下に抑える必要がある。
【0025】
MRAMの磁気シールド構造としては、MRAM素子のパシベーション膜に絶縁性のフェライト(MnZn及びNiZnフェライト)層を使うことにより磁気シールド特性を持たせる提案がなされている(後述の特許文献1参照)。また、パーマロイのような高透磁率磁性体をパッケージの上及び下から取り付けることにより磁気シールド効果をもたせ、内部素子への磁束の侵入を防ぐ提案がなされている(後述の特許文献2参照)。更に、軟鉄等の磁性材料により素子にシールド蓋を被せる構造が開示されている(後述の特許文献3参照)。
【0026】
【特許文献1】
米国特許第5,902,690号明細書及び図面(第5欄、FIG.1及びFIG.3)
【特許文献2】
米国特許第5,939,772号明細書及び図面(第2欄、Fig.1及びFig.2)
【特許文献3】
特開2001-250206号公報(第5頁右欄、図6)
【0027】
【発明が解決しようとする課題】
MRAMのメモリセルへの外部磁束の侵入を防ぐためには、高い透磁率を持つ磁性材料を素子の周囲に巡らせ、磁束を内部へ侵入させない磁路を設けることが最も重要である。
【0028】
しかしながら、特許文献1(米国特許第5,902,690号)のように素子のパッシベーション膜をフェライトで形成すると、フェライト自身の飽和磁化が低い(一般的なフェライト材料で0.2〜0.5テスラ(T))ため、外部磁界の侵入を完全に防ぐことが不可能である。フェライト自身の飽和磁化はNiZnフェライトで0.2〜0.35T、MnZnフェライトでは0.35〜0.47T程度であるが、MRAM素子へ侵入する外部磁界の大きさは数100Oeと大きいため、フェライト程度の飽和磁化ではフェライトの磁気飽和により透磁率はほぼ1となり、機能しなくなる。また、特許文献1には、膜厚の記述はないが、通常パッシベーション膜では高々0.1μm程度であるため、磁気シールド層としては薄すぎることからも、効果はほとんど期待できない。しかも、フェライトをパッシベーション膜に用いる場合、フェライトは酸化物磁性体であるため、スパッタ法により成膜するときには酸素欠損が生じ易く、完全なフェライトをパッシベーション膜として用いることは困難である。
【0029】
また、特許文献2(米国特許第5,939,772号)では、パッケージの上下をパーマロイ層で覆う構造が記述されており、パーマロイを用いることによりフェライトパッシベーション膜よりも高いシールド性能が得られる。しかしながら、特許文献2に開示されているミューメタル(Mu Metal)の透磁率はμi=100,000程度と極めて高いものの、飽和磁化は0.7〜0.8Tと低く、容易に外部磁界に対し飽和してμ=1となってしまうため、完全な磁気遮蔽効果を得るためにはシールド層の厚さはかなり厚くなければならないという欠点がある。従って、実用上、数100Oeの磁界を侵入させないための構造としては、パーマロイの飽和磁化が小さすぎること、並びにその厚さが薄すぎることの両面から、磁気シールド層として不完全である。
【0030】
また、特許文献3(特開2001-250206号)では、軟鉄などを用いた磁気シールド構造が開示されているが、これは素子上部を覆うのみであるために磁気シールドが不完全となると共に、軟鉄の飽和磁化は1.7T、透磁率はμiで300程度と、磁気特性が不十分である。従って、特許文献3に記述されている構造にて磁気シールドを行ったとしても、外部磁界の侵入を完全に防ぐことは極めて困難である。
【0031】
本発明は、上記の如き実情に鑑みてなされたものであって、その目的は、大きな外部磁界に対しても十二分にMRAM素子を磁気的にシールドし、MRAM素子が適用される環境からの磁界に対して問題のない動作を保証することを可能とし、電子機器の小型化、軽量化にも貢献することにある。
【0032】
【課題を解決するための手段】
即ち、本発明は、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリ(MRAM)として構成され、前記メモリ素子が、1.8テスラ(T)以上の高飽和磁化を示す高飽和磁化材料層によって磁気シールドされている磁気メモリ装置、或いは、磁化可能な磁性層を有するメモリ素子からなり、前記メモリ素子が、1.8テスラ(T)以上の高飽和磁化を示す高飽和磁化材料層によって磁気シールドされている磁気メモリ装置であって、
前記高飽和磁化材料層が、Si2〜3重量%、Fe残部;Co47〜50重量%、F e残部;Co35〜40重量%、Fe残部;Co23〜27重量%、Fe残部;及びC o48〜50重量%、V1〜3重量%、Fe残部;からなる群より選ばれた少なくとも 1種からなる軟磁性材料によって形成されている
ことを特徴とする磁気メモリ装置に係るものである。
【0033】
本発明者は、鋭意検討を行った結果、磁気メモリ装置、特にMRAMにおいて、磁気シールド層の飽和磁化に着目し、1.8T以上と特定の高飽和磁化としてはじめて、外部印加磁界に対しメモリ素子に作用する磁界(内部磁界)を10Oe以下と著しく減少させ得ることを見出したのである。このような磁気シールド層の透磁率は磁気シールド層が外部印加磁界に対して磁化される程度の値であるが、飽和磁化は磁気シールド層の磁気飽和を回避するために、1.8T以上の高い値でなければならない。本発明は、このような磁気シールド層を上記した特定組成の軟磁性材料で形成してMRAM素子に適用することによって、外部印加磁界に対し特に影響を受け易い(特に書き込み時の保磁力が10Oe以下の)MRAMにとって極めて有用で高性能な磁気遮蔽効果を実現したものである。
【0034】
【発明の実施の形態】
本発明の磁気メモリ装置において重要なことは、1.8T以上の高飽和磁化を示す前記高飽和磁化材料層が、Si2〜3重量%、Fe残部;Co47〜50重量%、Fe残部;Co35〜40重量%、Fe残部;Co23〜27重量%、Fe残部;及びCo48〜50重量%、V1〜3重量%、Fe残部;からなる群より選ばれた少なくとも1種からなる軟磁性材料によって形成されていることである。
【0035】
そして、前記高飽和磁化材料層が、その磁気シールド効果を有効に発揮するには、パッケージ中における前記メモリ素子の上部及び/又は下部、或いは/並びに、前記パッケージ外面における前記メモリ素子のパッケージの上部及び/又は下部に配置されているのが望ましい。
【0036】
また、前記高飽和磁化材料層は、平坦な膜状又は板状をなしている以外に、その磁気飽和を更に効果的に抑制するには、凹凸のある膜状又は板状、或いは網目又はスリット等の貫通孔のある形状をなしているのがよい。
【0037】
本発明はMRAMに好適であるが、このようなMRAMは、前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、前記メモリ素子の上面及び下面に設けられたビット線及びワード線としての配線にそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記配線間でのトンネル磁気抵抗効果(TMR効果)によって読み出すように構成されるのがよい。
【0038】
以下、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
【0039】
図1〜図3は、本実施の形態による各種の磁気シールド構造を有するMRAMのパッケージをそれぞれ例示するものである。
【0040】
これらの例では、図11〜図13に示したMRAM素子(メモリセル部及び周辺回路部も含めたチップ)30がダイパッド40上に設けられ、実装基板(図示せず)に接続される外部リード31を除いてモールド樹脂(例えばエポキシ樹脂)等の封止材32によって封止されている(ここでは、MRAM素子30は、既述したMRAMと同様の構造及び動作原理を有するので、その説明は省略し、またダイパッド40を含むリードフレームは簡略図示する)。そして、本発明に基づく1.8T以上の高飽和磁化の磁気シールド層33、34が封止材32中においてMRAM素子30の上部とダイパッド40の下部にそれぞれ接して埋設された例(図1)或いはそれぞれ非接触に埋設された例(図2)、及び磁気シールド層33、34が封止材32の上面及び下面にそれぞれ配置された例(図3)を示す。
【0041】
磁気シールド層33、34は、封止材32による封止時に予めMRAM素子30上及びダイパッド40下に接着しておくか或いは金型内に配置したり、或いは封止後に封止材32の上面及び下面に接着すればよい。いずれの場合も、MRAM素子30が磁気シールド層33、34間に配置されたサンドウィッチ構造をなし、磁気シールド層33、34がMRAMのパッケージと一体化されているが、これは実装基板(回路基板)への実装を考慮すると最も望ましい構造である。
【0042】
図1〜3に示したいずれの磁気シールド構造も、MRAM素子30を外部印加磁界から十二分に磁気シールドする効果を有する。この場合、磁気シールド層33、34は、外部との間で閉じた磁気回路を形成していないが、これでも外部印加磁界を効果的に集めて磁気シールドできる。また、磁気シールド層33、34はMRAM素子30の上、下にそれぞれ存在するのがよいが、少なくとも一方(特にMRAM素子の表面側)に存在していてもシールド効果は発揮される。
【0043】
図1〜図3に示した磁気シールド層33、34は、平坦な膜又は箔又は平板からなっているが、これに限らず、図4(A)に示すように凹凸35を設けた形状や、図4(B)に示すように網状、スリット状等の貫通孔36を設けた形状としてもよい。図4の形状の磁気シールド層は、その周辺端部のみならず凹凸や貫通孔の部分での形状異方性によって、外部印加磁界に対する反磁界が発生し、磁気飽和し難く、高特性のシールド効果を有するものとなる。
【0044】
図1〜図4に示した磁気シールド構造はいずれも、磁気シールド層33、34の飽和磁化が1.8T以上であって従来のフェライトやパーマロイ等よりもずっと大きく、また封止材中又は封止材上の所定位置に容易かつ高精度に配置することができるため、300Oe〜500Oeの外部印加磁界が作用しても、MRAM素子30に対する内部磁界を常に10Oe以下に抑え、正常動作条件を十二分に満たすことができる。
【0045】
そこで、本発明者は、MRAM素子の正常な動作を保証するために、300Oeから最大500Oeの大きな直流外部磁界が印加されても、内部(MRAM素子部)へは10Oe以下になるような性能を得ることを目的として実験を行った。図5には、その実験時の概略図を示すが、例えば10mm×10mmの2枚の磁気シールド層33、34を0.4mmの間隔で配置し、その中心部(空洞部)にガウスメータ37を配置して、300Oe及び500Oeの直流磁界を磁気シールド層と平行に印加し、ガウスメータ37を磁気シールド層と平行に移動させることにより、端部から中心部までの内部磁界強度(磁気シールド層からの漏洩磁界強度)を測定し、効果的な磁気シールド材料を検討した。
【0046】
この実験において使用した多種にわたる磁気シールド材料のうち、代表的な材料として最も高透磁率の軟磁性材料であるFe−10Si−6Al(センダスト)、及び最も高飽和磁化の軟磁性材料であるFe−49Co−2V(パーメンジュール)の諸物性の代表値を図6に示す。Fe−10Si−6Alは初透磁率μi=40,000、最大透磁率μm=100,000と高い透磁率を有するのに対し、飽和磁化Ms=0.85Tと飽和磁化値は低い。一方、Fe−49Co−2Vはμi=1,200、最大透磁率μm=11,000とFe−10Si−6Alと比較して10分の1程度の透磁率であるのに対し、Ms=2.3Tと高い飽和磁化を有する。
【0047】
図7には、外部印加磁界が300Oe及び500Oeの場合における内部磁界強度の分布を各磁気シールド材料毎に示す。ここでは、厚さ100μmの磁気シールド層(シールド箔)を用い、内部磁界強度はシールド長さ、つまり端から端までの10mm以内での分布を示している。
【0048】
この結果によれば、内部磁界強度は、シールド端及び中心部にて大きな値を示しており、印加磁界が大きくなるに従ってその値も増加している。中心部にて内部磁界強度が大きくなるのは、材料の磁気飽和のためである。印加磁界が300Oeのとき、高透磁率を有するFe−10Si−6Alを磁気シールド材料として用いた場合、内部の中心部磁界強度は185.5Oeであるのに対し、高飽和磁化を有するFe−49Co−2Vの場合の中心部磁界強度は7.5Oeと優れた磁気シールド効果を示す。印加磁界が500Oeのときも同様に、Fe−10Si−6Alの場合の中心部磁界強度は389.9Oeであるのに対し、Fe−49Co−2Vの場合の中心部磁界強度は154.3Oeと小さくなる。
【0049】
次に、図8及び図9に、それぞれの材料における磁気シールド層の厚さに対して、サンドウィッチシールド構造内部の中心部磁界強度を測定した結果を示す。図8は、外部印加磁界が300Oeの場合であり、図9は外部印加磁界が500Oeの場合である。
【0050】
図8より、300Oeの磁界が印加された場合、内部に侵入する磁界強度を10Oe以下に抑えるには、高透磁率を有するFe−10Si−6Alでは300μmのシールド厚さを要するのに対し、高飽和磁化を有するFe−49Co−2Vでは80μmのシールド厚さで十分に対処できることが分かった。また、図9より、500Oeの磁界が印加された場合も同様に、高透磁率を有するFe−10Si−6Alでは500μmのシールド厚さを要するのに対し、高飽和磁化を有するFe−49Co−2Vでは150μmのシールド厚さで十分に対処できることが分かった。
【0051】
以上の結果から、磁気シールド効果は、透磁率よりも飽和磁化に大きく依存していることが分かり、1.8T以上の高飽和磁化材料を磁気シールド材として用いることにより、ずっと優れた効果を有する磁気シールド構造を設計、作製でき、実装可能であることが分かった。
【0052】
図10には、外部印加磁界500Oeのときに磁気シールド層厚200μmでの飽和磁化値Msに対する内部磁界強度の関係を示す。ここで用いた材料は、Fe−45Ni:Ms=1.45T(μm=70,000)、Fe−50Ni:Ms=1.55T(μm=100,000)、Fe−49Co−2V:Ms=2.3T(μm=11,000)、Fe:Ms=1.7T(μm=8,000)、Fe−3Si:Ms=1.9T(μm=30,000)、Fe−10Si−6Al:Ms=0.85T(μm=100,000)である。
【0053】
図10より、飽和磁化が高い材料ほどシールド効果に優れており、内部磁界強度は小さくなる。中でも飽和磁化が1.8T以上の材料では、内部磁界強度を10Oe未満に確実に抑えることが可能である。これに反し、1.8T未満の飽和磁化材料では、内部磁界強度が急激に上昇し、10Oeを超えてMRAMの動作保証が不可能となってしまう。
【0054】
高飽和磁化材料としては、1.8T以上の材料、特にSi2〜3重量%、Fe残部;Co47〜50重量%、Fe残部;Co35〜40重量%、Fe残部;Co23〜27重量%、Fe残部;及びCo48〜50重量%、V1〜3重量%、Fe残部;からなる群より選ばれた少なくとも1種からなる軟磁性材料を選択することが望ましい。
【0055】
こうした本発明に基づく高飽和磁化材料を磁気シールドに用いることにより、センダストのような高透磁率材料や、上述した特許文献2(米国特許第5,939,772号)のようにパーマロイ(Ni−Fe系)からなる高透磁率材料を磁気シールド材として用いる場合に比べて、シールド厚さは半分以下に設計することが可能となり、電子機器の小型化、軽量化にも大きく貢献できる。
【0056】
また、本発明に基づく磁気シールド構造を用いることにより、高透磁率材料では磁気シールドしきれなかった大きい印加磁界に対しても良好な磁気シールド効果を発揮し、MRAM素子の動作保証のできる環境を作ることができる。
【0057】
以上に説明した実施の形態は、本発明の技術的思想に基づいて種々の変形が可能である。
【0058】
例えば、上述の高飽和磁化材料の組成、種類、磁気シールド層の厚さや配置、MRAMの構造等は様々に変化させてよい。磁気シールド層はMRAM素子又はパッケージの上部及び下部の双方だけでなく、MRAM素子の上部及び/又は下部、或いは/並びに、MRAM素子のパッケージの上部及び/又は下部に配置されてよい。
【0059】
また、本発明はMRAMに好適であるが、磁化可能な磁性層を有するメモリ素子からなる他の磁気メモリ装置にも適用可能である。
【0060】
【発明の作用効果】
本発明は、上述したように、磁気メモリ装置、特にMRAMにおいて、上述した特定組成の軟磁性材料によって、磁気シールド層の飽和磁化を1.8T以上と特定の高飽和磁化としているので、外部印加磁界に対しメモリ素子に作用する磁界(内部磁界)を10Oe以下と著しく減少させることができ、外部印加磁界に対し特に影響を受け易いMRAMにとって極めて有用となる。
【図面の簡単な説明】
【図1】本発明の実施の形態によるMRAMパッケージの概略断面図である。
【図2】同、実施の形態による他のMRAMパッケージの概略断面図である。
【図3】同、実施の形態による他のMRAMパッケージの概略断面図である。
【図4】同、実施の形態による更に他のMRAMパッケージの概略断面図である。
【図5】同、磁気シールド層間の内部磁界強度測定時の概略断面図である。
【図6】同、高透磁率材料であるFe−10Si−6Al及び高飽和磁化材料であるFe−49Co−2Vの諸物性値を示す表である。
【図7】同、厚さ100μmの磁気シールド層(シールド箔)を用いた際の、外部印加磁界が300Oe及び500Oeの場合における内部磁界強度の分布図である。
【図8】同、外部印加磁界が300Oeの場合における、磁気シールド層の厚さに対する中心部磁界強度を示す表である。
【図9】同、外部印加磁界が500Oeの場合における、磁気シールド層の厚さに対する中心部磁界強度を示す表である。
【図10】同、飽和磁化値に対する内部磁界強度の変化を示すグラフである。
【図11】MRAMのTMR素子の概略斜視図である。
【図12】MRAMのメモリセル部の一部の概略斜視図である。
【図13】MRAMのメモリセルの概略断面図である。
【図14】MRAMの等価回路図である。
【図15】MRAMの書き込み時の磁界応答特性図である。
【図16】MRAMの読み出し動作原理図である。
【符号の説明】
1…トップコート層、2…記憶層、3…トンネルバリア層、
4…第1の磁化固定層、5…反強磁性結合層、6…第2の磁化固定層、
7…反強磁性体層、8…下地層、9…支持基板、
10…メモリセル(TMR素子)、11…ビット線、
12…書き込み用ワード線、13…シリコン基板、14…ウェル領域、
15…ゲート絶縁膜、16…ゲート電極、17…ソース領域、
18…ドレイン領域、
19…読み出し用電界効果トランジスタ(選択用トランジスタ)、
20…ソース電極、21…センスライン、22…読み出し用配線、
23…ドレイン電極、26…磁化固定層、
30…MRAM素子(TMR素子内蔵)、31…外部リード、32…封止材、
33、34…高飽和磁化磁気シールド層、37…ガウスメータ、
40…ダイパッド
Claims (5)
- 磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリとして構成され、前記メモリ素子が、1.8テスラ以上の高飽和磁化を示す高飽和磁化材料層によって磁気シールドされている磁気メモリ装置であって、
前記高飽和磁化材料層が、Si2〜3重量%、Fe残部;Co47〜50重量%、F e残部;Co35〜40重量%、Fe残部;Co23〜27重量%、Fe残部;及びC o48〜50重量%、V1〜3重量%、Fe残部;からなる群より選ばれた少なくとも 1種からなる軟磁性材料によって形成されている
ことを特徴とする磁気メモリ装置。 - 磁化可能な磁性層を有するメモリ素子からなり、前記メモリ素子が、1.8テスラ以上の高飽和磁化を示す高飽和磁化材料層によって磁気シールドされている磁気メモリ装置であって、
前記高飽和磁化材料層が、Si2〜3重量%、Fe残部;Co47〜50重量%、F e残部;Co35〜40重量%、Fe残部;Co23〜27重量%、Fe残部;及びC o48〜50重量%、V1〜3重量%、Fe残部;からなる群より選ばれた少なくとも 1種からなる軟磁性材料によって形成されている
ことを特徴とする磁気メモリ装置。 - 前記高飽和磁化材料層が、パッケージ中における前記メモリ素子の上部及び/又は下部、或いは/並びに、前記パッケージ外面における前記メモリ素子の上部及び/又は下部に配置されている、請求項1又は2に記載した磁気メモリ装置。
- 前記高飽和磁化材料層が、平坦な若しくは凹凸のある膜状又は板状、或いは網目又はスリット等の貫通孔のある形状をなしている、請求項1又は2に記載した磁気メモリ装置。
- 前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、前記メモリ素子の上面及び下面に設けられた配線にそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記配線間でのトンネル磁気抵抗効果によって読み出すように構成された、請求項1に記載した磁気メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002357807A JP4147466B2 (ja) | 2002-12-10 | 2002-12-10 | 磁気メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002357807A JP4147466B2 (ja) | 2002-12-10 | 2002-12-10 | 磁気メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004193247A JP2004193247A (ja) | 2004-07-08 |
JP4147466B2 true JP4147466B2 (ja) | 2008-09-10 |
Family
ID=32757707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002357807A Expired - Fee Related JP4147466B2 (ja) | 2002-12-10 | 2002-12-10 | 磁気メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4147466B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1729541A (zh) * | 2002-12-18 | 2006-02-01 | 皇家飞利浦电子股份有限公司 | 抗窜改封装和方法 |
WO2008105315A1 (ja) | 2007-02-27 | 2008-09-04 | Renesas Technology Corp. | 磁気メモリチップ装置の製造方法 |
JP5343261B2 (ja) * | 2008-11-18 | 2013-11-13 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5425461B2 (ja) | 2008-12-26 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5470602B2 (ja) * | 2009-04-01 | 2014-04-16 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
JP5577839B2 (ja) * | 2009-06-05 | 2014-08-27 | 大日本印刷株式会社 | 半導体装置 |
JP5354376B2 (ja) * | 2009-11-27 | 2013-11-27 | 大日本印刷株式会社 | 半導体装置および半導体装置の製造方法 |
US8248840B2 (en) * | 2010-03-26 | 2012-08-21 | Qualcomm Incorporated | Magnetoresistive random access memory (MRAM) with integrated magnetic film enhanced circuit elements |
US8952504B2 (en) * | 2013-02-08 | 2015-02-10 | Qualcomm Incorporated | Small form factor magnetic shield for magnetorestrictive random access memory (MRAM) |
JP5626402B2 (ja) * | 2013-04-24 | 2014-11-19 | 大日本印刷株式会社 | 半導体装置、半導体装置の製造方法、およびシールド板 |
-
2002
- 2002-12-10 JP JP2002357807A patent/JP4147466B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004193247A (ja) | 2004-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4013140B2 (ja) | 磁気メモリ装置 | |
JP4096302B2 (ja) | 磁気メモリ装置 | |
EP1096500B1 (en) | Magnetization control method and information storage method | |
JP4095498B2 (ja) | 磁気ランダムアクセスメモリ、電子カードおよび電子装置 | |
US6436526B1 (en) | Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell | |
JP2004047656A (ja) | 磁気不揮発性メモリ素子およびその製造方法 | |
JP3961914B2 (ja) | 磁気メモリ装置 | |
JP2005158985A (ja) | 磁気メモリ装置の実装構造及び実装基板 | |
TWI221289B (en) | Magnetic memory | |
JP4147466B2 (ja) | 磁気メモリ装置 | |
JP2004221463A (ja) | 磁気メモリ装置 | |
EP1793385A1 (en) | Spin transfer magnetic memory | |
JP3634761B2 (ja) | 磁気抵抗素子、該磁気抵抗素子を用いたメモリ素子及び磁気ランダムアクセスメモリ、並びに記録再生方法 | |
JP2004207322A (ja) | 磁気メモリ装置 | |
JP3866649B2 (ja) | 磁気ランダムアクセスメモリ | |
JP2003142753A (ja) | 磁性膜の磁化反転方法、磁気抵抗効果膜及びそれを用いた磁気メモリ | |
JP2004193246A (ja) | 磁気メモリ装置 | |
JP2004221289A (ja) | 磁気メモリ装置 | |
JP2005203535A (ja) | 磁気メモリ | |
JP2002280638A (ja) | 磁気抵抗素子、それを用いたメモリ素子及びメモリセル並びにメモリ素子の記録再生方法 | |
JP2001256773A (ja) | 磁気メモリセルのアクセス方法及び磁気メモリセル | |
JP2005078693A (ja) | 磁気メモリ装置及びその実装構造 | |
JP2004039757A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP2004055754A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060307 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |