JP2003142753A - 磁性膜の磁化反転方法、磁気抵抗効果膜及びそれを用いた磁気メモリ - Google Patents

Abstract

(57)【要約】 【課題】 磁化反転に大きな磁界を有する磁性膜の磁化
反転方法において、磁化反転に有する磁界を小さくする
ことを目的とし、また、この磁化反転方法を用いた磁気
メモリの提供を目的とする。 【解決手段】 磁性膜の磁化容易軸に対して傾いた角度
から磁界を印加し、磁化反転を行なう。これによって、
磁化反転に要する磁界を低減することが可能となると共
に特に、この磁化反転方法を用いた磁気抵抗効果メモリ
の記録に有効となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は磁性膜の磁化方向を
反転させる方法および磁気抵抗効果膜及びそれらを用い
た磁気メモリに関するものである。

【０００２】

【従来の技術】近年、固体メモリである半導体メモリは
情報機器に多く用いられ、ＤＲＡＭ、ＦｅＲＡＭ、フラ
ッシュＥＥＰＲＯＭ等その種類も様々である。これら半
導体メモリの特性は一長一短であり、現在の情報機器に
おいて要求されるスペックのすべてを満たすメモリは存
在しない。例えば、ＤＲＡＭは記録密度が高く書き換え
可能回数も多いが、揮発性であり電源を切ると情報は消
えてしまう。また、フラッシュＥＥＰＲＯＭは不揮発で
あるが消去の時間が長く、情報の高速処理には不向きで
ある。

【０００３】上記のような半導体メモリの現状に対し
て、磁気抵抗効果を用いたメモリ（Ｍａｇｎｅｔｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＭＲＡ
Ｍ）は、記録時間、読み出し時間、記録密度、書き換え
可能回数、消費電力等において多くの情報機器から求め
られるスペックを満たすメモリとして有望である。特に
スピン依存トンネル磁気抵抗効果を利用したＭＲＡＭ
は、大きな読み出し信号が得られることから、高記録密
度化あるいは高速読み出しに有利であり、近年の研究報
告においてＭＲＡＭとしての実現性が実証されている。

【０００４】ＭＲＡＭの素子として用いられる磁気抵抗
効果膜の基本構成は、非磁性層を介して磁性層が隣接し
て形成されたサンドイッチ構造である。非磁性膜として
良く用いられる材料としてＣｕ等の導電体やＡｌ_２Ｏ_３
等の絶縁体が挙げられる。非磁性層にＣｕ等の導体を用
いたものを巨大磁気抵抗効果（Ｇｉａｎｔ Ｍａｇｎｅ
ｔｏｒｅｓｉｓｔｉｖｅ：ＧＭＲ）膜といい、Ａｌ_２Ｏ
_３などの絶縁体を用いたものをスピン依存トンネル効果
（Ｔｕｎｎｅｌｉｎｇ ｍａｇｎｅｔｏｒｅｓｉｓｔｉ
ｖｅ：ＴＭＲ）膜という。ＴＭＲ膜はＧＭＲ膜に比べて
大きな磁気抵抗効果を示すのでＭＲＡＭのメモリ素子と
して好ましい。

【０００５】このような磁気抵抗効果膜は、二つの磁性
層の磁化方向が平行であると電気抵抗は比較的小さく、
反平行であると電気抵抗は比較的大きくなる。したがっ
て、一方の磁性層を記録層、他方を読み出し層とし、上
記の性質を利用することで情報の読み出しが可能であ
る。

【０００６】したがってＭＲＡＭにおける情報の記録再
生には、磁気抵抗効果膜を形成する磁性膜の磁化方向を
変化させる必要があり、そのためには磁性膜の磁化反転
磁界以上の磁界印加が必要となる。

【０００７】ここで磁性膜の磁化反転磁界に関して説明
する。磁化容易軸が膜面垂直方向である磁性膜として
は、希土類金属と遷移金属の合金膜や人工格子膜、Ｃｏ
／Ｐｔ等遷移金属と貴金属の人工格子膜、ＣｏＣｒ等の
膜面垂直方向の結晶磁気異方性を有する合金膜等が主と
して挙げられる。これらの磁性膜の磁化反転磁界は組成
や成膜方法などにより大きく変化する。特に希土類金属
と遷移金属の合金膜は、組成による影響を大きく受け
る。これは希土類原子の副格子磁化と遷移金属の副格子
磁化が反平行に向くことが原因である。つまり、それぞ
れの副格子磁化の大きさがほぼ同値（補償組成付近）で
あるならば見かけ上の磁化が小さくなってしまうため外
部磁界に対して影響を受けにくく、逆にそれぞれの副格
子磁化の大きさに差があると見かけ上の磁化が大きくな
るために外部磁界に対して大きく影響を受けるのであ
る。つまり、補償組成付近では磁化反転磁界は大きくな
り、補償組成からずれると磁化反転磁界は小さくなって
いく。ただし、見かけ上の磁化の大きさが大きくなりす
ぎると反磁界の影響により磁化容易軸は膜面垂直方向で
はなくなってしまう。希土類金属と遷移金属の合金の中
でＧｄＦｅの磁化反転磁界は小さい値を示すが、磁化容
易軸が膜面垂直方向から傾き始める臨界組成付近でも数
千Ａ／ｍ程度の大きさであり、例えばメモリ素子として
利用するには大きすぎる値である。

【０００８】また、一般に垂直磁化膜と比較して面内磁
化膜の方が磁化反転磁界は小さいが、素子サイズが小さ
くなるにつれて、面内磁化膜においても磁化反転磁界が
大きくなる傾向にあり、素子サイズによっては垂直磁化
膜よりも大きくなる場合もある。

【０００９】今後ＭＲＡＭの高集積化に向けて、メモリ
素子として垂直磁化膜を用いれば、面内磁化膜において
存在する磁化のカーリングや上記の磁化反転磁界の上昇
という問題点が存在しないために小さなサイズの磁気抵
抗効果膜を作製することができ、ＭＲＡＭ自体の小型
化、高密度化が期待できる。

【００１０】しかしながら垂直磁化膜においても、少な
くとも一方の磁性層の磁化方向を反転するのに充分な膜
面垂直方向の磁界を印加することが必要であり、一般に
垂直磁化膜の磁化反転磁界は上述したように大きいた
め、磁化反転方法においては検討の余地がある。

【００１１】また、ＭＲＡＭにおいてはマトリックス状
に配置された多数のメモリセルの中から特定のメモリ素
子を選択して情報を記録もしくは再生する必要があり、
特定のメモリ素子に対して効果的に磁界を印加する方法
が必要となる。ただ単純に磁性膜の磁化容易軸方向に対
して大きな磁界を印加して特定の素子を選択するのであ
れば、書き込み線に大電流を流す、または書き込み線を
一つの素子に対して複数設けることによって印加磁界を
大きくすることは可能である。しかし、導線に大きな電
流を流すことは、熱設計上、あるいは電源容量の点で好
ましくなく、また少なくとも書き込み線がエレクトロマ
イグレーションによって断線しないような値以下に設定
する必要がある。また、その範囲内であっても、消費電
力を考慮すると、できるだけ小さな値に設定することが
望ましい。また、一つの磁気抵抗効果膜に対して複数の
書き込み線を設ける場合には、その分素子面積が大きく
なることは免れず、メモリセル内におけるレイアウトの
制約が厳しくなり高集積化が困難となる。

【００１２】

【発明が解決しようとする課題】このように、垂直磁化
膜を用いた磁気抵抗効果膜でメモリ素子等を構成した場
合や、面内磁化膜を用いた場合においても、今後素子サ
イズが小さくなるに連れて、磁化反転磁界の上昇に伴う
素子の大型化、消費電力の上昇などが課題となる。

【００１３】

【課題を解決するための手段】本発明は、上記課題に鑑
み、上記課題の少なくとも一つを解決するものであり、
垂直磁化膜を用いた場合、及び多層膜で磁気的に結合し
ている場合や磁性膜のサイズが小さくなった場合など磁
化反転磁界の大きな磁性膜に対して小さな印加磁界で磁
化反転させる方法、また特定のメモリ素子を容易に選択
できる、または消費電力を大きくすることなく小型化が
可能なＭＲＡＭを提供する等の、少なくとも一つの課題
を解決することを目的とする。

【００１４】上記目的は磁気抵抗効果膜に外部磁界を印
加する磁化反転方法において、前記磁気抵抗効果膜は磁
化容易軸が膜面垂直方向である磁性層によって非磁性層
を挟んだ構造を有し、前記外部磁界は、前記磁性層の磁
化容易軸方向と、磁化容易軸から傾いた方向の複数の方
向からの磁界印加する磁界反転方法によって達成され
る。

【００１５】また、磁化容易軸が膜面垂直方向である磁
性膜に外部から磁界を印加して磁化方向を変化させる磁
化反転方法において、前記印加磁界は、前記磁性膜の磁
化容易軸から傾いた方向からの磁界を印加する磁化反転
方法によって達成される。

【００１６】また、磁化容易軸が膜面垂直方向である第
一の磁性層と第二の磁性層を有し、前記第一の磁性層及
び第二の磁性層で非磁性層を挟んだ構造を有する磁気抵
抗効果膜において、前記第一の磁性層の磁化反転磁界＜
前記第二の磁性層の磁化反転磁界であって、前記第二の
磁性層は、前記第一の磁性層の磁化反転磁界と磁化容易
軸から傾いた磁界を同時に印加することによって磁化反
転するような磁気抵抗効果膜において達成される。

【００１７】また、磁化容易軸が膜面垂直方向である第
一の磁性層と第二の磁性層を有し、前記第一の磁性層と
前記第二の磁性層で非磁性層を挟んだ構造を有する磁気
抵抗効果膜において、前記第一の磁性層は、磁化容易軸
方向の磁界印加と磁化容易軸から傾いた方向の磁界印加
によって磁化反転し、前記第二の磁性層は前記第一の磁
性層に印加した磁界によって磁化反転しないような磁気
抵抗効果膜において達成される。

【００１８】また、基板と、該基板上に設けられた磁化
容易軸が膜面垂直方向である複数の磁性層によって非磁
性層を挟んだ構造を有する磁気抵抗効果膜と、前記磁気
抵抗効果膜に磁界を印加する書込み線と、前記磁気抵抗
効果膜の前記基板と対向する側に設けられたビット線と
を有する磁気メモリにおいて、前記書込み線及びビット
線に流れる電流による磁界によって、前記磁気抵抗効果
膜の少なくとも一方の磁性層の磁化を反転させるメモリ
において達成される。

【００１９】また、基板と、該基板上に設けられた磁化
容易軸が膜面垂直方向である複数の磁性層によって非磁
性層を挟んだ構造を有する磁気抵抗効果膜と、前記磁気
抵抗効果膜に磁界を印加する書込み線と、前記磁気抵抗
効果膜の前記基板と対向する側にビット線とを有する磁
気メモリにおいて、前記書込み線による磁界が前記磁気
抵抗効果膜の前記磁性層の磁化容易軸方向に印加され、
前記ビット線による磁界が磁化容易軸から傾いた方向に
印加されるメモリにおいて達成される。

【００２０】また、基板と該基板上に形成された磁化容
易軸が膜面垂直方向である磁性層によって非磁性層を挟
んだ構造を有する磁気抵抗効果膜と、前記磁気抵抗効果
膜に磁界を印加する書込み線と、前記磁気抵抗効果膜の
前記基板と対向する側に設けられたビット線とを有する
磁気メモリにおいて、前記磁気抵抗効果膜の磁性層に対
して外部磁界を印加する際にその大きさもしくは方向を
変化させて印加する手段を有するメモリにおいて達成さ
れる。

【００２１】また、基板と該基板上にマトリックス状に
形成された磁気抵抗効果膜と、前記磁気抵抗効果膜に磁
界を印加する書込み線と、前記磁気抵抗効果膜の前記基
板と対向する側に設けられたビット線と、を有する磁気
メモリにおいて、前記磁気抵抗効果膜は、第一の磁性
層、第二の磁性層、非磁性層、第三の磁性層、第四の磁
性層がその順に積層され、少なくとも第一及び第四の磁
性層は磁化容易軸が膜面垂直方向であり、前記第二及び
第三の磁性層は前記第一及び第二の磁性層よりも面内磁
気異方性が大きく、前記書込み線により、前記第一及び
第二の磁性層の磁化容易軸方向に磁界を印加すると同時
に、前記ビット線により磁化容易軸から傾いた方向に磁
界を印加することによって、特定の磁気抵抗効果膜の選
択を行なうメモリにおいて達成される。

【００２２】また、基板と該基板上にマトリックス状に
形成された複数の磁気抵抗効果膜と前記磁気抵抗効果膜
に対して磁界を印加する書込み線と、前記磁気抵抗効果
膜の前記基板と対向する側にビット線とを有する磁気メ
モリにおいて、前記磁気抵抗効果膜は磁化容易軸が膜面
垂直方向である磁性層によって非磁性層を挟んだ構造を
有し、前記書込み線による磁界と前記ビット線による磁
界を同時に印加し、ビット線による磁界の印加を止めた
後、前記磁気抵抗効果膜の磁化が前記書込み線による磁
界方向にそろった後に、書込み線による磁界の印加を止
めて情報の記録または再生を行なうメモリにおいて達成
される。

【００２３】詳細は実施の形態において述べる。

【００２４】

【発明の実施の形態】以下本発明を図面を参照して詳細
に説明する。

【００２５】図１に磁化反転時の外部磁界の方向を説明
するための概念図を示す。磁性膜３１は垂直磁化膜であ
る。磁界の印加は膜面垂直方向４１と膜面内方向４２の
二方向から印加する。図２に、外部磁界を膜面垂直方向
および面内両方向から印加した際に、磁性層膜の垂直方
向を向いている磁界の向きを反転させるのに必要な磁界
の大きさを表すグラフを示す。図２の縦軸は、磁化容易
軸が膜面垂直方向である磁性膜の磁化方向を反転するの
に必要な垂直磁界の大きさであり、横軸は、同時に印加
する膜の面内方向の磁界である。図２は、シミュレーシ
ョンの結果であり、用いたデータは、Ｍｓ（磁化）：１
００ｅｍｕ／ｃｍ^３、Ｋｕ（垂直磁気異方性定数）：２
×１０^４ｅｒｇ／ｃｍ^３を使用し、計算した磁性膜のサ
イズは、０．１×０．１μｍで、厚さ４０ｎｍである。

【００２６】図２に示すように、膜面垂直磁界の印加と
同時に面内磁界を磁性層に印加した場合には、面内磁界
を印加しない場合に比べて、磁性膜の磁化を反転するの
に必要な垂直磁界を大幅に低減することができることが
わかる。また、垂直磁界の印加と同時に面内磁界を磁性
層に印加した場合には、垂直磁界を単一で印加するより
も、磁化反転に必要な垂直磁界、面内磁界の合計を大幅
に小さくすることができる。

【００２７】複数の方向から磁界を印加し、その強度あ
るいは強度比、印加方向を変化させることによって、そ
の合成磁界は磁性膜に対して、膜面法線方向を含む面内
で任意の方向に印加可能である。すなわち、磁化容易軸
である膜面垂直方向に対して０〜π／２傾いている方向
から磁界を印加することが可能となる。膜面垂直方向及
び膜面内方向の磁界を同時に同じ大きさで印加すれば、
図３に示すように磁化容易軸からπ／４ｒａｄ傾いた方
向から合成磁界を印加することも可能である。

【００２８】ここで磁性膜の磁化反転機構に関して詳細
に説明する。面内磁化膜と垂直磁化膜とで分けて説明す
る。

【００２９】まず、面内磁化膜において、外部磁界を磁
化容易軸方向と、磁化容易軸と同一面内で磁化容易軸か
ら傾いた方向から磁界を印加すると、保磁力は磁性膜の
磁化容易軸と外部印加磁界のなす角度に依存し、磁界を
磁化容易軸に向けた場合よりも、磁化容易軸から傾いて
いる方が保磁力は小さくなる。しかしながら、磁化飽和
磁界すなわち磁化が完全に磁化容易軸方向に向く磁界は
逆に大きくなってしまう。この現象はＴｈｉｎ Ｆｅｒ
ｒｏｍａｇｎｅｔｉｃ Ｆｉｌｍｓ，ｐ．１０３，Ｂｕ
ｔｔｅｒｗｏｒｔｈｓ，Ｌｏｎｄｏｎ（１９６４）で
Ｍ．Ｐｒｕｔｔｏｎがパーマロイ薄膜について報告して
いる。したがって、面内磁化膜においては磁化容易軸方
向とそれと異なる方向から磁界を印加しただけでは、保
磁力は小さくなるが磁化反転磁界の低下はそれほど期待
できない。

【００３０】次に垂直磁気異方性を有する磁性膜、特に
膜面垂直方向に磁化容易軸を有する膜において、磁化容
易軸方向と、磁化容易軸から傾いた方向へ磁界を印加す
る場合の磁化反転に関して説明する。ただし、面内磁気
異方性を有する磁性膜において印加する磁界は、複数の
方向からの磁界であっても常に膜面内方向であるのに対
して、垂直磁化膜では、必ずしも同一の面内で印加する
ことにならない。

【００３１】垂直磁化膜においても、図２で示したよう
に、面内磁化膜と同様に磁化容易軸から傾いた方向から
磁界を印加すると、保磁力が小さくなることがわかっ
た。加えて、面内磁気異方性を有する磁性膜の場合と異
なり、印加磁界が磁化容易軸から傾いていても磁化飽和
磁界は面内磁化膜ほど大きくなることはなかった。

【００３２】これは面内磁気異方性を有する磁性膜と垂
直磁化膜の磁化反転機構が異なるためであると考えられ
る。つまり、面内磁化膜は磁化反転時においてスピンの
回転が支配的であるのに対して、垂直磁化膜は磁化の一
斉反転が支配的であるためであり、このため垂直磁化膜
においては磁化容易軸から傾けて印加しても面内磁化膜
ほどに磁化飽和磁界が大きくなるという現象は起こらな
いのである。

【００３３】これを具体的に磁化曲線を測定した結果を
参照して説明する。

【００３４】磁化容易軸が膜面垂直方向である磁性膜
に、磁化容易軸方向と、磁化容易軸方向から傾いている
方向、例えば膜面内方向に磁界を印加した際の磁化曲線
を図４に示す。磁性膜の膜構成はＳｉ基板上にＧｄ_１７
Ｆｅ_８３３０ｎｍ形成し、その上に保護層としてＰｔ２
ｎｍを形成した構成となっている。今、磁性膜の磁化方
向は上向きに向いているとし、膜面内方向に一定の大き
さの磁界を印加し、膜面垂直方向の磁界を磁化方向に対
して反平行すなわち下向きに印加する。膜面垂直方向の
磁界の大きさを零から徐々に大きくしていくと、その合
成磁界は、膜面垂直方向に対して、π／２から徐々に変
化していき、あるところで磁化は反転し始める。さらに
膜面垂直方向の磁界を大きくしていき磁化が飽和に達し
たところで、徐々に磁界の大きさを小さくしていく。次
いで膜面垂直方向の印加磁界を反転させ、再び磁界の大
きさを大きくしていく。

【００３５】破線で示したものは上記のように磁化容易
軸方向と、磁化容易軸方向から傾いた方向、ここでは膜
面内方向に磁界を印加しつつ測定した磁化曲線で、実線
で示したものは磁化容易軸方向のみに磁界を印加して測
定した磁化曲線である。磁化容易軸方向からのみ磁界を
印加する場合と比較して、保磁力及び磁化反転磁界が低
下していることがわかる。

【００３６】次に、磁化容易軸が膜面垂直方向である磁
性膜に膜面内方向と膜面垂直方向に同時に磁界を印加
し、磁化をほぼ反転させた後、面内方向の磁界の印加を
止めるという方法で磁界を印加する。なお磁性膜の膜構
成は、図４で測定したものと同一のものを用いた。その
結果を図５の破線で示す。実線は膜面内方向と膜面垂直
方向に同時に磁界を印加し続けた場合である。磁化がほ
ぼ反転した後、面内方向の磁界の印加を中止すると磁化
は膜面垂直方向に直ちに飽和する。したがってこの方法
によると、より小さな印加磁界で、完全な磁化反転が達
成される。

【００３７】これは垂直磁気異方性によって膜面垂直方
向に磁化が向こうとする力が働く一方で、印加された磁
界の方向すなわち垂直方向に印加された磁界と、膜面内
方向に印加された磁界の合成磁界の方向に磁化が向こう
とするためであると考えられる。

【００３８】さらにこの現象を磁区構造が多磁区構造と
単磁区構造とで分けて考えると、多磁区構造では磁区を
形成する可能性があるため、磁化容易軸から傾いた方向
の磁界を印加することによって磁化は一方向に揃いにく
くなる場合があると考えられ。また、単磁区構造をもつ
磁性膜では、垂直磁気異方性によって磁化は膜面垂直方
向に揃うが、垂直磁気異方性が小さかったり、磁化が回
転しにくい膜構造や膜形状を持つ等の理由により、磁化
が膜面垂直方向に向きにくい場合もある。つまり、磁性
体の特性、構造あるいは形状によっては、面内方向に印
加した磁界が、反転した磁化が飽和することを阻止する
ように働く可能性があるためであると考えられる。

【００３９】次に、磁性膜として、磁化容易軸が膜面垂
直方向である磁性膜とこの磁性膜よりも面内磁気異方性
が大きな磁性膜との交換結合膜の磁化曲線を図６に示
す。磁性膜の膜構成はＳｉ基板上にＧｄ_１８Ｆｅ_８２を
３０ｎｍ、Ｆｅを１ｎｍ形成し、保護層としてＰｔを２
ｎｍ形成した構成となっている。実線は膜面垂直方向に
のみ磁界を印加した場合であり、破線は膜面垂直方向と
膜面内方向に同時に磁界を印加した場合である。面内磁
気異方性を有する磁性膜が交換結合している垂直磁化膜
は、見かけ上垂直磁気異方性が小さくなるので保磁力は
小さくなる。さらに面内磁化膜はその磁化が面内方向か
らの磁界印加によって比較的容易に回転し、磁化の方向
と印加する磁化の方向がπ／４ｒａｄの角度をなすとき
それに働くトルクは最大値をとるため、上記のような交
換結合膜に対してπ／４ｒａｄの角度傾けた方向から磁
界を印加することによって面内磁化膜の磁化が小さな印
加磁界で回転し、これと交換結合している垂直磁化膜の
磁化が垂直方向に印加している磁界の方向に容易に反転
する。この現象は磁化容易軸からπ／４ｒａｄ傾いた方
向からの磁界が一番効果が大きいが、この角度からずれ
ていても磁化容易軸方向のみに印加するよりは小さな磁
界で磁化反転することは可能である。この際の磁界の印
加方法は膜面内方向と膜面垂直方向に同時に磁界を印加
し、両者の強度比を１対１とすればπ／４ｒａｄ傾けた
方向から磁界を印加することが可能となる。またもちろ
ん、π／４傾けた方向から磁界が印加されるように磁性
体を配置しても良いし、その方向から磁界が印加される
ように導電線を配置してもよい。

【００４０】ここで面内磁気異方性が大きいとは、例え
ば、単体の磁性膜、つまり、他の磁性膜と積層せずに置
かれた状態では、膜面内方向に配向している性質をもつ
磁性膜であって、比較対象である垂直磁気異方性をもつ
膜（垂直磁化膜）と比べて、飽和磁化が大きい、もしく
は同じ飽和磁化であっても、垂直磁気異方性が小さい
か、膜面内に磁気異方性をもつ膜である。その中でも、
好ましくは、飽和磁化が大きいことがより効果的に面内
磁気異方性が大きくでき、外部磁界に対して反応性がよ
い点で望ましい。

【００４１】さらに、この面内磁気異方性が大きい膜が
垂直磁化膜との交換結合により、積層状態では膜面垂直
方向に配向しており、さらに、スピン分極率が垂直磁化
膜よりも大きい性能を持ち合わせていることが望まし
い。このような磁性膜として、Ｃｏ，Ｆｅ，ＣｏＦｅが
あげられる。このなかでもＣｏＦｅがスピン分極率が大
きく最も望ましい。

【００４２】また、垂直磁化膜の磁化がほぼ反転したと
ころで面内方向の磁界の印加を止めることによって、さ
らに磁化飽和磁界を小さくすることも可能である。

【００４３】またここでは単層の磁性膜および２層交換
結合膜についての磁界印加方法を説明したが、本発明の
磁化反転方法は３層以上の交換結合膜でも有効であり、
磁気抵抗効果膜等のように非磁性膜を介して積層された
多層膜であっても有効である。特に、磁性膜が多層構造
をとっており、磁気的に結合しているような場合におい
て、例えば、保磁力の大きな層と相対的に小さな層を、
非磁性層を介して積層した磁気抵抗効果膜の場合におい
ては、保磁力の小さな層の磁化を反転させる際において
も、保磁力の大きな層からの磁気的な結合力により、見
かけ上、磁化反転磁界がより大きくなる場合があるの
で、そのような多層膜構造においては、より効果的に本
発明の磁化反転方法を用いることが可能である。

【００４４】また、磁性膜に印加する磁界は他の磁性体
からの浮遊磁界でも良いし、導線に電流を流すことによ
ってつくられる磁界であっても良い。ただしＭＲＡＭな
どにメモリ素子として磁気抵抗効果膜を用いて、メモリ
素子に磁界を印加する場合、膜面垂直方向に印加する磁
界はその方向を高速に反転させる必要があるので、導
線、すなわち書き込み線に電流を流すことによって発生
する磁界を利用することが好ましい。ここで簡単に、Ｍ
ＲＡＭの情報記録再生方法の例を図７を用いて示す。二
つの磁性層３１，３４の磁化方向が平行であると磁気抵
抗効果膜の電気抵抗は比較的小さく、磁化方向が反平行
であると電気抵抗は比較的大きくなるのを利用して、非
磁性層３３の下部に位置する磁性層３４を記録層、上部
に位置する磁性層３１を読み出し層とし、記録層の磁化
方向が下向きの場合を『１』、上向きの場合を『０』と
する。『０』が記録された状態で読み出し層の磁化方向
が上向きとなるように磁界を印加した後、さらに読み出
し層の磁化方向が下向きとなるように磁界を印加する
と、磁気抵抗効果膜の電気抵抗は大きくなるように変化
し、この変化から『０』を読み出すことが可能である。
ただし、読み出しのときに印加する磁界は記録層の磁化
方向が変化しないような大きさである。また、図７
（ｃ）に示すように読み出し層の磁化方向が上向きでか
つ記録層の磁化方向が下向きであると電気抵抗は比較的
大きくなる。図７（ｄ）に示すように両磁性層の磁化方
向が下向きの場合電気抵抗は比較的小さくなる。したが
って、『１』が記録されているときには、読み出しの操
作を行うと電気抵抗が小さくなるように変化するので
『１』を読み出すことが可能である。ＭＲＡＭに用いら
れるメモリ素子に対して、上述の磁化反転方法を用いれ
ば磁化反転に要する電流値を小さくすることが可能とな
る。

【００４５】ＭＲＡＭに用いる際の磁気抵抗効果素子に
おいては、両磁性膜の磁化反転磁界を異ならせておい
て、磁化反転磁界の大きい磁性膜は、磁化容易軸方向
に、磁化反転磁界が小さい方の磁性膜の磁化反転磁界と
同じ大きさの磁界と、磁化容易軸から傾いた磁界を同時
に印加することによって磁化反転するように物性値など
を設定するか、もしくは磁化飽和磁界の小さい方の磁性
膜が、磁化容易軸方向と磁化容易軸から傾いた方向の磁
界印加によって磁化反転し、他方の磁性膜はこの磁界に
よっても磁化反転しないように物性値を設定しておけば
よい。詳細は後述の実施例において説明する。

【００４６】また、垂直磁化膜を有する磁気抵抗効果膜
をメモリ素子として用いた際のメモリセルの構成例を図
３１に示す。１が半導体基板、２がソース領域、３がド
レイン領域、３０がメモリ素子（磁気抵抗効果膜）、１
０が書込み線、４がゲート電極である。

【００４７】以下、本発明の好適な実施例を示す。しか
しながら、本発明はこれら実施例に限定されるものでは
ない。

【００４８】

【実施例】（実施例１）図８に本実施例の磁化反転方法
の概念図を示す。膜面垂直方向に磁化容易軸を有する磁
性膜で非磁性膜を挟んだ構造を有する磁気抵抗効果膜３
０の上下および左右に電磁石５１〜５４を配置し、磁化
容易軸方向すなわち膜面垂直方向および磁化容易軸から
傾いた方向、ここでは、膜面内方向にそれぞれ磁界を印
加する。上下の電磁石５１および５２は１つの電源に接
続され、同一方向に磁界を発生させる。また、左右の電
磁石５３および５４についても同様である。図９に磁気
抵抗効果膜３０の膜構成を示す。表面が酸化処理された
Ｓｉウエハー９００上に作成されており、２０ｎｍの膜
厚のＧｄ_１９Ｆｅ_８１膜９０１、５ｎｍの膜厚のＣｕ膜
９０２、２０ｎｍの膜厚のＴｂ_２１Ｆｅ_７９膜９０３さ
らに保護層として２ｎｍの膜厚のＰｔ膜９０４が連続し
て成膜されている。Ｇｄ_１９Ｆｅ_８１膜９０１およびＴ
ｂ_２１Ｆｅ_７９膜９０３はフェリ磁性体であり、どちら
もＦｅの副格子磁化が優勢である。

【００４９】単層においてＧｄ_１９Ｆｅ_８１膜９０１の
磁化飽和磁界は１２ｋＡ／ｍ、Ｔｂ _２１Ｆｅ_７９膜９０
３の磁化飽和磁界は１．４ＭＡ／ｍであった。

【００５０】この磁気抵抗効果膜３０の電気抵抗を直列
四端子法で測定するために図示しない回路が設けられ、
電気抵抗の変化によって磁化反転の様子をモニターする
ようになっている。磁気抵抗効果膜３０の膜面垂直方向
に印加する磁界の大きさは、０〜１５ｋＡ／ｍの範囲で
変化させることが可能でかつ磁界の印加方向も反転可能
である。磁化容易軸から傾いた方向、例えば膜面内方向
に印加する磁界の大きさは４ｋＡ／ｍ一定で印加方向も
固定している。

【００５１】まず作成した磁気抵抗効果膜３０に膜面垂
直方向に２ＭＡ／ｍの磁界を印加し、磁化方向を一方向
に揃えておく。その後、膜面内方向に４ｋＡ／ｍの磁界
を印加しながら膜面垂直方向に０〜１５ｋＡ／ｍの範囲
で上下方向に磁界を印加したところ図１０に示す磁気抵
抗曲線が得られた。Ｔｂ_２１Ｆｅ_７９膜９０３の磁化飽
和磁界は１．４ＭＡ／ｍと著しく大きいことから、この
磁気抵抗変化はＧｄ_{１ ９}Ｆｅ_８１膜９０１の磁化反転に
よるものであると考えられる。磁化曲線から読み取れる
Ｇｄ_１９Ｆｅ_８１膜９０１の磁化飽和磁界が１２ｋＡ／
ｍであったのに対し、磁気抵抗曲線から読み取れる磁化
飽和磁界は約９ｋＡ／ｍであり、膜面内方向に磁界を印
加していることにより約３ｋＡ／ｍ磁化飽和磁界が低下
していることがわかる。

【００５２】このように、磁化容易軸方向のみに磁界を
印加した場合に比べて、磁化容易軸方向及び膜面内方向
同時に磁界を印加した場合の方が低磁界で磁化が飽和す
ることが可能となる。

【００５３】（実施例２）図１１に本実施例における磁
性膜の膜構成を示す。表面が酸化処理されたＳｉウエハ
ー１１１０上に、５０ｎｍのＧｄ_２１Ｆｅ_７９膜１１１
１、１ｎｍのＣｏ _５０Ｆｅ_５０膜１１１２、５ｎｍのＣ
ｕ膜１１１３、２０ｎｍのＴｂ_２１Ｆｅ_{７ ９}膜１１１４
さらに保護層として２ｎｍのＰｔ膜１１１５が連続して
成膜された磁気抵抗効果膜について、実施例１と同様に
磁気抵抗曲線を測定した。ここで、磁性膜１１１１，１
１１４は磁化容易軸方向が膜面垂直方向である。Ｇｄ
_２１Ｆｅ_７９膜１１１１はフェリ磁性体でＦｅの副格子
磁化が優勢である。Ｃｏ_５０Ｆｅ_５０膜１１１２はＧｄ
_２１Ｆｅ_７９膜１１１１よりも面内磁気異方性が大きい
磁性膜であって、Ｇｄ_２１Ｆｅ_７９膜１１１１と交換結
合している。ただし、Ｃｏ_５０Ｆｅ_５０膜１１１２の磁
化は零磁場で膜面垂直方向に向いている。この交換結合
膜の磁化飽和磁界は、膜面垂直方向からの磁界のみ印加
した場合の磁化曲線によると１３ｋＡ／ｍである。

【００５４】この磁性膜に、実施例１と同様に膜面垂直
方向と膜面内方向に磁界を印加した時の磁気抵抗曲線の
測定結果を図１２に示す。印加磁界は、面内方向への磁
界を印加し、膜面垂直方向の磁界を印加している。合成
磁界は、π／２から最終的には膜面垂直方向からの磁界
のみになるように変化させている。この結果からＧｄ
_２１Ｆｅ_７９膜１１１１とＣｏ_５０Ｆｅ_５０膜１１１２
の交換結合膜の磁化飽和磁界は６ｋＡ／ｍであり、やは
り、低磁界において磁化が飽和しているのが分かる。

【００５５】本実施例のように、磁性膜に対して複数の
方向、すなわち、膜面垂直方向である第１の磁界と膜面
内方向である第２の磁界を印加し、積極的に磁化容易軸
方向となす角の大きい方向からの磁界すなわち第２の磁
界を徐々に小さくすることによって、磁化反転に要する
磁界がより低減させることが可能となる。

【００５６】また本実施例においては、膜面垂直方向と
膜面内方向というなす角度がπ／２となる方向から両磁
界を印加したが、これは特にこの組み合わせに限られる
ものではない。上述したとおり、ある程度磁性膜の磁化
が膜面垂直方向に向いた後も、磁化容易軸に対してなす
角の大きな磁界によって影響を受ける部分が残ってしま
うのを、磁化容易軸に対してなす角の大きな磁界の印加
を止めた後に、なす角の小さな磁界をとめればよいので
ある。

【００５７】（実施例３）本実施例においては、ＭＲＡ
Ｍにおける磁性膜の磁化反転方法を示す。図１３にメモ
リ構造の断面図を示す。また図１４には磁気抵抗効果膜
の断面の概略図を示す。

【００５８】表面が約１μｍの深さまで酸化処理された
Ｓｉウエハー１３１１上に、下部電極として２５ｎｍの
Ａｌ_５０Ｃｕ_５０配線１４１１、検出層として３０ｎｍ
の膜厚のＤｙ_１９Ｆｅ_８１膜１４１２および１ｎｍのＣ
ｏ_５０Ｆｅ_５０層１４１３、２ｎｍの膜厚のＡｌ_２Ｏ_３
膜１４１４、記録層として１０ｎｍの膜厚のＤｙ_１９Ｆ
ｅ_８１膜１４１５さらに保護層として５ｎｍの膜厚のＰ
ｔ膜１４１６が連続して成膜された磁気抵抗効果膜を作
成する。この上部に所望の形状のレジスト膜を形成し、
数回のドライエッチングにより磁気抵抗効果膜を複数の
素子ａ、ｂ、ｃに加工するとともにＳｉＯ_２膜１３１２
を部分的に０．５μｍの深さまでエッチングする。その
後、絶縁層として１００ｎｍの膜厚のＡｌ_２Ｏ_３膜１３
１３と膜面垂直方向の磁界を発生させる配線として１μ
ｍ の膜厚のＡｌ膜１３１４を連続して成膜し、素子上
部に形成されているレジストとさらにその上部に成膜さ
れているＡｌ_２Ｏ_３膜およびＡｌ膜を除去する。次に、
露出しているＡｌ膜の表面をプラズマ酸化によって酸化
させＡｌ_２Ｏ_３絶縁膜１３１５を形成する。その後、リ
フトオフ法によってＡｌ上部電極１３１６を形成し、表
面をＡｌ_２Ｏ_３絶縁膜１３１７で覆う。さらにリフトオ
フ法によって膜面内方向の磁界を発生させる配線として
０．５μｍの厚さのＡｌ線１３１８を形成する。

【００５９】作成した素子面積は１μｍ×１μｍで磁界
を発生させるための書き込み線であるＡｌ配線の幅は１
μｍとした。磁界を印加するためのＡｌ配線に電流密度
５０ｍＡ／μｍ^２の電流を流すと、素子にはそれぞれ一
本の配線から膜面垂直方向に約３．５ｋＡ／ｍの磁界が
印加され、膜面内方向には約６ｋＡ／ｍの磁界が印加さ
れる。

【００６０】次に素子ｂの磁性膜のみを選択して磁化反
転させる方法について説明する。Ａｌ配線ｘとｙに逆方
向の電流を流し、素子ｂに対して膜面垂直すなわち磁化
容易軸方向に複数の磁界印加手段から同方向の磁界が印
加されるようにする。例えばこのとき素子には膜面垂直
方向に２Ｈｎの大きさの磁界が印加されているとする。
同時にＡｌ配線αに電流を流し素子ｂに膜面内方向に大
きさＨｉの磁界が印加されるようにする。このようにす
ると素子ｂ以外には、膜面内方向にＨｉの大きさの磁界
と膜面垂直方向に２Ｈｎの大きさの磁界が同時に印加さ
れることは無い。したがって、これらの磁界の大きさを
適当に選ぶことによって素子ｂの磁性膜のみ磁化反転さ
せることができ、特定のメモリ素子を選択することが可
能である。

【００６１】また本実施例においては、膜面内方向に印
加する磁界用の導電線を新たに設けているが、ＭＲＡＭ
の場合においては例えばビット線などの配線と兼用する
ことも可能であり、この際には素子の小型化を図ること
ができ、また作製プロセスも簡易になるので好ましい。
またメモリ素子間の配線を隣接する素子で共用すること
によって、より素子の小型化が達成される。

【００６２】（実施例４）本実施例においては実施例３
で用いたメモリ素子（磁気抵抗効果膜）を３行３列にマ
トリックス配置したＭＲＡＭについて説明する。図１５
は本実施例の等価回路図である。Ｒ１１〜Ｒ３３がマト
リックス配置されたメモリ素子であり、Ｔ１１〜Ｔ３３
がトランジスタである。実線は磁気抵抗効果膜の抵抗変
化を検出する回路であり、破線はメモリ素子に印加する
磁界を発生するための回路である。また、図１６は１つ
の素子の周辺部分を模式的に示す断面図である。１が基
板、１０が膜面垂直方向に磁界を印加する書き込み線、
４がゲート電極、１２がソース電極、１３がドレイン電
極、２がソース領域、３がドレイン領域、５がローカル
配線、６がビット線である。また、５０１〜５０５はコ
ンタクトプラグであり、７が面内方向に磁界を印加する
配線、８が絶縁膜、３０がメモリ素子である。

【００６３】このようなＭＲＡＭにおいて、任意の素子
の磁化を選択的に反転させる方法について説明する。こ
こで、電源８０２によって生じる電流は、磁気抵抗効果
膜に対して磁化容易軸から傾いた方向に印加される磁界
を発生させるものであり、膜面内方向が好ましい。電源
８０３および電源８０４によって生じる電流は、メモリ
素子に対して磁化容易軸方向、すなわち膜面垂直方向に
印加する磁界を発生させるものである。例えば、メモリ
素子Ｒ２２の磁化を選択的に反転させる場合について述
べる。メモリ素子Ｒ２２に膜面内方向に磁界を印加する
ため、トランジスタ７３２をＯＮにする。図からわかる
ように、このとき同時にメモリ素子Ｒ２１およびメモリ
素子Ｒ２３にも同じ大きさの磁界が膜面内方向に印加さ
れる。さらに、トランジスタ７２２をＯＮにし、メモリ
素子Ｒ２２に膜面垂直方向に磁界を印加する。このとき
同時にメモリ素子Ｒ１２およびメモリ素子Ｒ３２にも同
じ大きさの磁界が膜面垂直方向に印加される。ただし、
磁気抵抗効果膜の磁化をどちらに向けるかによって、膜
面垂直方向へ印加する磁界の方向を変える必要がある。
これはこの導線に印加する電圧の極性を変えることで達
成される。例えば、膜面垂直下方向に磁界を印加する場
合、トランジスタ７４１およびトランジスタ７４２をＯ
Ｎにし、膜面垂直上方向に磁界を印加する場合、トラン
ジスタ７５１およびトランジスタ７５２を同時にＯＮに
する。上記の動作によってメモリ素子Ｒ２２にのみ膜面
内方向と膜面垂直方向の両方向に磁界が印加される。こ
の際に、垂直方向に磁界を印加するための導電線の電流
値と膜面内方向に磁界を印加するための導電線の電流値
とを適宜変化させることによって、任意の方向から任意
の強度で磁界を印加することが可能となる。例えば、ま
ず膜面内方向への磁界を印加した後、徐々に垂直方向へ
の磁界の強度を大きくしていくことによって、合成磁界
の方向は膜面内、即ち垂直磁化膜の磁化容易軸方向に対
して、π／２の方向から、徐々に垂直方向となり最終的
に膜面内方向への磁界の印加を止めて、垂直方向のみへ
の磁界が印加されるようにしてもよい。徐々に合成磁界
の方向を変えることによって、スムーズな磁化反転が達
成され、結果的に磁化反転磁界を小さくすることが可能
となり、これによって、配線に流す電流値を小さくする
ことが可能となり、更に磁気メモリの省電力化が可能と
なる。

【００６４】また、ここで合成磁界の大きさ及び方向を
変化させる手段としては、磁化容易軸方向とそれから傾
いた方向の磁界の大きさまたは、印加タイミングを制御
することによって容易に制御できる。例えば図１５にお
いては、トランジスタ７２１〜７２３、７３１〜７３３
をオンするタイミングを制御する回路を用いたり、図で
は電源電圧は一定であるが、ここを可変電源を用いて、
電圧を制御する回路を設けてもよい。

【００６５】ただし、ＭＲＡＭなどにおいて、情報の記
録再生における磁化反転に関しては、磁界の大きさ、方
向をその都度変化させて印加させる手段を有すると、周
辺回路が煩雑になる恐れがある。したがって、このよう
な場合にはあえて、磁界の大きさ、方向を変える必要は
なく、磁化容易軸方向と、磁化容易軸から傾いた方向に
磁界を同時に印加することによって、特定のメモリ素子
が選択されるように、メモリ素子の物性値などを設定し
ておけばよい。

【００６６】磁気抵抗効果膜において非磁性膜の上下に
形成した磁性膜の磁化が、一方はその方向が固定され、
他方は印加される磁界によって反転可能であるならば、
一方の磁性膜は、膜面垂直方向、すなわち磁化容易軸方
向の磁界と、膜面内方向の磁界とで磁化反転し、もう一
方の層はこれらの磁界によって磁化反転しない。この
時、上記の磁界印加方法によって磁化反転が生じるのは
メモリ素子Ｒ２２のみである。また、素子が保磁力差型
の磁気抵抗効果膜であり、保磁力が比較的小さい読み出
し層が、膜面垂直方向に印加する磁界のみでも磁化反転
可能であるならば、上記動作によってメモリ素子Ｒ２２
の他に、メモリ素子Ｒ１２およびメモリ素子Ｒ３２も読
み出し層の磁化が反転する。ただし、記録層が反転する
のはメモリ素子Ｒ２２のみである。つまりメモリ素子Ｒ
２２にのみ記録が行なわれることとなり、結果的に特定
のメモリ素子を選択することが可能となる。

【００６７】このような磁気抵抗効果膜においては、読
み出し時の磁界印加は膜面垂直方向のみで良い。さら
に、磁気抵抗効果膜の読み出し層の磁化反転に膜面内方
向と膜面垂直方向の両方向の磁界印加が必要である場
合、磁化反転はメモリ素子Ｒ２２でのみ生じるが、読み
出し時には、記録層の磁化が反転しないように、電源８
０３および電源８０４の電圧あるいはさらに電源８０２
は、記録時の電圧よりも小さくし、発生する磁界の大き
さを小さくすればよい。この場合には、一方の磁性膜が
磁化容易軸方向の磁界により磁化反転し、他方の磁性膜
は磁化容易軸方向の磁界と膜面内方向の磁界によって磁
化反転するように物性値を設定しておくとよい。この際
の磁化容易軸方向の磁界の大きさは一定とし、面内方向
の磁界によって、どちらの磁性膜の磁化を反転させるか
選択すると、磁化容易軸方向の磁界の大きさを変化させ
ることが必要なくなり、周辺回路を簡易にすることが可
能となる。

【００６８】次に読み出し動作を説明する。例えば、メ
モリ素子Ｒ２２に記録された情報を読み出す場合、トラ
ンジスタ７１２およびトランジスタＴ２２をＯＮにす
る。すると電源８０１、固定抵抗３００およびメモリ素
子Ｒ２２が直列に接続された回路となる。したがって、
電源電圧は固定抵抗３００の抵抗値とメモリ素子Ｒ２２
の抵抗値の割合でそれぞれの抵抗に分圧される。電源電
圧は固定されているので磁気抵抗効果膜の抵抗値が変化
するとそれにしたがって、磁気抵抗効果膜にかかる電圧
は異なる。この電圧値をセンスアンプＡｍｐで読み出
す。ここで読み出し方法には主に二通り挙げられる。一
方は、磁気抵抗効果膜にかかっている電圧値の大きさを
検出しその大きさによって情報を識別する方法であり、
これを絶対検出という。他方は磁気抵抗効果膜の読み出
し層の磁化方向のみ変化させ、そのときに生じる電圧の
変化の違いによって情報を識別する方法である。読み出
し層の磁化を反転させたとき、電圧値が例えば下がりこ
れを『１』とするならば、逆に電圧値が上がった場合は
『０』である。このような読み出し方法を差動検出とい
う。

【００６９】もちろん本発明の磁化反転方法においては
どちらの読み出し方法を用いても良い。上記の様に、本
実施例のＭＲＡＭにおいては小さな電力でも駆動可能と
なる。

【００７０】（実施例５）本実施例においては垂直磁化
ＴＭＲ素子を用いたＭＲＡＭについて詳細に説明する。
図１７は、本実施例のＭＲＡＭの主に情報記憶に関係す
る部分の構成を示す回路図である。本実施例のＭＲＡＭ
は、３×３のマトリクス状に配置されたメモリセルＣ１
１〜Ｃ１３、Ｃ２１〜Ｃ２３、Ｃ３１〜Ｃ３３と、読み
出し・書き込み兼用の第２の書き込み線であるビット線
ＢＬ１〜ＢＬ３と、読み出し用のワード線ＷＬ１〜ＷＬ
３と、第１の書き込み線である書き込み線ＷＷＬ１〜Ｗ
ＷＬ３とを有している。ビット線ＢＬ１〜ＢＬ３は、互
いに平行に、メモリセルの各行毎に配線されている。ワ
ード線ＷＬ１〜ＷＬ３は、互いに平行で、ビット線ＢＬ
１〜ＢＬ３と交差してメモリセルの各列毎に配線されて
いる。書き込み線ＷＷＬ１〜ＷＷＬ３は互いに平行であ
り、ワード線ＷＬ１〜ＷＬ３と平行にメモリセルの各列
毎に配線されている。書き込み線ＷＷＬ１〜ＷＷＬ３と
ビット線ＢＬ１〜ＢＬ３とは、互いに交差するように、
かつ交差点では絶縁層によって電気的に絶縁されるよう
に配線されている。

【００７１】メモリセルＣ１１〜Ｃ３３は、それぞれ電
界効果型トランジスタＴ１１〜Ｔ３３と、強磁性体の磁
化方向を選択することにより電気抵抗値が変化するＴＭ
Ｒ素子ｒ１１〜ｒ３３とを有している。ＴＭＲ素子ｒ１
１〜ｒ３３は、厚さ０．５〜２ｎｍの薄いアルミニウム
酸化膜を、２層の垂直方向（厚さ方向）に磁化容易軸を
有するフェリ磁性体で挟んだ構造となっている垂直ＴＭ
Ｒ素子である。垂直方向（厚さ方向）に磁化容易軸を有
するフェリ磁性体としては、ガドリニウム（Ｇｄ）、テ
ルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）のいずれか
を含むＧｄＦｅ、ＧｄＦｅＣｏ、ＴｂＦｅＣｏ、ＤｙＦ
ｅ、ＤｙＦｅＣｏ等がある。ＴＭＲ素子ｒ１１〜ｒ３３
では、記憶される情報は、２層の磁性層の一方をメモリ
層とし、そのメモリ層の磁化方向によって決定される。
メモリ層の磁化方向は、反転磁界以上の外部磁界が印加
されない限り保存されるので、ＴＭＲ素子ｒ１１〜ｒ３
３は、不揮発性のメモリとして動作する。ＴＭＲ素子ｒ
１１〜ｒ３３では、２つの磁性層の磁化方向が同じ（平
行）である場合と、反対（反平行）である場合とで抵抗
値が異なるので、アルミニウム酸化膜を介して流れるト
ンネル電流値の差異を検出することによって、記憶され
た情報の読み出しが行われる。

【００７２】メモリセルＣ１１では、電界効果型トラン
ジスタＴ１１のドレインと、ＴＭＲ素子ｒ１１の一方の
端子とは接続されている。同様に、メモリセルＣ１２〜
Ｃ３３は、電界効果型トランジスタＴ１２〜Ｔ３３のド
レインと、それに対応するＴＭＲ素子ｒ１２〜ｒ３３の
一方の端子とがそれぞれ接続された構成となっている。
また、ＴＭＲ素子ｒ１１、ｒ１２、ｒ１３の他方の端子
は、ビット線ＢＬ１に接続されている。同様に、ＴＭＲ
素子ｒ２１、ｒ２２、ｒ２３の他方の端子は、ビット線
ＢＬ２に接続され、ＴＭＲ素子ｒ３１、ｒ３２、ｒ３３
の他方の端子は、ビット線ＢＬ３に接続されている。

【００７３】電界効果型トランジスタＴ１１、Ｔ２１、
Ｔ３１のゲート端子は、読み出し用のワード線ＷＬ１に
接続されており、ソース端子は接地されている。同様
に、電界効果型トランジスタＴ１２、Ｔ２２、Ｔ３２の
ゲート端子は、別の読み出し用のワード線ＷＬ２に接続
され、電界効果型トランジスタＴ１３、Ｔ２３、Ｔ３３
のゲート端子は、さらに別の読み出し用のワード線ＷＬ
３に接続され、それらのソース端子は接地されている。

【００７４】書き込み線ＷＷＬ１〜ＷＷＬ３には、双方
向に電流を流すために、それぞれ４個の電界効果型トラ
ンジスタＴｗ１１〜Ｔｗ１４、Ｔｗ２１〜Ｔｗ２４、Ｔ
ｗ３１〜Ｔｗ３４で構成される駆動回路が接続されてい
る。また、ビット線ＢＬ１〜ＢＬ３には、書き込み時に
電流を流すための、それぞれ２個の電界効果型トランジ
スタＴｂ１１〜Ｔｂ１２、Ｔｂ２１〜Ｔｂ２２、Ｔｂ３
１〜Ｔｂ３２で構成される駆動回路が接続されており、
読み出し時に使用されるセンスアンプＳＡ１、ＳＡ２、
ＳＡ３が電界効果型トランジスタＴｓ１、Ｔｓ２、Ｔｓ
３を介してそれぞれに接続されている。センスアンプＳ
Ａ１、ＳＡ２、ＳＡ３のもう一方の入力には、参照電位
が入力される。

【００７５】電界効果型トランジスタＴｗ１１〜Ｔｗ１
４、Ｔｗ２１〜Ｔｗ２４、Ｔｗ３１〜Ｔｗ３４はスイッ
チング素子であり、対角にある電界効果型トランジスタ
（例えば、Ｔｗ２１では、Ｔｗ２４）が同時にオンする
と、対応する書き込み線（Ｔｗ２１、Ｔｗ２４の場合
は、ＷＷＬ２）に電流を流すことができ、この電流によ
って、ＴＭＲ素子（例えばｒ２２）に垂直方向の磁界が
印加されるようになる。

【００７６】電界効果型トランジスタＴｂ１１〜Ｔｂ１
２、Ｔｂ２１〜Ｔｂ２２、Ｔｂ３１〜Ｔｂ３２もスイッ
チング素子であり、同一ビット線に接続された電界効果
型トランジスタ（例えば、Ｔｂ２１とＴｂ２２）が同時
にオンすると、そのビット線（Ｔｂ２１とＴｂ２２の場
合は、ＢＬ２）に電流を流すことができ、この電流によ
って、ＴＭＲ素子（例えば、ｒ２２）に、面内方向の磁
界が印加されるようになる。以上の動作により、垂直・
面内磁界が同時に印加されたＴＭＲ素子のメモリ層は磁
化反転可能となり、情報記憶、すなわち書き込み動作可
能となる。なお、上述の回路は、半導体基板上に形成さ
れている。

【００７７】本実施形態の磁気薄膜メモリ装置では、こ
の他に、ビット線ＢＬ１〜ＢＬ３や、書き込み線ＷＷＬ
１〜ＷＷＬ３に書き込み電流を流すための制御手段であ
る書き込み駆動回路１１を備えている。書き込み駆動回
路１１は、上述の書き込み動作が可能となるように、ス
イッチング素子である電界効果型トランジスタＴｗ１１
〜Ｔｗ１４、Ｔｗ２１〜Ｔｗ２４、Ｔｗ３１〜Ｔｗ３
４、Ｔｂ１１〜Ｔｂ１２、Ｔｂ２１〜Ｔｂ２２、Ｔｂ３
１〜Ｔｂ３２を駆動する。

【００７８】図１８は、本実施形態の磁性薄膜メモリ装
置の主に情報読み出しに関係する部分の構成を示す回路
図であり、メモリセルＣ２２に記録されている情報を読
み出す場合の動作について説明する。

【００７９】読み出し駆動回路１２は、電界効果型トラ
ンジスタＴｂ２１をオン状態とし、センスアンプＳＡ２
に接続されている電界効果型トランジスタＴｓ２、Ｔｂ
２２をオフ状態として、ビット線ＢＬ２にＴｂ２１を介
して一定電圧を印加する。この状態で、読み出し用のワ
ード線ＷＬ２に電圧を印加して、素子選択のトランジス
タＴ１２〜Ｔ３２をオンにすると、ＴＭＲ素子ｒ２２に
は電流が流れ、ビット線ＢＬ２の電位が降下する。この
電位降下量は、電界効果トランジスタＴｂ２１のオン抵
抗とＴＭＲ素子ｒ２２の抵抗およびトランジスタＴ２２
のオン抵抗により決まるため、ＴＭＲ素子ｒ２２の抵抗
に依存する。

【００８０】ビット線ＢＬ２の電位は、電界効果型トラ
ンジスタＴｓ２をオンすれば、センスアンプＳＡ２に入
力され、参照電位Ｒｅｆと比較される。

【００８１】ビット線ＢＬ２の電位が参照電位Ｒｅｆよ
りも高ければ、ＴＭＲ素子を構成する２層の磁性層の磁
化方向が反平行であることを意味し、ビット線ＢＬ２の
電位が参照電位Ｒｅｆよりも低ければ、ＴＭＲ素子を構
成する２層の磁性層の磁化方向が平行であることを意味
する。以上述べたように、第２の書き込み線であるビッ
ト線ＢＬ１〜ＢＬ３は、読み出し線としても用いられ
る。

【００８２】図１９は、本実施例の磁気メモリ装置の構
造を示す断面図である。図１９に示すように、ｐ型シリ
コン基板１上には、ＳｉＯ_２から成る埋め込み型の素子
分離領域１１と、スイッチング素子として機能する電界
効果型トランジスタＴ１１〜Ｔ３３のｎ型拡散領域２
（ソース）、３（ドレイン）と、ＳｉＯ_２ゲート絶縁膜
２２と、ポリシリコンのゲート電極４とが形成されてい
る。また、さらに、その上には、書き込み線１０と、ロ
ーカル配線５と、ＴＭＲ膜３０と、ビット線６とが備え
られている。ポリシリコンのゲート電極４は、図１７に
示すワード線ＷＬ１〜ＷＬ３のいずれかに接続されてい
る。

【００８３】ＴＭＲ膜３０は、図１７のＴＭＲ素子ｒ１
１〜ｒ３３のいずれかに対応し、ビット線６は、図１７
のビット線ＢＬ１〜ＢＬ３のいずれかに対応し、書き込
み線１０は、書き込み線ＷＷＬ１〜ＷＷＬ３のいずれか
に対応する。ローカル配線５は、ＴｉＮで構成され、電
界効果型トランジスタのドレインとＴＭＲ層３０の一方
の端子とを接続する。ビット線６は、Ｔｉ／ＡｌＳｉＣ
ｕ／Ｔｉで構成されている。

【００８４】書き込み線１０は、ＴＭＲ層３０に近接
し、ＴＭＲ層３０のやや下方に設けられている。つま
り、書き込み線１０は、ＴＭＲ層３０の積層方向にＴＭ
Ｒ層３０と重ならない位置に、ＴＭＲ層３０の面内方向
に平行に配線されている。書き込み線１０に双方向の電
流を流すことにより、ＴＭＲ層３０には、上向きあるい
は下向きの磁界が印加されるようになる。

【００８５】ビット線６は、ＴＭＲ層３０の直上に、Ｔ
ＭＲ層３０の面内方向に平行に配線されているため、ビ
ット線６に流れる電流は、ＴＭＲ素子に対して面内方向
の磁界を発生する。つまり、書き込み線１０は、ビット
線６よりもＰ型シリコン基板１側に配線されている。

【００８６】情報の記憶時には、書き込み線１０で発生
する磁界と同時に印加されることにより、ＴＭＲ膜４の
メモリ層は、書き込み線１０に流れる電流によって発生
する磁界の方向に磁化される。なお、ＴＭＲ層３０の面
内であれば、面内磁界の方向は任意でよい。したがっ
て、書き込み線１０に流れる電流によって生じる磁界の
方向に関わらず、常に一定方向の面内磁界を発生させれ
ばよい。つまり、ビット線６には一方向の電流を流せば
よいので、図１７に示すように、ビット線６に接続され
る駆動回路を、電界効果型トランジスタ２つだけとして
簡略化することができる。なお、情報の読み出し時に
は、電界効果型トランジスタをオンにして、ビット線６
を介して、ＴＭＲ層３０に電流を流すことにより、ビッ
ト線６の電位がＴＭＲ層の抵抗値に応じた大きさに降下
する。

【００８７】以上述べたように、本実施例のＭＲＡＭで
は、垂直方向に磁化容易軸を有する磁性層で構成された
垂直ＴＭＲ素子に情報を書き込む際に、垂直磁界と面内
磁界とを同時に垂直ＴＭＲ素子に印加する。そのため、
書き込み線に流す電流の大きさを大幅に低減化すること
ができる。また、２本の書き込み線のうち、１本を、読
み出し線として兼用することによって、メモリ駆動に必
要な配線数を４本から３本に削減することができる。さ
らに、面内磁界の方向は常に１方向でよいため、面内磁
界を発生させるための駆動回路の構成を簡略化すること
ができる。

【００８８】ここで磁気抵抗効果膜の磁性膜の物性値に
関して、２つの設定が考えられる。非磁性膜を挟む磁性
膜の磁化反転磁界を各々異ならせておいて、磁化反転磁
界が大きい膜は書き込み線とビット線による磁界の印加
によって磁化反転するように設定しておき、他方の膜は
書き込み線による磁界のみによって磁化反転するように
設定しておく。もしくは、磁化反転磁界が大きな膜は、
書き込み線とビット線による書き込み動作時において磁
化が反転せずに、他方の膜のみが磁化反転するように設
定しておく。前者は絶対検出、差動検出両者で用いるこ
とができるが、特に差動検出の時に有効であり、後者は
絶対検出の時に有効である。磁化容易軸方向に印可され
る磁界の大きさを反転させる磁性層によって変化させる
必要はなく、ビット線に流れる電流による磁界によって
選択が可能となる。

【００８９】なお、本実施例のＭＲＡＭでは、ビット線
６がＴＭＲ層３０の直上、書き込み線１０がＴＭＲ層３
０の下部磁性層の底面より下側であるとしたが、これに
限定されるものではなく、ビット線６がＴＭＲ層３０の
直下にあってもよいし、書き込み線１０がＴＭＲ層３０
の上部磁性層の上面より上側にあってもよい。書き込み
線１０は、図２０に示すように、メモリセルのレイアウ
トの制限を満たすのであれば、ＴＭＲ層３０とほぼ同一
平面上に配線されているのがＴＭＲ素子に効率よく磁界
が印加されるため望ましい。

【００９０】（実施例６）本実施例においてはＭＲＡＭ
の他の構造例を示す。図２１は、本実施例のＭＲＡＭの
構造を示したものである。記号の無い部分は、基本的に
絶縁体である。基板１０００上に、第１磁性層、非磁性
層、第２磁性層からなるメモリ素子Ｒ１１〜Ｒ３２があ
り、それらの上部には、ビット線６１〜６３が設けられ
ている。下部にはプラグ電極１２が設けられている。プ
ラグ電極５０の先には、図示していないが電界効果トラ
ンジスタのドレイン電極に接続して、アクティブマトリ
ックス構造とするか、もしくは、図２２のように、上部
のビット線と直交する様に下部ビット線を設けて単純マ
トリックス構造にしてもよい。またプラグ電極は必ずし
も設ける必要は無い。

【００９１】メモリ素子の近傍には、絶縁膜を介して、
書き込み線１０１、１０２がビット線と直交するように
設けられており、メモリ素子は、磁気抵抗効果膜を構成
する第１磁性層、第２磁性層を有しており、両磁性層と
も膜面垂直方向に磁化している。

【００９２】磁気抵抗効果膜は、第１磁性層と第２磁性
層が非磁性層を挟んで積層された構成のものであり、こ
こでは非磁性層として絶縁体を用いたスピントンネル膜
構成を呈するものを例にとって説明するが、これに限ら
れるものではない。第１磁性層と第２磁性層は、膜面垂
直方向に主たる磁化方向を有するもので、磁化容易軸を
この方向に有しているものが好適である。

【００９３】このような磁性層としては、希土類元素と
鉄族元素の合金（ＲＥ−ＴＭ）が適しており、具体的に
は、ＧｄＦｅ、ＧｄＦｅＣｏ、ＴｂＦｅ、ＴｂＦｅＣ
ｏ、ＤｙＦｅ、ＤｙＦｅＣｏなどが良い。また、これら
以外に、ＰｔＣｏ、ＰｄＣｏやＣｏＣｒなどを用いても
良く、膜面垂直方向に主たる磁化方向をもつものであれ
ばこれらに限られるものではない。しかし、希土類鉄族
合金が、室温で非晶質を呈し、これにより結晶体を用い
た場合にみられるような、粒界ノイズ等が無く電気ノイ
ズが低減できるため、より望ましい。

【００９４】また、第１磁性層と絶縁層、第２磁性層と
絶縁層の間には、抵抗変化率が大きく、第１磁性層もし
くは第２磁性層と磁気的に結合するような磁性層を挟む
とより望ましい。このような磁性層の例としては、Ｆ
ｅ、Ｃｏ、ＣｏＦｅなどが挙げられる。磁気的な結合と
しては、交換結合と静磁結合が考えられ、このどちらを
用いても良いが、交換結合を利用するのがより望まし
い。

【００９５】再生は電流を膜面に対して垂直に流し、ト
ンネル現象によって第１磁性層から第２磁性層へ電子が
移動することを利用して行なう。磁性膜中の伝導電子は
そのスピンを保ったままトンネルするため、両磁性層の
磁化状態によってトンネル確率が変化し、それが電気抵
抗の変化となって現れる。したがって、磁気抵抗効果膜
の積層方向の抵抗は、第１磁性層と該第２磁性層の磁化
の相対角度によって異なる。より具体的には、平行の場
合は抵抗が小さく、反平行の場合は抵抗が大きくなる。
また、上向きスピンと下向きスピンの状態密度の差が大
きい方がこの抵抗値は大きくなり、より大きな再生信号
が得られるため、絶縁膜の上下の磁性層はスピン分極率
の高い磁性材料を用いることが望ましい。例えば、フェ
ルミ面における上下スピンの偏極量が大きいＦｅ、Ｃｏ
などを主成分として選定してなる。

【００９６】第１磁性層及び第２磁性層の膜厚は、２ｎ
ｍ以上で５０ｎｍ以下であることが望ましい。これは磁
性層の膜厚が２ｎｍ以下となると、サブミクロンにメモ
リ素子を微細化した際に第１磁性層、第２磁性層の体積
が小さくなりそれに応じて各層の垂直磁気異方性エネル
ギーが低下し、各層の磁化の保持機能が低下してしまう
ためである。また、より望ましくは５ｎｍ以上が良い。
また磁性層の膜厚が５０ｎｍ以上となるとセルの抵抗値
が大きくなりすぎる等の問題があるため、５０ｎｍ以下
が望ましい。

【００９７】非磁性層は、スピントンネル構造の磁気抵
抗効果膜に場合においては電子がスピンを保持してトン
ネルするために、絶縁層でなければならない。非磁性膜
の全部が絶縁層であっても、その一部が絶縁層であって
もよい。絶縁層の例としては非磁性金属膜を酸化させた
酸化膜がよく利用される。例えばＡｌ膜の一部を空気中
もしくは真空中でプラズマ酸化によって生成されたＡｌ
_２Ｏ_３層などが例として挙げられる。他に、窒化アルミ
ニウムＡｌＮｘ、酸化シリコンＳｉＯｘ、窒化シリコン
ＳｉＮｘ、ＮｉＯｘが例として挙げられる。好ましく
は、酸化アルミニウムＡｌＯｘがよい。それは、スピン
トンネル構造においては第１磁性層と第２磁性層の伝導
電子のエネルギーに、適切なポテンシャルバリアーが存
在することが必要であり、ＡｌＯｘはこのバリアーを得
ることが容易で、製造プロセスも簡易なためである。

【００９８】また、前記非磁性層は数ｎｍ程度の均一な
層であって、その絶縁部分の膜厚は０．５ｎｍ以上３ｎ
ｍ以下であることが望ましい。これは、０．５ｎｍ未満
である場合、第１磁性層と第２磁性層が電気的にショー
トしてしまう可能性があるからであり、３ｎｍを超える
場合、電子のトンネル現象が起きにくくなるからであ
る。さらに、望ましくは、１ｎｍ以上２．５ｎｍ以下で
あることが望ましい。

【００９９】記録は、第１、２磁性層の近傍に置かれた
書き込み線に電流を流し、それによって発生する磁界に
よって第１磁性層もしくは第２磁性層の磁化を反転させ
て行う。電流の方向によって、上向きもしくは下向きの
磁界が発生しスピンの向きを上向きもしくは下向きにす
ることができる。

【０１００】書き込み線は、磁気抵抗効果膜の膜面垂
直、すなわち磁化容易軸方向に磁界が印加されるように
電流を流すことができるようにする。このためには、書
き込み線は、膜面と平行に電流が流れるように配置する
のが好ましい。書き込み線と磁気抵抗効果膜が電気的に
接続され、再生時に磁性薄膜素子に流す電流が書き込み
線に洩れて再生信号が劣化することを防ぐために書き込
み線と磁気抵抗効果膜との間には絶縁膜が設けられる。

【０１０１】書き込み線と磁気抵抗効果膜の間隔は、長
い場合には十分な磁界を印加することができず、短い場
合には、書き込み線と磁気抵抗効果膜の間で絶縁破壊が
生じたり、トンネル電流が流れる恐れがあるため少なく
とも１ｎｍ以上５００ｎｍ以下で、望ましくは、５ｎｍ
以上１００ｎｍ以下とするのがよい。

【０１０２】また、メモリ素子をマトリックス状に配置
すると、書き込み線近傍の磁気抵抗効果膜に同様に磁界
がかかる。このため、上述したように、ビット線にも電
流を流して、交差する磁気抵抗効果膜のみに大きな合成
磁界がかかるようにして、特定のメモリセルを選択す
る。

【０１０３】ここで記録方法、特に特定のメモリ素子を
選択する場合に関して、図２１を用いて更に詳細に説明
する。例えば図２１においてメモリ素子Ｒ３１の磁化状
態を変化させるとすると、まず書き込み線１０１に矢印
の方向に電流を流す。すると、書き込み線近傍にあるメ
モリ素子Ｒ１１、Ｒ２１、Ｒ３１には、上向きの磁界が
印加される。メモリ素子Ｒ１２、Ｒ２２、Ｒ３２には、
書き込み線１０１からの距離が離れているため、十分な
磁界が印加されない。次にビット線６２に矢印の方向に
電流を流す。すると、メモリ素子Ｒ３１、Ｒ３２には上
向き方向の成分が主である磁界が印加される。また、メ
モリ素子Ｒ１１、Ｒ１２には、略下向きの磁界が印加さ
れる。

【０１０４】よって、メモリ素子Ｒ３１にのみ充分な磁
界が印加される。その他のメモリ素子には、充分な磁界
が印加されないことになる。よって、磁性層の持つ磁化
反転磁界を書き込み線からの磁界と隣接するビット線か
らの合成磁界との間に設定しておけば、マトリックス状
に配置された多数のメモリ素子の中から、特定の素子の
みの磁化状態を変化させることが可能となる。

【０１０５】なお、書き込み線とビット線に電流を流す
順番は、逆でもよく、また書き込み線とビット線に同時
に電流を流しても良い。また、どちらかの電流を徐々に
低減させてもよい。特に、ビット線、書き込み線からの
磁界の少なくとも一方が、磁化容易軸方向から傾いた方
向となっている場合には、磁化容易軸から傾いた方向の
磁界印加を止めた後に、磁化容易軸方向への磁界をとめ
ることによって、メモリ素子に印加される磁界の大きさ
方向が容易に磁化反転を行うことが可能である。特に磁
化容易軸から傾いた方向の磁界を、磁性膜の磁化が完全
に磁化反転する前に印加を止め、磁化容易軸方向の磁界
を磁化が完全に反転するまで大きさを保って印加するの
が好ましい。この際の制御は、書き込み線もしくはビッ
ト線に印加するパルスのタイミングや大きさを制御する
回路を周辺に設けておけばよい。

【０１０６】また、書き込み線１０１とメモリ素子の距
離が、メモリ素子Ｒ１１に近く、Ｒ１２に遠い場合につ
いて示したが、同じ距離にあっても、例えば、書き込み
線１０１とメモリ素子Ｒ１２、Ｒ２２、Ｒ３２間との間
に、磁界を遮断するような物体、例えば、パーマロイな
どの軟磁性膜を設けて、書き込み線１０１から発生する
磁界の強さを制御することによって、メモリ素子Ｒ１
２、Ｒ２２、Ｒ３２には、十分な磁界が印加されないよ
うにしてもよい。同様に、その他の素子においても、防
磁シールドとなるような層を設けることによって印加さ
れる磁界を適宜制御することが可能であるし、もしくは
磁界の印加方向で磁化反転磁界の大きさが異なるような
素子を用いることによって、素子の選択を行なってもよ
い。

【０１０７】また、図２３に示すように書き込み線と、
隣接する１本のビット線と、記録を行なうメモリ素子に
接続されたビット線とに電流を流してメモリ素子の特定
を行ない、記録を行なってもよい。この場合には、特定
のメモリ素子に対して、ビット線から膜面内方向、すな
わち磁化容易軸から傾いた方向の磁界が印加され、書き
込み線から磁化容易軸方向の磁界が印加される。

【０１０８】特定のメモリ素子を選択する際において、
隣接する素子に接続されているビット線に電流を流す
か、選択する素子に接続されているビット線に電流を流
すかは、ＭＲＡＭのレイアウトによって適宜選べばよい
ものであって、流す電流値及び配線の本数と、隣接する
素子間の距離及びビット線との距離によって決まるもの
である。

【０１０９】通常、ＭＲＡＭにおいては、ビット線はメ
モリ素子の極近傍に配置することが可能であるため、選
択する素子に接続されているビット線によって磁化容易
軸から傾いた方向、膜面内方向に印加し且つ、書き込み
線によって磁化容易軸方向に磁界を印加するのが要する
電流も小さく好適である。

【０１１０】本実施例のようにビット線を記録に用いる
ことによって、デバイス構造を複雑化することなく、２
本の導電線による合成磁界をメモリ素子に印加すること
が可能となり、特定の素子の選択が可能となる。

【０１１１】また、垂直磁化膜を用いたメモリ素子で
は、１μｍ以下に微細化しても、スピンカーリングが生
じることが無い。このため、本実施例の磁気抵抗効果膜
は、幅と長さの比を１とすることができ、幅（＝長さ）
を０．５μｍ、０．２μｍ、０．１μｍ、０．０５μｍ
と、小さくしても、磁化の保存性が失われることが無
い。このため、セル面積を小さくすることが可能とな
り、集積度を高めることができる。

【０１１２】一般にＭＲＡＭにおいて、情報を読み出す
方法としては絶対検出法と差動検出法の２種類があるこ
とは前述したとおりであるが、ここでは更に詳細に説明
する。まず絶対検出法において用いられる磁気抵抗効果
膜の構成は「メモリ層（第１磁性層）／非磁性層／ピン
層（第２磁性層）」であり、第１磁性層を磁化情報が保
存されるメモリ層、第２磁性層を保存時、記録時、再生
時のいずれの状態でも常に決められた一定の方向に磁化
が配向したピン層とする。例えば、“０”、“１”のデ
ータを、第１磁性層の磁化の上向き、下向きにそれぞれ
対応させる。情報の記録は書き込み線に流す電流による
発生磁界によって第１磁性層の磁化を反転させて行う。
こうすれば、“０”のときは抵抗値が小さく、“１”の
場合は抵抗値が大きくなるので、再生時は磁性層の磁化
反転は行わずに抵抗の絶対値で情報の検出を行うことが
できる。このため、再生時に抵抗値の変化を検出するた
めの磁化反転を行う必要がなく、高速で、かつ、小さい
消費電流で再生を行うことができる。上述の説明では第
２磁性層のスピンの向きを上向きとしたが、下向きでも
よく、また、“０”、“１”のデータを第１磁性層の磁
化の向きを下向き、上向きに対応させてももちろん良
い。

【０１１３】また、第１磁性層、第２磁性層ともに磁性
材料としては、前述のＲＥ−ＴＭ材料を用いることがで
きるが、ピン層である第２磁性層は、特に保磁力が高い
ＴｂＦｅ、ＴｂＦｅＣｏ、ＤｙＦｅ、ＤｙＦｅＣｏなど
が望ましい。

【０１１４】第１磁性層の保磁力は低すぎると、メモリ
性能が劣化し、高すぎると記録電流を大きくする必要が
あるので、５Ｏｅ以上で５０Ｏｅ以下が望ましい。第２
磁性層の保磁力は低すぎると記録再生時に磁化反転する
恐れが生じ、高すぎるとスピンを一方向に配向させる初
期化作業が困難であるため、２０Ｏｅ以上で２０ｋＯｅ
以下にすることが望ましい。また、第１磁性層の保磁力
は第２磁性層の保磁力の半分程度にすることが望まし
い。

【０１１５】次に差動検出法について説明する。差動検
出法に用いられるメモリ素子の構成は「検出層（第１磁
性層）／非磁性層／メモリ層（第２磁性層）」であり、
第２磁性層は情報が保存されるメモリ層として、第１磁
性層は、第２磁性層に保存された情報を、磁気抵抗効果
を利用して読み出すために設けられている。“０”、
“１”のデータを、第２磁性層の磁化の上向き、下向き
にそれぞれ対応させる。記録は記録電流による発生磁界
によって第２磁性層の磁化を反転させて行う。

【０１１６】読み出しは、書き込み線に記録時よりも弱
い電流、もしくは書き込み線を２本設けて１本の書き込
み線にのみ電流を流すなどして、記録時よりも小さい磁
界を発生させて、メモリ層の磁化は反転させずに検出層
の磁化のみを反転させる。これによって、抵抗値が
“０”の場合は小から大へ、“１”の場合は大から小に
変化するので、抵抗値変化により記録情報を検出するこ
とができる。差動検出法は、微分検出法等を用いて微少
な信号変化でも検出できるため、検出感度のよい再生を
行うことができる。

【０１１７】第１磁性層、第２磁性層ともに磁性材料と
しては、希土類−鉄族合金（ＲＥ−ＴＭ）材料を用いる
ことができるが、どちらの層も記録再生時に磁化反転さ
せるため、より保磁力の低いＧｄＦｅ、ＧｄＦｅＣｏな
どが望ましい。第１磁性層の保磁力は低すぎると、再生
信号が劣化し、高すぎると再生電流が大きくなるので、
２Ｏｅ以上で２０Ｏｅ以下が望ましい。第２磁性層の保
磁力は低すぎるとメモリ性能が劣化し、高すぎると記録
電流が高くなるので、５Ｏｅ以上で５０Ｏｅ以下にする
ことが望ましい。また、第１磁性層の保磁力は第２磁性
層の保磁力の半分程度にすることが望ましい。

【０１１８】（実施例７）図２４に本実施例のＭＲＡＭ
の構造を示す。本実施例においては選択するメモリ素子
に隣接するメモリ素子に接続されている両側のビット線
と、書き込み線とを用いて磁界印加を行う。例えば、メ
モリ素子Ｒ２２の磁化状態を変化させる場合について説
明する。

【０１１９】隣接のビット線６１と６３の各々に、矢印
で示したように逆方向に電流を流す。すると、ビット線
６２の下部に位置するメモリ素子には、上向きの磁界が
主成分である磁界が印加される。さらに、書き込み線１
０２にも、矢印で示した向きに電流を流すと、ビット線
６２の下部に位置するメモリ素子のうち、Ｒ２２には他
のメモリ素子よりも大きな磁界が印加される。

【０１２０】これらの電流の向きを逆にすれば、下向き
の磁界を印加することができる。本実施例のメモリ素子
には、垂直方向に磁化した磁性膜を用いているため、マ
トリックス状に配置した多数のメモリ素子のうち、特定
のメモリ素子のみの磁化状態を変化させることが可能と
なる。

【０１２１】なお、書き込み線とビット線に電流を流す
順番は、逆でもよく、また書き込み線とビット線に同時
に電流を流しても良い。この際に、素子と配線の位置関
係から磁化容易軸方向から傾いている磁界印加を先にや
めた後に、磁化容易軸方向からの磁界印加を止めるよう
に電流を流せば、磁化容易軸方向に磁化が向きやすく好
適である。ＭＲＡＭにおいては、メモリ素子と配線との
位置関係に制約があるため、特定の素子を選択して記録
を行なう際にはメモリセル内のレイアウトに応じて、任
意の書き込み線とビット線の組み合わせを選べばよい。
また、このような場合には磁界印加タイミングの制御用
の周辺回路を設ける。

【０１２２】本実施例においては、書き込み線が隣接す
るメモリ素子の中間にあり、ビット線間隔が一様であっ
ても、例えば書き込み線１０２−メモリ素子Ｒ２２間と
書き込み線１０２−メモリ素子Ｒ２３間の距離が同じ
で、ビット線６１と６２、６２と６３の間隔が同じであ
っても、マトリックス状に配置されたメモリセル中の特
定のメモリ素子の磁化状態を変化させることができる。
よって集積度の高いメモリを実現することができる。

【０１２３】（実施例８）図２５に本実施例のＭＲＡＭ
の構造を示す。図２５はメモリ素子の下部にトランジス
タを付与した構造の断面図を示したものである。記号の
記載の無い部分は、基本的に絶縁体部分を示す。半導体
基板１には、ドレイン領域３、ソース領域２、ゲート電
極４からなるＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ）−ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆ
ｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；電界効果型トランジス
タ）が形成されている。そして、メモリ素子３０は、プ
ラグ電極５０を介して、電界効果トランジスタのドレイ
ン電極１３に接続されており、ドレイン領域直上に形成
されている。また、１２がソース電極、１３がドレイン
電極、１０が書き込み線、６がビット線である。図示し
ていないが、磁気抵抗効果膜からなるメモリ素子３０と
ビット線６との間に防磁シールドとなるようなパーマロ
イ層などを挿入してもよい。または、磁気抵抗効果素子
上にコンタクトプラグを立ててビット線６との距離を変
化させることによって、ビット線からの印加磁界を制御
することも可能である。

【０１２４】本実施例によれば、デバイス構造を複雑化
することなく、２本もしくは３本の導電線による合成磁
界を磁気抵抗素子に印加することが可能となり、容易に
特定の素子の選択を行なうことができる。

【０１２５】多数のメモリセルをマトリックス状に配置
して、書き換え速度が速い大容量のメモリを実現するた
めには、本実施例に示したような、電界効果トランジス
タを付与する構造が望ましい。これは、単純マトリック
ス型では、各磁気抵抗素子にダイオードを設けることが
実質的に必要であるが、このダイオードはキャパシタン
スの容量成分を持つため、情報再生時に信号の立ち上が
りが遅くなるためである。但し、この速度の遅れが許容
できる範囲内での使用形態であれば、単純マトリックス
型においてもメモリセルの占有面積を小さくすることが
でき高集積度が達成できる。

【０１２６】（実施例９）図２６に本実施例のメモリの
構造例を示す。図２５と同様の機能を有するものは、同
様の番号を付す。図２６はメモリ素子の下部に電界効果
トランジスタを付与した構造において隣接するメモリセ
ル間においてソース領域を共有化した構造の断面図であ
る。本実施例においてはメモリ素子の抵抗値を検出する
際に、ビット線の端部に一定電位を印加し、電界効果ト
ランジスタのソースを接地電位とすることによって、メ
モリ素子の抵抗値に対応した電位が、ビット線のもう片
方の端部に出力され、この電位を参照電位と比較するこ
とで、検出を行なう。本実施例のようにソース電極を隣
接セルとで共有化することによって、ソース電極の本数
を減らすことができ構造を簡略化することが可能とな
る。つまり、本実施例によれば、デバイス構造を複雑化
することなく、２本もしくは３本の導電線による合成磁
界を特定のメモリ素子に印加することが可能となり、さ
らに、メモリ素子の下部に電界効果トランジスタを設け
た場合においても、ソース電極の本数を少なくすること
が可能となる。

【０１２７】（実施例１０）図２７に本実施例のメモリ
の構造例を示す。図２５と同様の機能を有するものには
同様の番号を付す。本実施例はメモリ素子の下部に電界
効果トランジスタを付与し、隣接するメモリセル間にお
いて書き込み線を共有化した構造となっている。半導体
基板１には、ドレイン領域３、ソース領域２、ゲート電
極４からなるＭＯＳ−ＦＥＴが形成されており、ソース
領域２は、隣接の電界効果トランジスタ間で共有化され
ている。共有化されていない電界効果トランジスタどう
しは、シャロートレンチアイソレーション１１によっ
て、電気的に分離されている。

【０１２８】電界効果トランジスタのドレイン領域３に
は、プラグ電極５０を介して、ドレイン領域３の直上の
位置に、膜面垂直方向に磁化した磁気抵抗効果膜を有す
るメモリ素子３０が接続され、さらにビット線６に接続
されている。ソース電極１２には、図示していないが接
地配線が設けられている。また、メモリ素子３０の側部
に、絶縁体を介して書き込み線１０が設けられている。
書き込み線１０、ゲート線４、ソース電極１２に接続さ
れた接地配線は、紙面の垂直方向に伸びている。ビット
線は紙面の平面方向に伸びている。図２８に、図２７の
メモリ構造を平面図で示す。磁気抵抗効果膜から成るメ
モリ素子Ｒ１１〜１６がビット線６１に接続されてお
り、同様にＲ２１〜Ｒ２６がビット線６２に、Ｒ３１〜
Ｒ３６がビット線６３に、Ｒ４１〜Ｒ４６がビット線６
４に、Ｒ５１〜Ｒ５６がビット線６５に、Ｒ６１〜Ｒ６
６がビット線６６に、接続されている。ビット線、書き
込み線はそれぞれ、図．３１に記載されているものと対
応している。また、シャロートレンチアイソレーション
領域１１１、１１２は書き込み線と平行に配されてい
る。また、ビット線６１とビット線６２間にもシャロー
トレンチアイソレーション領域が設けられており、他の
ビット線間も同様である。

【０１２９】本実施例の記録方法を図２８を参照して説
明する。図２８は図２７のメモリセルの上方からみた平
面図である。例えば図２８の点線で囲まれた部分のＲ３
３を含むメモリセルに記録を行なうとする。書き込み線
１０２に矢印の方向に電流を流すと、Ｒ１３〜Ｒ６３に
上向きの磁界が、Ｒ１４〜Ｒ６４には下向きの磁界が印
加される。同時に、隣接のビット線６２と６４に矢印で
示すように、互いに逆方向に電流を流す。こうすると、
メモリ素子Ｒ３１〜Ｒ３６には、それぞれのビット線か
らの上向きの合成磁界が印加される。このため、メモリ
素子Ｒ３３のみに、強い磁界が印加されることになる。
磁界の方向は、電流の方向によって上もしくは下に変更
することができ、電流を流す書き込み線を選ぶことによ
って特定のメモリセルのみに、選択的に情報の記録を行
うことができる。

【０１３０】再生方法に関して図２８を参照して更に詳
細に説明する。例えば図２８においてメモリ素子Ｒ３３
を含むメモリセルの読み出しを行うとすると、まず記録
時と同様に書き込み線１０２と隣接のビット線６２と６
４に矢印の方向に電流を流す。そうするとＲ３３には、
上向きの磁界が印加される。記録時よりも電流値を小さ
くすれば、メモリ層の磁化方向はそのままで、検出層の
磁化のみを反転させることができる。また、印加磁界の
方向は、電流の方向によって上もしくは下に変更するこ
とができるので、正負の電流パルスを流せば、検出層の
磁化を反転させ、そのときに生じる抵抗の変化をビット
線６３で検出すれば良い。なお、“０”、“１”のデー
タを第２磁性層の磁化を下向き、上向きに対応させても
良い。

【０１３１】メモリ素子に印加される磁界の大きさは
０．２μｍの設計ルールの半導体加工設備を用いて、幅
０．３μｍ、厚み０．４μｍの書き込み線に、電流２．
４ｍＡ（電流密度２０ｍＡ／μｍ^２）を流し、幅０．２
μｍ、厚み０．４μｍのビット線に、電流０．８ｍＡ
（電流密度１０ｍＡ／μｍ^２）を流した場合に、厚み方
向に配線の中心から０．２μｍ離れた地点では、磁性膜
に約１５Ｏｅの磁界が印加される。このとき、隣接のメ
モリセルには、１０Ｏｅ以下の磁界しか印加されない。

【０１３２】また０．２μｍの設計ルールの半導体加工
設備を用いて、０．４μｍ、厚み０．３μｍの書き込み
線に、電流２．４ｍＡ（電流密度２０ｍＡ／μｍ２）を
流し、幅０．２μｍ、厚み０．２μｍのビット線に、電
流０．８ｍＡ（電流密度２０ｍＡ／μｍ２）を流すと、
磁界発生点までの距離が書き込み線の中心から０．３５
μｍ、ビット線の中心からの距離が０．１０μｍの地点
では、１３Ｏｅ印加される、周囲のメモリセルでは、平
均８Ｏｅ以下の磁界しか印加されない。

【０１３３】本実施例の構造においては、書き込み線を
隣接する左右のメモリセルで共有化して簡略化した構造
にしても、その他の書き込み線を新たに設ける必要が無
いので、デバイス構造を簡単にすることができる。ま
た、３本の導電線を用いて、メモリ素子に磁界を印加す
るので、大きな磁界を印加することができるので、情報
の保存性を向上させるためにメモリ素子に保磁力の大き
なものを選択する際にも情報の書き込みを行なうことが
できる。

【０１３４】（実施例１１）図２９に、本実施例に用い
た本発明のメモリの構造例を示す。図２５と同様の機能
を有するものは同様の番号を付す。本実施例は書き込み
線が接地電極と一体化している構造となっている。書き
込み線１０は、電界効果トランジスタのソース領域に接
続された接地電極１２と接続されて一体化されている。
書き込み線１０は、紙面垂直方向に伸びており、端部に
は電界効果トランジスタなどのスイッチング素子が接続
されており、接地電位もしくは電流源のどちらかに接続
されるようになっている。このうち電流源は、書き込み
に必要な電流を流すことが可能な電流源である。そし
て、読み出し動作を行う場合は、接地電位として、書き
込み動作を行う場合は、電流源に接続する。

【０１３５】この構造では、書き込み線を接地配線と共
通化しているため、書き込み線を新たに配置する必要が
無い。このため、デバイス構造が簡略化できる。

【０１３６】（実施例１２）図３０に本実施例に用いた
本発明のメモリの構造例を示す。図２５と同様の機能を
有するものには同様の番号を付す。本実施例においては
メモリ素子の下部に電界効果トランジスタを付与した構
造においてドレイン電極を自己整合的に形成した構造を
示している。図２５のデバイス構造においては、ドレイ
ン領域３にプラグ電極５を立てるときに、位置合わせ時
のずれがＦ（最小加工寸法）あるとすると、３Ｆの幅を
取る必要があり、ドレイン領域３の面積は、９×（Ｆの
自乗）が必要となる。これに対して、本実施例のデバイ
ス構造においては、ドレイン電極１３が自己整合的に形
成されているため位置合わせマージンが不要で、ドレイ
ン領域３とドレイン電極１３との位置あわせマージン
を、原理的に０にでき、ドレイン領域３の面積を１×
（Ｆの自乗）とより小さくすることが可能となる。更に
メモリの小型化するためには面積比は、６０％以上が望
ましく、さらに望ましくは８０〜９０％以上にするとよ
い。

【０１３７】（実施例１３）本実施例のＭＲＡＭの構成
図を図３２に示す。本実施例のメモリ素子には膜面内に
磁化容易軸を有する磁性膜を有する磁気抵抗効果膜を用
いている。図１６と同様の機能を有するものには同様の
番号を付して説明は省く。磁気抵抗効果膜３０に対し
て、書き込み線１０及びビット線６から膜面内方向に磁
界を印加する。ただしこの際に書き込み線による磁界を
磁性膜の磁化を向けたい方向に印加し、ビット線による
磁界は前記磁界と膜面内において、ある一定の角度傾い
た方向から印加する。この際に、ある程度磁化が反転し
た後にビット線による磁界を印加した後に、書き込み線
による磁界印加を止めることによって、ビット線と書き
込み線による磁界印加を同時に止めた場合と比較して、
書き込み磁界による磁界の大きさを小さくすることが可
能になった。印加磁界の大きさ及び方向を変化させる手
段は、例えばビット線に流す電流による磁界印加を止め
るタイミングと、書き込み線に流す電流による磁界印加
を止めるタイミングをずらすような制御手段を周辺回路
に設ければよい。またこの際のメモリセルを上方から見
た平面図を図３３に示す。

【０１３８】

【発明の効果】本発明によれば、磁化反転に要する合成
磁界の大きさを小さくすることが可能となり、特に磁気
抵抗効果素子を用いたＭＲＡＭにおいては、磁化反転さ
せるために要する電流を低減することが可能となる。も
しくは高集積可能なＭＲＡＭを提供することが可能とな
る。

【図面の簡単な説明】

【図１】本発明の磁化反転方法の一例について説明する
模式図である。

【図２】垂直磁気異方性を有する磁性膜に対して、外部
磁界を垂直方向および面内、垂直両方向から印加した際
に、磁性層の垂直方向を向いている磁界の向きを反転さ
せるのに必要な磁界の大きさを表すグラフである。

【図３】本発明の磁化反転方法の一例について説明する
ための模式図である。

【図４】本発明の磁化反転方法の一例を説明するための
磁化曲線である。

【図５】本発明の磁化反転方法の一例を説明するための
磁化曲線である。

【図６】本発明の磁化反転方法の一例を説明するための
磁化曲線である。

【図７】垂直磁化膜を用いた磁気抵抗効果膜における記
録再生原理を説明するための図で、（ａ）および（ｂ）
は、記録情報「１」の読み出しを行う場合の磁化の状態
を模式的に示す断面図、（ｃ）および（ｄ）は、記録情
報「０」の読み出しを行う場合の磁化の状態を模式的に
示す図である。

【図８】実施例１で用いた装置の構成を示す模式図であ
る。

【図９】実施例１で用いた磁性膜の構成を示す模式図で
ある。

【図１０】実施例１で測定された磁気抵抗曲線を示す図
である。

【図１１】実施例２で用いた磁性膜の構成を示す模式図
である。

【図１２】実施例２で測定された磁気抵抗曲線を示す図
である。

【図１３】実施例３に記載のメモリ素子を模式的に示す
図である。

【図１４】実施例３で用いた磁性膜の構成を示す模式図
である。

【図１５】実施例４に記載のメモリの等価回路図であ
る。

【図１６】実施例４に記載のメモリの一素子の周辺を模
式的に示す図である。

【図１７】実施例５のＭＲＡＭの主に情報記憶に関係す
る部分の構成を示す等価回路図である。

【図１８】実施例５のＭＲＡＭの主に情報読み出しに関
係する部分の構成を示す等価回路図である。

【図１９】実施例５のＭＲＡＭの構造を示す模式図であ
る。

【図２０】書き込み線とメモリセルとの位置関係を示す
模式図である。

【図２１】実施例６のＭＲＡＭ構造の一例を示す斜視図
である。

【図２２】実施例６のＭＲＡＭ構造の一例を示す斜視図
である。

【図２３】実施例６のＭＲＡＭ構造の一例を示す斜視図
である。

【図２４】実施例７のＭＲＡＭ構造の一例を示す斜視図
である。

【図２５】実施例８のＭＲＡＭ構造を示す模式図であ
る。

【図２６】実施例９のＭＲＡＭ構造を示す模式図であ
る。

【図２７】実施例１０のＭＲＡＭ構造を示す模式図であ
る。

【図２８】実施例１０のＭＲＡＭ構造を示す平面図であ
る。

【図２９】実施例１１のＭＲＡＭ構造を示す模式図であ
る。

【図３０】実施例１２のＭＲＡＭ構造を示す模式図であ
る。

【図３１】磁気抵抗効果膜に垂直磁化膜を用いた場合の
メモリセル構成の一例を示す図である。

【図３２】実施例１３のＭＲＡＭ構造を示す模式図であ
る。

【図３３】実施例１３のＭＲＡＭ構造を示す平面図であ
る。

【符号の説明】

ＢＬ１〜ＢＬ３ ビット線 Ｃ１１〜Ｃ３３ メモリセル Ｒ１１〜Ｒ３３ 磁気抵抗効果（メモリ）素子 Ｔ１１〜Ｔ３３ トランジスタ ＷＬ１〜ＷＬ３ ワード線 ＷＷＬ１〜ＷＷＬ６ 書き込み線 １ 半導体基板 １０ 書き込み配線 １１ 素子分離領域 １２ ソース電極 １３ ドレイン電極 １０１〜１０３ 書き込み線 １１００ 基板 １１１１ 磁性膜 １１１２ 磁性膜 １１１３ 非磁性膜 １１１４ 磁性膜 １１１５ 保護膜 １３１１ 基板 １３１２ ＳｉＯ２膜 １３１３ 絶縁膜 １３１４ 配線 １３１５ 絶縁膜 １３１６ 上部電極 １３１７ 絶縁膜 １３１８ 配線 １４１１ 配線 １４１２ 磁性膜 １４１３ 磁性膜 １４１４ 非磁性膜 １４１５ 磁性膜 ２ ソース領域 ３ ドレイン領域 ４ ゲート線 ３０ 磁気抵抗効果膜 ３１ 磁性膜 ３３ 非磁性膜 ３４ 磁性膜 ４０ 磁化容易軸から傾いた方向の磁界 ４１ 膜面垂直方向の印加磁界 ４２ 膜面内方向の印加磁界 ５ ローカル配線 ５１〜５４ 電磁石 ６ ビット線 ６１〜６３ ビット線 ７ 面内方向に磁界を印加するための配線 ７１１〜７３３ トランジスタ ８ 絶縁膜 ８０１〜８０４ 電源 ９００ 基板 ９０１ 磁性膜 ９０２ 非磁性膜 ９０３ 磁性膜 ９０４ 保護膜

フロントページの続き (31)優先権主張番号 特願2001−250124(P2001−250124) (32)優先日 平成13年８月21日(2001．8．21) (33)優先権主張国 日本（ＪＰ） (72)発明者 関口 芳信 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 Ｆターム(参考） 5F083 FZ10 LA12 LA16 MA06 MA16 MA19 NA08

Claims (53)

【特許請求の範囲】
1. 【請求項１】 磁気抵抗効果膜に外部磁界を印加する磁
   化反転方法において、 前記磁気抵抗効果膜は磁化容易軸が膜面垂直方向である
   磁性層によって非磁性層を挟んだ構造を有し、前記外部
   磁界は、前記磁性層の磁化容易軸方向を含む複数の方向
   からの磁界であることを特徴とする磁化反転方法。
2. 【請求項２】 前記磁化容易軸方向に印加する磁界は、
   複数の磁界印加手段による磁界であることを特徴とする
   請求項１に記載の磁化反転方法。
3. 【請求項３】 更に、前記磁気抵抗効果膜の、前記磁性
   層と非磁性層との間に前記磁性層よりも面内磁気異方性
   の大きな磁性層を有することを特徴とする請求項１に記
   載の磁化反転方法。
4. 【請求項４】 前記磁性層と前記面内磁気異方性の大き
   な磁性層とが交換結合していることを特徴とする請求項
   ３に記載の磁化反転方法。
5. 【請求項５】 前記非磁性層は絶縁体であることを特徴
   とする請求項１に記載の磁化反転方法。
6. 【請求項６】 前記外部磁界は導線を流れる電流による
   磁界であることを特徴とする請求項１に記載の磁化反転
   方法。
7. 【請求項７】 磁性膜に外部から磁界を印加して磁化方
   向を変化させる磁化反転方法において、前記磁性膜に対
   して複数の方向から磁界を印加し、各々の磁界の大きさ
   を変化させて前記磁性膜の磁化反転を行なうことを特徴
   とする磁化反転方法。
8. 【請求項８】 少なくとも一つの磁界は、前記磁性膜の
   磁化が完全に反転する間に大きさを変化させて印加する
   第一の磁界で、他方の磁界は一定の大きさの磁界を印加
   した後、前記磁性膜の磁化が完全に反転する間その磁界
   を保持している第二の磁界であることを特徴とする請求
   項７に記載の磁化反転方法。
9. 【請求項９】 前記磁性膜の磁化容易軸は膜面垂直方向
   であることを特徴とする請求項７に記載の磁化反転方
   法。
10. 【請求項１０】 前記磁性膜は非磁性層を複数の磁性層
    で挟んだ構造を有することを特徴とする請求項７に記載
    の磁化反転方法。
11. 【請求項１１】 前記磁性膜は磁気抵抗効果膜であるこ
    とを特徴とする請求項１０に記載の磁化反転方法。
12. 【請求項１２】 前記磁性層は膜面垂直方向に磁化容易
    軸を有することを特徴とする請求項１１に記載の磁化反
    転方法。
13. 【請求項１３】 更に、前記磁性層と前記非磁性層との
    間に前記磁性層よりも面内磁気異方性の大きな磁性層を
    有することを特徴とする請求項１２に記載の磁化反転方
    法。
14. 【請求項１４】 前記第二の磁界は前記磁性膜の磁化容
    易軸方向であることを特徴とする請求項８に記載の磁化
    反転方法。
15. 【請求項１５】 前記複数の磁界印加方向は、前記磁性
    膜の磁化容易軸方向から傾いた方向を含み、前記磁性膜
    の磁化容易軸方向と該磁化容易軸から傾いた方向の磁界
    を同時に印加し、磁化容易軸から傾いた磁界印加を止め
    た後に、磁化容易軸方向の磁界印加を止めることを特徴
    とする請求項１４に記載の磁化反転方法。
16. 【請求項１６】 前記磁界は導線を流れる電流によるも
    のであることを特徴とする請求項８に記載の磁化反転方
    法。
17. 【請求項１７】 磁化容易軸が膜面垂直方向である磁性
    膜に外部から磁界を印加して磁化方向を変化させる磁化
    反転方法において、 前記磁性膜は、非磁性層を複数の磁性層で挟んだ磁気抵
    抗効果膜であり、前記印加磁界は、前記磁性膜の磁化容
    易軸から傾いた方向からの磁界であることを特徴とする
    磁化反転方法。
18. 【請求項１８】 前記磁界は導線を流れる電流によるも
    のであることを特徴とする請求項１７に記載の磁化反転
    方法。
19. 【請求項１９】 磁化容易軸が膜面垂直方向である第一
    の磁性層と第二の磁性層を有し、前記第一の磁性層及び
    第二の磁性層で非磁性層を挟んだ構造を有する磁気抵抗
    効果膜において、 前記第一の磁性層の磁化反転磁界＜前記第二の磁性層の
    磁化反転磁界、であって、前記第二の磁性層は、前記第
    一の磁性層の磁化反転磁界と磁化容易軸から傾いた磁界
    を同時に印加することによって磁化反転することを特徴
    とする磁気抵抗効果膜。
20. 【請求項２０】 磁化容易軸から傾いた磁界方向が、前
    記磁性層の膜面内方向であることを特徴とする請求項１
    ９に記載の磁気抵抗効果膜。
21. 【請求項２１】 更に、前記第二の磁性層と前記非磁性
    層との間に前記第二の磁性層よりも面内磁気異方性の大
    きな磁性層を有することを特徴とする請求項１９に記載
    の磁気抵抗効果膜。
22. 【請求項２２】 前記磁性層と前記面内磁気異方性の大
    きな磁性層とが交換結合していることを特徴とする請求
    項２１に記載の磁気抵抗効果膜。
23. 【請求項２３】 前記第一及び／または第二の磁性層は
    フェリ磁性体であることを特徴とする請求項１９に記載
    の磁気抵抗効果膜。
24. 【請求項２４】 磁化容易軸が膜面垂直方向である第一
    の磁性層と第二の磁性層を有し、前記第一の磁性層と前
    記第二の磁性層で非磁性層を挟んだ構造を有する磁気抵
    抗効果膜において、 前記第一の磁性層は、磁化容易軸方向の磁界印加と磁化
    容易軸から傾いた方向の磁界印加によって磁化反転し、
    前記第二の磁性層は前記第一の磁性層に印加した磁界に
    よっても磁化方向を保持することを特徴とする磁気抵抗
    効果膜。
25. 【請求項２５】 前記磁化容易軸から傾いた方向の磁界
    は前記磁性層の膜面内方向である請求項２４に記載の磁
    気抵抗効果膜。
26. 【請求項２６】 更に、前記第一の磁性層と前記非磁性
    層との間に前記第一の磁性層よりも面内磁気異方性の大
    きな磁性層を有することを特徴とする請求項２４に記載
    の磁気抵抗効果膜。
27. 【請求項２７】 前記第一の磁性層と前記面内磁気異方
    性の大きな磁性層とが交換結合していることを特徴とす
    る請求項２６に記載の磁気抵抗効果膜。
28. 【請求項２８】 前記第一及び／または第二の磁性膜は
    フェリ磁性体であることを特徴とする請求項２４に記載
    の磁気抵抗効果膜。
29. 【請求項２９】 基板と、 該基板上に設けられた、磁化容易軸が膜面垂直方向であ
    る複数の磁性層によって非磁性層を挟んだ構造を有する
    磁気抵抗効果膜と前記磁気抵抗効果膜に磁界を印加する
    ための書き込み線と、 前記磁気抵抗効果膜の前記基板と対向する側に設けられ
    たビット線と、を有する磁気メモリにおいて、 前記書き込み線及びビット線に流れる電流による磁界に
    よって、前記磁気抵抗効果膜の少なくとも一方の磁性層
    の磁化を反転させることを特徴とする磁気メモリ。
30. 【請求項３０】 基板と、 該基板上に設けられた磁化容易軸が膜面垂直方向である
    複数の磁性層によって非磁性層を挟んだ構造を有する磁
    気抵抗効果膜と、 前記磁気抵抗効果膜に磁界を印加するための書き込み線
    と、 前記磁気抵抗効果膜の前記基板と対向する側にビット線
    とを有する磁気メモリにおいて、 前記書込み線による磁界が前記磁気抵抗効果膜の前記磁
    性層の磁化容易軸方向に印加され、前記ビット線による
    磁界が磁化容易軸から傾いた方向に印加されることを特
    徴とする磁気メモリ。
31. 【請求項３１】 前記非磁性層が絶縁体であることを特
    徴とする請求項２９又は３０に記載の磁気メモリ。
32. 【請求項３２】 前記書き込み線が隣接する前記磁気抵
    抗効果膜において共有されていることを特徴とする請求
    項２９または３０に記載の磁気メモリ。
33. 【請求項３３】 更に、前記磁性層と非磁性層との間
    に、前記磁性層よりも面内磁気異方性の大きな磁性層を
    有することを特徴とする請求項２９又は３０に記載の磁
    気メモリ。
34. 【請求項３４】 前記磁性層と前記面内磁気異方性の大
    きな磁性層とが交換結合していることを特徴とする請求
    項３３に記載の磁気メモリ。
35. 【請求項３５】 前記磁気抵抗効果膜の少なくとも一つ
    の磁性層が磁化容易軸方向の磁界によって磁化反転し、
    更に一つの磁性層は磁化容易軸方向の磁界と磁化容易軸
    方向から傾いた磁界の両者を印加することによって磁化
    が反転する磁性層であり、磁化容易軸方向の磁界と磁化
    容易軸方向から傾いた方向の磁界を印加することによっ
    て情報の記録を行い、磁化容易軸方向の磁界のみを印加
    することによって情報の再生を行なうことを特徴とする
    請求項２９〜３４のいずれか１項に記載の磁気メモリ。
36. 【請求項３６】 前記磁気抵抗効果素子の少なくとも一
    つの磁性層が磁化容易軸方向と磁化容易軸方向から傾い
    た方向の磁界を印加することによって磁化反転し、更に
    一つの磁性層は同様の磁界を印加しても磁化反転しない
    磁性膜であり、磁化容易軸方向と磁化容易軸から傾いた
    方向の磁界を印加することによって情報の記録及び／ま
    たは再生を行なうことを特徴とする請求項２９〜３４の
    いずれか１項に記載の磁気メモリ。
37. 【請求項３７】 前記基板上に複数の磁気抵抗効果膜が
    マトリックス状に配置されていることを特徴とする請求
    項２９〜３６のいずれか１項に記載の磁気メモリ。
38. 【請求項３８】 情報記録時において、前記ビット線及
    び前記書込み線に電流を流すことによって磁界を印加し
    て磁気抵抗効果膜の選択を行なうことを特徴とする請求
    項３７に記載の磁気メモリ。
39. 【請求項３９】 磁気抵抗効果膜の選択を行なうビット
    線は隣接する磁気抵抗効果膜に接続されているビット線
    であることを特徴とする請求項３８に記載の磁気メモ
    リ。
40. 【請求項４０】 磁気抵抗効果膜の選択を行なうビット
    線は、選択する磁気抵抗効果膜に接続されているビット
    線であることを特徴とする請求項３８に記載の磁気メモ
    リ。
41. 【請求項４１】 前記ビット線による磁界が前記磁気抵
    抗効果膜の膜面内成分を有することを特徴とする請求項
    ３８に記載の磁気メモリ。
42. 【請求項４２】 前記ビット線による磁界が前記磁気抵
    抗効果膜の磁化容易軸方向成分を有することを特徴とす
    る請求項３８に記載の磁気メモリ。
43. 【請求項４３】 更に、前記磁気抵抗効果膜に接続され
    たトランジスタを有することを特徴とする請求項３７に
    記載の磁気メモリ。
44. 【請求項４４】 前記磁気抵抗効果膜が前記トランジス
    タのドレイン領域直上に形成されていることを特徴とす
    る請求項４３に記載の磁気メモリ。
45. 【請求項４５】 前記トランジスタのソース領域に接続
    されたソース電極線が前記書込み線を兼ねることを特徴
    とする請求項３７に記載の磁気メモリ。
46. 【請求項４６】 基板と、 該基板上に形成された磁化容易軸が膜面垂直方向である
    磁性層によって非磁性層を挟んだ構造を有する磁気抵抗
    効果膜と、 前記磁気抵抗効果膜に磁界を印加するための書き込み線
    と、 前記磁気抵抗効果膜の前記基板と対向する側に設けられ
    たビット線と、 を有する磁気メモリにおいて、 前記磁気抵抗効果膜の磁性膜に対して外部磁界を印加す
    る際に、その大きさもしくは方向を変化させて印加する
    手段を有することを特徴とする磁気メモリ。
47. 【請求項４７】 前記非磁性層が絶縁体であることを特
    徴とする請求項４６に記載の磁気メモリ。
48. 【請求項４８】 隣接する前記磁気抵抗効果膜において
    前記書き込み線が共有されていることを特徴とする請求
    項４６又は４７に記載の磁気メモリ。
49. 【請求項４９】 前記書込み線及びビット線による磁界
    が前記磁気抵抗効果膜に対して磁化容易軸方向及び磁化
    容易軸方向から傾いた方向となるように前記磁気抵抗効
    果膜を配置することを特徴とする請求項４６に記載の磁
    気メモリ。
50. 【請求項５０】 更に、前記磁性層と非磁性層との間に
    前記磁性層よりも面内磁気異方性の大きな磁性層を有す
    ることを特徴とする請求項４６に記載の磁気メモリ。
51. 【請求項５１】 磁化容易軸から傾いた方向は、前記磁
    性層の膜面内方向であり、情報の記録時に、膜面内方向
    の磁界の印加を止めた後、磁化容易軸方向の磁界印加を
    止めることを特徴とする請求項４６に記載の磁気メモ
    リ。
52. 【請求項５２】 基板と、 該基板上にマトリックス状に形成された磁気抵抗効果膜
    と、 前記磁気抵抗効果膜に磁界を印加するための書き込み線
    と、 前記磁気抵抗効果膜の前記基板と対向する側に設けられ
    たビット線とを有する磁気メモリにおいて、 前記磁気抵抗効果膜は、第一の磁性層、第二の磁性層、
    非磁性層、第三の磁性層、第四の磁性層がその順に積層
    され、少なくとも第一及び第四の磁性層は磁化容易軸が
    膜面垂直方向であり、前記第二及び第三の磁性層は前記
    第一及び第二の磁性層よりも面内磁気異方性が大きく、
    前記書き込み線により前記第一及び第二の磁性層の磁化
    容易軸方向に磁界を印加すると同時に、前記ビット線に
    より磁化容易軸から傾いた方向に磁界を印加することに
    よって、特定の磁気抵抗効果膜の選択を行なうことを特
    徴とする磁気メモリ。
53. 【請求項５３】 基板と、 該基板上にマトリックス状に形成された複数の磁気抵抗
    効果膜と、 前記磁気抵抗効果膜に対して磁界を印加するための書き
    込み線と、 前記磁気抵抗効果膜の前記基板と対向する側にビット線
    と、 を有する磁気メモリにおいて、 前記磁気抵抗効果膜は磁化容易軸が膜面垂直方向である
    磁性層によって非磁性層を挟んだ構造を有し、前記書込
    み線による磁界と前記ビット線による磁界を同時に印加
    し、ビット線による磁界の印加を止めた後、前記磁気抵
    抗効果膜の少なくとも一つの磁性層の磁化が前記書き込
    み線による磁界方向にそろった後に、書き込み線による
    磁界の印加を止めて情報の記録または再生を行なうこと
    を特徴とする磁気メモリ。