JP2011096734A - 情報記憶素子及びその駆動方法 - Google Patents
情報記憶素子及びその駆動方法 Download PDFInfo
- Publication number
- JP2011096734A JP2011096734A JP2009246889A JP2009246889A JP2011096734A JP 2011096734 A JP2011096734 A JP 2011096734A JP 2009246889 A JP2009246889 A JP 2009246889A JP 2009246889 A JP2009246889 A JP 2009246889A JP 2011096734 A JP2011096734 A JP 2011096734A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic body
- electrode
- word
- information storage
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【課題】高い記録密度を実現することができる情報記憶素子を提供する。
【解決手段】連続して形成された導電性の第１の磁性体を含むワード電極１と、第１の磁性体に接して形成された非磁性膜と、第１の磁性体に対して、非磁性膜５を介して接続された第２の磁性体とを含む。そして、ワード電極１の両端部に配置され、ワード電極１の端部の磁化の方向を設定するための磁化設定機構２と、第２の磁性体の保磁力を低減させるための保磁力低減機構と、ワード電極１と交差するように連続して形成された導電性のビット電極３を含む情報記憶素子を構成する。ワード電極１は、第１の磁性体を兼ねていてもよい。ビット電極３は、保磁力低減機構や第２の磁性体を兼ねていてもよい。
【選択図】図１
【解決手段】連続して形成された導電性の第１の磁性体を含むワード電極１と、第１の磁性体に接して形成された非磁性膜と、第１の磁性体に対して、非磁性膜５を介して接続された第２の磁性体とを含む。そして、ワード電極１の両端部に配置され、ワード電極１の端部の磁化の方向を設定するための磁化設定機構２と、第２の磁性体の保磁力を低減させるための保磁力低減機構と、ワード電極１と交差するように連続して形成された導電性のビット電極３を含む情報記憶素子を構成する。ワード電極１は、第１の磁性体を兼ねていてもよい。ビット電極３は、保磁力低減機構や第２の磁性体を兼ねていてもよい。
【選択図】図１
Description
本発明は、磁性体を使用した情報記憶素子及びその駆動方法に係わる。
コンピュータ等の情報機器では、外部記憶装置としてハードディスクが広く使われている。
しかしながら、ハードディスクは回転機構を伴うため、小型化や省電力化が難しい。
しかしながら、ハードディスクは回転機構を伴うため、小型化や省電力化が難しい。
また、小型機器用の外部記憶装置として、フラッシュメモリを用いたＳＳＤが使われ始めているが、価格が高く、記憶容量も十分ではなく、さらに、記録回数に制限があり、外部記憶装置としての使用に制限がある。
そこで、高記憶容量で不揮発であり、かつ高速の読み書きが可能な記憶装置が望まれている。
そして、不揮発メモリの候補として、情報を磁性体の磁化として記録する磁気メモリが注目され、開発が進められている。その中で、電流磁場によって磁化方向を反転するＭＲＡＭ（例えば、フリースケール・セミコンダクタ・インク社製のＭＲ２Ａ１６等）が実用化されている。
そして、不揮発メモリの候補として、情報を磁性体の磁化として記録する磁気メモリが注目され、開発が進められている。その中で、電流磁場によって磁化方向を反転するＭＲＡＭ（例えば、フリースケール・セミコンダクタ・インク社製のＭＲ２Ａ１６等）が実用化されている。
さらに高密度の磁気メモリとして、電流磁場を用いずに、非磁性体を介した二つの磁性体間に電流を流して、その間に働くスピン注入トルクを利用した構成が、注目されている（例えば、特許文献１、非特許文献１参照）。この構成の磁気メモリは、スピントルクＭＲＡＭ、或いはスピンＲＡＭと呼ばれている。
Ｆ．Ｊ．Ａｌｂｅｒｔ ｅｔ ａｌ．，Ａｐｐｌ Ｐｈｙｓ． Ｌｅｔｔ．Ｖｏｌ．７７，Ｎｏ．２３，２０００年，ｐ．３８０９
しかしながら、上述した各種の構成の磁気メモリは、１つの記憶素子に１つのトランジスタを接続しなければならない。
また、記憶素子に流す電流がある程度以上必要となるため、接続するトランジスタもある程度大きいものでなければならない。
このため、トランジスタを含むメモリセルの大きさが大きくなり、フラッシュメモリのように記録密度を上げることが難しい。
また、記憶素子に流す電流がある程度以上必要となるため、接続するトランジスタもある程度大きいものでなければならない。
このため、トランジスタを含むメモリセルの大きさが大きくなり、フラッシュメモリのように記録密度を上げることが難しい。
上述した問題の解決のために、本発明においては、高い記録密度を実現することができる情報記憶素子及びその駆動方法を提供するものである。
本発明の情報記憶素子は、連続して形成された導電性の第１の磁性体を含むワード電極と、ワード電極の第１の磁性体に接して形成された非磁性膜と、第１の磁性体に対して、非磁性膜を介して接続された第２の磁性体とを含む。そして、ワード電極の両端部のうち、少なくとも一方の端部に配置され、ワード電極のこの端部の磁化の方向を設定するための磁化設定機構と、第２の磁性体の保磁力を低減させるための保磁力低減機構とを含む。さらに、第２の磁性体を兼ねて形成され、或いは、第２の磁性体と並行して形成され、ワード電極と交差するように連続して形成された導電性のビット電極を含む。
上述の本発明の情報記憶素子の構成によれば、連続して形成された導電性の第１の磁性体を含むワード電極と、ワード電極のこの端部の磁化の方向を設定するための磁化設定機構とを含む。この磁化設定機構により、ワード電極のこの端部の第１の磁性体の磁化の方向が設定される。そして、ワード電極に電流を流すことにより、連続して形成されたワード電極の第１の磁性体の磁化の方向を変化させて、第１の磁性体内の磁壁を移動させることができる。
また、第１の磁性体に接して形成された非磁性膜と、第１の磁性体に対して、非磁性膜を介して接続された第２の磁性体とを含むので、これら第１の磁性体・非磁性膜・第２の磁性体によって、磁気抵抗効果素子が構成される。
さらに、第２の磁性体の保磁力を低減させるための保磁力低減機構を含むので、この保磁力低減機構により、第２の磁性体の保磁力を低減させて、第２の磁性体の磁化の方向を反転させやすくすることができる。これにより、第１の磁性体の磁化の方向に対応させて、第２の磁性体の磁化の方向を変化させることが可能になる。
即ち、第２の磁性体の磁化の方向によって、情報を記録することができる。
また、第２の磁性体を兼ねて形成され、或いは、第２の磁性体と並行して形成され、ワード電極と交差するように連続して形成された導電性のビット電極を含むので、ビット電極とワード電極との交点付近の磁気抵抗効果素子により、メモリセルが構成される。そして、ビット電極とワード電極とを選択し、選択したワード電極に電流を流して第１の磁性体の磁化の方向を変化させて、その後第２の磁性体の保磁力を低減させれば、選択したビット電極とワード電極との交点付近のメモリセルに情報を記録することができる。
また、ビット電極とワード電極とを選択し、選択したワード電極に電流を流して第１の磁性体の磁化の方向を変化させたときに、メモリセルの磁気抵抗効果素子の抵抗の変化を検出すれば、メモリセルの第２の磁性体の磁化の方向がわかる。これにより、メモリセルに記録された情報を読み出すことが可能になる。
さらに、磁化低減機構を動作させていないときや、ワード電極に電流を流していないときには、第２の磁性体の磁化の方向が変化しないので、記録された情報を保持することができる。これにより、電源を切っても情報が失われないので、不揮発性を実現することが可能になる。
また、第１の磁性体に接して形成された非磁性膜と、第１の磁性体に対して、非磁性膜を介して接続された第２の磁性体とを含むので、これら第１の磁性体・非磁性膜・第２の磁性体によって、磁気抵抗効果素子が構成される。
さらに、第２の磁性体の保磁力を低減させるための保磁力低減機構を含むので、この保磁力低減機構により、第２の磁性体の保磁力を低減させて、第２の磁性体の磁化の方向を反転させやすくすることができる。これにより、第１の磁性体の磁化の方向に対応させて、第２の磁性体の磁化の方向を変化させることが可能になる。
即ち、第２の磁性体の磁化の方向によって、情報を記録することができる。
また、第２の磁性体を兼ねて形成され、或いは、第２の磁性体と並行して形成され、ワード電極と交差するように連続して形成された導電性のビット電極を含むので、ビット電極とワード電極との交点付近の磁気抵抗効果素子により、メモリセルが構成される。そして、ビット電極とワード電極とを選択し、選択したワード電極に電流を流して第１の磁性体の磁化の方向を変化させて、その後第２の磁性体の保磁力を低減させれば、選択したビット電極とワード電極との交点付近のメモリセルに情報を記録することができる。
また、ビット電極とワード電極とを選択し、選択したワード電極に電流を流して第１の磁性体の磁化の方向を変化させたときに、メモリセルの磁気抵抗効果素子の抵抗の変化を検出すれば、メモリセルの第２の磁性体の磁化の方向がわかる。これにより、メモリセルに記録された情報を読み出すことが可能になる。
さらに、磁化低減機構を動作させていないときや、ワード電極に電流を流していないときには、第２の磁性体の磁化の方向が変化しないので、記録された情報を保持することができる。これにより、電源を切っても情報が失われないので、不揮発性を実現することが可能になる。
本発明の情報記憶素子の第１の駆動方法は、情報記憶素子を駆動する方法である。そして、上記本発明の情報記憶素子に対して、ワード電極に流す電流によって、第１の磁性体の磁化の方向を変化させる第１の過程を含む。さらに、保磁力低減機構によって第２の磁性体の保磁力を低減させて、第２の磁性体の磁化の方向を第１の磁性体の磁化の方向に対応する方向に変化させる第２の過程を含む。
上述の本発明の情報記憶素子の第１の駆動方法によれば、第１の過程において、ワード電極に流す電流によって第１の磁性体の磁化の方向を変化させることにより、ワード電極に対応するメモリセルの第１の磁性体の磁化の方向を変えることができる。
また、第２の過程において、第２の磁性体の磁化の方向を第１の磁性体の磁化の方向に対応する方向に変化させることにより、ワード電極に対応するメモリセルの第２の磁性体の磁化の方向を変えて、このメモリセルに情報を記録することができる。
また、第２の過程において、第２の磁性体の磁化の方向を第１の磁性体の磁化の方向に対応する方向に変化させることにより、ワード電極に対応するメモリセルの第２の磁性体の磁化の方向を変えて、このメモリセルに情報を記録することができる。
本発明の情報記憶素子の第２の駆動方法は、情報記憶素子を駆動する方法である。そして、上記本発明の情報記憶素子に対して、ワード電極に電流を流しながら、第１の磁性体と非磁性膜と第２の磁性体による磁気抵抗効果素子の抵抗を検出する。このとき、第１の磁性体の磁化の方向の変化によって生じる変化によって、第２の磁性体に記録された情報を読み出す。
上述の本発明の情報記憶素子の第２の駆動方法によれば、第１の磁性体の磁化の方向の変化によって生じる変化によって、第２の磁性体に記録された情報を読み出している。これにより、磁気抵抗効果素子の抵抗値によって情報を読み出していた従来の磁気メモリと比較して、読み出しの感度を高くすることができる。
上述の本発明によれば、ワード電極及びビット電極を選択することにより、これらの交点付近のメモリセルに情報を記録することができる。これにより、従来の情報記憶素子のメモリセル毎に設けられていた、選択用の能動素子（トランジスタ等）がなくても、メモリセルを選択して情報を記録することができる。
このように選択用の能動素子が不要になるので、従来よりもメモリセルを小さくして、メモリセルの密度を向上させることができる。
従って、高密度に情報を記録できる、不揮発性の記憶装置（メモリ）を実現することができる。
このように選択用の能動素子が不要になるので、従来よりもメモリセルを小さくして、メモリセルの密度を向上させることができる。
従って、高密度に情報を記録できる、不揮発性の記憶装置（メモリ）を実現することができる。
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．実施の形態
２．変形例
なお、説明は以下の順序で行う。
１．実施の形態
２．変形例
＜１．実施の形態＞
本発明の情報記憶素子の一実施の形態の概略構成図（平面図）を、図１に示す。また、図１のＸ−Ｘにおける断面図を、図２に示す。
本発明の情報記憶素子の一実施の形態の概略構成図（平面図）を、図１に示す。また、図１のＸ−Ｘにおける断面図を、図２に示す。
図１に示すように、この情報記憶素子は、連続して形成された導電性の第１の磁性体を兼ねるワード電極１が平行に複数本配置され、第２の磁性体を兼ねて形成され、連続して形成された導電性のビット電極３が平行に複数本配置されている。複数本のワード電極１と、複数本のビット電極３とは、それぞれ直交して、格子状に配置されている。
ワード電極１の両端部には、ワード電極（第１の磁性体）１の端部の磁化の方向を設定すると共に電極（端子用電極）を兼用する、ワード電極の電極兼磁化設定機構２が設けられている。
第２の磁性体を兼ねるビット電極３の両端部には、電極（端子用電極）４が設けられている。
ワード電極１の両端部には、ワード電極（第１の磁性体）１の端部の磁化の方向を設定すると共に電極（端子用電極）を兼用する、ワード電極の電極兼磁化設定機構２が設けられている。
第２の磁性体を兼ねるビット電極３の両端部には、電極（端子用電極）４が設けられている。
ワード電極１の第１の磁性体と、ビット電極３の第２の磁性体との間には、非磁性膜として、トンネル絶縁膜（トンネルバリア膜）５が形成されている。これにより、第１の磁性体とトンネル絶縁膜５と第２の磁性体とにより、トンネル磁気抵抗効果素子（ＴＭＲ素子）が構成されている。
図２に示すように、それぞれのビット電極３の第２の磁性体は、左右のビット電極３の第２の磁性体とは独立して形成されている。これにより、ワード電極１とビット電極３との交点に、トンネル磁気抵抗効果素子から成るメモリセルが構成されている。
図２に示すように、それぞれのビット電極３の第２の磁性体は、左右のビット電極３の第２の磁性体とは独立して形成されている。これにより、ワード電極１とビット電極３との交点に、トンネル磁気抵抗効果素子から成るメモリセルが構成されている。
ワード電極１の第１の磁性体には、詳細を後述するように第１の磁性体内で磁壁を動かす必要があるので、磁壁が動きやすいように、欠陥や不連続の少ない磁性体を用いることが好ましい。
ワード電極１の端部の磁化設定機構２は、ワード電極１に電流を流したときに、ワード電極の端部の磁化の方向を設定して、この磁化の方向を安定化させるためのものである。
この磁化設定機構２としては、ワード電極１の第１の磁性体とは異なる材料の磁性膜を付加してもよい。
また、磁性膜の膜厚を増やしたり、磁性膜の幅を広げたり、磁性膜に導電性の非磁性膜を付加したりすることによって、磁性体に流れる電流密度を下げて、スピントルクの働きを抑えるようにしてもよい。
さらにまた、保磁力の大きな磁性体を第１の磁性体に付加してもよいし、反強磁性体を第１の磁性体に接触させて磁化の向きを一方向に固定してもよい。
この磁化設定機構２としては、ワード電極１の第１の磁性体とは異なる材料の磁性膜を付加してもよい。
また、磁性膜の膜厚を増やしたり、磁性膜の幅を広げたり、磁性膜に導電性の非磁性膜を付加したりすることによって、磁性体に流れる電流密度を下げて、スピントルクの働きを抑えるようにしてもよい。
さらにまた、保磁力の大きな磁性体を第１の磁性体に付加してもよいし、反強磁性体を第１の磁性体に接触させて磁化の向きを一方向に固定してもよい。
ビット電極３の第２の磁性体は、磁壁を動かす必要はないので、磁性膜が連続して形成されていなくてもよい。
また、ビット電極３は、第２の磁性体を兼ねるだけでなく、この第２の磁性体の保磁力を低減させるための保磁力低減機構を兼ねる。
そのため、ビット電極３に電流を流すことにより、ビット電極３の発熱又は電流により発生する電流磁場の作用によって、第２の磁性体の保磁力を低減させる構成とする。
ビット電極３の発熱によって第２の磁性体の保磁力を低減させるためには、ビット電極３の材質や厚さを調整して、適当な発熱が得られるようにするのが好ましい。
なお、ビット電極３に電流を流したときに発生する電流磁場を利用する場合して第２の磁性体の保磁力を低減させる場合には、ビット電極３の一部に軟磁性体等を付加して、発生する磁場を増強してもよい。
そのため、ビット電極３に電流を流すことにより、ビット電極３の発熱又は電流により発生する電流磁場の作用によって、第２の磁性体の保磁力を低減させる構成とする。
ビット電極３の発熱によって第２の磁性体の保磁力を低減させるためには、ビット電極３の材質や厚さを調整して、適当な発熱が得られるようにするのが好ましい。
なお、ビット電極３に電流を流したときに発生する電流磁場を利用する場合して第２の磁性体の保磁力を低減させる場合には、ビット電極３の一部に軟磁性体等を付加して、発生する磁場を増強してもよい。
ワード電極１及びビット電極３のそれぞれに配置された第１及び第２の磁性体の磁化は、磁性体の膜面（磁性体の主面）に対して垂直な方向（上下方向）を向いており、即ち、それぞれの磁性体が垂直磁化膜で構成されている。
このように、それぞれの磁性体が垂直磁化膜で構成されていることにより、磁性体の膜面に平行な方向（水平方向）の磁化となっている場合と比較して、高い情報保持能力を得ることができる。
このように、それぞれの磁性体が垂直磁化膜で構成されていることにより、磁性体の膜面に平行な方向（水平方向）の磁化となっている場合と比較して、高い情報保持能力を得ることができる。
ワード電極１及びビット電極３の第１及び第２の磁性体としては、ＴｂＦｅＣｏ，ＦｅＰｔの規則相や、Ｃｏ／Ｐｄ，Ｃｏ／Ｐｔ，Ｃｏ／Ｎｉ等の積層膜を用いることができる。また、トンネル磁気抵抗効果素子の抵抗変化を大きくするために、これらの材料にＦｅＣｏやＦｅＣｏＢ等の分極率の高い磁性体を積層してもよい。
第１の磁性体と第２の磁性体の間に配置するトンネル絶縁膜５の材料としては、Ａｌ２Ｏ３，ＳｉＯ２，ＭｇＯ等が利用できるが、強磁性トンネル効果による抵抗変化が大きいＭｇＯが適している。
次に、図３Ａ〜図４Ｇを参照して、本実施の形態の情報記憶素子の動作を説明する。図３Ａ〜図４Ｇは、ワード電極１の磁化状態を示した図である。
図３Ａは、電流を流していない定常状態である。このとき、両端の磁化設定機構兼電極２（２１，２２）の部分で、磁化が逆方向を向いている。左の電極２１の部分では、電極２１及び第１の磁性体（ワード電極１）の磁化が上方向であり、右の電極２２の部分では、電極２２及び第１の磁性体（ワード電極１）の磁化が下方向である。
そして、左右の電極２１，２２の間で連続的に繋がった磁性体では、少なくとも１つの磁化方向の境界、即ち磁壁１１が形成される。
図３Ａは、電流を流していない定常状態である。このとき、両端の磁化設定機構兼電極２（２１，２２）の部分で、磁化が逆方向を向いている。左の電極２１の部分では、電極２１及び第１の磁性体（ワード電極１）の磁化が上方向であり、右の電極２２の部分では、電極２２及び第１の磁性体（ワード電極１）の磁化が下方向である。
そして、左右の電極２１，２２の間で連続的に繋がった磁性体では、少なくとも１つの磁化方向の境界、即ち磁壁１１が形成される。
次に、電流Ｉを図中の左から右に流した場合、図３Ｂに示すように、磁壁１１が電流と逆に右から左へ移動する。
最終的には、図３Ｃに示すように、電流密度が小さくなる、あるいは保磁力が大きくなる、左の電極２１に接する部分で磁壁１１が止まる。
なお、図では１つの磁壁１１の場合を示しているが、複数の磁壁の場合は電極端に複数の磁壁が集まり、１つのみの磁壁が残る。
最終的には、図３Ｃに示すように、電流密度が小さくなる、あるいは保磁力が大きくなる、左の電極２１に接する部分で磁壁１１が止まる。
なお、図では１つの磁壁１１の場合を示しているが、複数の磁壁の場合は電極端に複数の磁壁が集まり、１つのみの磁壁が残る。
電流を切ったあとは、図３Ｄに示すように、左の電極２１端に磁壁１１が残り、この電極２１に接する端部以外の第１の磁性体（ワード電極１）の磁化は下向きになる。
次に、図４Ｅに示すように、図３Ｂ〜図３Ｃとは逆向きに電流を流すと、磁壁１１は左から右に動く。
そして、最終的には、図４Ｆに示すように、磁壁１１が右の電極２２の端部で止まる。
電流を切断した後は、図４Ｇに示すように、右の電極２２に接する端部以外の第１の磁性体（ワード電極１）の磁化は上向きになる。
そして、最終的には、図４Ｆに示すように、磁壁１１が右の電極２２の端部で止まる。
電流を切断した後は、図４Ｇに示すように、右の電極２２に接する端部以外の第１の磁性体（ワード電極１）の磁化は上向きになる。
以上説明したように、電流の向きを変えることによって、第１の磁性体（ワード電極１）の磁化の状態を変化させることができる。
次に、ビット電極３の第２の磁性体に情報を記録する方法について、説明する。
ワード電極１の磁化と、ワード電極１上の１つのビット電極３の磁化とをそれぞれ示した図を、図５Ａ〜図５Ｄに示す。即ち、これらの図では、１つのメモリセルについて、ビット電極３の第２の磁性体を示している。
ワード電極１の磁化と、ワード電極１上の１つのビット電極３の磁化とをそれぞれ示した図を、図５Ａ〜図５Ｄに示す。即ち、これらの図では、１つのメモリセルについて、ビット電極３の第２の磁性体を示している。
図５Ａは、ワード電極１及びビット電極３のどちらにも電流を流していない状態を示している。この状態では、実際には磁壁の位置は定まっていないが、図５Ａでは、ビット電極３のすぐ左に磁壁１１を示している。
次に、電流Ｉを左から右に流すと、図５Ｂに示すように、磁壁１１が左に移動して、ワード電極１の第１の磁性体の磁化を下方向に揃う。
次に、電流Ｉを左から右に流すと、図５Ｂに示すように、磁壁１１が左に移動して、ワード電極１の第１の磁性体の磁化を下方向に揃う。
次に、ワード電極１の電流を切り、図５Ｃに示すように、ビット電極３に図中紙面に垂直な方向の電流１２を流すと、ビット電極３の第２の磁性体の保磁力が低下する。これにより、ビット電極３の第２の磁性体の磁化が変化しやすくなる。
このとき、ワード電極１の磁化による漏洩磁場等によって、ビット電極３の第２の磁性体の磁化の向きが変化して、図５Ｄに示すように、ワード電極１の磁化に対応して下向きの磁化に変化する。
このとき、ワード電極１の磁化による漏洩磁場等によって、ビット電極３の第２の磁性体の磁化の向きが変化して、図５Ｄに示すように、ワード電極１の磁化に対応して下向きの磁化に変化する。
また、ワード電極１に流す電流を図５Ｂとは逆方向にすると、ビット電極３の第２の磁性体の磁化の向きを逆の上向きに変化させることもできる。
このようにして、第２の磁性体の磁化の向きを変化させて、この第２の磁性体から成るメモリセルに、情報を記録することができる。
以上、１つのワード電極１に対する動作を説明した。
これに対して、複数のワード電極１に、同時に或いは順番に電流を流して、それぞれを記録する情報に対応した磁化の方向に揃えた後に、ビット電極３に電流を流して記録を行うと、各ワード電極１の情報が一度にビット電極３の第２の磁性体に書き込まれる。
記録するビット電極３を切り替えながら、この過程を繰り返すと、ワード電極１とビット電極３の交点全てのメモリセルに任意の情報を記録できる。
これに対して、複数のワード電極１に、同時に或いは順番に電流を流して、それぞれを記録する情報に対応した磁化の方向に揃えた後に、ビット電極３に電流を流して記録を行うと、各ワード電極１の情報が一度にビット電極３の第２の磁性体に書き込まれる。
記録するビット電極３を切り替えながら、この過程を繰り返すと、ワード電極１とビット電極３の交点全てのメモリセルに任意の情報を記録できる。
次に、本実施の形態の情報記憶素子の情報の読み出し方法を説明する。
ビット電極３の第２の磁性体の磁化状態を検出するためには、ワード電極１とビット電極３との間に電圧もしくは電流をかけて、その間の抵抗を検出する必要がある。
ビット電極３の第２の磁性体の磁化状態を検出するためには、ワード電極１とビット電極３との間に電圧もしくは電流をかけて、その間の抵抗を検出する必要がある。
本実施の形態の情報記憶素子の情報の読み出し方法の一形態を、図６Ａ〜図６Ｄを参照して説明する。
図６Ａ〜図６Ｄに示すように、抵抗の検出のために、ビット電極３の第２の磁性体に抵抗１３を接続して、ビット電極３の第２の磁性体と、ワード電極１の右端部に接続された電極２（２２）とに電圧計１４を接続している。
そして、抵抗１３を通じて第１の磁性体と第２の磁性体との間に電流を流して、第１の磁性体と第２の磁性体との間の抵抗を電圧計１４で検出する。
図６Ａ〜図６Ｄに示すように、抵抗の検出のために、ビット電極３の第２の磁性体に抵抗１３を接続して、ビット電極３の第２の磁性体と、ワード電極１の右端部に接続された電極２（２２）とに電圧計１４を接続している。
そして、抵抗１３を通じて第１の磁性体と第２の磁性体との間に電流を流して、第１の磁性体と第２の磁性体との間の抵抗を電圧計１４で検出する。
複数のワード電極１とビット電極３とがある場合は、抵抗変化率は単独の情報記憶素子だけの場合に比べてずっと小さくなり、そのままでは記録状態を検出するのは難しい。
そこで、読み出したい情報が記録されたワード電極１に電流を流し、磁壁１１をワード電極の左右端部にある電極２１，２２のうち、どちらかの電極端まで移動する。
そこで、読み出したい情報が記録されたワード電極１に電流を流し、磁壁１１をワード電極の左右端部にある電極２１，２２のうち、どちらかの電極端まで移動する。
図６Ａは、ワード電極１の第１の磁性体内の磁壁１１が、ワード電極１の右端部の電極２２の端部に移動した状態を示している。
この図６Ａの状態から、ワード電極１に逆方向に電流Ｉを流して、図６Ｂに示すように、右の電極２２の端部から磁壁１１を左へ移動させる。これにより、磁壁１１がビット電極３の第２の磁性体の下の位置を横切って、図６Ｃに示すように、磁壁１１がビット電極３第２の磁性体の左へ移動する。
図６Ｂの磁壁１１がビット電極３の第２の磁性体の下のトンネルバリア膜５を横切る前の状態と、図６Ｃに示す横切った後の状態では、トンネル磁気抵抗効果素子の抵抗が変化する。
さらに、ワード電極１に電流Ｉを流すことにより、図６Ｄに示すように、磁壁１１が反対の左端部の電極２１の端部にまで移動する。
この図６Ａの状態から、ワード電極１に逆方向に電流Ｉを流して、図６Ｂに示すように、右の電極２２の端部から磁壁１１を左へ移動させる。これにより、磁壁１１がビット電極３の第２の磁性体の下の位置を横切って、図６Ｃに示すように、磁壁１１がビット電極３第２の磁性体の左へ移動する。
図６Ｂの磁壁１１がビット電極３の第２の磁性体の下のトンネルバリア膜５を横切る前の状態と、図６Ｃに示す横切った後の状態では、トンネル磁気抵抗効果素子の抵抗が変化する。
さらに、ワード電極１に電流Ｉを流すことにより、図６Ｄに示すように、磁壁１１が反対の左端部の電極２１の端部にまで移動する。
図６Ａ〜図６Ｄに示したように、ワード電極１の磁壁１１が移動しているときに、トンネルバリア膜５に電流を流して、検出される電圧を模式的に示すと、図７のようになる。図７において、Ａ〜Ｄは、それぞれ図６Ａ〜図６Ｄに対応している。
図７に示すように、Ａ及びＢの状態では電圧が小さくなっており、ＢとＣの間で急激に電圧が増加して、Ｃ及びＤの状態では電圧が大きくなっている。
図６Ａ及び図６Ｂの状態では、ビット電極３の第２の磁性体の磁化と、その直下のワード電極１の第１の磁性体の磁化とが、同じ上方向であるため、抵抗が低くなっている。
図６Ｃ及び図６Ｄの状態では、ビット電極３の第２の磁性体の磁化と、その直下のワード電極１の第１の磁性体の磁化とが、反対方向であるため、抵抗が高くなっている。
これに対して、磁壁１１の移動により、ビット電極３の第２の磁性体とその直下のワード電極１の第１の磁性体の磁化の方向が、反対方向から同じ方向に変化すると、図７とは逆に、電圧が大きい状態から急激に電圧が小さくなる。
図６Ａ及び図６Ｂの状態では、ビット電極３の第２の磁性体の磁化と、その直下のワード電極１の第１の磁性体の磁化とが、同じ上方向であるため、抵抗が低くなっている。
図６Ｃ及び図６Ｄの状態では、ビット電極３の第２の磁性体の磁化と、その直下のワード電極１の第１の磁性体の磁化とが、反対方向であるため、抵抗が高くなっている。
これに対して、磁壁１１の移動により、ビット電極３の第２の磁性体とその直下のワード電極１の第１の磁性体の磁化の方向が、反対方向から同じ方向に変化すると、図７とは逆に、電圧が大きい状態から急激に電圧が小さくなる。
このように磁壁１１を移動させながら読み出しを行うと、記録された情報によって電圧が増加あるいは減少するため、小さな抵抗変化でも十分に情報を読み出すことができる。
本実施の形態の情報記憶素子は、例えば以下に説明するようにして、製造することができる。
まず、図示しないが、シリコンウェハー等の基板上に、情報記憶素子として必要な論理回路や記録回路及び読み出し回路を構成する。このとき、一般的に用いられているＣＭＯＳロジック回路の作製プロセスを用いることができる。
図８Ａは回路を構成した後の基板の表面を示したもので、下の回路から本発明の情報記憶素子に接続するための電極３１が形成されている。また、図８ＡのＹ−Ｙにおける断面図である図８Ｂでは、基板上に形成した層間絶縁層３０を示している。この層間絶縁層３０の下には、図示しないが、配線層やトランジスタ等の回路が配置されている。
まず、図示しないが、シリコンウェハー等の基板上に、情報記憶素子として必要な論理回路や記録回路及び読み出し回路を構成する。このとき、一般的に用いられているＣＭＯＳロジック回路の作製プロセスを用いることができる。
図８Ａは回路を構成した後の基板の表面を示したもので、下の回路から本発明の情報記憶素子に接続するための電極３１が形成されている。また、図８ＡのＹ−Ｙにおける断面図である図８Ｂでは、基板上に形成した層間絶縁層３０を示している。この層間絶縁層３０の下には、図示しないが、配線層やトランジスタ等の回路が配置されている。
次に、図９Ａ及びそのＹ−Ｙにおける断面図である図９Ｂに示すように、複数本の平行なワード電極１を、図８Ａの電極３１上に接続して形成する。
また、図９Ｂに示すように、ワード電極１の上にトンネルバリア膜５を形成し、さらにトンネルバリア膜５の上に、ビット電極３と同じく第２の磁性体から成る磁性膜３２を形成する。
ワード電極１の形成方法としては、一面に膜を成膜し、イオンミリングや反応性イオンエッチング（ＲＩＥ）等で不要部分を除去して形成してもよいし、形成したいパターン以外を遮蔽して、パターン部分のみに膜を成膜して形成してもよい。
また、図９Ｂに示すように、ワード電極１の上にトンネルバリア膜５を形成し、さらにトンネルバリア膜５の上に、ビット電極３と同じく第２の磁性体から成る磁性膜３２を形成する。
ワード電極１の形成方法としては、一面に膜を成膜し、イオンミリングや反応性イオンエッチング（ＲＩＥ）等で不要部分を除去して形成してもよいし、形成したいパターン以外を遮蔽して、パターン部分のみに膜を成膜して形成してもよい。
ワード電極１の第１の磁性体は、例えば、下地として膜厚２ｎｍのＴａ膜及び膜厚５ｎｍのＲｕ膜を順次形成した上に、膜厚０．３ｎｍのＣｏ膜と膜厚１ｎｍのＮｉ膜とを１０周期積層形成する。さらに、トンネルバリア膜５との界面に膜厚１ｎｍのＣｏＦｅＢ膜を成膜する。
トンネルバリア膜５としては、例えば、膜厚１．２ｎｍのＭｇＯ膜を用いればよい。さらに、ＭｇＯ膜の片面或いは両面に、膜厚０．３ｎｍ程度の薄いＭｇ膜を成膜すると、磁気抵抗変化率が大きくなるので好ましい。
ここで、第２の磁性体として、膜厚１ｎｍ程度のＣｏＦｅＢ膜を成膜しておくと、トンネルバリア膜５がプロセス中に暴露され磁気抵抗が減少する等の影響を低減できる。
また、より厚い第２の磁性体や非磁性保護膜層を成膜して、ビット電極３を形成するときにプラズマエッチング等で（この第２の磁性体や非磁性保護膜層の）一部を除去してもよい。
トンネルバリア膜５としては、例えば、膜厚１．２ｎｍのＭｇＯ膜を用いればよい。さらに、ＭｇＯ膜の片面或いは両面に、膜厚０．３ｎｍ程度の薄いＭｇ膜を成膜すると、磁気抵抗変化率が大きくなるので好ましい。
ここで、第２の磁性体として、膜厚１ｎｍ程度のＣｏＦｅＢ膜を成膜しておくと、トンネルバリア膜５がプロセス中に暴露され磁気抵抗が減少する等の影響を低減できる。
また、より厚い第２の磁性体や非磁性保護膜層を成膜して、ビット電極３を形成するときにプラズマエッチング等で（この第２の磁性体や非磁性保護膜層の）一部を除去してもよい。
次に、図１０Ａ及びそのＹ−Ｙにおける断面図である図１０Ｂに示すように、ビット電極３とワード電極１との絶縁をとるための絶縁層３３を形成する。
この絶縁層３３は、ワード電極１を形成したときに使用した、ワード電極１のレジストパターンを残しておいて、その上から絶縁層３３を成膜し、その後レジストを除去して、第２の磁性体の磁性膜３２の一部を露出させてもよい。また、全面に絶縁層３３を成膜した後に、表面を研磨して第２の磁性体の磁性膜３２の一部を露出させてもよい。
この絶縁層３３は、ワード電極１を形成したときに使用した、ワード電極１のレジストパターンを残しておいて、その上から絶縁層３３を成膜し、その後レジストを除去して、第２の磁性体の磁性膜３２の一部を露出させてもよい。また、全面に絶縁層３３を成膜した後に、表面を研磨して第２の磁性体の磁性膜３２の一部を露出させてもよい。
次に、図１１Ａに示すように、ワード電極１に交差するように、第２の磁性体による磁性層３４を形成する。ここで、図１１のＹ−Ｙにおける断面図を図１１Ｂに示し、図１１ＡのＹ´−Ｙ´における断面図を図１１Ｃに示す。
そして、図１１Ｂに示すように、磁性膜３２に接続して磁性層３４を形成して、同じ第２の磁性体である磁性膜３２と磁性層３４からなる、ビット電極３を形成する。
ここでは、ビット電極３用の磁性層３４を全面に成膜した後、ワード電極１と同じようにして、磁性層３４をビット電極３のパターンに形成する。また、図１１Ｃに示すように、ビット電極３の形成の際にビット電極３の下以外にある磁性膜３２を除去することが望ましい。
そして、図１１Ｂに示すように、磁性膜３２に接続して磁性層３４を形成して、同じ第２の磁性体である磁性膜３２と磁性層３４からなる、ビット電極３を形成する。
ここでは、ビット電極３用の磁性層３４を全面に成膜した後、ワード電極１と同じようにして、磁性層３４をビット電極３のパターンに形成する。また、図１１Ｃに示すように、ビット電極３の形成の際にビット電極３の下以外にある磁性膜３２を除去することが望ましい。
ビット電極３の第２の磁性体としては、保磁力の温度変化が大きなＴｂＦｅＣｏ等を利用することが可能である。
例えば、膜厚１０ｎｍのＴｂＦｅＣｏ膜と膜厚５ｎｍのＴａ保護膜を形成することができる。ＴｂＦｅＣｏは、室温で保磁力が最も大きく、かつ、２５０℃程度の温度で膜面に垂直な方向（上下方向）の保磁力が消失するように、組成を選定することが好ましい。
例えば、膜厚１０ｎｍのＴｂＦｅＣｏ膜と膜厚５ｎｍのＴａ保護膜を形成することができる。ＴｂＦｅＣｏは、室温で保磁力が最も大きく、かつ、２５０℃程度の温度で膜面に垂直な方向（上下方向）の保磁力が消失するように、組成を選定することが好ましい。
上述したように、ワード電極１及びビット電極３を作製し、さらにビット電極３の両端（図１Ａの電極４）から配線を行う。この配線は下層の配線パターンから接続してもよいし、上層の配線パターンに接続してもよい。
図２Ａに示したように、ワード電極１の両端部の第１の磁性体の磁化が逆方向になるように着磁する方法は、特に限定されない。
例えば、ワード電極１の両側を強い磁場で同じ方向に着磁しておいて、逆方向に保磁力よりも弱い磁場を引加しながらワード電極の片側をレーザーで局所的に加熱し、その部分の保磁力を弱めた磁化反転を起こさせてもよい。また、レーザーで加熱する代わりに、小型のマグネットをワード電極端部に直接近づけて着磁してもよい。
例えば、ワード電極１の両側を強い磁場で同じ方向に着磁しておいて、逆方向に保磁力よりも弱い磁場を引加しながらワード電極の片側をレーザーで局所的に加熱し、その部分の保磁力を弱めた磁化反転を起こさせてもよい。また、レーザーで加熱する代わりに、小型のマグネットをワード電極端部に直接近づけて着磁してもよい。
次に、本実施の形態の情報記憶素子の記録動作時に印加する電流パルスの一形態を、図１２に示す。
ここでは、４本のワード電極１と４本のビット電極３が形成された、１６ビット素子としていて、交互に０と１のデータが配列した、つまり上向きと下向きの磁化が配列したチェッカーパターンを書き込む場合の動作を示す。Ｗ１〜Ｗ４はワード電極１の電流であり、Ｂ１〜Ｂ４はビット電極３の電流であり、Ｗ１〜Ｗ４に記録するデータに対応する極性に電流を流し、その後に記録したいビット電極３に電流を流す。
ここでは、４本のワード電極１と４本のビット電極３が形成された、１６ビット素子としていて、交互に０と１のデータが配列した、つまり上向きと下向きの磁化が配列したチェッカーパターンを書き込む場合の動作を示す。Ｗ１〜Ｗ４はワード電極１の電流であり、Ｂ１〜Ｂ４はビット電極３の電流であり、Ｗ１〜Ｗ４に記録するデータに対応する極性に電流を流し、その後に記録したいビット電極３に電流を流す。
図１２では、４本のワード電極１に同時に電流を流しているが、１本又は２本ずつ逐次電流を流してもよい。
ワード電極１に流す電流Ｗ１〜Ｗ４では、磁壁１１をワード電極１の一方の端部に移動させる上向きの電流パルス４１と、磁壁１１をワード電極１の他方の端部に移動させる下向きの電流パルス４２とが、交互に印加されている。
ビット電極３に流す電流Ｂ１〜Ｂ４では、ビット電極３の第２の磁性体の保磁力を下げて記録を行うための電流パルス４３が、１本ずつ順次印加されている。
ワード電極１に流す電流Ｗ１〜Ｗ４では、磁壁１１をワード電極１の一方の端部に移動させる上向きの電流パルス４１と、磁壁１１をワード電極１の他方の端部に移動させる下向きの電流パルス４２とが、交互に印加されている。
ビット電極３に流す電流Ｂ１〜Ｂ４では、ビット電極３の第２の磁性体の保磁力を下げて記録を行うための電流パルス４３が、１本ずつ順次印加されている。
ワード電極１に流す電流Ｗ１〜Ｗ４は、図１２ではチェッカーパターンに対応させているので、記録する情報の内容に対応して、各メモリセル用の電流パルスを、上向きの電流パルス４１と下向きの電流パルス４２のどちらかに設定する。
なお、１つのワード電極１内で、同じ情報を２つ以上のメモリセルに連続して記録する場合には、前のメモリセルを記録する際に既に磁壁１１が端部に移動して第１の磁性体の磁化の向きが設定されているので、電流パルス４１，４２を省略しても構わない。
なお、１つのワード電極１内で、同じ情報を２つ以上のメモリセルに連続して記録する場合には、前のメモリセルを記録する際に既に磁壁１１が端部に移動して第１の磁性体の磁化の向きが設定されているので、電流パルス４１，４２を省略しても構わない。
次に、本実施の形態の情報記憶素子の読み出し動作時に印加する電流パルスの一形態と、この形態により得られる出力パルスとを、図１３に示す。
なお、図１３では、図１２に示した記録動作で記録されたチェッカーパターンを読み出した場合の出力パルスを示している。
図１３に示す形態では、読み出し動作のパルス印加電流をワード電極１に流すと共に、ビット電極３にほぼ一定の電流を流しながら、図６Ａ〜図６Ｄに示した電圧計１４の電圧を読み出して、その電圧の微分を整形した出力パルスを示している。
ワード電極１に流す電流Ｗ１〜Ｗ４では、磁壁１１をワード電極１の一方の端部に揃えるための上向きの電流パルス４５と、その後に印加する、情報を読み出すための逆極性の下向きの電流パルス４６とが、１組印加されている。図中４４で示す期間が、情報の読み出し期間である。従って、この期間４４内に行われる動作が情報読み出しの主動作で、この期間４４に出力される信号が本来の情報である。
そして、これらの電流パルス４５，４６の組が、１本目のワード電極１から４本目のワード電極１まで、順次印加されていっている。
なお、図１３では、図１２に示した記録動作で記録されたチェッカーパターンを読み出した場合の出力パルスを示している。
図１３に示す形態では、読み出し動作のパルス印加電流をワード電極１に流すと共に、ビット電極３にほぼ一定の電流を流しながら、図６Ａ〜図６Ｄに示した電圧計１４の電圧を読み出して、その電圧の微分を整形した出力パルスを示している。
ワード電極１に流す電流Ｗ１〜Ｗ４では、磁壁１１をワード電極１の一方の端部に揃えるための上向きの電流パルス４５と、その後に印加する、情報を読み出すための逆極性の下向きの電流パルス４６とが、１組印加されている。図中４４で示す期間が、情報の読み出し期間である。従って、この期間４４内に行われる動作が情報読み出しの主動作で、この期間４４に出力される信号が本来の情報である。
そして、これらの電流パルス４５，４６の組が、１本目のワード電極１から４本目のワード電極１まで、順次印加されていっている。
出力パルスとしては、記録されている情報（ビット電極３の第２の磁性体の磁化の方向）と、ワード電極１の第１の磁性体の磁化の方向との関係により、下向きの出力パルス４７と、上向きの出力パルス４８とが検出される。
ワード電極１に上向きの電流パルス４５が印加された、磁壁１１を事前に揃える過程では、磁壁１１が動いたときには出力パルス４７，４８が出力されるが、磁壁１１が動かない場合は出力されない。
ワード電極１に下向きの電流パルス４６が印加された、情報の読み出し期間４４では、記録された情報に対応した出力信号として、出力パルス４７，４８が得られる。
このとき、それぞれのビット電極３の下のワード電極１内を磁壁１１が移動していくので、出力パルスは、Ｂ４〜Ｂ１、Ｂ１〜Ｂ４というように、少しずつ遅れて得られることがわかる。
ワード電極１に上向きの電流パルス４５が印加された、磁壁１１を事前に揃える過程では、磁壁１１が動いたときには出力パルス４７，４８が出力されるが、磁壁１１が動かない場合は出力されない。
ワード電極１に下向きの電流パルス４６が印加された、情報の読み出し期間４４では、記録された情報に対応した出力信号として、出力パルス４７，４８が得られる。
このとき、それぞれのビット電極３の下のワード電極１内を磁壁１１が移動していくので、出力パルスは、Ｂ４〜Ｂ１、Ｂ１〜Ｂ４というように、少しずつ遅れて得られることがわかる。
本実施の形態の情報記憶素子において、例えば、ワード電極１及びビット電極３を、線幅、間隔ともに９０ｎｍで作製すると、上記４×４の素子群では、一辺の幅はおよそ１μｍ以内である。
同等のプロセスで個別にトランジスタを接続したスピン注入磁化反転型の磁気メモリでは、４×４相当の素子群で一辺の長さは３〜５μｍになるので、スピン注入型の磁気メモリよりも高密度で情報記憶素子を集積させることが可能である。
同等のプロセスで個別にトランジスタを接続したスピン注入磁化反転型の磁気メモリでは、４×４相当の素子群で一辺の長さは３〜５μｍになるので、スピン注入型の磁気メモリよりも高密度で情報記憶素子を集積させることが可能である。
磁壁１１の移動速度は４０〜７０ｍ／ｓであることから、ワード電極１の長さが１μｍであれば、３０ｎｓ程度のパルスで、磁壁１１をワード電極１の一方の端部から他方の端部まで移動できる。
このため、１つのワード電極３に対して磁壁１１の往復時間や待ち時間を加えて、記録再生共に１００ｎｓ程度の動作時間となり、動作時間がスピン注入型の磁気メモリとほぼ同じ程度である。
このため、１つのワード電極３に対して磁壁１１の往復時間や待ち時間を加えて、記録再生共に１００ｎｓ程度の動作時間となり、動作時間がスピン注入型の磁気メモリとほぼ同じ程度である。
本実施の形態の構成では、磁壁１１の移動距離に相関して動作時間が変化する。
このため、より線幅の狭いプロセスを用いて、ビット電極３の幅とワード電極１の長さとを短くすれば、動作速度を速くすることができる。
このため、より線幅の狭いプロセスを用いて、ビット電極３の幅とワード電極１の長さとを短くすれば、動作速度を速くすることができる。
上述の本実施の形態の情報記憶素子の構成によれば、ワード電極１の両端部の磁化の方向を設定するための磁化設定機構兼電極２により、ワード電極１の両端部の第１の磁性体の磁化の方向が設定される。そして、ワード電極１に電流を流すことにより、連続して形成されたワード電極１の第１の磁性体の磁化の方向を変化させて、第１の磁性体内の磁壁１１を移動させることができる。
さらに、第２の磁性体の保磁力を低減させるための保磁力低減機構をビット電極３が兼ねているので、この保磁力低減機構を兼ねるビット電極３により、第２の磁性体の保磁力を低減させて、第２の磁性体の磁化の方向を反転させやすくすることができる。これにより、第１の磁性体の磁化の方向に対応させて、第２の磁性体の磁化の方向を変化させることが可能になり、第２の磁性体の磁化の方向によって情報を記録することができる。
また、ワード電極１の第１の磁性体と、トンネル絶縁膜５と、ビット電極３の第２の磁性体とによって、トンネル磁気抵抗効果素子が構成されている。そして、第２の磁性体を兼ねて形成されたビット電極３が、ワード電極１と直交するように形成されているので、このビット電極３とワード電極１との交点付近の磁気抵抗効果素子により、メモリセルが構成される。そして、ビット電極とワード電極とを選択し、選択したワード電極に電流を流して第１の磁性体の磁化の方向を変化させたときに、メモリセルのトンネル磁気抵抗効果素子の抵抗の変化を検出すれば、メモリセルの第２の磁性体の磁化の方向がわかる。これにより、メモリセルに記録された情報を読み出すことが可能になる。
さらに、ワード電極１に電流を流していないときには、第２の磁性体の磁化の方向が変化しないので、記録された情報を保持することができる。これにより、電源を切っても情報が失われないので、不揮発性を実現することが可能になる。
さらに、第２の磁性体の保磁力を低減させるための保磁力低減機構をビット電極３が兼ねているので、この保磁力低減機構を兼ねるビット電極３により、第２の磁性体の保磁力を低減させて、第２の磁性体の磁化の方向を反転させやすくすることができる。これにより、第１の磁性体の磁化の方向に対応させて、第２の磁性体の磁化の方向を変化させることが可能になり、第２の磁性体の磁化の方向によって情報を記録することができる。
また、ワード電極１の第１の磁性体と、トンネル絶縁膜５と、ビット電極３の第２の磁性体とによって、トンネル磁気抵抗効果素子が構成されている。そして、第２の磁性体を兼ねて形成されたビット電極３が、ワード電極１と直交するように形成されているので、このビット電極３とワード電極１との交点付近の磁気抵抗効果素子により、メモリセルが構成される。そして、ビット電極とワード電極とを選択し、選択したワード電極に電流を流して第１の磁性体の磁化の方向を変化させたときに、メモリセルのトンネル磁気抵抗効果素子の抵抗の変化を検出すれば、メモリセルの第２の磁性体の磁化の方向がわかる。これにより、メモリセルに記録された情報を読み出すことが可能になる。
さらに、ワード電極１に電流を流していないときには、第２の磁性体の磁化の方向が変化しないので、記録された情報を保持することができる。これにより、電源を切っても情報が失われないので、不揮発性を実現することが可能になる。
また、本実施の形態によれば、ワード電極１及びビット電極３を選択することにより、これらの交点付近のメモリセルに情報を記録することができ、従来の情報記憶素子のメモリセル毎に設けられていた、選択用の能動素子（トランジスタ等）が不要になる。
このように選択用の能動素子が不要になるので、従来よりもメモリセルを小さくして、メモリセルの密度を向上させることができる。
従って、高密度に情報を記録できる、不揮発性の記憶装置（メモリ）を実現することができる。
このように選択用の能動素子が不要になるので、従来よりもメモリセルを小さくして、メモリセルの密度を向上させることができる。
従って、高密度に情報を記録できる、不揮発性の記憶装置（メモリ）を実現することができる。
さらに、選択用の能動素子が不要になるので、駆動用のドライバの構成を単純化したり、印加する電圧の種類を低減したりすることが可能になる。
また、メモリセル毎の能動素子の特性のばらつきの影響を受けなくなるため、メモリセルの縮小化がしやすくなる。
また、メモリセル毎の能動素子の特性のばらつきの影響を受けなくなるため、メモリセルの縮小化がしやすくなる。
本実施の形態の情報記録素子では、特に、メモリセルの磁気抵抗効果素子の抵抗の値ではなく、抵抗の変化による電圧の変化を検出することによって、情報の読み出しを行っている。これにより、磁気抵抗効果素子の大きさが小さくなっても、情報の読み出しを行うことが可能になり、この点でもメモリセルの縮小化がしやすくなる。
＜２．変形例＞
上述の実施の形態では、複数本のワード電極１と複数本のビット電極３とが、互いに直交して配置されていた。
本発明では、ビット電極及びワード電極は直交していなくてもよい。
上述の実施の形態のように、ビット電極及びワード電極を直交させた場合には、電極幅に対する記録密度を最も高くすることができる。
上述の実施の形態では、複数本のワード電極１と複数本のビット電極３とが、互いに直交して配置されていた。
本発明では、ビット電極及びワード電極は直交していなくてもよい。
上述の実施の形態のように、ビット電極及びワード電極を直交させた場合には、電極幅に対する記録密度を最も高くすることができる。
上述の実施の形態では、ワード電極１が第１の磁性体を兼ねており、ワード電極１が第１の磁性体を兼ねる１層の磁性体のみで形成されていた。
本発明では、ワード電極を複数の磁性体によって形成してもよいし、第１の磁性体を含む磁性体と非磁性体との積層としてもよい。
例えば、第１の磁性体に対して、Ｔａ，Ｔｉ等の下地材料や保護層を設けて、ワード電極を構成してもよい。
本発明では、ワード電極を複数の磁性体によって形成してもよいし、第１の磁性体を含む磁性体と非磁性体との積層としてもよい。
例えば、第１の磁性体に対して、Ｔａ，Ｔｉ等の下地材料や保護層を設けて、ワード電極を構成してもよい。
上述の実施の形態では、ビット電極３が第２の磁性体を兼ねており、ビット電極自体を磁性体で構成していた。
本発明では、ビット電極のワード電極との交点部分のみに磁性体を配して、ビット電極のその他の部分を非磁性体で構成してもよい。
また例えば、第２の磁性体に対して、Ｔａ，Ｔｉ等の下地材料や保護層を設けてもよい。
本発明では、ビット電極のワード電極との交点部分のみに磁性体を配して、ビット電極のその他の部分を非磁性体で構成してもよい。
また例えば、第２の磁性体に対して、Ｔａ，Ｔｉ等の下地材料や保護層を設けてもよい。
さらにまた、ビット電極を第２の磁性体とは別に構成してもよい。
例えば、第２の磁性体をメモリセル毎に独立したパターンに形成して、この第２の磁性体に対して並行して、導電性の材料で連続して形成されたビット電極を設ける。そして、第２の磁性体に接して、或いは、第２の磁性体と絶縁層を介して並行するように、ビット電極を形成する。
このうち、第２の磁性体と絶縁層を介して並行するようにビット電極を形成した場合でも、ビット電極に電流を流したときの発熱、電流磁場、応力変化の少なくとも１つの作用で、第２の磁性体の保磁力を低減することが可能である。このようにして、ビット電極と保磁力低減機構を兼ねることが可能である。
なお、さらに、ビット電極と保磁力低減機構とを、それぞれ別に設けることも可能である。例えば、図１１Ｂに示した断面図の磁性層３４に対して、さらに上方に並行して導電層を設けて、この導電層を保磁力低減機構とすることができる。
例えば、第２の磁性体をメモリセル毎に独立したパターンに形成して、この第２の磁性体に対して並行して、導電性の材料で連続して形成されたビット電極を設ける。そして、第２の磁性体に接して、或いは、第２の磁性体と絶縁層を介して並行するように、ビット電極を形成する。
このうち、第２の磁性体と絶縁層を介して並行するようにビット電極を形成した場合でも、ビット電極に電流を流したときの発熱、電流磁場、応力変化の少なくとも１つの作用で、第２の磁性体の保磁力を低減することが可能である。このようにして、ビット電極と保磁力低減機構を兼ねることが可能である。
なお、さらに、ビット電極と保磁力低減機構とを、それぞれ別に設けることも可能である。例えば、図１１Ｂに示した断面図の磁性層３４に対して、さらに上方に並行して導電層を設けて、この導電層を保磁力低減機構とすることができる。
上述の実施の形態では、ワード電極１及びビット電極３のそれぞれに配置された第１及び第２の磁性体の磁化が、磁性体の膜面に対して垂直な方向（上下方向）を向いており、それぞれの磁性体が垂直磁化膜で構成されていた。
本発明では、第１の磁性体及び第２の磁性体の磁化を、磁性体の膜面に平行な方向（水平方向）としてもよい。
本発明では、第１の磁性体及び第２の磁性体の磁化を、磁性体の膜面に平行な方向（水平方向）としてもよい。
上述の実施の形態では、ワード電極１に電流を流して、ワード電極１の第１の磁性体内の磁壁１１を動かしていた。
本発明において、ワード電極の第１の磁性体の磁壁を動かす方法としては、特に限定されない。例えば、スピントルクを用いてもよいし、温度による異方性磁場の変化を用いてもよいし、外部磁場によって動かしてもよいし、それらを複数組み合わせてもよい。
本発明において、ワード電極の第１の磁性体の磁壁を動かす方法としては、特に限定されない。例えば、スピントルクを用いてもよいし、温度による異方性磁場の変化を用いてもよいし、外部磁場によって動かしてもよいし、それらを複数組み合わせてもよい。
ワード電極及びビット電極の上下の配置や用いる材料は、上述の実施の形態と逆にしても、特に動作に支障はない。
上述の実施の形態では、ワード電極１及びビット電極３を１層ずつ形成していたが、さらに層間絶縁層を形成した上に、２層目のワード電極１及びビット電極３を形成しても良い。
このようにして、情報記憶素子を２層以上積層形成して、記録密度を２倍以上に増やすことができる。
また、１層のワード電極１の下と上にそれぞれビット電極３を設けて、記録密度を２倍にすることができる。
このようにして、情報記憶素子を２層以上積層形成して、記録密度を２倍以上に増やすことができる。
また、１層のワード電極１の下と上にそれぞれビット電極３を設けて、記録密度を２倍にすることができる。
上述の実施の形態では、ワード電極１の両端部に、磁化設定機構を兼ねる電極２（２１，２２）を設けていた。
本発明では、磁化設定機構をワード電極の一方の端部のみに形成して、他方の端部には磁化設定機構を設けなくてもよい。
例えば、反強磁性体等で、ワード電極の一方の端部の磁化を一方向（例えば上方向或いは下方向）に設定しておく。このようにしておくと、電流を流していないときには、磁壁がワード電極の他方の端部に寄る。そして、情報の記録時や読み出し時にワード電極に流す電流は、磁壁をワード電極の他方の端部から一方の端部に移動させる電流だけでよく、電流を切れば磁壁は再びワード電極の他方の端部に戻る。
例えば、ワード電極の一方の端部に、磁化設定機構として、電流磁場によって磁化の方向を変化させる機構を設けてもよい。この場合には、ワード電極に流す電流は一定方向ですみ、磁化設定機構によってワード電極の一方の端部の磁化の方向を変化させることにより、第２の磁性体の磁化の方向を変化させて情報を記録することができる。
本発明では、磁化設定機構をワード電極の一方の端部のみに形成して、他方の端部には磁化設定機構を設けなくてもよい。
例えば、反強磁性体等で、ワード電極の一方の端部の磁化を一方向（例えば上方向或いは下方向）に設定しておく。このようにしておくと、電流を流していないときには、磁壁がワード電極の他方の端部に寄る。そして、情報の記録時や読み出し時にワード電極に流す電流は、磁壁をワード電極の他方の端部から一方の端部に移動させる電流だけでよく、電流を切れば磁壁は再びワード電極の他方の端部に戻る。
例えば、ワード電極の一方の端部に、磁化設定機構として、電流磁場によって磁化の方向を変化させる機構を設けてもよい。この場合には、ワード電極に流す電流は一定方向ですみ、磁化設定機構によってワード電極の一方の端部の磁化の方向を変化させることにより、第２の磁性体の磁化の方向を変化させて情報を記録することができる。
上述の実施の形態では、第１の磁性体と第２の磁性体との間にトンネル絶縁膜５を形成してトンネル磁気抵抗効果素子を構成していた。
本発明では、第１の磁性体と第２の磁性体との間の非磁性膜として、トンネル絶縁膜５の代わりに、非磁性の導体膜を形成して磁気抵抗効果素子を構成してもよい。
非磁性膜としてトンネル絶縁膜を形成した方が、磁気抵抗効果が大きくなるので、抵抗変化による出力が大きくなるという利点を有する。
本発明では、第１の磁性体と第２の磁性体との間の非磁性膜として、トンネル絶縁膜５の代わりに、非磁性の導体膜を形成して磁気抵抗効果素子を構成してもよい。
非磁性膜としてトンネル絶縁膜を形成した方が、磁気抵抗効果が大きくなるので、抵抗変化による出力が大きくなるという利点を有する。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
１ ワード電極、２，２１，２２ 磁化設定機構兼電極（電極）、３ ビット電極、４，３１ 電極、５ トンネルバリア膜、１１ 磁壁、１２，Ｉ 電流、１３ 抵抗、１４ 電圧計、３０ 層間絶縁層、３２ 磁性膜、３３ 絶縁層、３４ 磁性層、４１，４２，４５，４６ ワード電極の電流パルス、４３ ビット電極の電流パルス、４４ 情報の読み出し期間、４７，４８ 出力パルス
Claims (12)
- 連続して形成された導電性の第１の磁性体を含むワード電極と、
前記ワード電極の前記第１の磁性体に接して形成された非磁性膜と、
前記第１の磁性体に対して、前記非磁性膜を介して接続された第２の磁性体と、
前記ワード電極の両端部のうち、少なくとも一方の端部に配置され、前記ワード電極の前記端部の磁化の方向を設定するための磁化設定機構と、
前記第２の磁性体の保磁力を低減させるための保磁力低減機構と、
前記第２の磁性体を兼ねて形成され、或いは、前記第２の磁性体と並行して形成され、前記ワード電極と交差するように連続して形成された導電性のビット電極とを含む
情報記憶素子。 - 複数本の前記ワード電極が平行に形成され、複数本の前記ビット電極が平行に形成され、各前記ワード電極と各前記ビット電極とがそれぞれ直交するように配置されている、請求項１に記載の情報記憶素子。
- 前記非磁性膜がトンネル絶縁膜である、請求項１又は請求項２に記載の情報記憶素子。
- 前記第１の磁性体及び前記第２の磁性体は、磁化の方向が、磁性体の主面に垂直な方向である、請求項１から請求項３のいずれか１項に記載の情報記憶素子。
- 前記ビット電極が、前記保磁力低減機構を兼用している、請求項１から請求項４のいずれか１項に記載の情報記憶素子。
- 前記ビット電極が、前記第２の磁性体に接して形成されている、請求項１から請求項５のいずれか１項に記載の情報記憶素子。
- 前記ワード電極の両端部のうち、少なくとも一方の端部に配置された前記磁化設定機構が、電流磁場により磁化の方向を変化させる構成である、請求項１に記載の情報記憶素子。
- 情報記憶素子を駆動する方法であって、
連続して形成された導電性の第１の磁性体を含むワード電極と、前記ワード電極の前記第１の磁性体に接して形成された非磁性膜と、前記第１の磁性体に対して、前記非磁性膜を介して接続された第２の磁性体と、前記ワード電極の両端部のうち、少なくとも一方の端部に配置され、前記ワード電極の前記端部の磁化の方向を設定するための磁化設定機構と、前記第２の磁性体の保磁力を低減させるための保磁力低減機構と、前記第２の磁性体を兼ねて形成され、或いは、前記第２の磁性体と並行して形成され、前記ワード電極と交差するように連続して形成された導電性のビット電極とを含む情報記憶素子に対して、
前記ワード電極に流す電流によって、前記第１の磁性体の磁化の方向を変化させる第１の過程と、
前記保磁力低減機構によって前記第２の磁性体の保磁力を低減させて、前記第２の磁性体の磁化の方向を、前記第１の磁性体の磁化の方向に対応する方向に変化させる第２の過程とを含む
情報記憶素子の駆動方法。 - 前記ビット電極が前記保磁力低減機構を兼用しており、前記第２の過程において、前記ビット電極に電流を流すことにより、前記第２の磁性体の保磁力を低減させる、請求項８に記載の情報記憶素子の駆動方法。
- 前記ビット電極に流す電流によって発生する、発熱、電流磁場、応力変化の少なくとも１つの作用により、前記第２の磁性体の保磁力を低減させる、請求項９に記載の情報記憶素子の駆動方法。
- 情報記憶素子を駆動する方法であって、
連続して形成された導電性の第１の磁性体を含むワード電極と、前記ワード電極の前記第１の磁性体に接して形成された非磁性膜と、前記第１の磁性体に対して、前記非磁性膜を介して接続された第２の磁性体と、前記ワード電極の両端部のうち、少なくとも一方の端部に配置され、前記ワード電極の前記端部の磁化の方向を設定するための磁化設定機構と、前記第２の磁性体の保磁力を低減させるための保磁力低減機構と、前記第２の磁性体を兼ねて形成され、或いは、前記第２の磁性体と並行して形成され、前記ワード電極と交差するように連続して形成された導電性のビット電極とを含む情報記憶素子に対して、
前記ワード電極に電流を流しながら、前記第１の磁性体と前記非磁性膜と前記第２の磁性体による磁気抵抗効果素子の抵抗を検出して、前記第１の磁性体の磁化の方向の変化によって生じる変化によって、前記第２の磁性体に記録された情報を読み出す過程を含む
情報記憶素子の駆動方法。 - 前記ビット電極が、第２の磁性体を兼ねて形成され、或いは、前記第２の磁性体に接して前記第２の磁性体と並行して形成され、前記情報を読み出す過程において、前記磁気抵抗効果素子の抵抗を検出するために、前記ビット電極と前記ワード電極との間にも電流を流す、請求項１１に記載の情報記憶素子の駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009246889A JP5526707B2 (ja) | 2009-10-27 | 2009-10-27 | 情報記憶素子の駆動方法 |
| TW099129347A TWI440031B (zh) | 2009-10-27 | 2010-08-31 | 資訊儲存元件及其驅動方法 |
| CN201010518624.4A CN102054524B (zh) | 2009-10-27 | 2010-10-20 | 信息存储元件及其驱动方法 |
| US12/908,136 US8248847B2 (en) | 2009-10-27 | 2010-10-20 | Information storage element and method for driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009246889A JP5526707B2 (ja) | 2009-10-27 | 2009-10-27 | 情報記憶素子の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011096734A true JP2011096734A (ja) | 2011-05-12 |
| JP5526707B2 JP5526707B2 (ja) | 2014-06-18 |
Family
ID=43898324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009246889A Expired - Fee Related JP5526707B2 (ja) | 2009-10-27 | 2009-10-27 | 情報記憶素子の駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8248847B2 (ja) |
| JP (1) | JP5526707B2 (ja) |
| CN (1) | CN102054524B (ja) |
| TW (1) | TWI440031B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012128396A (ja) * | 2010-11-25 | 2012-07-05 | Nippon Hoso Kyokai <Nhk> | 空間光変調器およびその画素駆動方法 |
| JP2016197754A (ja) * | 2011-05-20 | 2016-11-24 | 国立大学法人東北大学 | 磁気メモリ素子および磁気メモリ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017183573A1 (ja) * | 2016-04-21 | 2017-10-26 | Tdk株式会社 | 磁壁利用型アナログメモリ素子および磁壁利用型アナログメモリ |
| JP2021125642A (ja) * | 2020-02-07 | 2021-08-30 | キオクシア株式会社 | 磁気メモリ |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000195250A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | 磁気メモリ装置 |
| JP2003017782A (ja) * | 2001-07-04 | 2003-01-17 | Rikogaku Shinkokai | キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置 |
| JP2003142753A (ja) * | 2000-09-27 | 2003-05-16 | Canon Inc | 磁性膜の磁化反転方法、磁気抵抗効果膜及びそれを用いた磁気メモリ |
| JP2004172155A (ja) * | 2002-11-15 | 2004-06-17 | Sony Corp | 磁気記憶素子及びその記録方法、並びに磁気記憶装置 |
| JP2005129945A (ja) * | 2003-10-24 | 2005-05-19 | Hewlett-Packard Development Co Lp | 熱支援型磁気メモリ構造 |
| JP2006073930A (ja) * | 2004-09-06 | 2006-03-16 | Canon Inc | 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ |
| JP2007508712A (ja) * | 2003-10-14 | 2007-04-05 | エージェンシー フォー サイエンス，テクノロジー アンド リサーチ | 磁気メモリデバイス |
| JP2007201059A (ja) * | 2006-01-25 | 2007-08-09 | Toshiba Corp | 磁気素子、磁気記録装置及び書き込み方法 |
| WO2008108109A1 (ja) * | 2007-03-08 | 2008-09-12 | Nec Corporation | 磁気メモリセル及び磁気ランダムアクセスメモリ |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7035138B2 (en) * | 2000-09-27 | 2006-04-25 | Canon Kabushiki Kaisha | Magnetic random access memory having perpendicular magnetic films switched by magnetic fields from a plurality of directions |
| US6418046B1 (en) * | 2001-01-30 | 2002-07-09 | Motorola, Inc. | MRAM architecture and system |
| JP4818519B2 (ja) * | 2001-02-06 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
| US6795281B2 (en) * | 2001-09-25 | 2004-09-21 | Hewlett-Packard Development Company, L.P. | Magneto-resistive device including soft synthetic ferrimagnet reference layer |
| US6850433B2 (en) * | 2002-07-15 | 2005-02-01 | Hewlett-Packard Development Company, Lp. | Magnetic memory device and method |
| US7366009B2 (en) * | 2004-01-10 | 2008-04-29 | Honeywell International Inc. | Separate write and read access architecture for a magnetic tunnel junction |
| US7105372B2 (en) * | 2004-01-20 | 2006-09-12 | Headway Technologies, Inc. | Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy |
| CN100514694C (zh) * | 2006-04-11 | 2009-07-15 | 中国科学院物理研究所 | 基于双势垒磁性隧道结的逻辑元件和磁逻辑元件阵列 |
| US20070297220A1 (en) * | 2006-06-22 | 2007-12-27 | Masatoshi Yoshikawa | Magnetoresistive element and magnetic memory |
| JP4438806B2 (ja) * | 2007-02-21 | 2010-03-24 | ソニー株式会社 | メモリ |
| FR2914482B1 (fr) * | 2007-03-29 | 2009-05-29 | Commissariat Energie Atomique | Memoire magnetique a jonction tunnel magnetique |
| JP2008252018A (ja) * | 2007-03-30 | 2008-10-16 | Toshiba Corp | 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ |
-
2009
- 2009-10-27 JP JP2009246889A patent/JP5526707B2/ja not_active Expired - Fee Related
-
2010
- 2010-08-31 TW TW099129347A patent/TWI440031B/zh not_active IP Right Cessation
- 2010-10-20 US US12/908,136 patent/US8248847B2/en not_active Expired - Fee Related
- 2010-10-20 CN CN201010518624.4A patent/CN102054524B/zh not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000195250A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | 磁気メモリ装置 |
| JP2003142753A (ja) * | 2000-09-27 | 2003-05-16 | Canon Inc | 磁性膜の磁化反転方法、磁気抵抗効果膜及びそれを用いた磁気メモリ |
| JP2003017782A (ja) * | 2001-07-04 | 2003-01-17 | Rikogaku Shinkokai | キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置 |
| JP2004172155A (ja) * | 2002-11-15 | 2004-06-17 | Sony Corp | 磁気記憶素子及びその記録方法、並びに磁気記憶装置 |
| JP2007508712A (ja) * | 2003-10-14 | 2007-04-05 | エージェンシー フォー サイエンス，テクノロジー アンド リサーチ | 磁気メモリデバイス |
| JP2005129945A (ja) * | 2003-10-24 | 2005-05-19 | Hewlett-Packard Development Co Lp | 熱支援型磁気メモリ構造 |
| JP2006073930A (ja) * | 2004-09-06 | 2006-03-16 | Canon Inc | 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ |
| JP2007201059A (ja) * | 2006-01-25 | 2007-08-09 | Toshiba Corp | 磁気素子、磁気記録装置及び書き込み方法 |
| WO2008108109A1 (ja) * | 2007-03-08 | 2008-09-12 | Nec Corporation | 磁気メモリセル及び磁気ランダムアクセスメモリ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012128396A (ja) * | 2010-11-25 | 2012-07-05 | Nippon Hoso Kyokai <Nhk> | 空間光変調器およびその画素駆動方法 |
| JP2016197754A (ja) * | 2011-05-20 | 2016-11-24 | 国立大学法人東北大学 | 磁気メモリ素子および磁気メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI440031B (zh) | 2014-06-01 |
| JP5526707B2 (ja) | 2014-06-18 |
| CN102054524A (zh) | 2011-05-11 |
| US8248847B2 (en) | 2012-08-21 |
| CN102054524B (zh) | 2014-03-12 |
| US20110096591A1 (en) | 2011-04-28 |
| TW201120882A (en) | 2011-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6280195B1 (ja) | 磁気メモリ | |
| JP4682585B2 (ja) | 記憶素子及びメモリ | |
| JP3891540B2 (ja) | 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ | |
| JP3942930B2 (ja) | トンネル接合メモリセル | |
| JP5600344B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
| CN101178929B (zh) | 利用磁畴壁移动的数据存储装置及其操作方法 | |
| TWI803724B (zh) | 自旋軌道轉矩ｍｒａｍ中的共用自旋軌道轉矩寫入線 | |
| JP2007123640A (ja) | 磁気メモリ、情報記録／再生方法、情報再生方法、情報記録方法 | |
| CN104393169A (zh) | 一种无需外部磁场的自旋轨道动量矩磁存储器 | |
| JP2008186861A (ja) | 磁気抵抗素子および磁気メモリ | |
| JP2010205928A (ja) | 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法 | |
| JP5062538B2 (ja) | 磁気メモリー素子、その駆動方法及び不揮発性記憶装置 | |
| JP2008177421A (ja) | 記憶素子、メモリ | |
| JPWO2010074132A1 (ja) | 磁気メモリ素子及び磁気ランダムアクセスメモリ | |
| JP2007080952A (ja) | 多値記録スピン注入磁化反転素子およびこれを用いた装置 | |
| JP5652472B2 (ja) | 磁気メモリ素子、磁気メモリ、及びその製造方法 | |
| JP2012014787A (ja) | 記憶装置 | |
| JP5146846B2 (ja) | 磁気メモリセル及び磁気ランダムアクセスメモリ | |
| WO2010064476A1 (ja) | 磁気メモリー素子及び不揮発性記憶装置 | |
| JP5526707B2 (ja) | 情報記憶素子の駆動方法 | |
| JP5387990B2 (ja) | 磁気メモリ素子とその駆動方法及び不揮発記憶装置 | |
| JP2010219104A (ja) | 磁気メモリ素子、磁気メモリ、及びその製造方法 | |
| JP2007095765A (ja) | 多値記録スピン注入磁化反転素子およびこれを用いた装置 | |
| JP2004087870A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP2006156477A (ja) | 記憶素子、メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140331 |
|
| LAPS | Cancellation because of no payment of annual fees |