JP5354376B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5354376B2 JP5354376B2 JP2009270320A JP2009270320A JP5354376B2 JP 5354376 B2 JP5354376 B2 JP 5354376B2 JP 2009270320 A JP2009270320 A JP 2009270320A JP 2009270320 A JP2009270320 A JP 2009270320A JP 5354376 B2 JP5354376 B2 JP 5354376B2
- Authority
- JP
- Japan
- Prior art keywords
- shield plate
- semiconductor chip
- magnetic shield
- semiconductor
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
以下、図面を参照して本発明の第1の実施の形態について説明する。図1乃至図9は、本発明の第1の実施の形態を示す図である。
まず図1および図2により、本発明の第1の実施の形態による半導体装置の概略について説明する。図1は、QFP(Quad Flat Package)からなる本実施の形態による半導体装置を示す断面図(図2のI−I線断面図)であり、図2は、QFPからなる本実施の形態による半導体装置を示す平面図である。なお図2において、便宜上、第2のシールド板および封止樹脂部の表示を省略している。
次に図3乃至図6により、上述したシールド板(第1のシールド板、第2のシールド板)の概略について説明する。図3は、第1のシールド板を示す平面図であり、図4は、第1のシールド板を示す断面図(図3のIV−IV線断面図)である。図5は、第2のシールド板を示す平面図であり、図6は、第2のシールド板を示す断面図(図5のVI−VI線断面図)である。
次に図7により、このようなシールド板(第1のシールド板10、第2のシールド板20)を作製する際に用いられるシールド板用シートの概略について説明する。
次に、図8(a)−(f)を用いてシールド板用シートおよびシールド板を製造する方法について説明する。なお図8(a)−(f)において、シールド板として、第2のシールド板20を例にとって説明する。
次に、図9(a)−(g)を用いて半導体装置の製造方法について説明する。
次に、本発明の第2の実施の形態について図10を参照して説明する。図10は、本発明の第2の実施の形態を示す図である。図10に示す第2の実施の形態は、半導体装置がQFNタイプのものである点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図10において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に、本発明の第3の実施の形態について図11を参照して説明する。図11は、本発明の第3の実施の形態を示す図である。図11に示す第3の実施の形態は、半導体装置がBGAタイプのものである点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図11において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
11 シールド板本体
12 土手部
14 ガス抜き孔
20 第2のシールド板
21 水平板
22 突出部
30、70、80 半導体装置
31、81 半導体載置部(ダイパッド)
32、82 リード部
33 半導体チップ
35 第1接着層
37 ボンディングワイヤ
38 封止樹脂部
39 第2接着層
40 第3接着層
Claims (5)
- 半導体装置において、
半導体載置部と、
半導体載置部の外周に配置されたリード部と、
半導体載置部上に設けられた第1の磁気シールド板と、
第1の磁気シールド板上に設けられ、回路面を有するとともに外部磁気の影響を受ける半導体チップと、
半導体チップの回路面に設けられた第2の磁気シールド板と、
半導体チップとリード部とを接続するボンディングワイヤと、
半導体載置部、リード部、第1の磁気シールド板、半導体チップ、第2の磁気シールド板およびボンディングワイヤを封止する封止樹脂部とを備え、
第1の磁気シールド板および第2の磁気シールド板は、半導体チップより大きな平面形状を有し、
第1の磁気シールド板は、半導体チップの側方空間を覆う土手部を有し、
半導体チップは、第1の磁気シールド板および第2の磁気シールド板により上方および下方から覆われ、土手部により側方から覆われ、
第2の磁気シールド板は、水平板と、水平板から半導体チップ側へ突出する突出部とを有する断面凸形状をなし、この突出部により水平板と半導体チップとの間にボンディングワイヤが通過する空間を形成したことを特徴とする半導体装置。 - 半導体チップは、接着層を介して第1の磁気シールド板上に固着され、第1の磁気シールド板は、半導体載置部より大きな平面形状を有し、この第1の磁気シールド板のうち半導体チップより外方の部分に、接着層からのガスを逃がすガス抜き孔を形成したことを特徴とする請求項1記載の半導体装置。
- 半導体載置部から複数の吊りリードが延び、各吊りリードは、第1の磁気シールド板のガス抜き孔を塞がないように屈曲された屈曲部を有することを特徴とする請求項2記載の半導体装置。
- 半導体載置部およびリード部を支持する非導電性基板と、
非導電性基板の裏面に設けられ、リード部と電気的に接続されたはんだボールとを更に備えたことを特徴とする請求項1記載の半導体装置。 - 半導体装置の製造方法において、
半導体載置部および半導体載置部の外周に配置されたリード部を準備する工程と、
半導体載置部上に第1の磁気シールド板を設ける工程と、
第1の磁気シールド板上に、回路面を有するとともに外部磁気の影響を受ける半導体チップを設ける工程と、
半導体チップとリード部とをボンディングワイヤにより接続する工程と、
半導体チップの回路面に第2の磁気シールド板を設ける工程と、
半導体載置部、リード部、第1の磁気シールド板、半導体チップ、第2の磁気シールド板およびボンディングワイヤを封止樹脂部により封止する工程とを備え、
第1の磁気シールド板および第2の磁気シールド板は、半導体チップより大きな平面形状を有し、
第1の磁気シールド板は、半導体チップの側方空間を覆う土手部を有し、
半導体チップは、第1の磁気シールド板および第2の磁気シールド板により上方および下方から覆われ、土手部により側方から覆われ、
第2の磁気シールド板は、水平板と、水平板から半導体チップ側へ突出する突出部とを有する断面凸形状をなし、この突出部により水平板と半導体チップとの間にボンディングワイヤが通過する空間を形成したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009270320A JP5354376B2 (ja) | 2009-11-27 | 2009-11-27 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009270320A JP5354376B2 (ja) | 2009-11-27 | 2009-11-27 | 半導体装置および半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013091768A Division JP5626402B2 (ja) | 2013-04-24 | 2013-04-24 | 半導体装置、半導体装置の製造方法、およびシールド板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011114225A JP2011114225A (ja) | 2011-06-09 |
JP5354376B2 true JP5354376B2 (ja) | 2013-11-27 |
Family
ID=44236320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009270320A Expired - Fee Related JP5354376B2 (ja) | 2009-11-27 | 2009-11-27 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5354376B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5577839B2 (ja) * | 2009-06-05 | 2014-08-27 | 大日本印刷株式会社 | 半導体装置 |
JP5858335B2 (ja) * | 2012-01-16 | 2016-02-10 | 大日本印刷株式会社 | 半導体装置 |
JP2013149789A (ja) * | 2012-01-19 | 2013-08-01 | Dainippon Printing Co Ltd | 半導体装置、メタルシールド板およびメタルシールド用シート |
JP6220282B2 (ja) * | 2013-08-26 | 2017-10-25 | 東芝メモリ株式会社 | 半導体装置 |
CN105518850B (zh) * | 2013-09-04 | 2018-05-11 | 东芝存储器株式会社 | 半导体装置及其制造方法 |
US9685412B2 (en) | 2013-09-04 | 2017-06-20 | Kabushiki Kaisha Toshiba | Semiconductor apparatus and manufacturing method for same |
JP6401036B2 (ja) * | 2014-12-10 | 2018-10-03 | 株式会社ジェイデバイス | 磁気不揮発性メモリ素子の磁気シールドパッケージ |
JP6496036B2 (ja) * | 2015-04-27 | 2019-04-03 | 東芝メモリ株式会社 | 磁気メモリ装置 |
US10818609B2 (en) * | 2018-07-13 | 2020-10-27 | Taiwan Semiconductor Manufacturing Company Ltd. | Package structure and method for fabricating the same |
CN111342814B (zh) * | 2020-02-10 | 2021-09-21 | 诺思(天津)微系统有限责任公司 | 一种体声波滤波器和多工器以及电子设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2895504B2 (ja) * | 1989-04-19 | 1999-05-24 | 三菱電機株式会社 | 半導体装置 |
JP3061954B2 (ja) * | 1991-08-20 | 2000-07-10 | 株式会社東芝 | 半導体装置 |
US6936763B2 (en) * | 2002-06-28 | 2005-08-30 | Freescale Semiconductor, Inc. | Magnetic shielding for electronic circuits which include magnetic materials |
JP2004047656A (ja) * | 2002-07-11 | 2004-02-12 | Sony Corp | 磁気不揮発性メモリ素子およびその製造方法 |
JP4147466B2 (ja) * | 2002-12-10 | 2008-09-10 | ソニー株式会社 | 磁気メモリ装置 |
JP4941264B2 (ja) * | 2007-12-07 | 2012-05-30 | 大日本印刷株式会社 | 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 |
JP5425461B2 (ja) * | 2008-12-26 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2009
- 2009-11-27 JP JP2009270320A patent/JP5354376B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011114225A (ja) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5354376B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4941264B2 (ja) | 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 | |
US8247888B2 (en) | Semiconductor device and method for manufacturing metallic shielding plate | |
JP5232394B2 (ja) | 半導体装置の製造方法 | |
TWI500130B (zh) | 封裝基板及其製法暨半導體封裝件及其製法 | |
US20140206146A1 (en) | Fabrication method of semiconductor package having electrical connecting structures | |
CN107278325A (zh) | 集成电路封装 | |
US9331041B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2014039067A (ja) | 半導体装置 | |
TWI467714B (zh) | 半導體封裝件及其製法 | |
JP5626402B2 (ja) | 半導体装置、半導体装置の製造方法、およびシールド板 | |
JP2007287762A (ja) | 半導体集積回路素子とその製造方法および半導体装置 | |
US11004776B2 (en) | Semiconductor device with frame having arms and related methods | |
KR101197189B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2004343122A (ja) | 金属チップスケール半導体パッケージ及びその製造方法(Metalchipscalesemiconductorpackageandmanufacturingmethodthereof) | |
JP2014022582A (ja) | 半導体装置の製造方法、及び半導体装置 | |
US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
JP5587464B2 (ja) | 半導体装置の製造方法 | |
JP2011044601A (ja) | リードフレーム、パッケージ型電子部品及び電子機器 | |
JP2010238994A (ja) | 半導体モジュールおよびその製造方法 | |
JP2006310821A (ja) | 半導体モジュールおよびその製造方法 | |
JP5807815B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
JP5565084B2 (ja) | リードフレームの製造方法 | |
JP2013149789A (ja) | 半導体装置、メタルシールド板およびメタルシールド用シート | |
JP5403435B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130815 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5354376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |