JP5858335B2

JP5858335B2 - 半導体装置

Info

Publication number: JP5858335B2
Application number: JP2012006347A
Authority: JP
Inventors: 田幸治冨; 崎聡柴; 田正親増; 崎雅樹矢
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2012-01-16
Filing date: 2012-01-16
Publication date: 2016-02-10
Anticipated expiration: 2032-01-16
Also published as: JP2013145844A

Description

本発明は、半導体チップを磁気から保護するメタルシールド板を備えた半導体装置に関する。

ＭＲＡＭ（Magnetic Random Access Memory）等の半導体チップを有する半導体装置は、その内部にメタルシールド板が設けられている。このようなメタルシールド板は、磁気シールド効果のある金属素材から作製され、半導体チップを半導体装置外部の磁気（磁場）から保護する。

半導体チップの上面には電極パッドが設けられるため、メタルシールド板を半導体チップの上に設ける場合、半導体チップよりもサイズの小さいメタルシールド板が使用されていた。

また、特許文献１は、磁気メモリチップが形成されたシリコンウェハの裏面に、シリコンよりも透磁率が高い物質からなるメタルシールド板（高透磁率板）を貼り付け、メタルシールド板及びシリコンウェハを磁気メモリチップ毎にダイシングする手法を開示している。この場合、メタルシールド板と磁気メモリチップは同じサイズになる。

このように、従来は、半導体チップと同じサイズか、又はそれよりも小さいサイズのメタルシールド板が設けられていた。しかし、外部からの磁力線はメタルシールド板の端部に集中する特性があり、このような端部に集まった磁力線が半導体チップに不具合を発生させるという問題があった。

国際公開第２００８／１０５３１５号公報

本発明はこのような点を考慮してなされたものであり、メタルシールド板の端部に集中する磁力線から半導体チップを保護することが可能な半導体装置を提供することを目的とする。

本発明の一態様による半導体装置は、ダイパッド及びリードを有するリードフレームと、前記ダイパッド上に設けられたメタルシールド板と、前記メタルシールド板上に設けられ、ボンディングワイヤを介して前記リードに接続された半導体チップと、前記リードフレーム、前記メタルシールド板、前記半導体チップ、及び前記ボンディングワイヤを封止する樹脂封止部と、を備え、前記メタルシールド板の外形寸法は前記半導体チップの外形寸法より大きく、前記メタルシールド板の周縁部が前記半導体チップ外方へ突出し、前記半導体チップの上面全域が前記樹脂封止部に直接接着するものである。

本発明の一態様による半導体装置においては、前記メタルシールド板は、Ｆｅ−Ｎｉ合金を含む材料からなることが好ましい。

本発明の一態様による半導体装置においては、前記半導体チップは磁気メモリを有することが好ましい。

本発明の一態様による半導体装置は、半導体チップと、前記半導体チップの第１面上に設けられたメタルシールド板と、前記半導体チップの前記第１面とは反対側の第２面にフリップチップ接続された電極と、前記半導体チップ、前記メタルシールド板、及び前記電極を封止する樹脂封止部と、を備え、前記メタルシールド板の外形寸法は前記半導体チップの外形寸法より大きく、前記メタルシールド板の周縁部が前記半導体チップ外方へ突出するものである。

本発明によれば、メタルシールド板の外形寸法が半導体チップの外形寸法よりも大きく、メタルシールド板の周縁部が半導体チップ外方へ突出しているため、メタルシールド板の端部に集中する磁力線から半導体チップを保護することができる。

メタルシールド用シートを示す平面図である。本発明の実施形態による半導体装置の概略構成図である。メタルシールド板を通る磁力線の模式図である。変形例による半導体装置の概略構成図である。変形例による半導体装置の概略構成図である。変形例による半導体装置の概略構成図である。変形例による半導体装置の概略構成図である。変形例による半導体装置の概略構成図である。

以下、本発明の実施の形態を図面に基づいて説明する。
まず、図１を用いて、メタルシールド板の構成及び製造方法について説明する。メタルシールド板は、後述するように、半導体チップを外部の磁気から保護するために使用されるものである。

図１は、複数のメタルシールド板４０を備えたメタルシールド用シート１０の上面図である。図１に示すように、メタルシールド用シート１０は、複数の矩形状の開口２１を有する枠体２０を備え、メタルシールド板４０は、枠体２０の開口２１内に配置され、枠体２０に連結部３０を介して連結されている。このうち枠体２０は、複数の開口２１全体を取り囲む外枠部２２と、隣接する各開口２１間に形成され、互いに平行に配置された複数の細長いステー部２３とを有している。

メタルシールド用シート１０は、一枚の金属板をエッチング加工することにより作製されたものである。すなわちメタルシールド用シート１０の枠体２０、連結部３０、およびメタルシールド板４０は互いに一体に形成されている。このメタルシールド用シート１０は、例えばパーマロイＰＣ材等のＦｅ−Ｎｉ合金を含む材料等、透磁率の高い材料からなることが好ましい。

メタルシールド板４０は、メタルシールド用シート１０の連結部３０を切断して、枠体２０から分離することにより作製することができる。

メタルシールド板４０の厚み（メタルシールド用シート１０の厚み）は３０μｍ乃至２００μｍとすることが好ましい。メタルシールド板４０の厚みが３０μｍ未満となると外部の磁気から半導体チップを十分に保護できない。他方、メタルシールド板４０の厚みが２００μｍ超となると、メタルシールド板４０を備える半導体装置が厚くなるので好ましくない。

また、メタルシールド板４０の外形寸法（サイズ）を、外部の磁気から保護する対象となる半導体チップの外形寸法よりも大きくする。これにより、メタルシールド板４０を半導体チップ上（又は半導体チップの下）に設けた場合に、メタルシールド板４０の周縁部が半導体チップ外方へ突出する。このようにメタルシールド板４０の外形寸法を、半導体チップの外形寸法よりも大きくすることによる効果については後述する。

次に、図２を用いて、本発明の実施形態による半導体装置について説明する。図２に示す半導体装置５０は、ダイパッド（基板）５２と、ダイパッド５２上に設けられたメタルシールド板４０と、メタルシールド板４０上に設けられ、回路面５１Ａを有する半導体チップ５１とを備えている。半導体チップ５１は、ＭＲＡＭ等の磁気抵抗メモリを有している。

半導体チップ５１の回路面５１Ａとリード５４とは、金製のボンディングワイヤ５５により電気的に接続されている。また、ダイパッド５２及びリード５４を有するリードフレーム、半導体チップ５１、メタルシールド板４０、及びボンディングワイヤ５５は、封止樹脂５６により封止されている。半導体チップ５１の上面（回路面５１Ａ）は全域が露出しており、封止樹脂５６に直接接着している。半導体チップ５１より外形寸法の小さいメタルシールド板は設けられていない。リード５４とメタルシールド板４０とは絶縁されている。

半導体チップ５１はメタルシールド板４０の中央部に設けられている。上述したように、メタルシールド板４０の外形寸法は、半導体チップ５１の外形寸法よりも大きくなっているため、メタルシールド板４０の周縁部は半導体チップ５１外方へ突出する。

メタルシールド板４０は、透磁率の高い材料からなるため、半導体装置５０の外部からの磁力線は主にメタルシールド板４０を通り、半導体チップ５１を通る磁力線の量を減らすことができる。

図３は、メタルシールド板４０を通る外部からの磁力線の模式図である。図３から分かるように、外部からの磁力線はメタルシールド板４０の端部に集中するため、この部分での磁場強度が大きくなる。メタルシールド板４０の外形寸法が半導体チップ５１の外形寸法と同等またはそれより小さいと、磁場強度の大きいメタルシールド４０端部が半導体チップ５１の近傍に位置することになり、半導体チップ５１に不具合を発生させることになる。

しかし、本実施形態では、メタルシールド板４０の外形寸法が、半導体チップ５１の外形寸法よりも大きくなっており、メタルシールド板４０の周縁部は半導体チップ５１外方へ突出する。そのため、磁力線の集中により磁場強度が大きくなるメタルシールド板４０の端部を半導体チップ５１から離すことができ、半導体チップ５１を保護することができる。

上記実施形態では、図２に示すように、パッケージ方式がＳＯＰ（Small Outline Package）の半導体装置を例に説明を行ったが、図４に示すＢＧＡ（Ball Grid Array Package）や、図５に示すＤＦＮ（Dual Flat No-lead Package）等の異なるパッケージ方式の半導体装置としてもよい。

図４に示す半導体装置６０は、パッケージ基板６７と、パッケージ基板６７上に設けられたダイパッド（基板）６２と、ダイパッド６２上に設けられたメタルシールド板４０と、メタルシールド板４０上に設けられ、回路面６１Ａを有する半導体チップ６１とを備えている。このうち半導体チップ６１は、上述した半導体チップ５１と同様、ＭＲＡＭ等の磁気抵抗メモリを有している。

半導体チップ６１はメタルシールド板４０の中央部に設けられている。上述したように、メタルシールド板４０の外形寸法は、半導体チップ６１の外形寸法よりも大きくなっているため、メタルシールド板４０の周縁部は半導体チップ６１外方へ突出する。

また、パッケージ基板６７上に端子部６４が設けられ、端子部６４にはんだボール６８が電気的に接続されている。このはんだボール６８は、パッケージ基板６７から外方に突出している。また端子部６４と半導体チップ６１の回路面６１Ａとは、金製のボンディングワイヤ６５により電気的に接続されている。

ダイパッド６２、メタルシールド板４０、半導体チップ６１、端子部６４、およびボンディングワイヤ６５は、封止樹脂６６により封止されている。半導体チップ６１の上面（回路面６１Ａ）は全域が露出しており、封止樹脂６６に直接接着している。

図４に示すように、メタルシールド板４０の外形寸法が、半導体チップ６１の外形寸法よりも大きくなっており、メタルシールド板４０の周縁部は半導体チップ６１外方へ突出する。そのため、磁力線の集中により磁場強度が大きくなるメタルシールド板４０の端部を半導体チップ６１から離すことができ、半導体チップ６１を保護することができる。

図５に示す半導体装置７０は、ダイパッド（基板）７２と、ダイパッド７２上に設けられたメタルシールド板４０と、メタルシールド板４０上に設けられ、回路面７１Ａを有する半導体チップ７１とを備えている。このうち半導体チップ７１は、上述した半導体チップ５１、６１と同様、ＭＲＡＭ等の磁気抵抗メモリを有している。

半導体チップ７１はメタルシールド板４０の中央部に設けられている。上述したように、メタルシールド板４０の外形寸法は、半導体チップ７１の外形寸法よりも大きくなっているため、メタルシールド板４０の周縁部は半導体チップ７１外方へ突出する。

半導体チップ７１の回路面７１Ａとリード７４とは、金製のボンディングワイヤ７５により電気的に接続されている。

ダイパッド７２の一部、リード７４の一部、半導体チップ７１、メタルシールド板４０、およびボンディングワイヤ７５は、封止樹脂７６により封止されている。半導体チップ７１の上面（回路面７１Ａ）は全域が露出しており、封止樹脂７６に直接接着している。

図５に示すように、メタルシールド板４０の外形寸法が、半導体チップ７１の外形寸法よりも大きくなっており、メタルシールド板４０の周縁部は半導体チップ７１外方へ突出する。そのため、磁力線の集中により磁場強度が大きくなるメタルシールド板４０の端部を半導体チップ７１から離すことができ、半導体チップ７１を保護することができる。

なお、図６に示すように、ダイパッド７２及びリード７４の下面と、封止樹脂７６の下面とが、同一平面上に位置するようにしてもよい。このほか、図６に示す半導体装置７０の構成は、図５に示す半導体装置７０の構成と同一である。

図２、図４〜図６に示す半導体装置は、メタルシールド板４０を半導体チップとダイパッド（基板）との間に設け、半導体チップの回路面とリード又は端子部とをボンディングワイヤを用いて接続する構成となっていたが、図７、図８に示すように、半導体チップの下面（回路面）とリード（電極）とをフリップチップ接続し、メタルシールド板４０を半導体チップ上に設ける構成としてもよい。

図７に示す半導体装置８０は、半導体チップ８１と、半導体チップ８１の第１面（上面）上に設けられたメタルシールド板４０と、半導体チップ８１の第２面（下面）の回路面８１Ａとフリップチップ接続されたリード（電極）８４とを備えている。このうち半導体チップ８１は、上述した半導体チップ５１、６１、７１と同様、ＭＲＡＭ等の磁気抵抗メモリを有している。

メタルシールド板４０は半導体チップ８１を覆うように設けられている。上述したように、メタルシールド板４０の外形寸法は、半導体チップ８１の外形寸法よりも大きくなっているため、メタルシールド板４０の周縁部は半導体チップ８１外方へ突出する。

リード８４の一部、半導体チップ８１、及びメタルシールド板４０は、封止樹脂８６により封止されている。

図７に示すように、メタルシールド板４０の外形寸法が、半導体チップ８１の外形寸法よりも大きくなっており、メタルシールド板４０の周縁部は半導体チップ８１外方へ突出する。そのため、磁力線の集中により磁場強度が大きくなるメタルシールド板４０の端部を半導体チップ８１から離すことができ、半導体チップ８１を保護することができる。

図８に示す半導体装置９０は、基板９７と、基板９７上に設けられた半導体チップ９１と、半導体チップ９１上に設けられたメタルシールド板４０とを備えている。このうち半導体チップ９１は、上述した半導体チップ５１、６１、７１、８１と同様、ＭＲＡＭ等の磁気抵抗メモリを有している。

メタルシールド板４０は、半導体チップ９１を覆うように、半導体チップ９１の第１面（上面）上に設けられている。上述したように、メタルシールド板４０の外形寸法は、半導体チップ９１の外形寸法よりも大きくなっているため、メタルシールド板４０の周縁部は半導体チップ９１外方へ突出する。

半導体チップ９１の第２面（下面）の回路面９１Ａと、基板９７上の電極（図示せず）とがフリップチップ接続されている。また、基板９７から外方に突出してはんだボール９８が設けられており、このはんだボール９８は、基板９７上の電極と電気的に接続されている。

基板９７、半導体チップ９１、及びメタルシールド板４０は、封止樹脂９６により封止されている。

図８に示すように、メタルシールド板４０の外形寸法が、半導体チップ９１の外形寸法よりも大きくなっており、メタルシールド板４０の周縁部は半導体チップ９１外方へ突出する。そのため、磁力線の集中により磁場強度が大きくなるメタルシールド板４０の端部を半導体チップ９１から離すことができ、半導体チップ９１を保護することができる。

メモリを外部の磁気から保護するメタルシールド板４０は、メモリチップと一体封止される半導体装置だけでなく、その他の半導体装置に適用することができる。例えば、ＣＰＵ（演算部）やメモリが組み込まれた集積回路のメモリ領域を覆うようにメタルシールド板４０を設けてもよい。この場合、メタルシールド板４０の外形寸法は、メモリ領域よりも大きいものとする。このような構成にすることで、メモリを集積回路の外部の磁気から保護することができる。また、メタルシールド板４０の端部をメモリ領域から離すことができるため、メタルシールド板４０の端部に集中する磁力線からメモリ領域を保護することができる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

４０メタルシールド板
５０半導体装置
５１半導体チップ
５１Ａ回路面
５２ダイパッド
５４リード
５５ボンディングワイヤ
５６封止樹脂

Claims

ダイパッド及びリードを有するリードフレームと、
前記ダイパッド上に設けられたメタルシールド板と、
前記メタルシールド板上に設けられ、ボンディングワイヤを介して前記リードに接続された半導体チップと、
前記リードフレーム、前記メタルシールド板、前記半導体チップ、及び前記ボンディングワイヤを封止する樹脂封止部と、
を備え、
前記メタルシールド板の外形寸法は前記半導体チップの外形寸法より大きく、前記メタルシールド板の周縁部が前記半導体チップ外方へ突出し、前記半導体チップの上面全域が前記樹脂封止部に直接接着することを特徴とする半導体装置。
前記メタルシールド板は、Ｆｅ−Ｎｉ合金を含む材料からなることを特徴とする請求項１に記載の半導体装置。
前記半導体チップは磁気メモリを有することを特徴とする請求項１又は２に記載の半導体装置。