JP2012182274A - モジュール部品、その製造方法、及びそれが実装された半導体パッケージ、電子モジュール、または電子機器 - Google Patents

モジュール部品、その製造方法、及びそれが実装された半導体パッケージ、電子モジュール、または電子機器 Download PDF

Info

Publication number
JP2012182274A
JP2012182274A JP2011043638A JP2011043638A JP2012182274A JP 2012182274 A JP2012182274 A JP 2012182274A JP 2011043638 A JP2011043638 A JP 2011043638A JP 2011043638 A JP2011043638 A JP 2011043638A JP 2012182274 A JP2012182274 A JP 2012182274A
Authority
JP
Japan
Prior art keywords
resin
substrate
module component
module
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011043638A
Other languages
English (en)
Inventor
Yoshifumi Kanetaka
善史 金高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Casio Mobile Communications Ltd
Original Assignee
NEC Casio Mobile Communications Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Casio Mobile Communications Ltd filed Critical NEC Casio Mobile Communications Ltd
Priority to JP2011043638A priority Critical patent/JP2012182274A/ja
Publication of JP2012182274A publication Critical patent/JP2012182274A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体部品を実装する基板自体の反りを低減させると共に、効果的にシールド機能を実現させることができる安価なモジュール部品を提供する。
【解決手段】本発明に係るモジュール部品１００は、ランド・配線パターン３が形成された基板２に半導体部品１が実装され、基板２の表面に半導体部品１を被覆して設けられた樹脂５と、樹脂５の表面に積層された金属プレート７と、基板２のランド・配線パターン３と金属プレート７とを電気的に接続する導電性ペースト８と、を備えるものである。
【選択図】図１

Description

本発明は、複数の電子部品を基板に搭載したモジュール部品などに関し、特に、チップ部品やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）などの半導体部品が基板に実装され、シールド機能を有すると共に基板の反りが少ないモジュール部品、その製造方法、及びそれが実装された半導体パッケージ、電子モジュール、または電子機器に関する。
近年、携帯電話機、ノートパソコン、あるいはＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）などのハンディタイプの電子機器は、さらなる小型化、薄型化、及び高機能化の要求に伴って、それらの要望に応えるために、電子機器を構成する半導体部品やモジュール部品などは、高密度実装化が求められていると共に、ノイズ対策のためのシールド構造や基板に反りが小さいことなど、構造上における様々な性能向上が求められている。すなわち、基板は薄型化され、かつ電子機器に搭載する半導体部品やこれらの半導体部品で構成されるモジュール部品は、小型化、薄型化、及び高機能化されて、基板に対して高密度に実装されている。このような高密度実装に伴って、実装される各部品間の間隔は極めて狭くなり、かつ、高機能化された各部品同士における電磁波干渉（ノイズ干渉）を避けるために、シールド構造を有するモジュール部品の要求が高まってきている。
図５は、シールド構造を有する従来のモジュール部品９０の構成を示す断面図である。図５に示すように、モジュール部品９０は、複数の半導体部品１１が基板１２のランド・配線パターン１３に半田１４で半田付け実装された構成になっている。このような構成のモジュール部品９０は、ＳＵＳ（ステンレス鋼）などの金属板を折り曲げた板金が基板１２の外周部に半田付けされ、板金シールド１９として覆われた構造となっている。これによって、半導体部品１１などは、外部の電磁界に対して板金シールド１９により電磁遮蔽（シールド）されている。
ところが、図５に示すようなモジュール部品９０の構造では、基板１２の外周部に板金シールド１９を半田付けする箇所が必要となるため、モジュール部品９０を小型化することは困難である。そこで、このような問題点を解決してモジュール部品９０を小型化するために、例えば、半導体部品が実装された基板を樹脂で封止してその樹脂の上面及び側面にシールド剤を塗布し、該シールド剤と基板のランド・配線パターンとを接続してグランドを取る技術が開示されている（例えば、特許文献１参照）。この技術によれば、モジュール部品９０の小型化を図りながらシールド効果を実現することができる。
また、関連技術として、基板樹脂層の下面（裏面）に形成された表面電極と、絶縁フィルムを介して表面電極を被覆するシールド用金属膜とを、電気的に接続してグランドをとることにより、該基板樹脂層に部品が搭載された電子モジュールをシールドして外部の電磁界を遮蔽する技術が開示されている（例えば、特許文献２参照）。さらに、多層基板上に半導体部分や電子部品が実装された電子モジュールがエポキシ樹脂で封止され、かつ、その樹脂封止層が金属シールド膜で覆われ、その金属シールド膜と多層基板のグランド層とを電気的に接続することにより、電子モジュールをシールドさせる技術も開示されている（例えば、特許文献３参照）。
特開２００５−０１２０８９号公報 特開２００６−１７３３８９号公報 特開２００９−２１８４８４号公報
しかしながら、前記特許文献１に開示された技術では、電子部品を基板に実装するときの工程において、封止した樹脂と基板材料との間で熱膨張量や熱収縮量に差が生じるために基板に反りが発生するおそれがある。すなわち、モジュール部品９０を小型化しながらシールド効果を実現することはできるが、基板の反りを低減させることは困難である。また、シールド剤は比較的高価であるために、モジュール部品９０をコストアップさせる要因となる。また、前記特許文献２の技術においては、シールド用金属膜の塗膜工程において作業工数が増加するため、モジュール部品９０をコストアップさせる要因が発生してしまう。さらに、前記特許文献３の技術においては、電子モジュールをエポキシ樹脂で封止する工程において、電子モジュールとエポキシ樹脂との熱膨張量／熱収縮量の差によって基板に反りが発生するおそれがある。
本発明は、上述のような事情に鑑みてなされたものであり、半導体部品を実装する基板自体の反りを低減させると共に、効果的にシールド機能を実現させることができる安価なモジュール部品、モジュール部品の製造方法、及びモジュール部品が実装された半導体パッケージ、電子モジュール、または電子機器を提供することを目的とする。
上記目的を達成するために、本発明は以下の手段を採用している。すなわち、本発明に係るモジュール部品は、配線パターンが形成された基板に半導体部品が実装されたモジュール部品であって、前記基板の表面に前記半導体部品を被覆して設けられた樹脂と、前記樹脂の表面に積層された金属プレートと、前記基板の配線パターンと前記金属プレートとを電気的に接続する導電性部材と、を備えることを特徴とする。
また、本発明に係るモジュール部品の製造方法は、配線パターンが形成された基板に半導体部品が実装されたモジュール部品の製造方法であって、前記基板の表面に、前記半導体部品を被覆するように樹脂を設ける第１の工程と、前記樹脂の表面に金属プレートを積層する第２の工程と、前記基板の配線パターンと前記金属プレートとを導電性部材で電気的に接続する第３の工程と、を含むことを特徴とする。
本発明によれば、モジュール部品を薄型化しても、封止樹脂の表面に積層された金属プレートの応力によって基板の反りを低減させることができるので、信頼性の高い小型・高密度実装のモジュール部品を実現することが可能となる。また、基板の反りの低減によって外部端子のピッチ間隔を狭小化することが可能となるので、外形を拡大することなく多ピン型のモジュール部品を実現することができる。さらに、電磁遮蔽のためのシールド機能を有した小型のモジュール部品を実現することができ、かつ、モジュール部品の上面のシールド材料として安価な金属材料を選択することにより、モジュール部品のさらなるコストダウンを図ることができる。
シールド構造を有する本発明の一実施形態に係るモジュール部品の構成を示す断面図である。 図１に示すモジュール部品を製造する工程において、金属プレート及び導電性ペーストを実装する前の構成を示す断面図である。 図２に示すモジュール部品の製造工程に続いて金属プレート及び導電性ペーストを実装した構成を示す断面図である。 本発明の一実施形態に係るモジュール部品の製造工程を示す工程図であり、（ａ）は金属プレート接着後、（ｂ）はダイシングと導電性ペースト印刷後を示す。 シールド構造を有する従来のモジュール部品の構成を示す断面図である。
本発明の一実施形態に係るモジュール部品の構造は、半導体部品が実装された基板の少なくとも一面を、半導体部品が露出しないように樹脂で覆って硬化させる。さらに、この樹脂の上面に金属プレートを貼り付け、かつ、樹脂の側面には、金属プレート及び基板のランド・配線パターンと接続するように導電性ペーストを接着する。このような構造にすることにより、モジュール部品にシールド効果が得られると共に、金属プレートの膨張／収縮による応力によって基板の反りを低減させることができる。以下、本発明に係るモジュール部品について、図面を参照しながら好適な実施形態を詳細に説明する。
《実施形態》
図1は、シールド構造を有する本発明の一実施形態に係るモジュール部品１００の構成を示す断面図である。図１に示すように、本実施形態のモジュール部品１００は、半導体部品１が、半田４などの導電性材料によって基板２のランド・配線パターン３に半田付けされて、電気的に接続された構成となっている。なお、基板２は、表層や内層においてランド・配線パターン３が形成され、図示しない外部電極を介して他の基板などと電気的に接続されるようになっている。また、基板２の表層に実装された各種の半導体部品１を覆うように樹脂５がモールドされている。さらに、樹脂５の上面には、接着シート６を介して金属プレート７が貼り付けられており、かつ、樹脂５の側面には、金属プレート７及び基板２のランド・配線パターン３と接続するように、導電性ペースト８（導電性部材）が接着されている。
図２は、図１に示すモジュール部品１００を製造する工程において、金属プレート７及び導電性ペースト８を実装する前の構成を示す断面図である。図２に示すように、半導体部品１が実装された基板２において、半導体部品１が露出しないように基板２の上へ印刷工法、ディスペンス工法、又はモールド工法などによって樹脂５を塗布して硬化させる。
しかし、図２に示すようなモジュール部品１００の構造では、樹脂５が硬化・収縮したときに樹脂５と基板２との熱膨張量／熱収縮量の差によって基板２に反りが発生する場合がある。すなわち、図２の矢印ａ、ｂで示すように、基板２は、凸状に湾曲したり凹状に湾曲する場合がある。とりわけ、このような反りの現象は、基板２が薄くなるほど顕著に現われる。そこで、本発明の実施形態では、このような基板２の反りを低減するために樹脂５の上面に金属プレート７を貼り付けている。
図３は、図２に示すモジュール部品１００の製造工程に続いて金属プレート７及び導電性ペースト８を実装した構成を示す断面図である。図３に示すように、樹脂５の上面に、接着シート６を介して金属プレート７を貼り付ける。さらに、樹脂５の側面には、金属プレート７と基板２のランド・配線パターン３とを電気的に接続するように、印刷工法、ディスペンス工法、めっき工法、又は蒸着工法などによって導電性ペースト８を接着する。
図３に示すようなモジュール部品１００の構造にすることにより、モジュール部品１００の製造工程において生じた金属プレート７の熱膨張や熱収縮で発生した矢印ｃ、ｄに示すような応力により、基板２に発生した矢印ａ、ｂに示すような反りを低減させることができる。これによって、モジュール部品１００の実装上の信頼性を向上させることが可能となる。
また、基板２の側面に塗布した導電性ペースト８によって、金属プレート７と基板２のランド・配線パターン３との電気的な接続をとることができるので、モジュール部品１００にはシールド効果が得られる。さらに、従来の板金シールド１９（図５参照）では必要であった基板の外周部の半田付け部が不要となるため、モジュール部品１００のさらなる小型化が可能となる。
図４は、本発明の一実施形態に係るモジュール部品１００の製造工程を示す工程図であり、（ａ）は金属プレート７の接着後、（ｂ）はダイシング（切断）と導電性ペースト８の印刷後を示している。図４（ａ）に示すように、本実施形態のモジュール部品１００に用いる基板２は、表層及び内層を含めて、銅箔を用いて種々の層に配線パターンや半導体部品実装用のランドや外部との電気接続を取るランドなどがエッチングによって形成されている。なお、図に詳細は示さないが、基板２の各層はプリプレグ（熱硬化性樹脂）を用いて加圧接着して製作されている。
このような基板２の表層には、チップ部品やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）などの各種の半導体部品１が、基板２に設けられたランド・配線パターン３上に半田４などの導電部材を介して実装されている。さらに、各種の半導体部品１を覆うように、印刷工法、ディスペンス工法、モールド工法などによって樹脂５を塗布して硬化させている。
このとき、基板２の反りは、樹脂５の硬化収縮によって発生した応力によって大きくなっている場合が多い。従って、樹脂５を硬化した後に、その樹脂５の上面に、接着シート６を介して、マウンタなどを用いて金属プレート７を積層し、接着シート６を硬化させて金属プレート７を接着させる。
このようにして、図４（ｂ）に示すようなモジュール部品１００の構成にすることにより、金属プレート７の熱膨張／熱収縮によって発生した応力によって基板２の反りを低減することができ、基板２の実装上の信頼性を向上させることができる。
なお、樹脂５や接着シート６の硬化温度は、本実施形態のモジュール部品１００の接続に用いられる半田４の融点より低く、かつ、金属プレート７に一定の応力を発生させる観点からは、２５０℃程度が望ましいが、同様の効果が得られるのであれば、特に硬化温度は限定されるものではない。
また、金属プレート７の材料は、少なくともＮｉ、Ｆｅ、Ｃｒ、Ａｇのいずれかの金属の１つ以上を含んでいることを特徴とするが、特に、限定されるものではない。なお、金属プレート７として安価な金属材料を選択することにより、モジュール部品１００のさらなるコストダウンを図ることが可能となる。
また、基板２の材料としては、リジッド基板、フレキシブル基板、リジッドフレックス基板、セラミック基板、及びガラス基板などが代表的であるが、特に限定されるものではない。さらに、樹脂５の材料としては、アクリル樹脂、メラミン樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、ベンゾシクロブテン樹脂、及びシリコーン樹脂などが代表的であるが、本実施形態のモジュール部品１００の接続に用いられた半田４の融点近傍である２５０℃より低い硬化温度を有するものであれば特に限定されるものではなく、また、いわゆるフィラーが含有されていてもよい。
また、接着シート６の層硬化後は、図４（ｂ）に示すように、種々のモジュール部品１００にダイシングカット（切断）し、それぞれのモジュール部品１００の樹脂５の側面に、金属プレート７と基板のランド・配線パターン３とを接続するように導電性ペースト８を印刷工法によって塗布して加熱硬化させる。なお、金属プレート７と基板のランド・配線パターン３の両方がグランドに接続されていれば、導電性ペースト８は、金属プレート７と基板のランド・配線パターン３の何れかに接続すればよい。
このような構造にすることにより、モジュール部品１００はシールド効果が得られ、また導電性ペースト８と基板２のランド・配線パターン３とは、基板の側面にて接続されるため、図５に示すような従来の板金シールドの構造よりもモジュール部品１００を小型化してシールド効果を実現することが可能となる。
なお、導電性ペースト８は、その硬化温度が２５０℃より低ければ、その樹脂材料や含有する導電性フィラー材料ともに特に限定されるものではない。また、塗布方法も、印刷工法以外の、例えば、ディスペンス工法、めっき工法、及び蒸着工法など導電性ペースト８を塗布できる工法であれば、特に限定されるものではない。
《まとめ》
以上説明したように、本発明のモジュール部品１００は、半導体部品１が実装された基板２において、その基板２の少なくとも一面は半導体部品１が露出することなく樹脂５で覆われていて、その樹脂５の上面には接着シート６を介して金属プレート７が積層されている。また、樹脂５の側面は導電性ペースト８で覆われている。このとき、導電性ペースト８は、金属プレート７と基板２の少なくとも１つのランド・配線パターン３とを接続するように樹脂５の側面を覆っている。
また、樹脂５の上面に金属プレート７を積層することにより、２０℃〜２５０℃の温度範囲において、金属プレート７を積層する前後における基板２の反りを比較したとき、金属プレート７を積層したときの方が基板２の反りが小さくなっている温度が存在していることを特徴としている。
このように構成されたモジュール部品１００によれば、基板２の反りを低減した信頼性の高いモジュール部品１００を実現することができる。それにより、基板２の薄型化によるモジュール部品１００の薄型化や、反りが問題となるような大型モジュールへの対応も可能となる。また、基板２の反りの低減によって外部端子のピッチ間隔を狭小化することが可能となるので、外形を拡大することなく多ピン型のモジュール部品１００を実現することができる。
また、本発明によれば、電磁遮蔽のためのシールド機能を有し、かつ小型化したモジュール部品１００を実現することもできる。さらに、モジュール部品１００の上面のシールド材料として安価な金属材料を選択することにより、モジュール部品１００のさらなるコストダウンを図ることが可能となる。
以上、本発明に係るモジュール部品の実施形態について図面を参照して詳述してきたが、本発明の具体的に構成はこれらの実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲の設計の変更等があってもそれらは本発明に含まれる。例えば、半導体部品が実装される基板を多層基板とし、その多層基板の二面以上に半導体部品が実装されていても、本発明に係るモジュール部品を実現することができる。
本発明によれば、シールド機能を有すると共に基板の反りを低減させたモジュール部品を実現することができるので、半導体パッケージや電子モジュールや一般的な電子機器全般に利用できることは勿論であるが、携帯電話機やノートパソコンなどのハンディタイプの電子機器にも有効に利用することができる。
１ 半導体部品
２ 基板
３ ランド・配線パターン
４ 半田
５ 樹脂
６ 接着シート
７ 金属プレート
８ 導電性ペースト
１１ 半導体部品
１２ 基板
１３ ランド・配線パターン
１４ 半田
１９ 板金シールド
９０ モジュール部品
１００ モジュール部品

Claims (9)

  1. 配線パターンが形成された基板に半導体部品が実装されたモジュール部品であって、
    前記基板の表面に前記半導体部品を被覆して設けられた樹脂と、
    前記樹脂の表面に積層された金属プレートと、
    前記基板の配線パターンと前記金属プレートとを電気的に接続する導電性部材と、
    を備えることを特徴とするモジュール部品。
  2. 前記導電性部材は、前記樹脂の表面を被覆して設けられる導電性ペーストであることを特徴とする請求項１に記載のモジュール部品。
  3. 前記半導体部品が半田を介して前記基板に実装され、前記導電性ペーストの硬化温度が前記半田の融点より低いことを特徴とする請求項２に記載のモジュール部品。
  4. 前記基板が、リジッド基板、フレキシブル基板、リジッドフレックス基板、セラミック基板、またはガラス基板の少なくとも１つの基板材料で構成されていることを特徴とする請求項１から３のいずれか１項に記載のモジュール部品。
  5. 前記樹脂が、アクリル樹脂、メラミン樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、ベンゾシクロブテン樹脂、またはシリコーン樹脂の樹脂材料のうち、少なくとも１つの樹脂材料を含んでいることを特徴とする請求項１から４のいずれか１項に記載のモジュール部品。
  6. 前記半導体部品が半田を介して前記基板に実装され、前記樹脂の硬化温度が前記半田の融点より低いことを特徴とする請求項１から５のいずれか１項に記載のモジュール部品。
  7. 前記金属プレートは、Ｎｉ、Ｆｅ、Ｃｒ、またはＡｇの金属材料のうち、少なくとも１つの金属材料を含んでいることを特徴とする請求項１から６のいずれか１項に記載のモジュール部品。
  8. 配線パターンが形成された基板に半導体部品が実装されたモジュール部品の製造方法であって、
    前記基板の表面に、前記半導体部品を被覆するように樹脂を設ける第１の工程と、
    前記樹脂の表面に金属プレートを積層する第２の工程と、
    前記基板の配線パターンと前記金属プレートとを導電性部材で電気的に接続する第３の工程と、
    を含むことを特徴とするモジュール部品の製造方法。
  9. 請求項１から７のいずれか１項に記載のモジュール部品が実装されていることを特徴とする半導体パッケージ、電子モジュール、または電子機器。
JP2011043638A 2011-03-01 2011-03-01 モジュール部品、その製造方法、及びそれが実装された半導体パッケージ、電子モジュール、または電子機器 Withdrawn JP2012182274A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011043638A JP2012182274A (ja) 2011-03-01 2011-03-01 モジュール部品、その製造方法、及びそれが実装された半導体パッケージ、電子モジュール、または電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011043638A JP2012182274A (ja) 2011-03-01 2011-03-01 モジュール部品、その製造方法、及びそれが実装された半導体パッケージ、電子モジュール、または電子機器

Publications (1)

Publication Number Publication Date
JP2012182274A true JP2012182274A (ja) 2012-09-20

Family

ID=47013233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011043638A Withdrawn JP2012182274A (ja) 2011-03-01 2011-03-01 モジュール部品、その製造方法、及びそれが実装された半導体パッケージ、電子モジュール、または電子機器

Country Status (1)

Country Link
JP (1) JP2012182274A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145844A (ja) * 2012-01-16 2013-07-25 Dainippon Printing Co Ltd 半導体装置
JP2014220304A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板およびこれを用いた電子装置
US9041180B2 (en) 2013-06-10 2015-05-26 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the semiconductor package
CN106129021A (zh) * 2016-07-17 2016-11-16 王培培 一种叠层集成电路封装结构及其制造方法
JP2017204494A (ja) * 2016-05-09 2017-11-16 オリンパス株式会社 医療機器用電子基板
JP2019212870A (ja) * 2018-06-08 2019-12-12 太陽誘電株式会社 電子部品モジュール

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145844A (ja) * 2012-01-16 2013-07-25 Dainippon Printing Co Ltd 半導体装置
JP2014220304A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板およびこれを用いた電子装置
US9041180B2 (en) 2013-06-10 2015-05-26 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the semiconductor package
JP2017204494A (ja) * 2016-05-09 2017-11-16 オリンパス株式会社 医療機器用電子基板
CN106129021A (zh) * 2016-07-17 2016-11-16 王培培 一种叠层集成电路封装结构及其制造方法
CN106129021B (zh) * 2016-07-17 2018-07-13 东莞文殊电子科技有限公司 一种叠层集成电路封装结构及其制造方法
JP2019212870A (ja) * 2018-06-08 2019-12-12 太陽誘電株式会社 電子部品モジュール
JP7111514B2 (ja) 2018-06-08 2022-08-02 加賀Ｆｅｉ株式会社 電子部品モジュール

Similar Documents

Publication Publication Date Title
KR100656751B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP4518113B2 (ja) 電子部品内蔵基板及びその製造方法
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
JP4518114B2 (ja) 電子部品内蔵基板及びその製造方法
JP2012182274A (ja) モジュール部品、その製造方法、及びそれが実装された半導体パッケージ、電子モジュール、または電子機器
JP6745770B2 (ja) 回路基板
JP2018046298A (ja) 回路基板及び回路モジュール
JP2004128418A (ja) 半導体装置およびその製造方法
US11195800B2 (en) Electronic device module and method of manufacturing the same
JP4569399B2 (ja) 回路基板
JP2012134490A (ja) 電子部品内蔵型リジッドフレキシブルプリント回路基板の製造方法
US20120133056A1 (en) Semiconductor device, electronic apparatus and semiconductor device fabricating method
JP5691573B2 (ja) モジュール部品の製造方法
KR101131289B1 (ko) 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP2018201248A (ja) 無線モジュール
JP2011187830A (ja) 電子部品内蔵基板及びその製造方法
JP2016048768A (ja) 配線板及び半導体装置の製造方法
JP2016025281A (ja) 半導体装置及びその製造方法
JP5427476B2 (ja) 半導体センサ装置
KR20140020767A (ko) 칩형 전자 부품 및 접속 구조체
KR101842938B1 (ko) 캐비티기판 제조방법
JP2010040610A (ja) 半導体モジュールおよび半導体モジュールを備える携帯機器
CN110521292B (zh) 印刷电路板及其制造方法
KR100584973B1 (ko) 이미지 센서용 패키지 기판 및 그 제작 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513