JP2016025281A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2016025281A
JP2016025281A JP2014149989A JP2014149989A JP2016025281A JP 2016025281 A JP2016025281 A JP 2016025281A JP 2014149989 A JP2014149989 A JP 2014149989A JP 2014149989 A JP2014149989 A JP 2014149989A JP 2016025281 A JP2016025281 A JP 2016025281A
Authority
JP
Japan
Prior art keywords
flat plate
semiconductor device
insulating material
semiconductor chip
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014149989A
Other languages
English (en)
Other versions
JP6417142B2 (ja
Inventor
池元　義彦
Yoshihiko Ikemoto
義彦 池元
広司 井上
Koji Inoue
広司 井上
仁則 石堂
Kiminori Ishido
仁則 石堂
寛明 松原
Hiroaki Matsubara
寛明 松原
有加里 今泉
Yukari Imaizumi
有加里 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Japan Inc
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Priority to JP2014149989A priority Critical patent/JP6417142B2/ja
Priority to US14/801,437 priority patent/US9685376B2/en
Priority to TW104123201A priority patent/TWI685935B/zh
Priority to CN201510431806.0A priority patent/CN105304580B/zh
Priority to KR1020150103923A priority patent/KR101755814B1/ko
Publication of JP2016025281A publication Critical patent/JP2016025281A/ja
Application granted granted Critical
Publication of JP6417142B2 publication Critical patent/JP6417142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection

Abstract

【課題】低背、低熱抵抗の半導体装置及びその製造方法の提供。
【解決手段】支持板１と、支持板１の一方の主面に接着層を介して素子回路面を上にして搭載された半導体チップ２と、前記半導体チップ２及びその周辺を封止する絶縁材料層４と、前記絶縁材料層４において、前記半導体チップ２の前記素子回路面に配置された電極上に形成された開口と、前記半導体チップの前記電極と接続されるように前記開口内に形成された導電部６と、前記絶縁材料層４上に前記導電部６と接続されるように形成され、一部が前記半導体チップ２の周辺領域に延出された配線層５と、前記配線層５上に形成された外部電極７とを備え、前記支持板１は半導体装置の製造過程において用いられた複数の平板を積層してなる複合支持板から分離された複合支持板の最上層を構成していた平板であることを特徴とする半導体装置。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に係わり、特に、大型のパネルスケールで薄膜配線工程及び組立工程を行なう、Panel scale Fan-out package 構造を有する半導体装置及びその製造方法に係るものである。
近年の電子機器の高機能化および軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできており、これらの電子機器に使用される半導体装置、従来にも増して小型化が進んできている。
ＬＳＩユニットやＩＣモジュールのような半導体装置を製造する方法としては、まず、保持板上に、電気特性試験で良品と判定された半導体チップの複数個を、素子回路面を下にして所定の配列で配置し貼り付けた後、その上に、例えば樹脂シートを配置し加熱・加圧してモールドして複数個の半導体チップを一括して樹脂封止し、次いで、保持板を剥がし、樹脂封止体を所定の形状（例えば円形）に切断・加工した後、樹脂封止体に埋め込まれた半導体チップの素子回路面上に絶縁材料層を形成し、この絶縁材料層に半導体チップの電極パッドの位置に合わせて開口を形成した後、絶縁材料層の上に配線層を形成するとともに、開口内に半導体チップの電極パッドと接続する導電部（ビア部）を形成し、次いで、ソルダーレジスト層の形成、外部電極端子である半田ボールの形成を順に行なった後、半導体チップ１個ごとに切断して個別化して半導体装置を完成する方法がある（例えば、特許文献１参照）。
しかしながら、このようにして得られる従来の半導体装置においては、複数個の半導体チップを一括して樹脂封止する際に、樹脂が硬化により収縮し、かつその収縮量が必ずしも設計通りではないため、半導体チップの配列位置によっては、樹脂硬化後の位置が設計位置からずれることがあり、この位置ずれが生じた半導体チップでは、絶縁材料層の開口に形成されるビア部と半導体チップの電極パッドとに位置ずれが生じるため、接続信頼性が低下するという問題があった。
この課題を解決した半導体装置が特許文献２に記載されている。
この装置の基本的な構造を図２０に示す。
半導体装置２０は、樹脂硬化体または金属から構成される支持板１を備えており、その一方の主面に、半導体チップ２が素子回路面（表側面）を上にして配置され、素子回路面と反対側の面（裏側面）が接着剤３により支持板１に固着されている。そして、支持板１の主面全体には、半導体チップ２の素子回路面を覆うようにして絶縁材料層４が一層だけ形成されている。この単層の絶縁材料層４の上には、銅等の導電性金属からなる配線層５が形成されており、その一部は半導体チップ２の周辺領域にまで引き出されている。また、半導体チップ２の素子回路面上に形成された絶縁材料層４には、半導体チップ２の電極パッド（図示せず）と配線層５とを電気的に接続する導電部（ビア部）６が形成されている。この導電部６は、配線層５と一括して形成されて一体化されている。また、配線層５の所定の位置には半田ボール等の外部電極７が複数個形成されている。さらに、絶縁材料層４の上、および半田ボール等の外部電極７の接合部を除く配線層５の上には、配線保護層（ソルダーレジスト層）８が形成されている。
この装置は近年、益々要求の高まっている電子部品の高密度化、軽薄短小化に大きく貢献するものである。
ところで、特許文献２には半導体装置２０において支持板１として絶縁樹脂を硬化させた樹脂硬化体、あるいはステンレススチールや４２アロイ等の金属から構成される均一な厚さを有する平板を用いることが記載されている。しかしながら、半導体装置と一体化している前記支持板は、スティフナ、放熱板、および電磁シールドとしての機能を果たす一方で、製造工程内においては製品搬送キャリアとしての役割をも担っており、パネルのハンドリング容易性、反り抑制、個片化の容易性の目的から通常は厚いステンレススチールが用いられる。このため、最終製品としての半導体装置も厚くなってしまい、また支持板１の材料として熱伝導性に優れた材料を選択することができず放熱性も悪くなってしまうという問題があるため、半導体装置の更なる低背化（薄形化）を困難にしていた。
例えば、支持板（放熱板）１としてＳＵＳ３０４を使用した場合、ＳＵＳ３０４の熱伝導率（１６．７［Ｗ／ｍＫ］）は、一般的に放熱板として使用されている銅の熱伝導率（約４００Ｗ／ｍＫ）の２０分の１以下であり、放熱性が悪くＰＫＧ熱抵抗の低減効果が小さい。また、支持板の反りを低減するために０．３ｍｍ厚のＳＵＳを用いると取付け高さが高くなりモバイル製品への適用ができない。
また、前記特許文献２には、個々の半導体装置に切断・分離する前に支持板の半導体チップ搭載面と反対側の面を例えば機械的に研磨することにより、半導体装置の厚さを薄くすることも可能であるとの記載はあるが、その具体的な工法の記載はなく、研磨ばらつきや半導体装置への応力負荷による品質低下が懸念されるので実用化は難しい。
特開２００３−１９７６６２号公報 特開２０１０−２１９４８９号公報
本発明は、低背の半導体装置及びその製造方法を提供することを目的とする。
また、本発明は低熱抵抗の半導体装置及びその製造方法を提供することを目的とする。
本発明者らは、鋭意検討を進めた結果、低背の半導体装置を得るためには半導体チップを搭載する支持板を薄くすること、低熱抵抗の半導体装置を得るためには支持板として低熱伝導性の平板を複合化した複合支持板を用いることにより上記課題が解決できることを見出して本発明を完成した。
すなわち、本発明は以下に記載する通りのものである。
（１）支持板と、
前記支持板の一方の主面に接着層を介して素子回路面を上にして搭載された半導体チップと、
前記半導体チップ及びその周辺を封止する絶縁材料層と、
前記絶縁材料層において、前記半導体チップの前記素子回路面に配置された電極上に形成された開口と、
前記半導体チップの前記電極と接続されるように前記開口内に形成された導電部と、
前記絶縁材料層上に前記導電部と接続されるように形成され、一部が前記半導体チップの周辺領域に延出された配線層と、
前記配線層上に形成された外部電極と
を備え、
前記支持板は、半導体装置の製造過程において用いられた複数の平板を積層してなる複合支持板のうちの前記半導体チップを搭載している平板であって、前記複合支持板を構成するその他の平板から分離された平板であることを特徴とする半導体装置。
（２）複数の平板を積層して複合支持板を作製する工程と
前記複合支持板を構成する第１の平板の主面に、複数個の半導体チップを位置合わせして配置し、これらの半導体チップの素子回路面と反対側の面を接着剤によって固着する工程と、
前記半導体チップの前記素子回路面上および前記第１の平板の主面上に絶縁材料層を形成する工程と、
前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程と、
前記絶縁材料層上に一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程と、
前記配線層上に外部電極を形成する工程と、
所定の位置で前記第１の平板および前記絶縁材料層を切断することによって、１つまたは複数の半導体チップを含む半導体装置を個片化する工程と
前記の１つまたは複数の半導体チップを含む半導体装置を個片化する工程の前又は後において、前記複合支持板を構成する複数の平板の内、前記第１の平板以外の平板を半導体装置から分離する工程と
を含むことを特徴とする（１）に記載の半導体装置の製造方法。
（３）前記複合支持板は、第１の平板と第２の平板とが接着剤によって積層されたものであり、接着剤を除去することによって前記第１の平板以外の平板を半導体装置から分離することを特徴とする（２）に記載の半導体装置の製造方法。
（４）前記第１の平板と第２の平板との間の接着剤が１つまたは複数の半導体チップを含む半導体装置を個片化するための切断線に沿って設けられ、１つまたは複数の半導体チップを含む半導体装置を個片化する際に、前記第１の平板及び前記絶縁材料層と共に前記第１の平板と第２の平板との間の接着剤を切断することによって前記第１の平板と第２の平板とを分離することを特徴とする（３）に記載の半導体装置の製造方法。
（５）前記第２の平板に前記切断線に沿って凹部が設けられており、前記凹部の中に接着剤が設けられていることを特徴とする（４）に記載の半導体装置の製造方法。
（６）前記複合支持板は、第１の平板と第３の平板と第２の平板とがこの順に積層されてなり、
前記第３の平板は前記第１の平板及び第２の平板よりも面積が小さく、
前記第２の平板と前記第３の平板とは接着剤によって接着されており、
前記第１の平板と前記第３の平板との間には接着剤が存在せず直に接触しており、
前記第２の平板の前記第３の平板が存在しない領域部分と、前記第１の平板の前記第３の平板が存在しない領域部分とは接着剤によって接着されており、
１つまたは複数の半導体チップを含む半導体装置を個片化する際に、前記第１の平板及び前記絶縁材料層と共に前記第１の平板、前記第３の平板及び第３の平板が積層されている領域部分を切断することによって前記第１の平板を第３の平板及び第２の平板と分離することを特徴とする（２）に記載の半導体装置の製造方法。
（７）前記複合支持板は、第１の平板と第２の平板とが密着した状態で第１の平板と第２の平板の外周部分において溶接されることによって積層されてなり、
１つまたは複数の半導体チップを含む半導体装置を個片化する際に、前記第１の平板と第２の平板とが溶接された外周部分を切断除去することによって前記第１の平板と第２の平板とを分離することを特徴とする（２）に記載の半導体装置の製造方法。
（８）前記複合支持板は、第１の平板と第２の平板とが接着性を有する仮固定フィルムによって固着されており、１つまたは複数の半導体チップを含む半導体装置を個片化する際に、前記第１の平板を前記仮固定フィルムから分離することによって前記第１の平板と第２の平板とを分離することを特徴とする（３）に記載の半導体装置の製造方法。
（９）複数の平板を積層してなる複合支持板と、
前記複合支持板の最上層を構成する第１の平板の主面に接着層を介して素子回路面を上にして搭載された半導体チップと、
前記半導体チップ及びその周辺を封止する絶縁材料層と、
前記絶縁材料層において、前記半導体チップの前記素子回路面に配置された電極上に形成された開口と、
前記半導体チップの前記電極と接続されるように前記開口内に形成された導電部と、
前記絶縁材料層上に前記導電部と接続されるように形成され、一部が前記半導体チップの周辺領域に延出された配線層と、
前記配線層上に形成された外部電極と
を備え、
前記第１の平板は複合支持板を構成する平板の中で最も熱伝導率が高い材料からなることを特徴とする半導体装置。
（１０）複数の平板の中で最も熱伝導率の高い材料からなる第１の平板を最上層として、 第１の平板とその他の平板とを積層して複合支持板を作製する工程と
前記第１の平板の主面に、複数個の半導体チップを位置合わせして配置し、これらの半導体チップの素子回路面と反対側の面を接着剤によって固着する工程と、
前記半導体チップの前記素子回路面上および前記第１の平板の主面上に絶縁材料層を形成する工程と、
前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程と、
前記絶縁材料層上に一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程と、
前記配線層上に外部電極を形成する工程と、
所定の位置で前記第１の平板および前記絶縁材料層を切断することによって、１つまたは複数の半導体チップを含む半導体装置を個片化する工程と
を含むことを特徴とする（９）に記載の半導体装置の製造方法。
本発明の半導体装置は以下に記載する通りの効果を奏することができる。
・放熱特性が向上する（低熱抵抗化）
・ＰＫＧ厚を薄くすることができモバイル製品等の製品適用範囲が広がる。
・ＰＫＧ厚が薄くなっても、従来品と同等の反りの防止が実現できる。
本発明の半導体装置の構成例を示す断面図である。 本発明の半導体装置の構成例を示す断面図である。 本発明の半導体装置の製造方法において用いる複合支持板の構成例を示す断面図である。 本発明の半導体装置を製造する方法の工程の一部を示す断面図である。 本発明の半導体装置を個片化する工程を示す断面図である。 本発明の半導体装置の製造方法において用いる複合支持板の構成例を示す断面図である。 本発明の半導体装置の製造方法において用いる複合支持板の構成例を示す断面図である。 本発明の半導体装置を製造する方法の工程の一部を示す断面図である。 本発明の半導体装置を製造する方法の工程の一部を示す断面図である。 本発明の半導体装置の製造方法において用いる複合支持板の構成例を示す断面図である。 本発明の半導体装置を個片化する工程を示す断面図である。 本発明の半導体装置の製造方法において用いる複合支持板の構成例を示す断面図である。 半導体装置の複合支持板から第１の平板を分離する工程を示す図である。 本発明の半導体装置を個片化する工程を示す断面図である。 本発明の半導体装置の構成例を示す断面図である。 本発明の半導体装置の構成例を示す断面図である。 本発明の半導体装置における複合支持板の構成例を示す断面図である。 本発明の半導体装置を製造する方法の工程の一部を示す断面図である。 本発明の半導体装置を個片化する工程を示す断面図である。 従来の半導体装置の構造を示す図である。
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために供されるものであり、本発明はそれらの図面に限定されるものではない。
（実施形態１）
図１は本発明に係る半導体装置の実施形態を示す縦断面図である。
図1に示された半導体装置２０は、支持板１、半導体チップ２、絶縁材料層４、配線層５及び外部電極７を備えている。
半導体チップ２は電極（図示せず）を有する素子回路面を上にして支持板１の主面上に配置され、素子回路面と反対側の面（裏面）が接着剤３により支持板１に固着されている。
支持板１の主面全体には、半導体チップ２の素子回路面を覆うようにして絶縁材料層４が形成されている。この絶縁材料層４の上には、銅等の導電性金属から成る配線を構成する配線層５が形成されており、その一部は半導体チップ２の周辺領域にまで引き出されている。半導体チップ２の電極上の絶縁材料層には開口が形成され、この開口内には導電部６が形成されて配線層５と電極とが電気的に接続されている。また、配線層５の所定の位置には半田ボール等の外部電極７が複数個形成されている。
絶縁材料層４の上、および外部電極７の接合部を除く配線層５の上には、配線保護層８を形成する。配線保護層８は絶縁材料層４の絶縁材料と同種の材料で形成しても良いし、異種の材料で形成しても良い。
本実施形態の半導体装置はその製造過程においては支持板としては複数枚の平板を積層してなる複合支持板を用いる。半導体装置はその製造過程で熱処理されたとき部材の熱膨張係数の差異によって反りが発生する。この反りを防ぐためには支持板がある程度の剛性を有している必要がある。このため、従来は例えば支持板の材料としてＳＵＳを使用する場合には０．３ｍｍ厚程度のものを使用していた。しかしながら、半導体装置は製品としては支持板が０．３ｍｍ厚程度であると取付け高さが高くなりモバイル製品としての使用には適さない。
そこで本実施形態では、半導体装置の製造過程においては支持板としては複数枚の平板を積層してなる厚みのある複合支持板を用い、最終的には半導体チップを搭載している平板（第1の平板という）以外の平板を第1の平板から分離して第1の平板のみを半導体装置に残したものである。これにより、反りがなくかつ低背の半導体装置とすることができる。
反りが生じないようにするために支持板に要求される剛性は第１の平板に積層されている他の平板が担うこととなるので第１の平板は薄くてよく、最終的に得られる半導体装置を薄くすることができる。第１の平板は他の平板と同様の材料でも良いが異種の材料でも良い。例えば第１の平板以外の平板の材料をＳＵＳとした場合に第１の平板の材料を銅等の熱伝導性の良い材料としてもよい。第１の平板の材料を銅等の熱伝導性の良い材料とすることにより第１の平板は半導体装置の放熱板として有効に機能する。
（実施形態２）
図２は、本発明の実施形態２を示す断面図である。
本実施形態の半導体装置２０は、２個の半導体チップ２（第１の半導体チップ２ａおよび第２の半導体チップ２ｂ）が 積層・配置された構造を有する。実施形態１で示したと同様の平板１の一方の主面に第１の半導体チップ２ａが素子回路面を上にして固着され、その上に第１の半導体チップ２ａを被覆するように絶縁材料層（第１の絶縁材料層）４ａが形成され、さらにその上に、第１の半導体チップ２ａの電極上に導電部６ａを有する第１の配線層５ａが形成されている。そして、第１の絶縁材料層４ａの上および後述する層間ビア部１６の接続部（積層間ビア接続部）を除く第１の配線層５ａの上には、層間絶縁保護層１８が形成されている。
さらに、層間絶縁保護層１８の上には、第２の半導体チップ２ｂが素子回路面を上にして固着されており、この第２の半導体チップ２ｂを覆うように絶縁材料層（第２の絶縁材料層）４ｂが形成されている。なお、第２の絶縁材料は、第１の絶縁材料と同種のものでも異種のものでもよい。
そして、第２の絶縁材料層４ｂ上には第２の配線層５ｂが形成され、この第２の配線層５ｂと第２の半導体チップ２ｂの電極とを電気的に接続する導電部６ｂが形成されている。また、第２の半導体チップ２ｂの周辺領域においては、層間絶縁保護層１８に開口・形成されたビア接続部に合わせて第２の絶縁材料層４ｂに開口が形成され、この開口内に第１の配線層５ａと第２の配線層５ｂとを電気的に接続する層間ビア部１６が形成されている。さらに、第２の配線層５ｂの所定の位置には、半田ボール等の外部電極７が形成されており、第２の絶縁材料層４ｂの上及び外部電極７の接合部を除く第２の配線層５ｂの上には、配線保護層８が形成されている。
このように構成される実施形態２においては、２個の半導体チップ２ａ、２ｂが積層・配置された構造を有し、各半導体チップ２の電極と配線層との接続信頼性が高く、電極の微細化への対応が可能な半導体装置を、高い歩留まりで安価に得ることができる。
なお、実施形態２では２個の半導体チップ２を積層・配置した構造を示したが、３個以上の半導体チップが積層・配置された構造としてもよい。３個以上の半導体チップの積層構造では、第２の配線層５ｂの上に、前記した第２の半導体チップ２ｂと第２の絶縁材料層４、第２の配線層５ｂおよび積層間ビア部１６の 積層構造と同様な構造が、半導体チップの数だけ重ねられる。そして、最上層の配線層上に配線保護層が形成されるとともに所定の位置に外部電極７が形成されて、半導体装置が完成する。
前記した実施形態１の半導体装置２０を製造する方法を以下に実施形態として示す。
以下に説明する製造方法では、支持板１を本発明の半導体チップ２のサイズよりも極めて大きいものとし、複数の半導体チップ２をそれぞれ間隔を置いて支持板１に搭載して、所定の処理工程によって複数の半導体装置を同時に製造し、最終的に個々の半導体装置に分割して複数の半導体装置を得ることができるようにしている。
このように、複数の半導体装置を同時に製造することにより製造コストを大幅に抑制する事が可能となる。
また、以下の実施形態では支持板上に一つの半導体チップを有する半導体装置について述べるが、支持板上に複数個の半導体チップを有する場合も本発明の実施形態である。
（実施形態３）
実施形態１で示した半導体装置を製造する方法の実施形態３を図３〜図５に基づいて説明する。
図３は複合支持板の構成を示す図である。
複合支持板１は第１の平板１ａと第２の平板１ｂとを接着剤３ｃを用いて固着することによって積層されている。接着剤３ｃは図３左図に示すように、半導体装置を個片化する際の切断線ＣＬに沿って設けられている。
前記第１の平板１ａ及び第２の平板１ｂは均一な厚さを有する平坦な板であり、絶縁樹脂を硬化させた樹脂硬化体、あるいはステンレススチールや４２アロイ等の金属から構成される。複合支持板１は第１の平板１ａと第２の平板１ｂとの合計の厚さが後述する絶縁材料層の形成により反りが発生しない程度の厚さであればよい。複合支持板１を構成する平板のうち第１の平板１ａのみが半導体装置の部品として用いられるので、前記第１の平板の厚さは薄いほうがよい。
図４Ａ〜図４Ｅは個片化する前の工程までの半導体装置の製造工程を示す図である。
図４Ａは、第１の平板１ａと第２の平板１ｂとを接着剤３ｃによって固着してなる支持板１の上に半導体チップ２を接着剤３によって固着して搭載した状態を示す図である。
まず、図４Ａに示すように、接着剤３を用いて複数の半導体チップ２を支持板１ａの一方の主面に固着する。このとき、半導体チップ２の素子回路面が上になるようにし、その反対側の主面と支持板１ａとを固着させる。また、複数の半導体チップ２はそれぞれ所定の間隔を設けて配置する。
続いて、図４Ｂに示すように半導体チップ２の素子回路面上、及びその周辺の支持板１上に絶縁材料層４を形成する。
絶縁材料としては、例えば、熱硬化型の樹脂等の絶縁性樹脂を用いることができる。絶縁材料の供給は、例えば、スピンコータを用いて塗布する方法、スキージを用いた印刷法、フィルム状の樹脂をラミネートする方法などにより行なうことができる。また、絶縁性樹脂として感光性樹脂を用いることも可能である。
次に、図４Ｃに示すように半導体チップ２上の絶縁材料層４の一部に開口１４を設ける。これにより半導体チップ２の素子回路面が露出し、半導体チップ２と他の素子とを電気的に接続させるための電極として機能させることができるようになる。開口１４の形成手段は特に限定されるものではなく、例えば、感光性樹脂を露光、現像することにより形成したり、レーザーにより形成したりすることができる。
図４Ｄに示すように、前記絶縁材料層４上に配線層５を形成する。配線層５の形成は、例えば、前記絶縁材料層４の上面全体に、蒸着方式（スパッタリング法）、もしくは無電解めっき等で下地（シード層）を形成した後、電気めっきを行うことによって行うことができる。このとき、図４Ｄに示すように、絶縁材料層４の開口１４の側壁にもめっきによって導電性の金属薄膜層が形成され、前記半導体チップ２と配線層５とを電気的に接続する導電部６が形成される。そして、全面に形成された金属薄膜層をフォトリソグラフィーによりパターニングすることで、一部が前記半導体チップ２の周辺領域に延出された配線層５を形成することができる。
なお、前記導電部６は導電材料で埋められていてもよいし、前記側壁に形成されためっき膜上に後述の絶縁材料層４を形成する絶縁材料が形成されていてもよい。導電部６を導電材料で埋める場合には、前記めっき時に一括充填するか、前記側壁にめっき膜が形成された後に、導電ペーストを充填すればよい。
上記のフォトリソグラフィーによるパターニングは、特に限定されるものではなく、例えば、以下に記載のサブトラクティブ法によって形成することができる。金属薄膜層上に感光性レジスト層を形成し、所定のパターンのマスクを用いて露光・現像した後、金属薄膜層をエッチングすることによって行なうことができる。また、配線層５を形成した後に上記下地（シード層）をエッチングにて除去する。
続いて、図４Ｅに示すように、配線層５、導電部６、及び絶縁材料層４上に配線保護層（ソルダーレジスト層）８を形成する。配線保護層８と絶縁材料層４は同一の材料であってもよく、また異なる材料であってもよい。
配線保護層８を形成した後に、この配線保護層８に外部電極７を設けるための開口部を開口し、該開口部に導電材料を設けて外部電極７を形成する。導電材料としては半田ボール、導電性ペースト、半田ペーストなどを用いる。
図５は図４Ａ〜４Ｅに示される工程によって得られた半導体装置を個片化する工程を示す図である。
図５Ａに示す切断線ＣＬに沿って接着剤の少なくとも上部が切断されるまで切断することにより図５Ｂに示すように半導体装置２０を各個片に個片化する。
第１の平板１ａと第２の平板１ｂとを固着している接着剤３ｃは切断線ＣＬに沿って設けられているため、第１の平板１ａと第２の平板１ｂとの固着に寄与していた接着剤３ｃの接着面部分が切断時に除去され、第１の平板１ａと第２の平板１ｂとは分離される。これにより、図１に示した所望の厚みの支持板１を有する半導体装置２０を得ることができる。
例えば、第１の平板１ａとして５０μｍ厚のＳＵＳ板を用い、第２の平板１ｂとして２５０μｍ厚の平板を用いて合計３００μｍ厚としたとき、これは３００μｍ厚の一枚の平板を用いたときと同様の反り防止効果がある。また、第２の平板１ｂを半導体装置から分離すると、半導体装置には５０μｍ厚の第１の平板１ａのみが残るため半導体装置を薄型化することができる。
また、第１の平板の材料を銅等の熱伝導性の良い材料とした場合には、低背で放熱性に優れた半導体装置とすることができる。
また、第２の平板１ｂは切断されないので再利用が可能である。
（実施形態４）
実施形態４を図６Ａ、図６Ｂに基づいて説明する。
本実施形態は実施形態３の一部を変形したものである。 本実施形態では図６Ａに示すように、第２の平板１ｂに切断線ＣＬに沿って凹部を設け、この凹部に接着剤３ｃを設ける。そして、実施形態３におけると同様に図６Ａに示す切断線ＣＬに沿って接着剤の少なくとも上部が切断されるまで切断することにより第１の平板１ａと第２の平板１ｂとを分離することができる。
これにより、図１に示した所望の厚みの支持板１を有する半導体装置２０を得ることができる。
また、第２の平板１ｂは切断されないので再利用が可能である。
本実施形態では、図６Ｂに示すように第１の平板１ａと第２の平板１ｂとは大部分が接着剤を介さずに直に接触しているため第１の平板１ａと第２の平板１ｂとの一体性が増し、反り防止の効果がより高まる。
（実施形態５）
実施形態５を図７〜図９に基づいて説明する。
本実施形態においては、まず、図７Ａ、図７Ｂに示すように、平板１ａ、平板１ｂ及び平板１ｃの合計３枚の平板を用いて作製した複合支持板１を用いる。 前記複合支持板１は、第１の平板１ａと第３の平板１ｃと第２の平板１ｂとがこの順に積層されており、第３の平板１ｃは第１の平板１ａ及び第２の平板１ｂよりも面積が小さく、複合支持板１の外周部分は第３の平板が存在しない状態となっている。
第２の平板１ｂと前記第３の平板１ｃとは接着剤３ｃによって接着されている。
第１の平板１ａと第３の平板１ｃとの間には接着剤が存在せず直に接触している。
そして、第２の平板１ｂの外周部分の第３の平板が存在しない領域部分と、前記第１の平板の外周部分の第３の平板が存在しない領域部分とは接着剤３ｃによって接着されており、これにより第３の平板１ｃは第１の平板１ａと密着した状態に保たれる。
図８Ａ〜図８Ｅは複合支持板１を用いて複数個の半導体チップ２が搭載された半導体装置の集合体を作製する工程を示した図である。その内容は複合支持板１が図７Ｂに示される複合支持板であること以外は実施形態３の説明において図４Ａ〜図４Ｅに基づいて示したものと同様であるので説明を省略する。
図９は複合支持板１を構成する第１の平板１ａを他の平板１ｂ、１ｃから分離する工程を示した図である。
本実施形態の複合支持板１は前記のような積層構造を有するため、１つまたは複数の半導体チップを含む半導体装置を個片化する際に、複合支持板１の外周部分における第１の平板１ａ、第３の平板１ｃ及び第２の平板１ｂが存在する箇所で絶縁材料層４と共に複合支持板１を切断すると、第１の平板１ａと第２の平板１ｃとを接着していた箇所が除去され、また、第１の平板１ａと第３の平板１ｃとは接着剤によって接着されていないため、前記第１の平板を第３の平板及び第２の平板と分離することができる。
（実施形態６）
実施形態６を図１０、図１１に基づいて説明する。
本実施形態では複合支持板１として図１０Ａに示すように第１の平板１ａと第２の平板１ｂとを使用し、第１の平板１ａ及び第２の平板１ｂとしては金属板を用いる。
図１０Ｂに示すように第１の平板１ａと第２の平板１ｂとを重ねて真空チャンバ３０内に収容する。真空チャンバ３０を１０−１Ｐａ〜１０−３Ｐａの高真空の状態とし、複合支持板１の外周部を端部から数ｍｍの位置で電子ビーム３１で溶接して溶接部３２を形成する。
図１０Ｃに上記のようにして作製した複合支持板１を示す。この複合支持板１は外周部が高真空下で電子ビーム３１によって溶接されているため、第１の平板１ａと第２の平板１ｂとの接触部３３は完全密着した状態となる。これにより、第１の平板１ａと第２の平板１ｂとは直に接触し、第１の平板１ａと第２の平板１ｂとの一体性が増し、反り防止の効果がより高まる。
また、溶接部３２の溶接幅は１ｍｍ程度でよいため、加熱が局所的であり、溶接による歪もＴＩＧ溶接やレーザー溶接と比較して小さくすることができる。
但し、第１の平板１ａが極めて薄い場合は平板間の隙間により溶接時に第１の平板１ａに穴が開く恐れがあるので、穴が開くことを防ぐ目的で、平板同士を完全に密着させるための冶具が必要となる。
図１１Ａに図１０Ｃに示した複合支持板１の上部に半導体チップを含む構造体を形成した状態を示した。
前記の構造体を形成する工程は、複合支持板１が異なること以外は実施形態３の製造方法の説明において図４Ａ〜図４Ｅに基づいて示したものと同様であるので説明を省略する。
図１１Ａに示した半導体装置の集合体を図１１Ｂに示すように、複合支持板１の外周部を切断線ＣＬ１、ＣＬ２に沿って切断して第１の平板１ａと第２の平板１ｂの溶接部３２を含む外周部を取り除くことによって第１の平板１ａと第２の平板１ｂとを分離し、次に図１１Ｃ示すように切断線ＣＬ３に沿って切断することにより個々の半導体装置に個片化する。
これにより、図１に示した所望の厚みの支持板１を有する半導体装置２０を得ることができる。
（実施形態７）
本実施形態を図１２、図１３に基づいて説明する。
本実施形態では複合支持板１は第１の平板１ａと第２の平板１ｂと仮固定フィルム１１とから構成する。
まず、図１２Ａに示すように、第１の平板１ａと仮固定フィルム１１と第２の平板１ｂとを用意する。
次に、図１２Ｂに示すように、第２の平板１ｂ片側に仮固定用フィルム１１を貼り合せる。
次いで、図１２Ｃに示すように第１の平板１ａを仮固定用フィルム１１に載置して貼り合わせる。
仮固定用フィルム１１は基材フィルムの表裏両面に接着剤層を設けたものであり、市販されているものを用いることができる。
図１３Ａは図１２Ｃに示した複合支持板１の上部に半導体チップを含む構造体を形成した状態を示した図である。
前記の構造体を形成する工程は、複合支持板１が異なること以外は実施態様３の説明において図４Ａ〜図４Ｅに基づいて示したものと同様であるので説明を省略する。
図１３Ｂに示すように、第２の平板１ｂを仮固定用フィルム１１から剥離し、次いで第１の平板１ａに付着している仮固定用フィルムを第１の平板１ａから剥離する。これによって支持板として第１の平板１ａのみを有する半導体装置が得られる。
図１４は図１３Ｂに示した半導体装置を個片化する工程を示す図である。
図１４Ａに示すようにブレード１０を用いて切断線ＣＬに沿って半導体装置を個片化することによって図１４Ｂに示すような個片化された半導体装置２０を得ることができる。
（実施形態８）
本実施形態を図１５に基づいて説明する。
図１５は本発明に係る半導体装置の実施形態を示す縦断面図である。
図１５に示された半導体装置２０は、複数枚（図示したものでは２枚）の平板を積層してなる支持板１、半導体チップ２、絶縁材料層４、配線層５及び外部電極７を備えている。
半導体チップ２は電極（図示せず）を有する素子回路面を上にして支持板１の主面上に配置され、素子回路面と反対側の面（裏面）が接着剤３により支持板１に固着されている。
支持板１の主面全体には、半導体チップ２の素子回路面を覆うようにして絶縁材料層４が形成されている。この絶縁材料層４の上には、銅等の導電性金属から成る配線を構成する配線層５が形成されており、その一部は半導体チップ２の周辺領域にまで引き出されている。半導体チップ２の電極上の絶縁材料層には開口が形成され、この開口内には導電部６が形成されて配線層５と電極とが電気的に接続されている。また、配線層５の所定の位置には半田ボール等の外部電極７が複数個形成されている。
絶縁材料層４の上、および外部電極７の接合部を除く配線層５の上には、配線保護層８を形成する。配線保護層８は絶縁材料層４の絶縁材料と同種の材料で形成しても良いし、異種の材料で形成しても良い。
本実施形態の半導体装置は支持板１としては複数枚の平板（第１の平板１ａ及び第２の平板１ｂ）を積層してなる複合支持板を用いる。半導体装置はその製造過程で熱処理されたとき部材の熱膨張係数の差異によって反りが発生する。この反りを防ぐためには支持板がある程度の剛性を有している必要がある。このため、従来は例えば支持板の材料としてＳＵＳを使用する場合には０．３ｍｍ厚程度のものを使用していた。しかしながら、ＳＵＳは熱伝導性が悪いため半導体装置の放熱板としては適さないものであった。
また、熱伝導性の良い銅からなる支持板を用いることも考えられるが、剛性を高めるためには厚みのある銅板を用いる必要があり、この銅板は加工性が悪いため採用できない。
そこで本実施形態では、半導体装置の支持板としては複数枚の平板を積層して反りを防止するための剛性を有する複合支持板とし、半導体チップを搭載している第1の平板１ａを熱伝導率の高い銅等の材料から構成する。この構成により製造工程中において反りが発生せず、かつ、放熱性の良い半導体装置とすることができる。
（実施形態９）
図１６は、本発明の実施形態９を示す断面図である。
本実施形態の半導体装置２０は、２個の半導体チップ２（第１の半導体チップ２ａおよび第２の半導体チップ２ｂ）が 積層・配置された構造を有する。実施形態８で示したと同様の支持板１の一方の主面に第１の半導体チップ２ａが素子回路面を上にして固着され、その上に第１の半導体チップ２ａを被覆するように絶縁材料層（第１の絶縁材料層）４ａが形成され、さらにその上に、第１の半導体チップ２ａの電極上に導電部６ａを有する第１の配線層５ａが形成されている。そして、第１の絶縁材料層４ａの上および後述する層間ビア部１６の接続部（積層間ビア接続部）を除く第１の配線層５ａの上には、層間絶縁保護層１８が形成されている。
さらに、層間絶縁保護層１８の上には、第２の半導体チップ２ｂが素子回路面を上にして固着されており、この第２の半導体チップ２ｂを覆うように絶縁材料層（第２の絶縁材料層）４ｂが形成されている。なお、第２の絶縁材料は、第１の絶縁材料と同種のものでも異種のものでもよい。
そして、第２の絶縁材料層４ｂ上には第２の配線層５ｂが形成され、この第２の配線層５ｂと第２の半導体チップ２ｂの電極とを電気的に接続する導電部６ｂが形成されている。また、第２の半導体チップ２ｂの周辺領域においては、層間絶縁保護層１８に開口・形成されたビア接続部に合わせて第２の絶縁材料層４ｂに開口が形成され、この開口内に第１の配線層５ａと第２の配線層５ｂとを電気的に接続する層間ビア部１６が形成されている。さらに、第２の配線層５ｂの所定の位置には、半田ボール等の外部電極７が形成されており、第２の絶縁材料層４ｂの上及び外部電極７の接合部を除く第２の配線層５ｂの上には、配線保護層８が形成されている。
このように構成される実施形態においては、２個の半導体チップ２ａ、２ｂが積層・配置された構造を有し、各半導体チップ２の電極と配線層との接続信頼性が高く、電極の微細化への対応が可能な半導体装置を、高い歩留まりで安価に得ることができる。
なお、実施形態９では２個の半導体チップ２を積層・配置した構造を示したが、３個以上の半導体チップが積層・配置された構造としてもよい。３個以上の半導体チップの積層構造では、第２の配線層５ｂの上に、前記した第２の半導体チップ２ｂと第２の絶縁材料層４、第２の配線層５ｂおよび積層間ビア部１６の 積層構造と同様な構造が、半導体チップの数だけ重ねられる。そして、最上層の配線層上に配線保護層が形成されるとともに所定の位置に外部電極７が形成されて、半導体装置が完成する。
前記した実施形態８で示した半導体装置を製造する方法の実施形態を図１７〜１９に基づいて説明する。
以下に説明する製造方法では、支持板１を本発明の半導体チップ２のサイズよりも極めて大きいものとし、複数の半導体チップ２をそれぞれ間隔を置いて支持板１に搭載して、所定の処理工程によって複数の半導体装置を同時に製造し、最終的に個々の半導体装置に分割して複数の半導体装置を得ることができるようにしている。
このように、複数の半導体装置を同時に製造することにより製造コストを大幅に抑制する事が可能となる。
また、以下の実施形態では支持板上に一つの半導体チップを有する半導体装置について述べるが、支持板上に複数個の半導体チップを有する場合も本発明の実施形態である。
図１７は複合支持板１の構成を示す図である。
複合支持板１は第１の平板１ａと第２の平板１ｂとを接着剤３ｃを用いて固着することによって積層されている。
前記第１の平板１ａ及び第２の平板１ｂは均一な厚さを有する平坦な板である。第１の平板１ａは第２の平板１ｂに比べて熱伝導率の高い材料からなっており、好ましい材料は銅である。第２の平板１ｂは絶縁樹脂を硬化させた樹脂硬化体、あるいはステンレススチールや４２アロイ等の金属から構成されることが好ましい。複合支持板１は第１の平板１ａと第２の平板１ｂとの合計の厚さが後述する絶縁材料層の形成により反りが発生しない程度の厚さであればよい。
図１８Ａ〜図１８Ｅは半導体装置を個片化する前の工程までの半導体装置の製造工程を示す図である。
その内容は複合支持板１が図１７Ｂに示される複合支持板であること以外は実施形態３の説明において図４Ａ〜図４Ｅに基づいて示したものと同様であるので説明を省略する。
図１９は図１８Ａ〜図１８Ｅに示される工程によって得られた半導体装置２０を個片化する工程を示す図である。
図１９Ａに示すように切断線ＣＬに沿って切断することにより図１９Ｂに示すように半導体装置２０を各個片に個片化する。
１ 支持板、複合支持板
１ａ 第１の平板
１ｂ 第２の平板
１ｃ 第３の平板
２ 半導体チップ
３、３ａ、３ｃ 接着剤
４、４ａ、４ｂ 絶縁材料層
５、５ａ、５ｂ 配線層
６、６ａ、６ｂ 導電部
７ 外部電極
８ 配線保護層
１０ ブレード
１１ 仮固定フィルム
１２ 凹部
１４ 開口
１６ 層間ビア部
１８ 層間絶縁保護層
２０ 半導体装置
３０ 真空チャンバ
３１ 電子ビーム
３２ 溶接部
３３ 接触部

Claims (10)

  1. 支持板と、
    前記支持板の一方の主面に接着層を介して素子回路面を上にして搭載された半導体チップと、
    前記半導体チップ及びその周辺を封止する絶縁材料層と、
    前記絶縁材料層において、前記半導体チップの前記素子回路面に配置された電極上に形成された開口と、
    前記半導体チップの前記電極と接続されるように前記開口内に形成された導電部と、
    前記絶縁材料層上に前記導電部と接続されるように形成され、一部が前記半導体チップの周辺領域に延出された配線層と、
    前記配線層上に形成された外部電極と
    を備え、
    前記支持板は、半導体装置の製造過程において用いられた複数の平板を積層してなる複合支持板のうちの前記半導体チップを搭載している平板であって、前記複合支持板を構成するその他の平板から分離された平板であることを特徴とする半導体装置。
  2. 複数の平板を積層して複合支持板を作製する工程と
    前記複合支持板を構成する第１の平板の主面に、複数個の半導体チップを位置合わせして配置し、これらの半導体チップの素子回路面と反対側の面を接着剤によって固着する工程と、
    前記半導体チップの前記素子回路面上および前記第１の平板の主面上に絶縁材料層を形成する工程と、
    前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程と、
    前記絶縁材料層上に一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程と、
    前記配線層上に外部電極を形成する工程と、
    所定の位置で前記第１の平板および前記絶縁材料層を切断することによって、１つまたは複数の半導体チップを含む半導体装置を個片化する工程と
    前記の１つまたは複数の半導体チップを含む半導体装置を個片化する工程の前又は後において、前記複合支持板を構成する複数の平板の内、前記第１の平板以外の平板を半導体装置から分離する工程と
    を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記複合支持板は、第１の平板と第２の平板とが接着剤によって積層されたものであり、接着剤を除去することによって前記第１の平板以外の平板を半導体装置から分離することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記第１の平板と第２の平板との間の接着剤が１つまたは複数の半導体チップを含む半導体装置を個片化するための切断線に沿って設けられ、１つまたは複数の半導体チップを含む半導体装置を個片化する際に、前記第１の平板及び前記絶縁材料層と共に前記第１の平板と第２の平板との間の接着剤を切断することによって前記第１の平板と第２の平板とを分離することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記第２の平板に前記切断線に沿って凹部が設けられており、前記凹部の中に接着剤が設けられていることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記複合支持板は、第１の平板と第３の平板と第２の平板とがこの順に積層されてなり、
    前記第３の平板は前記第１の平板及び第２の平板よりも面積が小さく、
    前記第２の平板と前記第３の平板とは接着剤によって接着されており、
    前記第１の平板と前記第３の平板との間には接着剤が存在せず直に接触しており、
    前記第２の平板の前記第３の平板が存在しない領域部分と、前記第１の平板の前記第３の平板が存在しない領域部分とは接着剤によって接着されており、
    １つまたは複数の半導体チップを含む半導体装置を個片化する際に、前記第１の平板及び前記絶縁材料層と共に前記第１の平板、前記第３の平板及び第３の平板が積層されている領域部分を切断することによって前記第１の平板を第３の平板及び第２の平板と分離することを特徴とする請求項２に記載の半導体装置の製造方法。
  7. 前記複合支持板は、第１の平板と第２の平板とが密着した状態で第１の平板と第２の平板の外周部分において溶接されることによって積層されてなり、
    １つまたは複数の半導体チップを含む半導体装置を個片化する際に、前記第１の平板と第２の平板とが溶接された外周部分を切断除去することによって前記第１の平板と第２の平板とを分離することを特徴とする請求項２に記載の半導体装置の製造方法。
  8. 前記複合支持板は、第１の平板と第２の平板とが接着性を有する仮固定フィルムによって固着されており、１つまたは複数の半導体チップを含む半導体装置を個片化する際に、前記第１の平板を前記仮固定フィルムから分離することによって前記第１の平板と第２の平板とを分離することを特徴とする請求項３に記載の半導体装置の製造方法。
  9. 複数の平板を積層してなる複合支持板と、
    前記複合支持板の最上層を構成する第１の平板の主面に接着層を介して素子回路面を上にして搭載された半導体チップと、
    前記半導体チップ及びその周辺を封止する絶縁材料層と、
    前記絶縁材料層において、前記半導体チップの前記素子回路面に配置された電極上に形成された開口と、
    前記半導体チップの前記電極と接続されるように前記開口内に形成された導電部と、
    前記絶縁材料層上に前記導電部と接続されるように形成され、一部が前記半導体チップの周辺領域に延出された配線層と、
    前記配線層上に形成された外部電極と
    を備え、
    前記第１の平板は複合支持板を構成する平板の中で最も熱伝導率が高い材料からなることを特徴とする半導体装置。
  10. 複数の平板の中で最も熱伝導率の高い材料からなる第１の平板を最上層として、第１の平板とその他の平板とを積層して複合支持板を作製する工程と
    前記第１の平板の主面に、複数個の半導体チップを位置合わせして配置し、これらの半導体チップの素子回路面と反対側の面を接着剤によって固着する工程と、
    前記半導体チップの前記素子回路面上および前記第１の平板の主面上に絶縁材料層を形成する工程と、
    前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程と、
    前記絶縁材料層上に一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程と、
    前記配線層上に外部電極を形成する工程と、
    所定の位置で前記第１の平板および前記絶縁材料層を切断することによって、１つまたは複数の半導体チップを含む半導体装置を個片化する工程と
    を含むことを特徴とする請求項９に記載の半導体装置の製造方法。
JP2014149989A 2014-07-23 2014-07-23 半導体装置及びその製造方法 Active JP6417142B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014149989A JP6417142B2 (ja) 2014-07-23 2014-07-23 半導体装置及びその製造方法
US14/801,437 US9685376B2 (en) 2014-07-23 2015-07-16 Semiconductor device and method of manufacturing semiconductor device
TW104123201A TWI685935B (zh) 2014-07-23 2015-07-17 半導體裝置及其製造方法
CN201510431806.0A CN105304580B (zh) 2014-07-23 2015-07-21 半导体装置及其制造方法
KR1020150103923A KR101755814B1 (ko) 2014-07-23 2015-07-22 반도체 장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014149989A JP6417142B2 (ja) 2014-07-23 2014-07-23 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016025281A true JP2016025281A (ja) 2016-02-08
JP6417142B2 JP6417142B2 (ja) 2018-10-31

Family

ID=55167311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014149989A Active JP6417142B2 (ja) 2014-07-23 2014-07-23 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US9685376B2 (ja)
JP (1) JP6417142B2 (ja)
KR (1) KR101755814B1 (ja)
CN (1) CN105304580B (ja)
TW (1) TWI685935B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043008A1 (ja) * 2016-08-31 2018-03-08 リンテック株式会社 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977233A (zh) * 2016-04-28 2016-09-28 合肥祖安投资合伙企业(有限合伙) 芯片封装结构及其制造方法
KR102216172B1 (ko) * 2017-07-14 2021-02-15 주식회사 엘지화학 절연층 제조방법 및 반도체 패키지 제조방법
JP2021048195A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114756A (ja) * 1998-10-09 2000-04-21 Ibiden Co Ltd 電子部品搭載用基板に用いる放熱板
JP2004165234A (ja) * 2002-11-11 2004-06-10 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2013258238A (ja) * 2012-06-12 2013-12-26 Fujitsu Ltd 電子装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522531B (en) * 2000-10-20 2003-03-01 Matsushita Electric Ind Co Ltd Semiconductor device, method of manufacturing the device and mehtod of mounting the device
JP2003197662A (ja) 2001-12-25 2003-07-11 Sony Corp 電子部品、電子部品の製造方法および装置
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
JP2010219489A (ja) 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
JP5879030B2 (ja) * 2010-11-16 2016-03-08 新光電気工業株式会社 電子部品パッケージ及びその製造方法
US8614502B2 (en) * 2011-08-03 2013-12-24 Bridge Semiconductor Corporation Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114756A (ja) * 1998-10-09 2000-04-21 Ibiden Co Ltd 電子部品搭載用基板に用いる放熱板
JP2004165234A (ja) * 2002-11-11 2004-06-10 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2013258238A (ja) * 2012-06-12 2013-12-26 Fujitsu Ltd 電子装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043008A1 (ja) * 2016-08-31 2018-03-08 リンテック株式会社 半導体装置の製造方法
JPWO2018043008A1 (ja) * 2016-08-31 2019-06-24 リンテック株式会社 半導体装置の製造方法
JP7096766B2 (ja) 2016-08-31 2022-07-06 リンテック株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN105304580B (zh) 2018-02-23
JP6417142B2 (ja) 2018-10-31
KR101755814B1 (ko) 2017-07-07
CN105304580A (zh) 2016-02-03
US9685376B2 (en) 2017-06-20
TW201606970A (zh) 2016-02-16
TWI685935B (zh) 2020-02-21
KR20160012091A (ko) 2016-02-02
US20160027695A1 (en) 2016-01-28

Similar Documents

Publication Publication Date Title
TWI593030B (zh) 超薄埋入式晶粒模組及其製造方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2013030593A (ja) 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
JP2006222164A (ja) 半導体装置及びその製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2006173232A (ja) 半導体装置およびその製造方法
JP2005310946A (ja) 半導体装置
JP5357239B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP6417142B2 (ja) 半導体装置及びその製造方法
JP2008210912A (ja) 半導体装置及びその製造方法
JP2011124555A (ja) プリント配線板及びプリント配線板の製造方法
JP2016048768A (ja) 配線板及び半導体装置の製造方法
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2009260165A (ja) 半導体装置
JP4324732B2 (ja) 半導体装置の製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
TWI392071B (zh) 封裝結構及其製法
TWI658557B (zh) 線路載板及其製造方法
JP2009081367A (ja) 半導体装置およびその製造方法
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP2009277846A (ja) プリント配線基板及びその製造方法
JP6034664B2 (ja) 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法
JP2022133182A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2005191234A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181005

R150 Certificate of patent or registration of utility model

Ref document number: 6417142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250