JP5879030B2 - 電子部品パッケージ及びその製造方法 - Google Patents

電子部品パッケージ及びその製造方法 Download PDF

Info

Publication number
JP5879030B2
JP5879030B2 JP2010256076A JP2010256076A JP5879030B2 JP 5879030 B2 JP5879030 B2 JP 5879030B2 JP 2010256076 A JP2010256076 A JP 2010256076A JP 2010256076 A JP2010256076 A JP 2010256076A JP 5879030 B2 JP5879030 B2 JP 5879030B2
Authority
JP
Japan
Prior art keywords
electronic component
component package
support
layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010256076A
Other languages
English (en)
Other versions
JP2012109350A5 (ja
JP2012109350A (ja
Inventor
小泉　直幸
直幸 小泉
経塚　正宏
正宏 経塚
健太 内山
健太 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010256076A priority Critical patent/JP5879030B2/ja
Priority to US13/295,202 priority patent/US8692363B2/en
Publication of JP2012109350A publication Critical patent/JP2012109350A/ja
Publication of JP2012109350A5 publication Critical patent/JP2012109350A5/ja
Application granted granted Critical
Publication of JP5879030B2 publication Critical patent/JP5879030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子部品と、電子部品を覆う樹脂部とを有する電子部品パッケージ及びその製造方法に関する。
従来より、半導体チップと、半導体チップを覆う樹脂部とを有する電子部品パッケージが知られている。このような電子部品パッケージの一例について以下に述べる。
図１は、従来の電子部品パッケージを例示する断面図である。図１を参照するに、電子部品パッケージ１００は、電子部品２００の一例としての半導体チップ２００と、樹脂部３００と、配線構造４００とを有する。
半導体チップ２００は、半導体チップ本体２１０と、電極パッド２２０とを有する。半導体チップ本体２１０は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。
樹脂部３００は、半導体チップ２００の面２００ａと側面である面２００ｂを覆うように設けられている。半導体チップ２００の面２００ａの反対面である面２００ｃには粘着層５１０が設けられている。なお、半導体チップ２００において、面２００ａを回路形成面、面２００ｂを側面、面２００ｃを背面と称する場合がある。
配線構造４００は、第１配線層４１０と、第２配線層４２０と、第３配線層４３０と、第１絶縁層４４０と、第２絶縁層４５０とが積層されてなる。
各配線層４１０、４２０、４３０は、樹脂部３００や各絶縁層４４０、４５０を貫通するビアホール３００ｘ、４４０ｘ、４５０ｘを介して、半導体チップ２００の電極パッド２２０と電気的に接続されている。
ソルダーレジスト層４６０は、第３配線層４３０を覆うように第２絶縁層４５０上に形成されている。ソルダーレジスト層４６０は開口部４６０ｘを有し、開口部４６０ｘ内には第３配線層４３０の一部が露出している。ソルダーレジスト層４６０の開口部４６０ｘ内に露出する第３配線層４３０は、マザーボード等と接続される電極パッドとして機能する。
図２〜図５は、従来の電子部品パッケージの製造工程を例示する図である。図２〜図５において、図１と同一部分については、同一符号を付し、その説明は省略する場合がある。なお、図２及び図３において、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線に沿う断面図である。以下、図２〜図５を参照しながら、従来の電子部品パッケージの製造工程について説明する。なお、図２及び図３において、電極パッド２２０及び粘着層５１０は省略されている。
始めに、図２に示す工程では、複数の半導体チップ２００を、面２００ｃ（背面）が支持体５００の面５００ａと対向するように、支持体５００の面５００ａ上に配置する。半導体チップ２００の面２００ｃには、予め粘着層５１０を形成しておく。
次いで、図３に示す工程では、支持体５００の面５００ａ上に、圧縮成形等により、複数の半導体チップ２００を覆うように樹脂部３００を形成する。
次いで、図４に示す工程では、樹脂部３００の面３００ａ上に、第１配線層４１０、第１絶縁層４４０、第２配線層４２０、第２絶縁層４５０、第３配線層４３０及び開口部４６０ｘを有するソルダーレジスト層４６０を順次形成する。
次いで、図５に示す工程では、支持体５００を除去する。これにより、半導体チップ２００の粘着層５１０が設けられた面２００ｃは、樹脂部３００の面３００ｂから露出する。
そして、図５に示す工程の後、ソルダーレジスト層４６０の開口部４６０ｘ内に露出する第３配線層４３上にはんだボール４７０を搭載し、図５に示す切断位置Ｃで切断することにより、図１に示す電子部品パッケージ１００が完成する。
特開２００８−３０６０７１号公報
しかしながら、従来の電子部品パッケージの製造工程では、樹脂部３００、配線構造４００を形成した後、図５に示したように、支持体５００を除去する。図４に示したように、支持体５００上に半導体チップ２００を配置し、樹脂部３００、配線構造４００を形成した状態では、電子部品パッケージ１００には反りが発生しておらず、剛性も不足していない。しかし、図５に示したように、支持体５００を除去した後、電子部品パッケージ１００が反るか、あるいは、剛性が不足する虞があった。
本発明は、上記の点に鑑みて、反りを防止できるとともに、剛性の確保が可能な電子部品パッケージ及びその製造方法を提供することを課題とする。
本電子部品パッケージは、支持体と、前記支持体の上面に粘着層を介して背面が接着された半導体チップと、前記支持体上に、前記半導体チップを覆うように形成された樹脂部と、前記樹脂部上に形成されており、前記樹脂部とは反対側に露出する第１電極端子を備え、前記半導体チップと電気的に接続された配線構造と、前記樹脂部の前記支持体側に埋め込まれており、前記配線構造と電気的に接続された第２電極端子と、前記支持体の前記半導体チップが接着された領域の周辺領域に形成されており、前記第２電極端子が露出する第１の開口部と、前記半導体チップの前記背面とは反対側の面である前記配線構造側の面に形成された電極パッドと、前記樹脂部に形成されており、前記電極パッドが露出する第１の貫通孔と、前記樹脂部に形成されており、前記第２電極端子が露出する第２の貫通孔と、前記配線構造の一部をなし、前記第１の貫通孔及び前記第２の貫通孔を介して、前記電極パッドと前記第２電極端子とを電気的に接続する、一体に形成された配線層と、前記樹脂部上に、前記配線層を覆うように形成された絶縁層と、を有し、前記第２の貫通孔内において、前記配線層は前記第２の貫通孔の内壁に沿って設けられ、前記配線層が形成された前記第２の貫通孔内に、前記絶縁層が充填されていることを要件とする。
開示の技術によれば、反りを防止できるとともに、剛性の確保が可能な電子部品パッケージ及びその製造方法を提供することができる。
従来の電子部品パッケージを例示する断面図である。 従来の電子部品パッケージの製造工程を例示する図（その１）である。 従来の電子部品パッケージの製造工程を例示する図（その２）である。 従来の電子部品パッケージの製造工程を例示する図（その３）である。 従来の電子部品パッケージの製造工程を例示する図（その４）である。 第１の実施の形態に係る電子部品パッケージを例示する図（その１）である。 第１の実施の形態に係る電子部品パッケージを例示する図（その２）である。 第１の実施の形態に係る電子部品パッケージの製造工程を例示する図（その１）である。 第１の実施の形態に係る電子部品パッケージの製造工程を例示する図（その２）である。 第１の実施の形態に係る電子部品パッケージの製造工程を例示する図（その３）である。 第１の実施の形態に係る電子部品パッケージの製造工程を例示する図（その４）である。 第１の実施の形態に係る電子部品パッケージの製造工程を例示する図（その５）である。 第１の実施の形態に係る電子部品パッケージの製造工程を例示する図（その６）である。 第１の実施の形態に係る電子部品パッケージの製造工程を例示する図（その７）である。 第１の実施の形態に係る電子部品パッケージの製造工程を例示する図（その８）である。 第１の実施の形態に係る電子部品パッケージの製造工程を例示する図（その９）である。 第１の実施の形態に係る電子部品パッケージの製造工程を例示する図（その１０）である。 第１の実施の形態の第１の変形例に係る電子部品パッケージを例示する図である。 第１の実施の形態の第１の変形例に係る電子部品パッケージの製造工程を例示する図（その１）である。 第１の実施の形態の第１の変形例に係る電子部品パッケージの製造工程を例示する図（その２）である。 第１の実施の形態の第２の変形例に係る電子部品パッケージを例示する図である。 第１の実施の形態の第２の変形例に係る電子部品パッケージの製造工程を例示する図（その１）である。 第１の実施の形態の第２の変形例に係る電子部品パッケージの製造工程を例示する図（その２）である。 第１の実施の形態の第２の変形例に係る電子部品パッケージの製造工程を例示する図（その３）である。 第２の実施の形態に係る電子部品パッケージを例示する図である。 第２の実施の形態に係る電子部品パッケージの製造工程を例示する図（その１）である。 第２の実施の形態に係る電子部品パッケージの製造工程を例示する図（その２）である。 第２の実施の形態に係る電子部品パッケージの製造工程を例示する図（その３）である。 第２の実施の形態に係る電子部品パッケージの製造工程を例示する図（その４）である。 第２の実施の形態の変形例に係る電子部品パッケージを例示する図である。 第３の実施の形態に係る電子部品パッケージを例示する図（その１）である。 第３の実施の形態に係る電子部品パッケージを例示する図（その２）である。 第３の実施の形態に係る電子部品パッケージの製造工程を例示する図（その１）である。 第３の実施の形態に係る電子部品パッケージの製造工程を例示する図（その２）である。 第３の実施の形態に係る電子部品パッケージの製造工程を例示する図（その３）である。 第３の実施の形態に係る電子部品パッケージの製造工程を例示する図（その４）である。 第３の実施の形態に係る電子部品パッケージの製造工程を例示する図（その５）である。 第４の実施の形態に係る電子部品パッケージを例示する図である。 第４の実施の形態に係る電子部品パッケージの製造工程を例示する図（その１）である。 第４の実施の形態に係る電子部品パッケージの製造工程を例示する図（その２）である。 第４の実施の形態に係る電子部品パッケージの製造工程を例示する図（その３）である。 第５の実施の形態に係る電子部品パッケージを例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、以下に説明する平面図又は底面図において、断面図との対応関係を明確化する目的で、断面図と同一のハッチングを施す場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る電子部品パッケージの構造］
図６は、第１の実施の形態に係る電子部品パッケージを例示する図である。図６（ａ）は断面図、図６（ｂ）は底面図である。図６を参照するに、電子部品パッケージ１０は、電子部品２０と、樹脂部３０と、配線構造４０と支持体５０とを有する。
なお、以下では、電子部品２０の一例として、半導体チップ２０を例示して説明する。
半導体チップ２０は、半導体基板２１と、半導体集積回路２２と、複数の電極パッド２３と、保護膜２４とを有する。半導体チップ２０の大きさ（平面視）は、例えば５ｍｍ×１０ｍｍ程度とすることができる。半導体チップ２０の厚さＴ１は、例えば８００μｍ程度（適用可能な範囲：５０〜８００μｍ）とすることができる。なお、以降、半導体チップ２０において、電極パッド２３が形成されている側の面２０ａを回路形成面と称する場合がある。
半導体基板２１は、例えばＳｉ基板とすることができる。半導体集積回路２２は、拡散層、絶縁層、ビア、及び配線等（図示せず）を有する。電極パッド２３は、半導体集積回路２２上に設けられており、半導体集積回路２２と電気的に接続されている。電極パッド２３の材料としては、例えば、Ａｌ等を用いることができる。電極パッド２３の材料として、Ｃｕ層の上にＡｌ層を形成したもの、Ｃｕ層の上にＳｉ層を形成し、その上に更にＡｌ層を形成したもの等を用いても構わない。
保護膜２４は、半導体集積回路２２上に設けられている。保護膜２４は、半導体集積回路２２を保護するための膜であり、パッシベーション膜と称する場合もある。保護膜２４としては、例えば、ＳｉＮ膜、ＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。
樹脂部３０は、半導体チップ２０の回路形成面２０ａと面２０ｃ（側面）とを覆うように形成されている。樹脂部３０は、樹脂部３０の配線構造４０側の面３０ａが平坦になるように形成されている。樹脂部３０の面３０ａと反対面である面３０ｂは、半導体チップ２０の面２０ｂと略面一とされている。樹脂部３０の厚さＴ２は、例えば９００μｍ以上とすることができる。
樹脂部３０の面３０ｂには、電極端子３１が形成されている。電極端子３１として、例えば支持体５０側から配線構造４０側に向かって、第１の金属層３２と第２の金属層３３とが積層されてなるものを用いることができる。第１の金属層３２の例としては、Ａｕ層や、第２の金属層３３上にＮｉ層とＡｕ層をこの順番で積層したＮｉ／Ａｕ層、Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層したＮｉ／Ｐｄ／Ａｕ層等を挙げることができる。また、第２の金属層３３の例としては、Ｃｕ層等を上げることができる。また、電極端子３１の直径φ１を例えば２００μｍ程度とし、電極端子３１の間隔Ｄ１を例えば４００μｍ程度とすることができる。
配線構造４０は、第１配線層４１と、第２配線層４２と、第３配線層４３と、第１絶縁層４４と、第２絶縁層４５とを有する。
配線構造４０は、樹脂部３０の面３０ａ上に形成されている。配線構造４０の厚さＴ３は、例えば５０μｍ程度（適用可能な範囲：３〜２００μｍ）とすることができる。すなわち、半導体チップ２０の厚さＴ１（適用可能な範囲：５０〜８００μｍ）に比べると配線構造４０の厚さＴ３（適用可能な範囲：５０〜１００μｍ）は非常に薄く形成されている。
第１配線層４１は、樹脂部３０の面３０ａ上に形成されており、樹脂部３０を貫通するビアホール３０ｘを介して半導体チップ２０の電極パッド２３と電気的に接続されている。ビアホール３０ｘは、樹脂部３０を貫通する貫通孔である。また、第１配線層４１は、樹脂部３０を貫通するビアホール３０ｙを介して樹脂部３０の面３０ｂに形成された電極端子３１と電気的に接続されている。ビアホール３０ｙは、樹脂部３０を貫通する貫通孔である。
第１絶縁層４４は、第１配線層４１を覆うように樹脂部３０の面３０ａ上に形成されている。第２配線層４２は、第１絶縁層４４上に形成されており、第１絶縁層４４を貫通する第１ビアホール４４ｘを介して第１配線層４１と電気的に接続されている。第２絶縁層４５は、第２配線層４２を覆うように第１絶縁層４４上に形成されている。第３配線層４３は、第２絶縁層４５上に形成されており、第２絶縁層４５を貫通する第２ビアホール４５ｘを介して第２配線層４２と電気的に接続されている。
ソルダーレジスト層４６は、第３配線層４３を覆うように第２絶縁層４５上に形成されている。ソルダーレジスト層４６は開口部４６ｘを有し、開口部４６ｘ内には第３配線層４３の一部が露出している。ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３は、マザーボード等と接続される電極パッドとして機能する。
なお、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ層とＡｕ層をこの順番で積層したＮｉ／Ａｕ層、Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層したＮｉ／Ｐｄ／Ａｕ層等を挙げることができる。又、金属層に代えて、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上にＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理を施しても構わない。
ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上には、はんだボール４７が搭載されている。
支持体５０は、半導体チップ２０の面２０ｂ（背面）及び樹脂部３０の面３０ｂを覆うように形成されている。支持体５０の厚さＴ４は、例えば５０μｍ程度（適用可能な範囲：１０〜２００μｍ）とすることができる。
支持体５０は、例えば平板状とすることができ、例えば、平面視において矩形状の平板とすることができる。
このとき、半導体チップ２０は、支持体５０の面５０ａ上に配置されている。また、半導体チップ２０は、粘着層５１を介して支持体５０上に配置されている。
支持体５０の材料としては、例えば銅（Ｃｕ）、ニッケル（Ｎｉ）、４２アロイ（ニッケルと鉄（Ｆｅ）を含む合金であって、ニッケルの重量％が４２％程度であるもの）、アルミニウム（Ａｌ）等のＮｉ−Ｆｅ合金等の金属、セラミックその他各種の材料を用いることができる。
支持体５０には、電極端子３１が露出するように開口部５０ｘが形成されている。すなわち、開口部５０ｘは、支持体５０の、樹脂部３０の面３０ｂに形成された電極端子３１と底面視において重複する部分に形成されている。
また、開口部５０ｘは、底面視において例えば円形形状を有するものとすることができる。前述したように、電極端子３１の直径φ１を例えば２００μｍとし、電極端子３１の間隔Ｄ１を例えば４００μｍとするとき、開口部５０ｘの内径φ２は、例えば３００μｍ程度とすることができる。
なお、図６（ｂ）に示すように、各々の開口部５０ｘが各々電極端子３１を含むように形成されていてもよく、図７に示すように、１つの開口部５０ｘが複数の電極端子３１を含むように形成されていてもよい。
［第１の実施の形態に係る電子部品パッケージの製造方法］
続いて、第１の実施の形態に係る電子部品パッケージの製造方法について説明する。図８〜図１７は、第１の実施の形態に係る電子部品パッケージの製造工程を例示する図である。図８〜図１７において、図６と同一部分については、同一符号を付し、その説明は省略する場合がある。なお、図８〜図１０において、（ａ）は平面図、（ｂ）は（ａ）のＤ−Ｄ線に沿う断面図である。また、図１２〜図１６において、Ｅは、後述する図１７に示す工程において、図１７に示す構造体を切断する位置を示している。
始めに、図８に示す工程では、複数の半導体チップ２０を有する半導体ウェハ２１（半導体基板２１）を準備する。半導体ウェハ２１において、Ｂは複数の半導体チップ２０を分離するスクライブ領域（以下、「スクライブ領域Ｂ」とする）、Ｃはダイシングブレード等が半導体ウェハ２１を切断する位置（以下、「切断位置Ｃ」とする）を示している。半導体ウェハ２１の直径φ３は、例えば２００ｍｍ程度とすることができる。又、半導体ウェハ２１の厚さ（半導体チップ２０の厚さ）Ｔ１は、例えば８００μｍ程度（適用可能な範囲：５０〜８００μｍ）とすることができる。半導体チップ２０の詳細については、前述のとおりである。
次いで、図９に示す工程では、支持体５０を準備し、準備した支持体５０の面５０ａ上に複数の半導体チップ２０を配置する。
前述したように、支持体５０は、例えば、平面視において矩形状の平板としてもよい。
支持体５０として、前述したように、例えばＣｕ、Ｎｉ、Ａｌ等の金属（金属板又は金属箔）からなる支持体を準備する。以下では、Ｃｕの金属板又は金属箔からなる支持体を準備する例について説明する。
支持体５０上に、電極端子３１を形成するための開口を有するレジストパターンを形成する。そして、支持体５０を給電層とする電解めっきにより、電極端子３１を形成する。具体的には、レジストパターンの開口に露出する支持体５０上に、Ａｕ層、Ｐｄ層、Ｎｉ層をこの順に積層して、第１の金属層３２を形成する。次いで、電解めっきにより、第１の金属層３２上にＣｕ層を積層し、第２の金属層３３を形成する。その後、レジストパターンを除去し、電極端子３１を形成する。
図８に示す半導体ウェハ２１をダイシングブレード等により切断位置Ｃで切断して半導体チップ２０を個片化する。そして、各半導体チップ２０を、面２０ｂが支持体５０の面５０ａと対向するように、支持体５０の面５０ａ上に配置する。
なお、半導体チップ２０の面２０ｂには、予め粘着層５１を形成しておく。具体的には、図８に示す半導体ウェハ２１を切断して半導体チップ２０に個片化する前に、予め、半導体チップ２０の面２０ｂと同一側の面に粘着層５１のフィルム材料を例えばロールラミネータにより貼り付けることにより、粘着層５１を形成しておくことができる。粘着層５１の材料としては、例えばエポキシ系樹脂等を用いることができる。粘着層５１の厚さは、例えば１０〜２０μｍ程度とすることができる。
このようにして支持体５０の面５０ａ上に配置した各半導体チップ２０を加圧する。これにより、各半導体チップ２０は、フェイスアップの状態で粘着層５１を介して支持体５０の面５０ａ上に固定される。隣接する半導体チップ２０の間隔は任意で構わない。
次いで、図１０に示す工程では、支持体５０の面５０ａ上に、圧縮成形等により、半導体チップ２０と電極端子３１を覆うように樹脂部３０を形成する。具体的には、図１１に示すように、図９に示す構造体を下金型１８上に載置し、支持体５０の面５０ａ上に、半導体チップ２０を覆うように樹脂部３０の材料であるエポキシ系樹脂等のペレットや粉末を載置する。そして、樹脂部３０の材料であるエポキシ系樹脂等のペレットや粉末を加熱し、上金型１９で下金型１８の反対側から加圧することにより流動化し硬化させる。これにより、支持体５０上に配置された半導体チップ２０の電極パッド２３の面２３ａ、保護膜２４の面２４ａよりなる回路形成面２０ａ、及び電極端子３１を覆うように、樹脂部３０を形成することができる。加熱は、例えば１５０℃５分程度とすることができる。樹脂部３０の厚さＴ２は、例えば９００μｍ以上とすることができる。
また、ペレットや粉末に代え、エポキシ系又はポリイミド系の樹脂フィルムを積層することによって、樹脂部３０を形成してもよい。具体的には、半硬化状態の熱硬化性エポキシ系の樹脂フィルムを、半導体チップ２０、電極端子３１を被覆するように支持体５０上に積層し、真空雰囲気で加熱・加圧することにより硬化させ、樹脂部３０としてもよい。
次いで、図１２に示す工程では、樹脂部３０に、レーザ加工法等を用いて、電極パッド２３が露出するように、樹脂部３０を貫通するビアホール３０ｘを形成する。また、樹脂部３０に、レーザ加工法、ブラスト法等を用いて、支持体５０の面５０ａ上に形成された電極端子３１が露出するように、樹脂部３０を貫通するビアホール３０ｙを形成する。
次いで、図１３〜図１４に示す工程では、樹脂部３０の面３０ａ上に、半導体チップ２０と電気的に接続される配線構造４０を形成することができる。
まず、図１３に示す工程では、樹脂部３０の面３０ａ上に、ビアホール３０ｘ内に露出した電極パッド２３及びビアホール３０ｙ内に露出した電極端子３１と電気的に接続する第１配線層４１を形成する。第１配線層４１の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１配線層４１は、例えばセミアディティブ法により形成される。なお、第１配線層４１は、ビアホール３０ｘ内のビア導体と、ビアホール３０ｙ内のビア導体と、樹脂部３０上の配線パターンとを含んでいる。
第１配線層４１を、セミアディティブ法により形成する例を、より詳しく説明する。先ず、無電解めっき法又はスパッタ法により、ビアホール３０ｘ、３０ｙの内壁及びビアホール３０ｘ、３０ｙ底面に露出する電極パッド２３、電極端子３１表面と、樹脂部３０上にＣｕシード層（図示せず）を形成した後に、このＣｕシード層（図示せず）上に第１配線層４１に対応する開口部を備えたレジスト層（図示せず）を形成する。次いで、Ｃｕシード層を給電層に利用した電解めっき法により、レジスト層の開口部にＣｕ層パターン（図示せず）を形成する。続いて、レジスト層を除去した後に、Ｃｕ層パターンをマスクにしてＣｕシード層をエッチングすることにより、第１配線層４１を得る。
また、ビアホール３０ｙの内壁に金属層（Ｃｕ層）を設け、ビア導体を形成すると同時に、ビアホール３０ｘに金属層（Ｃｕ層）を充填させ、ビア導体としてもよい。
なお、第１配線層４１の形成方法としては、上述したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を用いることができる。
次いで、図１４に示す工程では、第１配線層４１を覆うように、樹脂部３０の面３０ａ上に第１絶縁層４４を形成する。第１絶縁層４４の材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材を用いることができる。第１絶縁層４４は、例えば、第１配線層４１及び樹脂部３０の面３０ａ上に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）しつつ１９０℃程度の温度で熱処理して硬化させることにより形成することができる。
そして、第１絶縁層４４に、レーザ加工法等を用いて、第１配線層４１が露出するように、第１絶縁層４４を貫通する第１ビアホール４４ｘを形成する。なお、第１絶縁層４４として感光性樹脂膜を用い、フォトリソグラフィによりパターニングして第１ビアホール４４ｘを形成する方法を用いてもよいし、スクリーン印刷により開口部が設けられた樹脂膜をパターニングして第１ビアホール４４ｘを形成する方法を用いてもよい。
更に、上記と同様な工程を繰り返すことにより、第２配線層４２〜第３配線層４３及び第２絶縁層４５を積層する。すなわち、第１絶縁層４４上に、第１ビアホール４４ｘを介して第１配線層４１に接続される第２配線層４２を形成する。第２配線層４２としては、例えば銅（Ｃｕ）等を用いることができる。第２配線層４２は、例えばセミアディティブ法により形成される。更に、第２配線層４２を被覆する第２絶縁層４５を形成した後に、第２配線層４２上の第２絶縁層４５の部分に第２ビアホール４５ｘを形成する。更に、第２絶縁層４５上に、第２ビアホール４５ｘを介して第２配線層４２に接続される第３配線層４３を形成する。第３配線層４３としては、例えば、銅（Ｃｕ）等を用いることができる。第３配線層４３は、例えばセミアディティブ法により形成される。
このようにして、樹脂部３０の面３０ａ上に所定のビルドアップ配線層が形成される。第１の実施の形態では、３層のビルドアップ配線層（第１配線層４１〜第３配線層４３）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
また、第１絶縁層４４及び第２絶縁層４５のいずれかは、補強材を含む熱硬化性樹脂よりなるものであってもよい。これにより、電子部品パッケージの剛性を高めることができ、後述するように、支持体５０を除去せず残すことによって電子部品パッケージの反りを防止する効果を増大させることができる。なお、補強材を含む熱硬化性樹脂として、例えばエポキシ系樹脂、ポリイミド系樹脂等の熱硬化性樹脂を、例えばガラス繊維等の繊維に含浸させたプリプレグ材料（Ｐｒｅ−ｉｍｐｒｅｇｎａｔｉｏｎ Ｍａｔｅｒｉａｌ）を用いることができる。
また、最外層の絶縁層である第２絶縁層４５を、補強材を含む絶縁層、例えばガラス繊維にエポキシ系樹脂、ポリイミド系樹脂等の熱硬化性樹脂を含浸させた絶縁層とすると、電子部品パッケージの両面に補強材（第２絶縁層４５と支持体５０）が設けられることになり、パッケージの反りを好適に防止できる。
次いで、図１５に示す工程では、第３配線層４３を被覆するように、第２絶縁層４５上にソルダーレジストを塗布し、ソルダーレジスト層４６を形成する。次いで、ソルダーレジスト層４６を露光、現像することで開口部４６ｘを形成する。これにより、第３配線層４３の一部は、ソルダーレジスト層４６の開口部４６ｘ内に露出する。ソルダーレジスト層４６の材料としては、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物を用いることができる。また、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３は、マザーボード等と接続される電極パッドとして機能する。
なお、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上に金属層を形成してもよい。金属層は、例えば無電解めっきにより形成することができる。金属層の例としては、Ａｕ層や、Ｎｉ層とＡｕ層をこの順番で積層したＮｉ／Ａｕ層、Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層したＮｉ／Ｐｄ／Ａｕ層等を挙げることができる。又、金属層に代えて、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上にＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理を施しても構わない。
また、第２絶縁層４５に代え、ソルダーレジスト層４６が、補強材を含む熱硬化性樹脂よりなるものであってもよい。この場合、例えばガラス繊維にエポキシ系樹脂、アクリル系樹脂等の熱硬化性樹脂を含浸させた樹脂フィルムを積層し、真空雰囲気で加熱・加圧することによりソルダーレジスト層４６を形成し、レーザ加工により開口部４６ｘを形成してもよい。
次いで、図１６に示す工程では、電極端子３１が樹脂部３０の支持体５０側に露出するように、支持体５０の一部を除去し、支持体５０に開口部５０ｘを形成する。支持体５０の面５０ｂ上にレジスト液を塗布し、塗布したレジスト液を露光及び現像することにより、開口部を有するレジスト層（図示せず）を形成する。あるいは、シート状のレジスト（ドライフィルムレジスト）のラミネートによりレジスト層を形成し、形成したレジストを露光及び現像することにより、開口部を有するレジスト層（図示せず）を形成しても良い。その後、レジスト層の開口部において支持体５０をエッチングにより除去し、支持体５０に開口部５０ｘを形成する。支持体５０が例えば銅（Ｃｕ）よりなるときは、支持体５０の開口部５０ｘの部分は、例えば塩化第二鉄水溶液等を用いたエッチングにより除去することができる。
支持体５０は、開口部５０ｘ以外の部分で除去されず、残っている。また、支持体５０が金属、セラミックその他各種の材料であるときは、支持体５０に相対的に大きな例えばヤング率等の剛性を持たせることができる。従って、例えば、配線構造４０を構成する絶縁層４４、４５の熱膨張率が半導体チップ２０の熱膨張率と異なる場合でも、例えば熱処理後の冷却の際に発生する収縮量の差に起因して電子部品パッケージ１０が反ることを防止できる。
また、支持体５０が金属、セラミックその他各種の材料であるときは、支持体５０に、半導体チップ２０の熱膨張率よりも配線構造４０を構成する絶縁層４４、４５の熱膨張率に近い熱膨張率を持たせることができる。従って、例えば、配線構造４０を構成する絶縁層４４、４５の熱膨張率が半導体チップ２０の熱膨張率よりも大きい場合でも、例えば熱処理後の冷却の際に発生する収縮量の差に起因して電子部品パッケージ１０が反ることを防止できる。
具体的には、図５における反り量Ｌが１００〜２００μｍであるところ、第１の実施の形態では、反り量Ｌを２０μｍ以下に減少させることができる。
次いで、図１７に示す工程では、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上にはんだボール４７を搭載する。
その後、図１７に示す構造体を例えばＥの位置で切断して個片化する。これにより、図６に示す電子部品パッケージ１０が完成する。
このように、第１の実施の形態によれば、支持体を除去せず、電子部品が支持体上に配置された構造を有する。これにより、支持体を除去することによって電子部品パッケージが反ることを防止できる。
また、電子部品及び樹脂部が支持体により支持されるため、電子部品パッケージの剛性を向上させることができる。支持体として例えば銅（Ｃｕ）、ニッケル（Ｎｉ）、Ｎｉ−Ｆｅ合金等の金属、セラミックその他各種の材料を用いるとき、支持体の剛性等の機械的特性は、３００℃程度の温度までは変化しない。従って、その後、例えば３００℃程度でリフロー工程を行った後も、電子部品パッケージの剛性を向上させることができる。
また、支持体に樹脂部よりも熱伝導率の高い材料を用いることにより、放熱性を向上させることができる。更に、支持体を例えばエッチングにより除去する場合には、エッチングにより除去される量を低減でき、製造に必要な材料の量を低減することができる。
更に、配線構造の絶縁層のいずれかが、補強材を含む熱硬化性樹脂よりなるときは、電子部品パッケージの剛性を高めることができ、支持体を除去せず残すことによって電子部品パッケージが反ることを更に防止することができる。
〈第１の実施の形態の第１の変形例〉
第１の実施の形態では、電子部品パッケージにおいて、開口部５０ｘが形成された支持体５０が露出している例を示した。しかしながら、支持体５０は絶縁層により覆われていても構わない。そこで、第１の実施の形態の第１の変形例では、支持体５０及び開口部５０ｘを絶縁層５２により被覆する例を示す。第１の実施の形態の第１の変形例において、第１の実施の形態と共通する部分についてはその説明を省略し、第１の実施の形態と異なる部分を中心に説明する。
［第１の実施の形態の第１の変形例に係る電子部品パッケージの構造］
図１８は、第１の実施の形態の第１の変形例に係る電子部品パッケージを例示する図である。図１８は断面図である。図１８を参照するに、電子部品パッケージ１０Ａは、支持体５０が絶縁材料よりなる絶縁層５２により覆われている点が、図６に示す電子部品パッケージ１０と異なる。以下、電子部品パッケージ１０Ａについて、電子部品パッケージ１０と同一構造部分については説明を省略し、電子部品パッケージ１０と異なる部分を中心に説明をする。
また、以下では、絶縁層５２の一例として、ソルダーレジスト層５２を例示して説明する。
支持体５０は、面５０ｂがソルダーレジスト層５２に覆われている点を除いて、電子部品パッケージ１０の支持体５０と同一構造である。
ソルダーレジスト層５２は、支持体５０の面５０ｂを覆うように形成されている。ソルダーレジスト層５２には、電極端子３１が露出するように、開口部５２ｘが形成されている。すなわち、開口部５２ｘは、ソルダーレジスト層５２の、電極端子３１と底面視において重複する部分に形成されている。また、開口部５２ｘは、支持体５０の開口部５０ｘ内で開口するように形成されている。ソルダーレジスト層５２は、例えば支持体５０が金属等の導電性の材料よりなるときに、電極端子３１と支持体５０との間で絶縁を確保する絶縁層として機能する。
［第１の実施の形態の第１の変形例に係る電子部品パッケージの製造方法］
第１の実施の形態の第１の変形例に係る電子部品パッケージの製造方法は、図１７を除き、図８〜図１７を用いて説明した第１の実施の形態に係る電子部品パッケージの製造方法と同様であり、同様の工程についての説明を省略する。
第１の実施の形態の第１の変形例では、図１６に示す工程の後、図１７に示す工程に代え、図１９及び図２０に示す工程を行う。
図１９及び図２０は、第１の実施の形態の第１の変形例に係る電子部品パッケージの製造工程を例示する図である。図１９及び図２０において、図１８と同一部分については、同一符号を付し、その説明は省略する場合がある。また、図１８及び図１９において、Ｅは、図２０に示す工程の後、図２０に示す構造体を切断する位置を示している。
図１９に示す工程では、支持体５０を被覆するようにソルダーレジストを塗布し、ソルダーレジスト層５２を形成し、ソルダーレジスト層５２を露光、現像することで開口部５２ｘを形成する。このとき、開口部５２ｘを、支持体５０の開口部５０ｘ内で開口するように形成する。これにより、樹脂部３０の面３０ｂに形成された電極端子３１は、ソルダーレジスト層５２の開口部５２ｘ内に露出する。これにより、電極端子３１と支持体５０とが短絡することを防止できる。
次いで、図２０に示す工程では、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上にはんだボール４７を搭載する。
その後、図２０に示す構造体を例えばＥの位置で切断して個片化する。これにより、図１８に示す電子部品パッケージ１０Ａが完成する。
〈第１の実施の形態の第２の変形例〉
第１の実施の形態の第１の変形例では、電子部品パッケージにおいて、支持体５０の外周側面５０ｃが露出している例を示した。しかしながら、支持体５０の外周側面５０ｃは絶縁層５２により覆われていても構わない。そこで、第１の実施の形態の第２の変形例では、支持体５０Ａの外周側面５０ｃを絶縁層５２により被覆する例を示す。第１の実施の形態の第２の変形例において、第１の実施の形態又は第１の実施の形態の第１の変形例と共通する部分についてはその説明を省略し、第１の実施の形態及び第１の実施の形態の第１の変形例と異なる部分を中心に説明する。
［第１の実施の形態の第２の変形例に係る電子部品パッケージの構造］
図２１は、第１の実施の形態の第２の変形例に係る電子部品パッケージを例示する図である。図２１は断面図である。図２１を参照するに、電子部品パッケージ１０Ｂは、支持体５０Ａの外周側面５０ｃが絶縁層５２により覆われている点が、図１８に示す電子部品パッケージ１０Ａと異なる。以下、電子部品パッケージ１０Ｂについて、電子部品パッケージ１０Ａと同一構造部分については説明を省略し、電子部品パッケージ１０Ａと異なる部分を中心に説明をする。
また、第１の実施の形態の第１の変形例と同様に、以下では、絶縁層５２の一例として、ソルダーレジスト層５２を例示して説明する。
支持体５０Ａは、外周側面５０ｃが除去されている点を除いて、電子部品パッケージ１０Ａの支持体５０と同一構造である。また、ソルダーレジスト層５２は、支持体５０Ａの外周側面５０ｃを覆うように形成されている点を除いて、電子部品パッケージ１０Ａのソルダーレジスト層５２と同一構造である。ソルダーレジスト層５２は、例えば支持体５０Ａが金属等の導電性の材料よりなるときに、支持体５０Ａの外周側面５０ｃの絶縁を確保する絶縁層として機能する。
［第１の実施の形態の第２の変形例に係る電子部品パッケージの製造方法］
第１の実施の形態の第２の変形例に係る電子部品パッケージの製造方法は、図１６、１７を除き、図８〜図１７を用いて説明した第１の実施の形態に係る電子部品パッケージの製造方法と同様であり、同様の工程についての説明を省略する。
第１の実施の形態の第２の変形例では、図１５に示す工程の後、図１６及び図１７に示す工程に代え、図２２〜図２４に示す工程を行う。
図２２〜図２４は、第１の実施の形態の第２の変形例に係る電子部品パッケージの製造工程を例示する図である。図２２〜図２４において、図２１と同一部分については、同一符号を付し、その説明は省略する場合がある。また、図２２〜図２４において、Ｅは、図２４に示す工程の後、図２４に示す構造体を切断する位置を示している。
図２２に示す工程では、電極端子３１が樹脂部３０の支持体５０Ａ側に露出するように、支持体５０Ａの一部を除去し、支持体５０Ａに開口部５０ｘを形成するとともに、構造体を切断する位置Ｅの付近にも開口部５０ｙを形成する。具体的な形成方法は、第１の実施の形態に係る図１６に示した工程と同様にすることができる。
次いで、図２３に示す工程では、支持体５０Ａを被覆するようにソルダーレジストを塗布し、ソルダーレジスト層５２を形成し、ソルダーレジスト層５２を露光、現像することで開口部５２ｘを形成する。このとき、開口部５２ｘを、支持体５０Ａの開口部５０ｘ内で開口するように形成する。これにより、樹脂部３０の面３０ｂに形成された電極端子３１は、ソルダーレジスト層５２の開口部５２ｘ内に露出する。また、構造体を切断する位置Ｅの付近に形成された開口部５０ｙ内には、ソルダーレジスト層５２が充填された状態とする。これにより、電極端子３１と支持体５０Ａとが短絡することを防止できるとともに、支持体５０Ａの外周側面５０ｃが電極端子３１等と短絡することを防止できる。
次いで、図２４に示す工程では、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上にはんだボール４７を搭載する。
その後、図２４に示す構造体を例えばＥの位置で切断して個片化する。これにより、図２１に示す電子部品パッケージ１０Ｂが完成する。
〈第２の実施の形態〉
第１の実施の形態では、電子部品パッケージにおいて、支持体５０が配線層と電気的に接続されていない例を示した。しかしながら、支持体５０はグランド配線と電気的に接続されていても構わない。そこで、第２の実施の形態では、支持体５０が導電材料よりなるとともに、グランド配線と電気的に接続されている例を示す。第２の実施の形態において、第１の実施の形態と共通する部分についてはその説明を省略し、第１の実施の形態と異なる部分を中心に説明する。
［第２の実施の形態に係る電子部品パッケージの構造］
図２５は、第２の実施の形態に係る電子部品パッケージを例示する図である。図２５は断面図である。図２５を参照するに、電子部品パッケージ１０Ｃは、導電性の支持体５０が樹脂部３０Ａを貫通するビアホール３０ｚを介して第１の配線層４１Ａと電気的に接続されている点が、図６に示す電子部品パッケージ１０と異なる。以下、電子部品パッケージ１０Ｃについて、電子部品パッケージ１０と同一構造部分については説明を省略し、電子部品パッケージ１０と異なる部分を中心に説明をする。
樹脂部３０Ａは、樹脂部３０Ａを貫通するビアホール３０ｚが形成されている点を除いて、電子部品パッケージ１０の樹脂部３０と同一構造である。ビアホール３０ｚは、樹脂部３０Ａを貫通する貫通孔である。
第１配線層４１Ａは、樹脂部３０Ａを貫通するビアホール３０ｚを介して支持体５０と電気的に接続されている点を除いて、電子部品パッケージ１０の第１配線層４１と同一構造である。
［第２の実施の形態に係る電子部品パッケージの製造方法］
第２の実施の形態に係る電子部品パッケージの製造方法は、図１２〜図１７を除き、図８〜図１７を用いて説明した第１の実施の形態に係る電子部品パッケージの製造方法と同様であり、同様の工程についての説明を省略する。
第２の実施の形態では、図１１に示す工程の後、図１２に示す工程に代え、図２６〜図２９に示す工程を行う。
図２６〜図２９は、第２の実施の形態に係る電子部品パッケージの製造工程を例示する図である。図２６〜図２９において、図２５と同一部分については、同一符号を付し、その説明は省略する場合がある。また、図２６〜図２９において、Ｅは、図２９に示す工程の後、図２９に示す構造体を切断する位置を示している。
図２６に示す工程では、樹脂部３０Ａに、レーザ加工法等を用いて、樹脂部３０Ａを貫通するビアホール３０ｘ、３０ｙに加え、ビアホール３０ｚを形成する。ビアホール３０ｚは、樹脂部３０Ａに形成された電極端子３１と底面視において重複しない部分に形成される。
次いで、図２７に示す工程では、樹脂部３０Ａ上に、ビアホール３０ｘ内に露出した電極パッド２３、ビアホール３０ｙ内に露出した電極端子３１及び支持体５０と電気的に接続する第１配線層４１Ａを形成する。具体的な形成方法は、第１の実施の形態の図１３に示した工程と同様にすることができる。
支持体５０と電気的に接続する第１配線層４１Ａを、接地し、グランド配線とすることができる。これにより、支持体５０が導電性材料よりなるときに、例えば支持体５０に電荷が蓄積され、半導体チップ２０等の電子部品に電磁気的な影響を及ぼすことを防止できる。
次いで、図２８に示す工程では、第１の実施の形態の図１４〜図１５に示す工程と同様にして、第１絶縁層４４、第２配線層４２、第２絶縁層４５、第３配線層４３を積層し、所定のビルドアップ配線層を形成した後、ソルダーレジスト層４６を形成する。
次いで、図２９に示す工程では、第１の実施の形態の図１６に示す工程と同様にして、電極端子３１が樹脂部３０Ａの支持体５０側に露出するように、支持体５０の一部を除去し、支持体５０に開口部５０ｘを形成する。そして、第１の実施の形態の図１７に示す工程と同様にして、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上にはんだボール４７を搭載する。
その後、図２９に示す構造体を例えばＥの位置で切断して個片化する。これにより、図２５に示す電子部品パッケージ１０Ｃが完成する。
〈第２の実施の形態の変形例〉
第２の実施の形態では、電子部品パッケージにおいて、開口部５０ｘが形成された支持体５０が露出している例を示した。しかしながら、支持体５０は絶縁層により覆われていても構わない。そこで、第２の実施の形態の変形例では、支持体５０、開口部５０ｘ、及び外周側面５０ｃを絶縁層５２により被覆する例を示す。第２の実施の形態の変形例において、第２の実施の形態と共通する部分についてはその説明を省略し、第２の実施の形態と異なる部分を中心に説明する。
［第２の実施の形態の変形例に係る電子部品パッケージの構造］
図３０は、第２の実施の形態の変形例に係る電子部品パッケージを例示する図である。図３０は断面図である。図３０を参照するに、電子部品パッケージ１０Ｄは、支持体５０Ａが絶縁層５２により覆われているとともに、支持体５０Ａの外周側面５０ｃが絶縁層５２により覆われている点が、図２５に示す電子部品パッケージ１０Ｃと異なる。また、支持体５０Ａの外周側面５０ｃが絶縁層５２により覆われている点は、図２１に示す電子部品パッケージ１０Ｂと同一構造である。以下、電子部品パッケージ１０Ｄについて、電子部品パッケージ１０Ｃ又は電子部品パッケージ１０Ｂと同一構造部分については説明を省略し、電子部品パッケージ１０Ｃ及び電子部品パッケージ１０Ｂのいずれとも異なる部分を中心に説明をする。
また、以下では、絶縁層５２の一例として、ソルダーレジスト層５２を例示して説明する。
支持体５０Ａは、電子部品パッケージ１０Ｂの支持体５０Ａと同一構造である。また、ソルダーレジスト層５２は、支持体５０Ａ、開口部５０ｘ、及び外周側面５０ｃを覆うように形成されており、電子部品パッケージ１０Ｂのソルダーレジスト層５２と同一構造である。ソルダーレジスト層５２は、例えば支持体５０Ａが金属等の導電性の材料よりなるときに、電極端子３１と支持体５０Ａとの間で絶縁を確保するとともに、支持体５０Ａの外周側面５０ｃの絶縁を確保する絶縁層として機能する。
［第２の実施の形態の変形例に係る電子部品パッケージの製造方法］
第２の実施の形態の変形例に係る電子部品パッケージの製造方法は、図２９を除き、第２の実施の形態に係る電子部品パッケージの製造方法と同様であり、同様の工程についての説明を省略する。
第２の実施の形態の変形例では、図２８に示す工程の後、図２９に示す工程に代え、第１の実施の形態の第２の変形例の図２２〜図２４に示す工程を行うものであり、説明を省略する。
なお、第１の実施の形態の第１の変形例のように、支持体５０の外周側面５０ｃは絶縁層により被覆されていなくても構わない。このときは、図２８に示す工程の後、図２９に示す工程に代え、第１の実施の形態の図１６及び第１の実施の形態の第１の変形例の図１９〜図２０に示す工程を行うことができる。
〈第３の実施の形態〉
第１の実施の形態では、電子部品パッケージにおいて、例えば半導体チップ２０よりなる電子部品２０の面２０ａに電極が形成されている例を示した。しかしながら半導体チップ２０よりなる電子部品２０の面２０ｂにも電極が形成され、形成された電極が電子部品パッケージの配線構造４０側と反対側に露出していても構わない。そこで、第３の実施の形態では、半導体チップ２０Ａよりなる電子部品２０Ａに貫通電極２５が形成され、貫通電極２５が電子部品パッケージの配線構造４０側と反対側に露出されている例を示す。第３の実施の形態において、第１の実施の形態と共通する部分についてはその説明を省略し、第１の実施の形態と異なる部分を中心に説明する。
［第３の実施の形態に係る電子部品パッケージの構造］
図３１は、第３の実施の形態に係る電子部品パッケージを例示する図である。図３１（ａ）は断面図、図３１（ｂ）は底面図である。図３１を参照するに、電子部品パッケージ１０Ｅは、半導体チップ２０Ａに貫通電極２５が形成されており、貫通電極２５の一端が半導体チップ２０Ａの支持体５０Ｂ側に露出するように、支持体５０Ｂに開口部５０ｚが形成されている点が、図６に示す電子部品パッケージ１０と異なる。以下、電子部品パッケージ１０Ｅについて、電子部品パッケージ１０と同一構造部分については説明を省略し、電子部品パッケージ１０と異なる部分を中心に説明をする。
半導体チップ２０Ａは、半導体チップ２０Ａを貫通する貫通電極２５が形成されている点を除いて、電子部品パッケージ１０の半導体チップ２０と同一構造である。貫通電極２５は、半導体チップ２０Ａの面２０ｂ側から面２０ａ側へ貫通するように形成されている。例えば、貫通電極２５の一端は、面２０ｂと略面一に形成された電極パッド２６と電気的に接続されており、貫通電極２５の他端は、面２０ａと略面一に形成された電極パッド２３と電気的に接続されている。
支持体５０Ｂは、電極パッド２６（貫通電極２５）が半導体チップ２０Ａの支持体５０Ｂ側で露出するように、支持体５０Ｂに開口部５０ｚが形成されている点を除いて、電子部品パッケージ１０の支持体５０と同一構造である。開口部５０ｚは、支持体５０Ｂの、電極パッド２６と底面視において重複する部分に形成されている。
また、半導体チップ２０Ａは、粘着層５１Ａを介して支持体５０Ｂ上に配置されているため、貫通電極２５が半導体チップ２０Ａの支持体５０Ｂ側で露出するように、粘着層５１Ａにも開口部５１ｘが形成されている。すなわち、開口部５１ｘは、粘着層５１Ａの、電極パッド２６と底面視において重複する部分に形成されている。
開口部５０ｚ、５１ｘは、底面視において例えば円形形状を有するものとすることができ、電極パッド２６の直径φ４を例えば２００μｍとし、電極パッド２６の間隔Ｄ２を例えば４００μｍとするとき、開口部５０ｚ、５１ｘの内径φ５は、例えば３００μｍ程度とすることができる。
なお、図３１に示すように、各々の開口部５０ｚ、５１ｘが各々電極パッド２６を含むように形成されていてもよく、図３２に示すように、１つの開口部５０ｚ、５１ｘが複数の電極パッド２６を含むように形成されていてもよい。
［第３の実施の形態に係る電子部品パッケージの製造方法］
続いて、第３の実施の形態に係る電子部品パッケージの製造方法について説明する。図３３〜図３７は、第３の実施の形態に係る電子部品パッケージの製造工程を例示する図である。図３３〜図３７において、図３１と同一部分については、同一符号を付し、その説明は省略する場合がある。なお、図３３〜図３７において、Ｅは、後述する図３７に示す工程において、図３７に示す構造体を切断する位置を示している。
始めに、図３３に示す工程の前に、複数の半導体チップ２０Ａを有する半導体ウェハ２１（半導体基板２１）を準備する。半導体ウェハ２１を準備する方法は、第１の実施の形態の図８に示す工程と同様にすることができる。ただし、半導体チップ２０Ａは、第１の実施の形態の半導体チップ２０と相違し、貫通電極２５が形成されている。
次いで、図３３に示す工程では、支持体５０Ｂを準備し、準備した支持体５０Ｂの面５０ａ上に半導体チップ２０Ａを配置する。支持体５０Ｂとしては、第１の実施の形態の支持体５０と同一の構造を有するものを用いることができる。半導体チップ２０Ａを配置する方法は、第１の実施の形態において図９に示した工程と同様にすることができる。
次いで、図３４に示す工程では、樹脂部３０、配線構造４０及びソルダーレジスト層４６を形成する。樹脂部３０、配線構造４０及びソルダーレジスト層４６を形成する方法は、第１の実施の形態の図１０〜図１５に示す工程と同様にすることができる。
次いで、図３５に示す工程では、電極端子３１が樹脂部３０の支持体５０Ｂ側に露出するとともに、粘着層５１Ａの、電極パッド２６と底面視において重複する部分が露出するように、支持体５０Ｂの一部を除去し、支持体５０Ｂに開口部５０ｘ、５０ｚを形成する。開口部５０ｘ、５０ｚを形成する工程は、第１の実施の形態の図１６に示す工程と同様にすることができる。
次いで、図３６に示す工程では、電極パッド２６が半導体チップ２０Ａの支持体５０Ｂ側で露出するように、粘着層５１Ａの一部を除去し、粘着層５１Ａに開口部５１ｘを形成する。開口部５１ｘを、支持体５０Ｂの開口部５０ｚと底面視において重複する部分に形成する。具体的には、粘着層５１Ａを溶剤等により溶解除去するか、又は、レーザ加工法、ブラスト処理若しくはプラズマ処理により除去することができる。
次いで、図３７に示す工程では、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上にはんだボール４７を搭載する。はんだボール４７を搭載する方法は、第１の実施の形態の図１７に示す工程と同様にすることができる。
その後、図３７に示す構造体を例えばＥの位置で切断して個片化する。これにより、図３１に示す電子部品パッケージ１０Ｅが完成する。
〈第４の実施の形態〉
第２の実施の形態では、電子部品パッケージにおいて、支持体５０の一部が除去されるものの、開口部５０ｘ以外の部分で除去されずに残っている例を示した。しかしながら、支持体５０が全面に亘り除去されずに残っていても構わない。そこで、第４の実施の形態では、支持体５０Ｃが全面に亘り除去されずに残っている例を示す。第４の実施の形態において、第２の実施の形態と共通する部分についてはその説明を省略し、第２の実施の形態と異なる部分を中心に説明する。
［第４の実施の形態に係る電子部品パッケージの構造］
図３８は、第４の実施の形態に係る電子部品パッケージを例示する図である。図３８（ａ）は断面図、図３８（ｂ）は底面図である。図３８を参照するに、電子部品パッケージ１０Ｆは、樹脂部３０Ｃの面３０ｂに電極端子が形成されておらず、支持体５０Ｃが全面に亘り除去されずに残っている点が、図２５に示す電子部品パッケージ１０Ｃと異なる。以下、電子部品パッケージ１０Ｆについて、電子部品パッケージ１０Ｃと同一構造部分については説明を省略し、電子部品パッケージ１０Ｃと異なる部分を中心に説明をする。
樹脂部３０Ｃは、樹脂部３０Ｃの面３０ｂに電極端子が形成されていない点、及び、電極端子に接続されるビアが形成されていない点を除いて、電子部品パッケージ１０Ｃの樹脂部３０と同一構造である。
支持体５０Ｃは、全面に亘り除去されていない点を除いて、電子部品パッケージ１０Ｃの支持体５０と同一構造である。
電子部品パッケージ１０Ｆでは、支持体は、全面に亘り除去されず、残っている。このため、パッケージの実装工程における例えば熱処理後の冷却の際に発生する収縮量の差に起因して電子部品パッケージが反ることを更に防止できる。また、電子部品及び樹脂部が支持体により支持されるため、電子部品パッケージの剛性を向上させることができる。また、支持体に樹脂部よりも熱伝導率の高い材料を用いることにより、放熱性を向上させることができる。
［第４の実施の形態に係る電子部品パッケージの製造方法］
続いて、第４の実施の形態に係る電子部品パッケージの製造方法について説明する。図３９〜図４１は、第４の実施の形態に係る電子部品パッケージの製造工程を例示する図である。図３９〜図４１において、図３８と同一部分については、同一符号を付し、その説明は省略する場合がある。なお、図３９〜図４１において、Ｅは、後述する図４１に示す工程において、図４１に示す構造体を切断する位置を示している。
始めに、図３９に示す工程の前に、複数の半導体チップ２０を有する半導体ウェハ２１（半導体基板２１）を準備する。半導体ウェハ２１を準備する方法は、第１の実施の形態の図８に示す工程と同様にすることができる。
次いで、図３９に示す工程では、支持体５０Ｃを準備し、準備した支持体５０Ｃの面５０ａ上に半導体チップ２０を配置する。支持体５０Ｃとしては、第１の実施の形態の支持体５０と同一の構造を有するものを用いることができる。半導体チップ２０を配置する方法は、第１の実施の形態において図９に示した工程と同様にすることができる。
次いで、図４０に示す工程では、樹脂部３０Ｃ、配線構造４０及びソルダーレジスト層４６を形成する。樹脂部３０Ｃ、配線構造４０及びソルダーレジスト層４６を形成する方法は、第１の実施の形態の図１０〜図１５に示す工程と同様にすることができる。
次いで、図４１に示す工程では、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上にはんだボール４７を搭載する。はんだボール４７を搭載する方法は、第１の実施の形態の図１７に示す工程と同様にすることができる。
その後、図４１に示す構造体を例えばＥの位置で切断して個片化する。これにより、図３８に示す電子部品パッケージ１０Ｆが完成する。
〈第５の実施の形態〉
第１の実施の形態では、電子部品パッケージが１つの電子部品パッケージを含む例を示した。しかしながら、電子部品パッケージが複数の電子部品パッケージを含むものであってもよい。そこで、第５の実施の形態では、複数の電子部品パッケージを含む例を示す。第５の実施の形態において、第１の実施の形態と共通する部分についてはその説明を省略し、第１の実施の形態と異なる部分を中心に説明する。
［第５の実施の形態に係る電子部品パッケージの構造］
図４２は、第５の実施の形態に係る電子部品パッケージを例示する図である。図４２は断面図である。図４２を参照するに、電子部品パッケージ６０は、電子部品パッケージ１０Ｇ、１０Ｈを有する。また、図４２では、実装基板（マザーボード）７０に、電子部品パッケージ６０が搭載された状態を示している。
実装基板７０は、電子部品パッケージ６０が実装される実装面７０ａに、配線層７１と、ソルダーレジスト層７２とを有する。
配線層７１は、実装基板７０の実装面７０ａ上に形成されている。配線層７１の材料としては、例えば、Ｃｕ等を用いることができる。
ソルダーレジスト層７２は、配線層７１を覆うように実装基板７０の実装面７０ａ上に形成されている。ソルダーレジスト層７２は開口部７２ｘを有し、開口部７２ｘ内には配線層７１の一部が露出している。ソルダーレジスト層７２の開口部７２ｘ内に露出する配線層７１は、電子部品パッケージ１０Ｇと接続される電極パッドとして機能する。
電子部品パッケージ１０Ｇは、図６に示す電子部品パッケージ１０と同一構造である。電子部品パッケージ１０Ｇは、配線構造４０側が実装基板７０と対向するとともに、はんだボール４７が、ソルダーレジスト層７２の開口部７２ｘ内に露出する配線層７１と電気的に接続されるように、実装基板７０の実装面７０ａ上に実装される。
電子部品パッケージ１０Ｈは、図６に示す電子部品パッケージ１０と同一構造である。電子部品パッケージ１０Ｈは、配線構造４０側が電子部品パッケージ１０Ｇと対向するとともに、はんだボール４７が、電子部品パッケージ１０Ｇの電極端子３１と電気的に接続されるように、電子部品パッケージ１０Ｇの支持体５０側に実装される。
前述したように、電子部品パッケージでは、支持体が除去せず、残っている。そのため、実装基板への実装工程における例えば熱処理後の冷却の際に発生する収縮量の差に起因して電子部品パッケージが反ることを防止できる。また、電子部品及び樹脂部が支持体により支持されるため、電子部品パッケージの剛性を向上させることができる。また、支持体に樹脂部よりも熱伝導率の高い材料を用いることにより、放熱性を向上させることができる。更に、支持体を例えばエッチングにより除去する場合には、エッチングにより除去される量を低減でき、製造に必要な材料の量を低減することができる。
なお、電子部品パッケージ１０Ｇ、１０Ｈの一方に代えて、各種の半導体パッケージ、電子部品、又は半導体チップを有しても構わない。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、電子部品２０は、半導体チップ２０に限られるものではない。電子部品２０として、半導体チップ２０に代えて、例えば、チップコンデンサ、インダクタ素子、抵抗素子、等の各種の電子部品を用いてもよい。
１０、１０Ａ〜１０Ｈ、６０ 電子部品パッケージ
２０、２０Ａ 半導体チップ（電子部品）
２０ａ〜２０ｃ、３０ａ、３０ｂ、５０ａ、５０ｂ 面
２１ 半導体基板（半導体ウェハ）
２２ 半導体集積回路
２３、２６ 電極パッド
２４ 保護膜
２５ 貫通電極
３０、３０Ａ〜３０Ｃ 樹脂部
３０ｘ〜３０ｚ ビアホール
３１ 電極端子
４０ 配線構造
４１〜４３ 配線層
４４、４５ 絶縁層
４６、５２ ソルダーレジスト層
４６ｘ 開口部
５０、５０Ａ、５０Ｂ 支持体
５０ｃ 外周側面
５０ｘ〜５０ｚ、５１ｘ、５２ｘ 開口部
５１ 粘着層

Claims (8)

  1. 支持体と、
    前記支持体の上面に粘着層を介して背面が接着された半導体チップと、
    前記支持体上に、前記半導体チップを覆うように形成された樹脂部と、
    前記樹脂部上に形成されており、前記樹脂部とは反対側に露出する第１電極端子を備え、前記半導体チップと電気的に接続された配線構造と、
    前記樹脂部の前記支持体側に埋め込まれており、前記配線構造と電気的に接続された第２電極端子と、
    前記支持体の前記半導体チップが接着された領域の周辺領域に形成されており、前記第２電極端子が露出する第１の開口部と、
    前記半導体チップの前記背面とは反対側の面である前記配線構造側の面に形成された電極パッドと、
    前記樹脂部に形成されており、前記電極パッドが露出する第１の貫通孔と、
    前記樹脂部に形成されており、前記第２電極端子が露出する第２の貫通孔と、
    前記配線構造の一部をなし、前記第１の貫通孔及び前記第２の貫通孔を介して、前記電極パッドと前記第２電極端子とを電気的に接続する、一体に形成された配線層と、
    前記樹脂部上に、前記配線層を覆うように形成された絶縁層と、を有し、
    前記第２の貫通孔内において、前記配線層は前記第２の貫通孔の内壁に沿って設けられ、前記配線層が形成された前記第２の貫通孔内に、前記絶縁層が充填されている電子部品パッケージ。
  2. 前記半導体チップの前記支持体側の面に第２の電極パッドが形成され、
    前記支持体に、前記第２の電極パッドが露出する第２の開口部が形成されている、請求項１記載の電子部品パッケージ。
  3. 前記配線構造は、配線層と補強材を含む熱硬化性樹脂よりなる絶縁層を有する、請求項１又は２記載の電子部品パッケージ。
  4. 前記支持体は、絶縁材料により覆われている、請求項１乃至３の何れか一項記載の電子部品パッケージ。
  5. 前記支持体は、導電材料よりなるとともに、グランド配線に接続されている、請求項１乃至４の何れか一項記載の電子部品パッケージ。
  6. 第２電極端子が形成された支持体の前記第２電極端子が形成されている面上に、電極パッドが形成された半導体チップを粘着層を介してフェイスアップで接着する第１工程と、
    前記半導体チップが搭載された前記支持体上に、前記半導体チップ及び前記第２電極端子を覆うように樹脂部を形成し、前記樹脂部に前記電極パッドを露出させる第１の貫通孔及び前記第２電極端子を露出させる第２の貫通孔を形成する第２工程と、
    前記樹脂部上に、前記樹脂部とは反対側に露出する第１電極端子を備え、前記半導体チップと電気的に接続すると共に前記第２の貫通孔を介して前記第２電極端子と電気的に接続するように配線構造を形成する第３工程と、
    前記支持体の一部を除去して、前記支持体の前記半導体チップが接着された領域の周辺領域に前記第２電極端子が露出するように、前記支持体に第１の開口部を形成する第４工程と、を有し、
    前記第３工程は、
    前記配線構造の一部をなし、前記第１の貫通孔及び前記第２の貫通孔を介して、前記電極パッドと前記第２電極端子とを電気的に接続する、一体に形成された配線層を形成する工程と、
    前記樹脂部上に、前記配線層を覆うように絶縁層を形成する工程と、を含み、
    前記第２の貫通孔内において、前記配線層は前記第２の貫通孔の内壁に沿って設けられ、前記配線層が形成された前記第２の貫通孔内に、前記絶縁層が充填される電子部品パッケージの製造方法。
  7. 前記半導体チップの前記支持体側の面に第２の電極パッドが形成されており、
    前記第４工程において、前記第２の電極パッドが露出するように、前記支持体に第２の開口部を形成する、請求項６記載の電子部品パッケージの製造方法。
  8. 絶縁材料により前記支持体を覆う第５工程を有する、請求項６又は７記載の電子部品パッケージの製造方法。
JP2010256076A 2010-11-16 2010-11-16 電子部品パッケージ及びその製造方法 Active JP5879030B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010256076A JP5879030B2 (ja) 2010-11-16 2010-11-16 電子部品パッケージ及びその製造方法
US13/295,202 US8692363B2 (en) 2010-11-16 2011-11-14 Electric part package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010256076A JP5879030B2 (ja) 2010-11-16 2010-11-16 電子部品パッケージ及びその製造方法

Publications (3)

Publication Number Publication Date
JP2012109350A JP2012109350A (ja) 2012-06-07
JP2012109350A5 JP2012109350A5 (ja) 2013-10-31
JP5879030B2 true JP5879030B2 (ja) 2016-03-08

Family

ID=46047059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010256076A Active JP5879030B2 (ja) 2010-11-16 2010-11-16 電子部品パッケージ及びその製造方法

Country Status (2)

Country Link
US (1) US8692363B2 (ja)
JP (1) JP5879030B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5460388B2 (ja) * 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
JP2013069807A (ja) * 2011-09-21 2013-04-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US20130249076A1 (en) * 2012-03-20 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Duplex Plated Bump-On-Lead Pad Over Substrate for Finer Pitch Between Adjacent Traces
JP5903337B2 (ja) * 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
US9209152B2 (en) 2013-04-19 2015-12-08 Infineon Technologies Ag Molding material and method for packaging semiconductor chips
US9305853B2 (en) * 2013-08-30 2016-04-05 Apple Inc. Ultra fine pitch PoP coreless package
US9379041B2 (en) * 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
KR102250997B1 (ko) 2014-05-02 2021-05-12 삼성전자주식회사 반도체 패키지
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
JP6417142B2 (ja) * 2014-07-23 2018-10-31 株式会社ジェイデバイス 半導体装置及びその製造方法
JP2016139648A (ja) * 2015-01-26 2016-08-04 株式会社東芝 半導体装置及びその製造方法
KR101927572B1 (ko) * 2015-03-17 2018-12-10 앰코테크놀로지코리아(주) 반도체 디바이스 및 그 제조 방법
US9728498B2 (en) * 2015-06-30 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
US9941230B2 (en) * 2015-12-30 2018-04-10 International Business Machines Corporation Electrical connecting structure between a substrate and a semiconductor chip
US10068853B2 (en) * 2016-05-05 2018-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10043772B2 (en) 2016-06-23 2018-08-07 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102016491B1 (ko) * 2016-10-10 2019-09-02 삼성전기주식회사 팬-아웃 반도체 패키지
US10283474B2 (en) * 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
US10297544B2 (en) * 2017-09-26 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10903136B2 (en) * 2017-11-07 2021-01-26 Tdk Taiwan Corp. Package structure having a plurality of insulating layers
US11527101B1 (en) 2021-08-11 2022-12-13 Alclear, Llc Biometric gallery management using wireless identifiers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100869A (ja) * 2000-09-22 2002-04-05 Meiko:Kk 回路基板、それを用いた多層回路基板、およびそれらの製造方法
JP4345679B2 (ja) * 2000-10-18 2009-10-14 日本電気株式会社 半導体装置搭載用配線基板の製造方法
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
JP4714598B2 (ja) * 2006-02-22 2011-06-29 富士通株式会社 半導体装置及びその製造方法
CN101480116B (zh) * 2006-04-27 2013-02-13 日本电气株式会社 电路基板、电子器件配置及用于电路基板的制造工艺
US20100103634A1 (en) * 2007-03-30 2010-04-29 Takuo Funaya Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment
JP5496445B2 (ja) 2007-06-08 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5314889B2 (ja) * 2007-12-27 2013-10-16 新光電気工業株式会社 電子装置及びその製造方法及び配線基板及びその製造方法
US7605018B2 (en) * 2008-01-04 2009-10-20 Powertech Technology Inc. Method for forming a die-attach layer during semiconductor packaging processes
JP5471605B2 (ja) * 2009-03-04 2014-04-16 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2012109350A (ja) 2012-06-07
US20120119379A1 (en) 2012-05-17
US8692363B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
JP5879030B2 (ja) 電子部品パッケージ及びその製造方法
JP5703010B2 (ja) 半導体パッケージ及びその製造方法
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
US9997441B2 (en) Support member, wiring substrate, method for manufacturing wiring substrate, and method for manufacturing semiconductor package
JP6152254B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP4897281B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP5977051B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP4361826B2 (ja) 半導体装置
JP6009228B2 (ja) 電子部品内蔵基板の製造方法
JPWO2008120755A1 (ja) 機能素子内蔵回路基板及びその製造方法、並びに電子機器
KR101968957B1 (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
JP2012186270A (ja) 半導体パッケージの製造方法
JP2013030808A (ja) 配線基板製造用の仮基板及びその製造方法
JP2016046509A (ja) プリント配線板および半導体パッケージ
JP5175823B2 (ja) 半導体パッケージの製造方法
KR101067697B1 (ko) 열응력 흡수층을 갖는 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151109

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160201

R150 Certificate of patent or registration of utility model

Ref document number: 5879030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150