JP5314889B2 - 電子装置及びその製造方法及び配線基板及びその製造方法 - Google Patents

電子装置及びその製造方法及び配線基板及びその製造方法 Download PDF

Info

Publication number
JP5314889B2
JP5314889B2 JP2007335691A JP2007335691A JP5314889B2 JP 5314889 B2 JP5314889 B2 JP 5314889B2 JP 2007335691 A JP2007335691 A JP 2007335691A JP 2007335691 A JP2007335691 A JP 2007335691A JP 5314889 B2 JP5314889 B2 JP 5314889B2
Authority
JP
Japan
Prior art keywords
antenna
multilayer wiring
wiring structure
heat dissipation
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007335691A
Other languages
English (en)
Other versions
JP2009158744A5 (ja
JP2009158744A (ja
Inventor
朋治 藤井
之治 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007335691A priority Critical patent/JP5314889B2/ja
Priority to US12/342,823 priority patent/US8053677B2/en
Priority to KR1020080133189A priority patent/KR101454419B1/ko
Priority to TW097150907A priority patent/TW200934350A/zh
Publication of JP2009158744A publication Critical patent/JP2009158744A/ja
Publication of JP2009158744A5 publication Critical patent/JP2009158744A5/ja
Application granted granted Critical
Publication of JP5314889B2 publication Critical patent/JP5314889B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/02—Arrangements for de-icing; Arrangements for drying-out ; Arrangements for cooling; Arrangements for preventing corrosion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は電子装置及びその製造方法及び配線基板及びその製造方法に係り、特に受動部品を有する電子装置及びその製造方法及び配線基板及びその製造方法に関する。
近年の無線通信機器の小型に伴い、無線通信機器に搭載される半導体装置の小型化が望まれており、小型化された半導体装置としては、例えば、図１に示すような半導体装置３００がある。同図に示される半導体装置３００は、配線基板３０１と、電子部品３０２，３０３と、金属板３０８と、スロットアンテナ３１０とを有する。配線基板３０１は、コア基板３０５と、第１の多層配線構造体３０６と、第２の多層配線構造体３０７とを有する。
第１の多層配線構造体３０６は、複数の絶縁層及び配線パターン（図示せず）が積層された構成とされており、コア基板３０５の上面３０５Ａに設けられている。第２の多層配線構造体３０７は、複数の絶縁層及び配線パターン（図示せず）が積層された構成とされており、コア基板３０５の下面３０５Ｂに設けられている。第２の多層配線構造体３０７の配線パターン（図示せず）は、コア基板３０５に設けられた貫通ビア（図示せず）を介して、第１の多層配線構造体３０６の配線パターン（図示せず）と電気的に接続されている。
金属板３０８は、第２の多層配線構造体３０７の面３０７Ｂに設けられている。金属板３０８は、板状とされており、グランド電位とされている。スロットアンテナ３１０は、金属板３０８に設けられている。スロットアンテナ３１０は、金属板３０８に設けられた貫通溝３０９と、貫通溝３０９の側壁に対応する金属板３０８とにより構成されている。
電子部品３０２，３０３は、第１の多層配線構造体３０６の配線パターン（図示せず）と電気的に接続されている。電子部品３０２としては、例えば、ＲＦＩＣ（信号を発生させる回路素子）を用いることができる。また、電子部品３０３としては、例えば、ＲＦＩＣからの信号を制御する制御回路素子を用いることができる。
このように、配線基板３０１の一方の面に電子部品３０２，３０３を接続し、配線基板３０１の他方の面にスロットアンテナ３１０を設けることにより、配線基板３０１の同一平面上に電子部品３０２，３０３とスロットアンテナ３１０とを設けた場合と比較して、配線基板３０１の面方向のサイズを小型化することが可能となるため、半導体装置３００の小型化を図ることができる（例えば、特許文献１参照。）。
上記配線基板３０１は、ビルドアップ法により、コア基板３０５の両面３０５Ａ，３０５Ｂに第１及び第２の多層配線構造体３０６，３０７を形成することで製造される。しかしながら、従来の配線基板３０１の製造方法では、配線基板３０１の生産性を向上させることが困難であり、配線基板３０１の製造コストを低減することができないという問題があった。これにより、半導体装置３００の製造コストが増加してしまうという問題があった。
そこで、小型化を図りつつ製造コストの低減を図りうる半導体装置の製造方法として、特許文献２に開示された半導体装置及びその製造方法が提案されている。
特開２０００−０９１７１７号公報 特開２００７−２６６４４３号公報
特許文献２に開示された半導体装置及びその製造方法によれば、多層配線構造体を形成するときの支持板となる金属板をパターニングしてアンテナを形成することにより、多層配線構造体を形成後に金属板を除去する工程が不要となるため、配線基板の製造工程数を削減することが可能となるので、半導体装置の製造コストを低減することができる。
ところで、アンテナを有する半導体装置に搭載される電子部品（半導体チッブ）は、一般に高周波対応の部品であり発熱量が大きいものが多い。しかしながら、引用文献２に開示された半導体装置は、電子部品が発生する熱に対する対応が採られていなかった。このため、電子部品で発生する熱を効率よく放熱することができないという問題点があった。
本発明は上記の点に鑑みてなされたものであり、製造コストの低減を図りつつ、放熱効率の向上も図りうる電子装置及びその製造方法及び配線基板及びその製造方法を提供することを目的とする。
上記の課題は、本発明の第１の観点からは、積層された絶縁層及び配線層を有し、一方の面とその反対側の他方の面とを有する多層配線構造体と、前記多層配線構造体の一方の面に搭載された電子部品と、前記多層配線構造体の他方の面に形成された放熱部材及び前記多層配線構造体の他方の面の端部位置に形成されたアンテナと、前記多層配線構造体内に形成され、一端が前記放熱部材と熱的に接続され、他端部が前記電子部品と熱的に接続された放熱経路と、前記多層配線構造体内に形成され、前記アンテナと前記電子部品を接続する配線と、を有し、前記放熱部材と、前記アンテナと、は別の部材として形成され、間隔を空けて対向するように配置されており、前記放熱部材は前記電子部品と対向して配置された電子装置により解決することができる。
上記の課題は、本発明の第２の観点からは、支持板上に絶縁層と配線層とを積層し、前記支持板に接する他方の面と、その反対側の一方の面とを有する多層配線構造体を形成する工程と、前記他方の面に、前記支持板から形成した放熱部材及び前記他方の面の端部位置に、前記支持板から形成したアンテナを設ける工程と、前記一方の面に、電子部品を実装する工程と、を有し、前記多層配線構造体の形成工程時に、前記多層配線構造体内に、一端が前記放熱部材と熱的に接続され他端が前記電子部品と接続される放熱経路と、前記アンテナと前記電子部品とを接続する配線とが形成され、前記放熱部材と、前記アンテナと、は別の部材として形成され、間隔を空けて対向するように配置されており、前記放熱部材は前記電子部品と対向して配置されていることを特徴とする電子装置の製造方法により解決することができる。
上記の課題は、本発明の第３の観点からは、電子部品が実装される配線基板であって、積層された絶縁層及び配線層を有し、一方の面とその反対側の他方の面とを有する多層配線構造体と、前記多層配線構造体の他方の面に形成された放熱部材及び前記多層配線構造体の他方の面の端部位置に形成されたアンテナと、前記多層配線構造体内に形成され、一端が前記放熱部材と熱的に接続され、他端部が前記電子部品と熱的に接続される放熱経路と、前記多層配線構造体内に形成され、前記アンテナと前記電子部品を接続する配線と、を有し、前記放熱部材と、前記アンテナと、は別の部材として形成され、間隔を空けて対向するように配置された配線基板により解決することができる。
上記の課題は、本発明の第４の観点からは、電子部品が実装される配線基板の製造方法であって、支持板上に絶縁層と配線層とを積層し、前記支持板に接する他方の面と、その反対側の一方の面とを有する多層配線構造体を形成する工程と、前記他方の面に、前記支持板から形成した放熱部材及び前記他方の面の端部位置に、前記支持板から形成したアンテナを設ける工程と、を有し、前記多層配線構造体の形成工程時に、前記多層配線構造体内に、一端が前記放熱部材と熱的に接続され他端が前記電子部品と接続される放熱経路と、前記アンテナと前記電子部品とを接続する配線とが形成され、前記放熱部材と、前記アンテナと、は別の部材として形成され、間隔を空けて対向するように配置されたことを特徴とする配線基板の製造方法により解決することができる。
本発明によれば、放熱部材が放熱経路を介して電子部品と熱的に接続されるため、電子部品で発生する熱を効率よく放熱することができる。また放熱部材は、多層配線構造体の電子部品が配設された面と反対側の面に受動部品と共に配設されるため、全てを同一面に形成する構成に比べて電子装置の小型化を図ることができる。また、放熱部材は多層配線構造体の補強部材としても機能するため、電子装置の強度を高めることができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図２及び図３は、本発明の一実施形態である電子装置１０を示している。図２は電子装置１０の断面図であり、図３は電子装置１０の平面図である。尚、本実施形態では、電子装置として無線通信器に用いられる電子装置を例に挙げて説明するものとする。
電子装置１０は、大略すると配線基板１１と電子部品１２とにより構成されている。配線基板１１は、いわゆるコアレス基板である。この配線基板１１は、多層配線構造体１３、第１の外部接続端子５１、第２の外部接続端子５２〜５５、放熱板５７、及びアンテナであるダイポールアンテナ６０等を有している。
多層配線構造体１３は、絶縁層１４，２４，３６、第１のビア１６〜１８、第１の配線２０〜２２、第２のビア２７〜２９、第２の配線３２〜３４、第３のビア３９〜４１、第３の配線４３〜４６、及び保護膜４８等を有している。
ここで、後述するように上記の各構成の内、第１〜第３のビア１６，２７，３９及び第１〜第３の配線２０,３２，４４は協働してグランド配線として機能する。また、第１〜第３のビア１７，２８，４０及び第１〜第３の配線２１，３３，４５は協働して電子部品１２で発生する熱を放熱板５７に放熱する放熱経路として機能する。更に、第１〜第３のビア１８，２９，４１及び第１〜第３の配線２２，３４，４６は協働してダイポールアンテナ６０に対して信号を送信する信号供給線として機能する。
絶縁層１４は、放熱板５７の面５７Ａを覆うように設けられている。この絶縁層１４としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。また、絶縁層１４には、開口部１４Ａ〜１４Ｃが形成されている。開口部１４Ａ，１４Ｂは放熱板５７の面５７Ａを露出させるよう形成されており、開口部１４Ｃはダイポールアンテナ６０の面６０Ａ（図１０参照）を露出させるよう形成されている。
第１のビア１６は、開口部１４Ａに形成されている。また第１のビア１７は、開口部１４Ｂに形成されている。この第１のビア１６は放熱板５７と電気的に接続しており、第１のビア１７は放熱板５７と熱的に接続している。また、第１のビア１８は、開口部１４Ｃに形成されている。この第１のビア１８は、ダイポールアンテナ６０に電気的に接続している。この第１のビア１６〜１８の材料としては、例えばＣｕ等の熱伝導性の高い導電金属を用いることができる。
第１の配線２０〜２２は、絶縁層１４の面１４Ｅ上に形成されている。第１の配線２０は第１のビア１６と一体的に構成されており、よって第１のビア１６を介して放熱板５７と電気的に接続されている。第２の配線２１は第１のビア１７と一体的に構成されており、よって第２の配線２１は第１のビア１７を介して放熱板５７と熱的に接続されている。第１の配線２２は第１のビア１８と一体的に構成されており、よって第１のビア１８を介してダイポールアンテナ６０と電気的に接続されている。この第１の配線２０〜２２の材料としては、例えばＣｕ等の熱伝導性の高い導電金属を用いることができる。
絶縁層２４は、第１の配線２０〜２２を覆うように絶縁層１４の面１４Ｅに設けられている。絶縁層２４は、第１の配線２０の一部を露出する開口部２４Ａと、第１の配線２１の一部を露出する開口部２４Ｂと、第１の配線２２の一部を露出する開口部２４Ｃとを有する。絶縁層２４としては、例えばエポキシ系樹脂やポリイミド系樹脂等の樹脂層を用いることができる。
第２のビア２７は開口部２４Ａに設けられており、第１の配線２０と電気的に接続している。第２のビア２８は、開口部２４Ｂに設けられている。第２のビア２８は、第１の配線２１と熱的に接続されている。第２のビア２９は、開口部２４Ｃに設けられている。第２のビア２９は、第１の配線２２と電気的に接続している。上記の第２のビア２７〜２９の材料としては、例えばＣｕ等の熱伝導性の高い導電金属を用いることができる。
第２の配線３２〜３４は、絶縁層２４の面２４Ｅ上に形成されている。第２の配線３２は、第２のビア２７と一体的に構成されている。第２の配線３３は、第２のビア２８と一体的に構成されている。第２の配線３４は、第２の外部接続端子５４の位置からダイポールアンテナ６０の位置まで延在しており、ダイポールアンテナ６０側の端部において第２のビア２９と一体的に構成されている。この第２の配線３２〜３４の材料としては、例えばＣｕ等の熱伝導性の高い導電金属を用いることができる。
絶縁層３６は、第２の配線３２〜３４を覆うように絶縁層２４の面２４Ｅに設けられている。絶縁層３６は、第２の配線３２の一部を露出する開口部３６Ａと、第２の配線３３の一部を露出する開口部３６Ｂと、第２の配線３４の一部を露出する開口部３６Ｃとを有する。絶縁層３６としては、例えばエポキシ系樹脂やポリイミド系樹脂等の樹脂層を用いることができる。
第３のビア３９は、開口部３６Ａに設けられている。第３のビア３９は、第２の配線３２と電気的に接続している。第３のビア４０は、開口部３６Ｂに設けられている。第３のビア４０は、第２の配線３３と熱的に接続している。第３のビア４１は、開口部３６Ｃに設けられている。第３のビア４１は、第２の配線３４と電気的に接続している。この第３のビア３９〜４１の材料としては、例えばＣｕ等の熱伝導性の高い導電金属を用いることができる。
第３の配線４３〜４６は、絶縁層３６の面３６Ｅに設けられている。第３の配線４３は、信号バンプ５５の位置から第１の外部接続端子５１の位置まで長く延出するよう形成されている。第３の配線４４は、グランドバンプ５２の位置から第１の外部接続端子５１の位置まで延在しており、グランドバンプ５２側（図２中の右側）の端部は第３のビア３９と一体的に構成されている。
第３の配線４５は、第３のビア４０と一体的に構成されている。第３の配線４６は、第３のビア４１と一体的に構成されている。この第３の配線４３〜４６の材料としては、例えばＣｕ等の熱伝導性の高い導電金属を用いることができる。
保護膜４８は、第３の配線４３〜４６を覆うように、絶縁層３６の面３６Ｅに設けられている。保護膜４８は、第３の配線４３〜４６を保護するための膜である。保護膜４８には複数の開口が形成され、これにより接続部４３Ａ，４３Ｂ，４４Ａ，４４Ｂ，４５Ａ，４６Ａが形成されている。
第１の外部接続端子５１は、接続部４３Ａ，４４Ａに設けられている。第１の外部接続端子５１は、配線基板１１をマザーボード等の実装基板（図示せず）に電気的に接続するための端子である。第１の外部接続端子５１としては、例えば、はんだボールを用いることができる。
第２の外部接続端子５２はグランド用バンプであり、接続部４４Ｂに設けられている。第２の外部接続端子５２は、電子部品１２のグランド用パッド（図示せず）と電気的に接続されている。これにより、電子部品１２（グランド用パッド）は第３の配線４４を介して第１の外部接続端子５１に接続されると共に、第３のビア３９，第２の配線３２,第２のビア２７,第１の配線２０，第１のビア１６を介して放熱板５７と電気的に接続される。この構成により、放熱板５７はグランド電位となる。
第２の外部接続端子５３はサーマルバンプであり、接続部４５Ａに設けられている。この第２の外部接続端子５２は、電子部品１２に形成された放熱用のダミーパッド（図示せず）と電気的に接続されている。よって電子部品１２は、第２の外部接続端子５３、第３の配線４５、第３のビア４０、第２の配線３３，第２のビア２８，第１の配線２１，及び第１のビア１７を介して放熱板５７と熱的に接続される。即ち、第１のビア１７（第１の配線２１を含む），第２のビア２８（第２の配線３３を含む），及び第３のビア４０（第３の配線４５を含む）は、電子部品１２で発生した熱を放熱板５７に放熱するサーマルビアとして機能する。
第２の外部接続端子５４はアンテナ用バンプであり、接続部４６Ａに設けられている。第２の外部接続端子５４は、電子部品１２のアンテナ用パッド（図示せず）と接続されている。よって電子部品１２は、第２の外部接続端子５４、第３の配線４６、第３のビア４１、第２の配線３４、第２のビア２９、第１の配線２２、及び第１のビア１８を介してダイポールアンテナ６０と電気的に接続される。
第２の外部接続端子５５は信号用バンプであり、電子部品１２の信号用パッドと接続されると共に接続部４３Ｂに設けられている。第２の外部接続端子５５は、第３の配線４３を介して第１の外部接続端子５１と電気的に接続される。
放熱板５７は、絶縁層１４の面１４Ｆを覆うように設けられている。また、ダイポールアンテナ６０も絶縁層１４の面１４Ｆに設けられている。
図３は、図２に示す半導体装置を平面視した図である。同図に示すように、放熱板５７は多層配線構造体１３の第１面１３Ａ（絶縁層１４の面１４Ｆ）上に、ダイポールアンテナ６０の形成位置を除き広く形成されている。具体的には、放熱板５７は第１面１３Ａの全面積の約７０〜８０％の面積を占めている。また、ダイポールアンテナ６０の形成位置は、第１面１３Ａの端部（本実施形態では短辺側の一端部）に選定されており、放熱板５７の形成領域がダイポールアンテナ６０により分断されるような構成とはされていない。更に、ダイポールアンテナ６０は、除去部５８が形成さることにより所定のアンテナ形状とされている。
再び図２に戻り説明を続ける。電子部品１２は、例えば、ＲＦＩＣの構成（具体的には、信号を発生させる回路）と、ＲＦＩＣからの信号を制御する制御回路とが搭載した高周波対応の半導体チップである。この電子部品１２は、前記のように第２の外部接続端子５２と接続されるグランド用パッド、サーマルバンプとなる第２の外部接続端子５３と接続されるダミーパッド、第２の外部接続端子５４と接続されるアンテナ用パッド及び第２の外部接続端子５５と接続される信号用パッド（各パッドは、いずれも図示せず）を有する。電子部品１２は、第２の外部接続端子５２〜５５により、配線基板１１に対してフリップチップ接続されている。また、フリップチップ接続された電子部品１２と配線基板１１との間には、アンダーフィル樹脂６１が配設されている。
上記した本実施形態に係る電子装置１０によれば、多層配線構造体１３の電子部品１２が接続される面とは反対側の面にダイポールアンテナ６０を設けることにより、多層配線構造体１３の同一平面上に電子部品１２とダイポールアンテナ６０とを設けた場合よりも配線基板１１の面方向のサイズを小型化することができる。これにより、電子装置１０の小型化を図ることができる。
また前記のように、電子部品１２と放熱板５７は、第２の外部接続端子５３、第３の配線４５、第３のビア４０、第２の配線３３，第２のビア２８，サーマル配線２１，及び第１のビア１７（以下、この熱の伝達する経路を熱伝達経路という）を介して熱的に接続されている。よって、電子部品１２で発生した熱は、熱伝達経路を介して効率よく放熱板５７に熱伝導され、放熱板５７で放熱される。よって、電子部品１２で発生する熱を効率よく放熱することができる。
また本実施形態では、電子部品１２に形成される信号用、アンテナ用、電源用、及びグランド用の各パッドをペリフェラル状に配置し、その内部に複数の熱伝達経路を形成している。よって、この構成によっても電子部品１２で発生する熱を効率よく放熱板５７に熱伝達することができる。
また電子部品１２と放熱板５７は、第３の配線４４、外部接続端子５１に接続されると共に、第３のビア３９，第２の配線３２,第２のビア２７,第１の配線２０，第１のビア１６を介して電気的に接続されており、よって放熱板５７はグランド電位とされている。
更に、ダイポールアンテナ６０は、多層配線構造体１３上の第１面１３Ａにおける端部位置（図３参照）に形成されている。また、放熱板５７は第１面１３Ａの広い領域に形成されている。従って、ダイポールアンテナ６０にアンテナ信号を供給するアンテナ配線３４と放熱板５７は、長い範囲において対向した構成となっている。
よって、放熱板５７とアンテナ配線３４はマイクロストリップ構造となり、アンテナ配線３４に高周波信号を流しても損失が発生することを抑制することができる。更に、放熱板５７はグランド電位とされているため、シールド板としても機能し、外部から外乱が電子部品１２に侵入したり、電子部品１２で発生する電磁波が外部装置に影響を及ぼしたりすることを抑制することができる。
更に、放熱板５７は金属製であるため、多層配線構造体１３がいわゆるコアレス基板であっても、これを補強することができる。これにより、電子装置１０の機械的な強度は向上し、よって電子装置１０の信頼性を高めることができる。
なお、本実施の形態では、多層配線構造体１３の積層数（絶縁層及び配線の積層数）が３層の場合を例に挙げて説明したが、多層配線構造体１３の積層数は２層でもよいし、３層以上であってもよい。
次に、本発明の一実施形態である配線基板及び電子装置の製造方法について説明する。以下の製造方法の説明では、図２及び図３に示した電子装置１０の製造方法を例に挙げて説明するものとする。
図４〜図１０は、配線基板１１及び電子装置１０の製造工程を示す図である。尚、図４〜図１０において、図２及び図３に示した電子装置１０と同一構成部分には同一符号を付し、適宜その説明を省略する。
配線基板１１及び電子装置１０を製造するには、先ず図４に示すように多層配線構造体１３を形成するときの支持板となる金属板７０を準備する。金属板７０としては、例えば金属箔を用いることができる。この金属箔としては、例えばＣｕ箔を用いることができ、その厚さは例えば２０μｍ〜３０μｍとすることができる。
次いで、図５に示すように、金属板７０の面７０Ａ上に開口部１４Ａ〜１４Ｃを有した絶縁層１４を形成し、その後、第１のビア１６〜１８及び第１の配線２０〜２２を形成する。
具体的には、例えば、金属板７０の面７０Ａ上に絶縁層１４として樹脂フィルムの貼着により樹脂層を形成し、その後レーザ加工により開口部１４Ａ〜１４Ｃを形成する。次いで、樹脂層を覆うよう無電解めっきでシード層（図示せず）を形成し、シード層上に第１の配線２０〜２２の形成領域のみを露出する開口部を有したレジスト膜を形成する。
続いて、シード層を給電層とする電解めっき法により、開口部から露出されたシード層上に導電金属を析出成長させる。その後、レジスト膜及びレジスト膜に覆われていたシード層を除去することで、第１のビア１６〜１８及び第１の配線２０〜２２を形成する。樹脂層の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。シード層及び導電金属の材料としては、例えば、Ｃｕを用いることができる。
次いで、図６に示す工程では、図５に示す工程と同様な手法により、図５に示す構造体上に、絶縁層２４，３６と、第２及び第３のビア２７〜２９，３９〜４１と、第２及び第３の配線３２〜３４，４３〜４６とを形成する。
次いで、図７に示すように、図６に示す構造体上に、第３の配線４３〜４６の接続部４３Ａ〜４６Ａ，４３Ｂ，４４Ｂを露出する開口部を有した保護膜４８（ソルダーレジスト）を形成する。これにより、多層配線構造体１３が形成される。また、図５〜図７に示す工程が多層配線構造体形成工程に相当する。
次いで図８に示す工程では、金属板７０に除去部５８を形成することにより、図３に示した平面形状を有する放熱板５７及びダイポールアンテナ６０を同時に形成する。（金属板加工工程）。この除去部５８は、例えば、金属板７０をエッチングすることで形成する。エッチングとしては、ウエットエッチングやドライエッチングを用いることができる。具体的な方法としては、エッチングレジストを金属板７０上に形成し、このエッチングレジストを放熱板５７及びダイポールアンテナ６０に対応した所定形状にパターニングした後、これをマスクとしてエッチングを行うことにより放熱板５７及びダイポールアンテナ６０を同時に形成する。
このように本実施形態では、多層配線構造体１３を形成するときの支持板となる金属板７０をパターニングすることにより、放熱板５７とダイポールアンテナ６０を同時に形成している。このため、金属板７０を除去した後に改めて放熱板５７とダイポールアンテナ６０を形成する方法に比べ、配線基板１１の製造工程数を削減することができる。更に、放熱板５７とダイポールアンテナ６０を別箇に形成する方法に比べても、本実施形態では放熱板５７とダイポールアンテナ６０を同時形成するため製造工程数を削減することができる。よって、本実施形態に係る製造方法によれば、配線基板１１の製造コストを低減することができる。
次いで、図９に示す工程では、接続部４３Ｂ，４４Ｂ，４５Ａ，４６Ａに第２の外部接続端子５２〜５５を形成する。これにより、配線基板１１が製造される。尚、第２の外部接続端子５２〜５５としては、例えば、はんだバンプを用いることができる。また、第２の外部接続端子５２〜５５としてはんだバンプを用いる場合、第２の外部接続端子５２〜５５は、例えば、Super Jufit（スーパージャフィット）法（昭和電工株式会社の登録商標）により形成することができる。
次いで、図１０に示す工程では、第２の外部接続端子５２〜５５に、電子部品１２の各パッドを接続（フリップチップ接続）する。続いて、配線基板１１と電子部品１２との間にアンダーフィル樹脂６１が配設される。次に、配線基板１１の第３の配線４３，４４の保護膜４８から露出した部分に第１の外部接続端子５１が配設され、これにより配線基板１１と電子部品１２とを備えた電子装置１０が製造される。
続いて、上記した実施形態の変形例について説明する。図１１乃至図１３は、上記した実施形態の変形性である製造方法を示している。尚、本変形例の製造方法は、上記した実施形態に係る製造方法と図７に示す工程までは同一の製造工程であるため、図７以降の製造工程について説明するものとする。
図７に示されるように多層配線構造体１３が形成されると、本変形例では続いて図１１に示すように電子部品１２を多層配線構造体１３上に搭載する。具体的には、先ず接続部４３Ｂ，４４Ｂ，４５Ａ，４６Ａに第２の外部接続端子５２〜５５を形成し、この第２の外部接続端子５２〜５５に電子部品１２の各パッドを接続（フリップチップ接続）する。続いて、配線基板１１と電子部品１２との間にアンダーフィル樹脂６１が配設される。
次いで図１２に示す工程では、金属板７０に除去部５８を形成することにより、図３に示した平面形状を有する放熱板５７及びダイポールアンテナ６０を同時に形成する。（金属板加工工程）。この除去部５８は、上記した実施形態と同様に、金属板７０をエッチング（ウエットエッチングやドライエッチング等）することで形成することができる。本変形例でも、放熱板５７とダイポールアンテナ６０は同時形成されるため、製造工程数の低減及びコストの低減を図ることができる。
次に、配線基板１１の第３の配線４３，４４の保護膜４８から露出した部分に第１の外部接続端子５１が配設され、これにより本変形例の製造方法によっても、上記した実施形態に係る製造方法と同様に配線基板１１と電子部品１２とを備えた電子装置１０が製造される。
尚、本実施の形態の半導体装置の製造方法では、１枚の金属板７０に１つの多層配線構造体１３を形成した場合を例に挙げて説明したが、１枚の金属板７０に複数の多層配線構造体１３を形成し、次いで、各多層配線構造体１３に電子部品１２を実装し、その後、金属板７０を切断して、複数の電子装置１０を製造してもよい。
また、２枚の金属板７０を対向するよう配置すると共にその端部を接着剤等で接合し、この２枚の金属板７０の夫々に多層配線構造体１３を形成し、次いで、各多層配線構造体１３に電子部品１２を実装し、その後２枚の金属板７０を分離した後に放熱板５７及びダイポールアンテナ６０を形成する方法とすることも可能である。
また、本実施形態では多層配線構造体１３に形成するアンテナとしてダイポールアンテナ６０を例に挙げて説明したが、他の構成のアンテナ（例えば、パッチアンテナ，逆Ｆ型アンテナ等）を適用することも可能である。
更に、本実施形態では第１乃至第３のビア１７，２８，４０及び第１乃至第３の配線２１，３３，４５を熱が伝達する経路（いわゆるサーマルビア）として使用する構成について説明したが、これを接地することによりグランドを兼ねる構成とすることも可能である。
従来の半導体装置の断面図である。 本発明の一実施形態に係る半導体装置の断面図である。 図２に示す半導体装置を平面視した図である。 本発明の一実施形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の一実施形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の一実施形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の一実施形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の一実施形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の一実施形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の一実施形態に係る半導体装置の製造工程を示す図（その７）である。 変形例に係る半導体装置の製造工程を示す図（その１）である。 変形例に係る半導体装置の製造工程を示す図（その２）である。 変形例に係る半導体装置の製造工程を示す図（その３）である。
符号の説明
１０ 半導体装置
１１ 配線基板
１２ 電子部品
１３ 多層配線構造体
１４，２４，３６ 絶縁層
１４Ａ，１４Ｂ，１４Ｃ 開口部
１６，１７，１８ 第１のビア
２０，２１，２２ 第１の配線
２７，２８，２９ 第２のビア
３２，３３，３４ 第２の配線
３９，４０，４１ 第３のビア
４２，４３，４４，４５，４６ 第３の配線
４８ 保護膜
５１ 第１の外部接続端子
５２，５３，５４，５５ 第２の外部接続端子
５７ 放熱板
５８ 除去部
６０ ダイポールアンテナ
６１ アンダーフィル樹脂
７０ 金属板

Claims (22)

  1. 積層された絶縁層及び配線層を有し、一方の面とその反対側の他方の面とを有する多層配線構造体と、
    前記多層配線構造体の一方の面に搭載された電子部品と、
    前記多層配線構造体の他方の面に形成された放熱部材及び前記多層配線構造体の他方の面の端部位置に形成されたアンテナと、
    前記多層配線構造体内に形成され、一端が前記放熱部材と熱的に接続され、他端部が前記電子部品と熱的に接続された放熱経路と、
    前記多層配線構造体内に形成され、前記アンテナと前記電子部品を接続する配線と、
    を有し、
    前記放熱部材と、前記アンテナと、は別の部材として形成され、間隔を空けて対向するように配置されており、
    前記放熱部材は前記電子部品と対向して配置された電子装置。
  2. 前記放熱部材と前記アンテナとが、単一の金属板または金属箔から形成されている請求項１記載の電子装置。
  3. 前記電子部品は、放熱用のサーマルバンプを介して前記放熱経路と熱的に接続されてなる請求項１または２に記載の電子装置。
  4. 前記放熱部材をグランド接続してなる請求項１乃至３のいずれか一項に記載の電子装置。
  5. 前記放熱部材と前記配線とで、マイクロストリップ線路が形成されてなる請求項４記載の電子装置。
  6. 前記アンテナは前記多層配線構造体の他方の面の端部に形成され、
    前記放熱部材は、前記多層配線構造体の他方の面の全面積の７０〜８０％の面積を占めている請求項１乃至５のいずれか一項に記載の電子装置。
  7. 前記放熱部材の形成領域が、前記アンテナにより分断されていない請求項１乃至６のいずれか一項に記載の電子装置。
  8. 支持板上に絶縁層と配線層とを積層し、前記支持板に接する他方の面と、その反対側の一方の面とを有する多層配線構造体を形成する工程と、
    前記他方の面に、前記支持板から形成した放熱部材及び前記他方の面の端部位置に、前記支持板から形成したアンテナを設ける工程と、
    前記一方の面に、電子部品を実装する工程と、を有し、
    前記多層配線構造体の形成工程時に、前記多層配線構造体内に、一端が前記放熱部材と熱的に接続され他端が前記電子部品と接続される放熱経路と、前記アンテナと前記電子部品とを接続する配線とが形成され、
    前記放熱部材と、前記アンテナと、は別の部材として形成され、間隔を空けて対向するように配置されており、
    前記放熱部材は前記電子部品と対向して配置されていることを特徴とする電子装置の製造方法。
  9. 前記支持板が金属箔または金属板からなり、前記支持板をパターニングして前記放熱部材及び前記アンテナを同時に形成する請求項８記載の電子装置の製造方法。
  10. 前記電子部品に放熱用のサーマルバンプを設け、
    該サーマルバンプを前記放熱経路に熱的に接続させる請求項８または９に記載の電子装置の製造方法。
  11. 前記アンテナは前記多層配線構造体の他方の面の端部に形成され、
    前記放熱部材は、前記多層配線構造体の他方の面の全面積の７０〜８０％の面積を占めている請求項８乃至１０のいずれか一項に記載の電子装置の製造方法。
  12. 前記放熱部材の形成領域が、前記アンテナにより分断されていない請求項８乃至１１のいずれか一項に記載の電子装置の製造方法。
  13. 電子部品が実装される配線基板であって、
    積層された絶縁層及び配線層を有し、一方の面とその反対側の他方の面とを有する多層配線構造体と、
    前記多層配線構造体の他方の面に形成された放熱部材及び前記多層配線構造体の他方の面の端部位置に形成されたアンテナと、
    前記多層配線構造体内に形成され、一端が前記放熱部材と熱的に接続され、他端部が前記電子部品と熱的に接続される放熱経路と、
    前記多層配線構造体内に形成され、前記アンテナと前記電子部品を接続する配線と、
    を有し、
    前記放熱部材と、前記アンテナと、は別の部材として形成され、間隔を空けて対向するように配置された配線基板。
  14. 前記放熱部材と前記アンテナとが、単一の金属板または金属箔から形成されている請求項１３記載の配線基板。
  15. 前記電子部品は、放熱用のサーマルバンプを介して前記放熱経路と熱的に接続されてなる請求項１３または１４に記載の配線基板。
  16. 前記放熱部材をグランド接続してなる請求項１３乃至１５のいずれか一項に記載の配線基板。
  17. 前記放熱部材と前記配線とで、マイクロストリップ線路が形成されてなる請求項１６記載の配線基板。
  18. 前記アンテナは前記多層配線構造体の他方の面の端部に形成され、
    前記放熱部材は、前記多層配線構造体の他方の面の全面積の７０〜８０％の面積を占めている請求項１３乃至１７のいずれか一項に記載の配線基板。
  19. 前記放熱部材の形成領域が、前記アンテナにより分断されていない請求項１３乃至１８のいずれか一項に記載の配線基板。
  20. 電子部品が実装される配線基板の製造方法であって、
    支持板上に絶縁層と配線層とを積層し、前記支持板に接する他方の面と、その反対側の一方の面とを有する多層配線構造体を形成する工程と、
    前記他方の面に、前記支持板から形成した放熱部材及び前記他方の面の端部位置に、前記支持板から形成したアンテナを設ける工程と、を有し、
    前記多層配線構造体の形成工程時に、前記多層配線構造体内に、一端が前記放熱部材と熱的に接続され他端が前記電子部品と接続される放熱経路と、前記アンテナと前記電子部品とを接続する配線とが形成され、
    前記放熱部材と、前記アンテナと、は別の部材として形成され、間隔を空けて対向するように配置されたことを特徴とする配線基板の製造方法。
  21. 前記アンテナは前記多層配線構造体の他方の面の端部に形成され、
    前記放熱部材は、前記多層配線構造体の他方の面の全面積の７０〜８０％の面積を占めている請求項２０に記載の配線基板の製造方法。
  22. 前記放熱部材の形成領域が、前記アンテナにより分断されていない請求項２０または２１に記載の配線基板の製造方法。
JP2007335691A 2007-12-27 2007-12-27 電子装置及びその製造方法及び配線基板及びその製造方法 Active JP5314889B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007335691A JP5314889B2 (ja) 2007-12-27 2007-12-27 電子装置及びその製造方法及び配線基板及びその製造方法
US12/342,823 US8053677B2 (en) 2007-12-27 2008-12-23 Electronic apparatus and method of manufacturing the same, and wiring substrate and method of manufacturing the same
KR1020080133189A KR101454419B1 (ko) 2007-12-27 2008-12-24 전자 장치 및 그 제조 방법과, 배선 기판 및 그 제조 방법
TW097150907A TW200934350A (en) 2007-12-27 2008-12-26 Electronic apparatus and method of manufacturing the same, and wiring substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007335691A JP5314889B2 (ja) 2007-12-27 2007-12-27 電子装置及びその製造方法及び配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2009158744A JP2009158744A (ja) 2009-07-16
JP2009158744A5 JP2009158744A5 (ja) 2011-01-06
JP5314889B2 true JP5314889B2 (ja) 2013-10-16

Family

ID=40796725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007335691A Active JP5314889B2 (ja) 2007-12-27 2007-12-27 電子装置及びその製造方法及び配線基板及びその製造方法

Country Status (4)

Country Link
US (1) US8053677B2 (ja)
JP (1) JP5314889B2 (ja)
KR (1) KR101454419B1 (ja)
TW (1) TW200934350A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US8319318B2 (en) * 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US20110253439A1 (en) * 2010-04-20 2011-10-20 Subtron Technology Co. Ltd. Circuit substrate and manufacturing method thereof
US8411444B2 (en) * 2010-09-15 2013-04-02 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
JP5879030B2 (ja) * 2010-11-16 2016-03-08 新光電気工業株式会社 電子部品パッケージ及びその製造方法
JP5634571B2 (ja) * 2012-12-21 2014-12-03 キヤノン株式会社 プリント配線板、プリント回路板及びプリント回路板の製造方法
KR101428754B1 (ko) * 2013-05-14 2014-08-11 (주)실리콘화일 방열 특성이 개선된 반도체 장치
KR101457338B1 (ko) * 2013-07-15 2014-11-04 대덕전자 주식회사 회로배선판 제조방법
WO2015198770A1 (ja) * 2014-06-25 2015-12-30 株式会社村田製作所 電子機器
US11195787B2 (en) * 2016-02-17 2021-12-07 Infineon Technologies Ag Semiconductor device including an antenna
CN114051770A (zh) * 2020-05-26 2022-02-15 株式会社藤仓 无线通信模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3082789B2 (ja) * 1991-07-31 2000-08-28 ソニー株式会社 回路装置
JP3472678B2 (ja) * 1997-02-20 2003-12-02 シャープ株式会社 アンテナ一体化マイクロ波・ミリ波回路
JP2000091717A (ja) 1998-09-10 2000-03-31 Tdk Corp ミリ波システム
US20050029666A1 (en) * 2001-08-31 2005-02-10 Yasutoshi Kurihara Semiconductor device structural body and electronic device
JP4912716B2 (ja) * 2006-03-29 2012-04-11 新光電気工業株式会社 配線基板の製造方法、及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW200934350A (en) 2009-08-01
US8053677B2 (en) 2011-11-08
US20090166072A1 (en) 2009-07-02
KR101454419B1 (ko) 2014-10-27
KR20090071443A (ko) 2009-07-01
JP2009158744A (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
JP5314889B2 (ja) 電子装置及びその製造方法及び配線基板及びその製造方法
US10121768B2 (en) Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US7841076B2 (en) Manufacturing method of wiring substrate and manufacturing method of semiconductor device
US8432022B1 (en) Shielded embedded electronic component substrate fabrication method and structure
TWI809309B (zh) 半導體裝置以及其製造方法
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
JP5592053B2 (ja) 半導体装置及びその製造方法
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
US20120120609A1 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
KR20010089209A (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
JP2012195447A (ja) 配線基板及びその製造方法
JP2010287742A (ja) 配線基板の製造方法
US9462704B1 (en) Extended landing pad substrate package structure and method
US20150223318A1 (en) Multilayer wiring board
JP5173758B2 (ja) 半導体パッケージの製造方法
KR100864468B1 (ko) 빌드업 기판, 그것을 갖는 전자 부품 및 전자 기기
JP5354394B2 (ja) 部品内蔵基板及びその製造方法
US6207354B1 (en) Method of making an organic chip carrier package
TWI590397B (zh) 具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
JP5574132B2 (ja) 配線基板および半導体パッケージ
JP2006013029A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5314889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150