KR20090071443A - 전자 장치 및 그 제조 방법과, 배선 기판 및 그 제조 방법 - Google Patents

전자 장치 및 그 제조 방법과, 배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20090071443A
KR20090071443A KR1020080133189A KR20080133189A KR20090071443A KR 20090071443 A KR20090071443 A KR 20090071443A KR 1020080133189 A KR1020080133189 A KR 1020080133189A KR 20080133189 A KR20080133189 A KR 20080133189A KR 20090071443 A KR20090071443 A KR 20090071443A
Authority
KR
South Korea
Prior art keywords
heat dissipation
multilayer wiring
wiring structure
metal plate
wiring
Prior art date
Application number
KR1020080133189A
Other languages
English (en)
Other versions
KR101454419B1 (ko
Inventor
도모하루 후지이
유키하루 다케우치
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20090071443A publication Critical patent/KR20090071443A/ko
Application granted granted Critical
Publication of KR101454419B1 publication Critical patent/KR101454419B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/02—Arrangements for de-icing; Arrangements for drying-out ; Arrangements for cooling; Arrangements for preventing corrosion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 절연층과 배선층이 적층되고, 전자 부품이 표면에 실장되는 다층 배선 구조; 상기 다층 배선 구조의 표면(13A)에 형성된 2극 안테나; 상기 2극 안테나와 함께 상기 표면에 배치된 방열판(radiating plate); 및 상기 다층 배선 구조에 형성되고, 상기 전자 부품에서 발생한 열을 상기 방열판으로 전달하는 역할을 하는 방열 경로를 포함하는 전자 장치를 제공하는 것을 목적으로 한다.
Figure P1020080133189
배선층, 방열판, 다층 배선 구조, 방열 경로, 2극 안테나

Description

전자 장치 및 그 제조 방법과, 배선 기판 및 그 제조 방법{ELECTRONIC APPARATUS AND METHOD OF MANUFACTURING THE SAME, AND WIRING SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 전자 장치 및 그 전자 장치의 제조 방법과, 배선 기판 및 그 배선 기판의 제조 방법에 관한 것이다. 보다 상세하게, 본 발명은 수동 부품을 갖는 전자 장치 및 그 전자 장치의 제조 방법과, 배선 기판 및 그 배선 기판의 제조 방법에 관한 것이다.
최근 무선 통신 장치의 크기가 소형화됨에 따라, 무선 통신 장치에 장착되는 반도체 소자의 크기를 소형화하는 것이 바람직하다. 소형화된 반도체 소자는, 예를 들면 도 1에 도시된 반도체 소자(300)를 포함한다. 도 1에 도시된 반도체 소자(300)는 배선 기판(301), 전자 부품(302, 303), 금속판(308) 및 슬롯 안테나(310)를 갖는다. 상기 배선 기판(301)은 코어 기판(305), 제 1 다층 배선 구조(306) 및 제 2 다층 배선 구조(307)를 갖는다.
상기 제 1 다층 배선 구조(306)는 절연층과 배선 패턴(도시 생략)이 적층된 구조를 가지며, 코어 기판(305)의 상면(305A)에 설치된다. 상기 제 2 다층 배선 구조(307)는 절연층과 배선 패턴(도시 생략)이 적층된 구조를 가지며, 코어 기판(305)의 하면(305A)에 설치된다. 상기 제 2 다층 배선 구조(307)의 배선 패턴(도시 생략)은 코어 기판(305)에 설치된 비어(도시 생략)를 통하여 상기 제 1 다층 배선 구조(306)의 배선 패턴(도시 생략)에 전기적으로 접속된다.
상기 금속판(308)은 제 2 다층 배선 구조(307)의 표면(307B)에 설치된다. 상기 금속판(308)은 판형상이며, 접지 전위를 갖도록 설정된다. 상기 금속판(308) 상에는 슬롯 안테나(310)가 설치된다. 상기 슬롯 안테나(310)는 금속판(308)에 설치된 관통 홈(309)과, 상기 관통 홈(309)의 측벽에 상응하는 금속판(308)으로 구성된다.
상기 전자 부품(302, 303)은 제 1 다층 배선 구조(306)의 배선 패턴(도시 생략)에 전기적으로 접속된다. 상기 전자 부품(302)으로서, 예를 들면 RFIC(신호 발생용 회로 소자)가 사용될 수 있다. 상기 전자 부품(303)으로서, 예를 들면 RFIC로부터 송신된 신호를 제어하기 위한 제어 회로 소자가 사용될 수 있다.
따라서, 상기 전자 부품(302, 303)은 배선 기판(301)의 한면에 접속되며, 상기 슬롯 안테나(310)는 배선 기판(301)의 타면에 설치된다. 그 결과, 전자 부품(302, 303)과 슬롯 안테나(310)가 배선 기판(301)의 동일 면상에 설치되는 경우와 비교하여, 배선 기판(301)의 평면 방향에서의 크기를 저감할 수 있다. 따라서, 반도체 소자(300)의 크기를 저감할 수 있다(예를 들면, 특허문헌 1 참조).
상기 배선 기판(301)은 빌드업 프로세스에 의하여, 제 1 및 제 2 다층 배선 구조(306, 307)를 코어 기판(305)의 양면(305A, 305B)에 형성함으로써 제조된다. 그러나, 종래의 배선 기판(301)의 제조 방법으로는 배선 기판(301)의 생산성을 증대시키기가 곤란하다. 이에 따라, 배선 기판(301)의 제조비용을 절감시킬 수 없는 문제점이 있다. 그 결과, 반도체 소자(300)의 제조비용이 증가하는 문제점이 있다.
따라서, 크기를 저감하면서 제조비용을 절감할 수 있는 반도체 소자의 제조 방법으로서, 특허문헌 2에 반도체 소자 및 그 반도체 소자의 제조 방법이 제안되어 있다.
[특허문헌 1] 일본국 특허공보 제2000-091717호
[특허문헌 2] 일본국 특허공보 제2007-266443호
특허문헌 2에 개시되어 있는 반도체 소자 및 그 반도체 소자의 제조 방법에 따르면, 다층 배선 구조의 구성에서 지지판 역할을 하는 금속판이 안테나를 형성하도록 패터닝된다. 따라서, 다층 배선 구조를 형성한 후 금속판을 제거하는 단계를 제공할 필요가 없다. 따라서, 배선 기판 제조 단계의 수를 줄일 수 있다. 그 결과, 반도체 소자의 제조비용을 절감시킬 수 있다.
안테나를 갖는 반도체 소자에 설치되는 전자 부품(반도체 칩)은 일반적으로 라디오 주파수 호환성이며, 많은 전자 부품들은 큰 발열량을 갖는다. 그러나, 특허문헌 2에 개시된 반도체 소자는 전자 부품에 의해 발생된 열에 대한 대응책을 갖고 있지 않다. 이 때문에, 전자 부품에 의해 발생된 열을 효과적으로 발산시킬 수 없다는 문제점이 있다.
본 발명의 실시예들은 제조비용을 절감시키면서 방열 효율을 향상할 수 있는 전자 장치 및 그 전자 장치의 제조 방법과, 배선 기판 및 그 배선 기판의 제조 방법을 제공한다.
본 발명의 제 1 측면은,
절연층과 배선층이 적층되는 다층 배선 구조;
상기 다층 배선 구조의 한면에 설치되는 전자 부품;
상기 다층 배선 구조의 상기 한면과는 반대측의 타면에 형성된 수동 부품;
상기 다층 배선 구조의 상기 타면에 형성된 방열 부재; 및
상기 다층 배선 구조에 형성되고, 일단부가 상기 방열 부재에 열적으로 접속되며, 타단부가 상기 전자 부품에 열적으로 접속되는 방열 경로(radiating path)를 포함하는 전자 장치에 관한 것이다.
본 발명의 제 2 측면은,
금속판 상에 절연층, 배선 비어 및 배선을 순차적으로 설치하여 다층 배선 구조를 형성하는 다층 배선 구조 형성 단계;
수동 부품을 형성하기 위해 상기 금속판을 패터닝하는 금속판 처리 단계; 및
상기 수동 부품이 형성되는 상기 다층 배선 구조의 면과 반대측의 면상에 전자 부품을 실장하는 실장 단계를 포함하고,
상기 다층 배선 구조 형성 단계에서, 방열 경로를 형성하는 방열 비어가 상기 배선 및 상기 배선 비어와 함께 동시에 형성되며,
상기 금속판 처리 단계에서, 방열판이 상기 수동 부품과 함께 상기 금속판으로부터 동시에 형성되는 전자 장치의 제조 방법에 관한 것이다.
또한, 본 발명에서 상기 방법은 상기 수동 부품이 형성되는 상기 다층 배선 구조의 면과 반대측의 면상에 방열용 서멀 범프(thermal bump)를 형성하는 서멀 범프 형성 단계를 더 포함할 수 있고, 상기 전자 부품은 상기 실장 단계에서, 상기 서멀 범프를 통해 상기 방열 경로에 열적으로 접속된다.
본 발명의 제 3 측면은,
절연층과 배선층이 적층되고, 한면에 전자 부품이 실장되는 다층 배선 구조;
상기 다층 배선 구조의 상기 한면과는 반대측의 타면에 형성되는 수동 부품;
상기 다층 배선 구조의 상기 타면에 형성된 방열 부재; 및
상기 다층 배선 구조에 형성되고, 일단부가 상기 방열 부재에 열적으로 접속되며, 타단부가 상기 전자 부품에 열적으로 접속된 방열 경로를 포함하는 배선 기판에 관한 것이다.
본 발명의 제 4 측면은,
금속판 상에 절연층, 배선 비어 및 배선을 순차적으로 설치하여 다층 배선 구조를 형성하는 다층 배선 구조 형성 단계; 및
수동 부품을 형성하기 위해 상기 금속판을 패터닝하는 금속판 처리 단계를 포함하고,
상기 다층 배선 구조 형성 단계에서, 방열 경로를 형성하는 방열 비어가 상기 배선 및 상기 배선 비어와 함께 동시에 형성되며,
상기 금속판 처리 단계에서, 방열판이 상기 수동 부품과 함께 상기 금속판으로부터 동시에 형성되는 배선 기판의 제조 방법에 관한 것이다.
본 발명에 따르면, 상기 방열 부재가 방열 경로를 통하여 전자 부품에 열적으로 접속된다. 따라서, 전자 부품에 의해 발생되는 열을 효과적으로 발산시킬 수 있다. 또한, 상기 방열 부재는 다층 배선 구조의 전자 부품이 설치되는 한면과는 반대측의 타면에 수동 부품과 함께 배치된다. 따라서, 이들 모두가 동일 평면에 형성되는 구조에 비해, 전자 장치의 크기를 소형화할 수 있다. 또한, 상기 방열 부재는 다층 배선 구조용 보강 부재로서도 기능한다. 따라서, 전자 장치의 강도를 증대시킬 수 있다.
다른 특징과 장점은, 이하의 상세한 설명, 첨부 도면 및 특허청구범위로부터 명백해 질 것이다.
이하, 첨부도면을 참조하여 본 발명을 실시하기 위한 실시예를 상세하게 설명한다.
도 2 및 도 3은 본 발명의 실시예에 따른 전자 장치(10)를 도시하고 있다. 도 2는 전자 장치(10)의 단면도이고, 도 3은 전자 장치(10)의 평면도이다. 본 실시예에서는, 전자 장치의 일례로서, 무선 통신 장치에 사용되는 전자 장치를 들어 설명한다.
상기 전자 장치(10)는 개략적으로 배선 기판(11)과 전자 부품(12)에 의해 구성된다. 상기 배선 기판(11)은 소위 코어리스(coreless) 기판이다. 상기 배선 기판(11)은 다층 배선 구조(13), 제 1 외부 접속 단자(51), 제 2 외부 접속 단자(52∼55), 방열판(57) 및 안테나가 되는 2극 안테나(60)를 갖는다.
상기 다층 배선 구조(13)는 절연층(14, 24, 36), 제 1 비어(16∼18), 제 1 배선(20∼22), 제 2 비어(27∼29), 제 2 배선(32∼34), 제 3 비어(39∼41), 제 3 배선(43∼46), 및 보호 필름(48)을 갖는다.
후술하는 바와 같이, 각 구조에서, 제 1 내지 제 3 비어(16, 27, 39)와 제 1 내지 제 3 배선(20, 32, 44)은 서로 협력하여 접지 배선으로서 기능한다. 또한, 제 1 내지 제 3 비어(17, 28, 40)(방열 비어)와 제 1 내지 제 3 배선(21, 33, 45)(방열 배선)은 서로 협력하여 전자 부품(12)에서 발생된 열을 상기 방열판(57)으로 발산하는 방열 경로로서 기능한다. 또한, 제 1 내지 제 3 비어(18, 29, 41)와 제 1 내지 제 3 배선(22, 34, 46)은 서로 협력하여 신호를 상기 2극 안테나(60)로 전송하는 신호 공급선으로서 기능한다.
상기 방열판(27)의 표면(57A)을 덮도록 절연층(14)이 설치된다. 상기 절연층(14)으로서, 예를 들어 에폭시계 수지 또는 폴리이미드계 수지를 사용할 수 있다. 또한, 상기 절연층(14)에 개구부(14A∼14C)가 형성된다. 상기 개구부(14A, 14B)는 방열판(57)의 표면(57A)을 노출하도록 형성되고, 상기 개구부(14C)는 2극 안테나(60)의 표면(60A)(도 10 참조)을 노출하도록 형성된다.
상기 제 1 비어(16)는 개구부(14A)에 형성된다. 또한, 상기 제 1 비어(17)는 개구부(14B)에 형성된다. 상기 제 1 비어(16)는 방열판(57)에 전기적으로 접속되고, 상기 제 1 비어(17)는 방열판(57)에 열적으로 접속된다. 또한, 상기 제 1 비어(18)는 개구부(14C)에 형성된다. 상기 제 1 비어(18)는 2극 안테나(60)에 전기적으로 접속된다. 상기 제 1 비어(16∼18)의 재료로서, 예를 들어 구리 등 높은 열전도성을 갖는 도전성 금속을 사용할 수 있다.
상기 제 1 배선(20∼22)은 절연층(14)의 표면(14E)에 형성된다. 상기 제 1 배선(20)은 제 1 비어(16)와 일체로 구성된다. 따라서, 상기 제 1 배선(20)은 제 1 비어(16)를 통하여 방열판(57)에 전기적으로 접속된다. 상기 제 2 배선(21)은 제 1 비어(17)와 일체로 구성된다. 따라서, 상기 제 2 배선(21)은 제 1 비어(17) 를 통하여 방열판(57)에 열적으로 접속된다. 상기 제 1 배선(22)은 제 1 비어(18)와 일체로 구성된다. 따라서, 상기 제 1 배선(22)은 제 1 비어(18)를 통하여 2극 안테나(60)에 전기적으로 접속된다. 상기 제 1 배선(20∼22)의 재료로서, 예를 들어 구리 등 높은 열전도성을 갖는 도전성 금속을 사용할 수 있다.
상기 절연층(24)은 제 1 배선(20∼22)을 덮도록 절연층(14)의 표면(14E)에 설치된다. 상기 절연층(24)은 제 1 배선(20)의 일부를 노출하는 개구부(24A)와, 제 1 배선(21)의 일부를 노출하는 개구부(24B)와, 제 1 배선(22)의 일부를 노출하는 개구부(24C)를 갖는다. 상기 절연층(24)으로서, 에폭시계 수지 또는 폴리이미드계 수지와 같은 수지층을 사용할 수 있다.
상기 제 2 비어(27)는 개구부(24A)에 설치되며, 상기 제 1 배선(20)에 전기적으로 접속된다. 상기 제 2 비어(28)는 개구부(24B)에 설치된다. 상기 제 2 비어(28)는 제 1 배선(21)에 열적으로 접속된다. 상기 제 2 비어(29)는 개구부(24C)에 설치된다. 상기 제 2 비어(29)는 제 1 배선(22)에 전기적으로 접속된다. 상기 제 2 비어(27∼29)의 재료로서, 예를 들어 구리 등 높은 열전도성을 갖는 도전성 금속을 사용할 수 있다.
상기 제 2 배선(32∼34)은 절연층(24)의 표면(24E)에 형성된다. 상기 제 2 배선(32)은 제 2 비어(27)와 일체로 구성된다. 상기 제 2 배선(33)은 제 2 비어(28)와 일체로 구성된다. 상기 제 2 배선(34)은 제 2 외부 접속 단자(54)의 위치로부터 2극 안테나(60)의 위치까지 연장되며, 상기 2극 안테나(60) 측의 단부에서 제 2 비어와 일체로 구성된다. 상기 제 2 배선(32∼34)의 재료로서, 예를 들어 구리 등 높은 열전도성을 갖는 도전성 금속을 사용할 수 있다.
상기 절연층(36)은 제 2 배선(32∼34)을 덮도록 절연층(24)의 표면(24E)에 설치된다. 상기 절연층(36)은 제 2 배선(32)의 일부를 노출하는 개구부(36A)와, 제 2 배선(33)의 일부를 노출하는 개구부(36B)와, 제 2 배선(34)의 일부를 노출하는 개구부(36C)를 갖는다. 상기 절연층(36)으로서, 에폭시계 수지 또는 폴리이미드계 수지 등과 같은 수지층을 사용할 수 있다.
상기 제 3 비어(39)는 개구부(36A)에 설치된다. 상기 제 3 비어(39)는 상기 제 2 배선(32)에 전기적으로 접속된다. 상기 제 3 비어(40)는 개구부(36B)에 설치된다. 상기 제 3 비어(40)는 제 2 배선(33)에 열적으로 접속된다. 상기 제 3 비어(41)는 개구부(36C)에 설치된다. 상기 제 3 비어(41)는 제 2 배선(34)에 전기적으로 접속된다. 상기 제 3 비어(39∼41)의 재료로서, 예를 들어 구리 등 높은 열전도성을 갖는 도전성 금속을 사용할 수 있다.
상기 제 3 배선(43∼46)은 절연층(36)의 표면(36E)에 설치된다. 상기 제 3 배선(43)은 상기 신호 범프(55)의 위치로부터 상기 제 1 외부 접속 단자(51)의 위치까지 길게 연장된다. 상기 제 3 배선(44)은 상기 접지 범프(52)의 위치로부터 상기 제 1 외부 접속 단자(51)의 위치까지 연장되며, 상기 접지 범프(52) 측(도 2에서 우측)의 단부가 상기 제 3 비어(39)와 일체로 구성된다.
상기 제 3 배선(45)은 제 3 비어(40)와 일체로 구성된다. 상기 제 3 배선(46)은 제 3 비어(41)와 일체로 구성된다. 상기 제 3 배선(43∼46)의 재료로서, 예를 들어 구리 등 높은 열전도성을 갖는 도전성 금속을 사용할 수 있다.
상기 보호 필름(48)은 제 3 배선(43∼46)을 덮도록 절연층(36)의 표면(36E)에 설치된다. 상기 보호 필름(48)은 제 3 배선(43∼46)을 보호하는 역할을 한다. 상기 보호 필름(48)에 복수개의 개구가 형성된다. 그 결과, 접속부(43A, 43B, 44A, 44B, 45A, 46A)가 형성된다.
상기 제 1 외부 접속 단자(51)는 접속부(43A, 44A)에 설치된다. 상기 제 1 외부 접속 단자(51)는 배선 기판(11)을 마더 보드(도시 생략)와 같은 실장 기판에 전기적으로 접속하는 역할을 한다. 예를 들어, 상기 제 1 외부 접속 단자(51)로서 솔더 볼(solder ball)이 사용될 수 있다.
상기 제 2 외부 접속 단자(52)는 접지 범프이며, 접속부(44B)에 설치된다. 상기 제 2 외부 접속 단자(52)는 전자 부품(12)의 접지용 패드(도시 생략)에 전기적으로 접속된다. 그 결과, 상기 전자 부품(12)(상기 접지용 패드)은 제 3 배선(44)을 통해 제 1 외부 접속 단자(51)에 접속되며, 또한 제 3 비어(39), 제 2 배선(32), 제 2 비어(27), 제 1 배선(20) 및 제 1 비어(16)를 통해 방열판(57)에 전기적으로 접속된다. 이러한 구조에 의해, 상기 방열판(57)은 접지 전위(ground potential)를 갖는다.
상기 제 2 외부 접속 단자(53)는 서멀 범프이며, 접속 부(45A)에 설치된다. 상기 제 2 외부 접속 단자(53)는 전자 부품(12)에 형성된 방열 더미 패드(도시 생략)에 열적으로 접속된다. 따라서, 상기 전자 부품(12)은 제 2 외부 접속 단자(53), 제 3 배선(45), 제 3 비어(40), 제 2 배선(33), 제 2 비어(28), 제 1 배선(21) 및 제 1 비어(17)를 통해 방열판(57)에 열적으로 접속된다. 보다 구체적으 로, 제 1 비어(17)(상기 제 1 배선(21)을 포함), 제 2 비어(28)(상기 제 2 배선(33)을 포함), 및 제 3 비어(40)(상기 제 3 배선(45)을 포함)는 전자 부품(12)에서 발생된 열을 방열판(57)으로 발산하는 열적 비어로서 기능한다.
상기 제 2 외부 접속 단자(54)는 안테나용 범프이며, 접속 부(46A)에 설치된다. 상기 제 2 외부 접속 단자(54)는 전자 부품(12)의 안테나용 패드(도시 생략)에 접속된다. 따라서, 상기 전자 부품(12)은 제 2 외부 접속 단자(54), 제 3 배선(46), 제 3 비어(41), 제 2 배선(34), 제 2 비어(29), 제 1 배선(22) 및 제 1 비어(18)를 통해 2극 안테나(60)에 전기적으로 접속된다.
상기 제 2 외부 접속 단자(55)는 신호용 범프이며, 전자 부품(12)의 신호용 패드에 접속되고 상기 접속부(43B)에 설치된다. 상기 제 2 외부 접속 단자(55)는 제 3 배선(43)을 통해 제 1 외부 접속 단자(51)에 전기적으로 접속된다.
상기 방열판(57)은 절연층(14)의 표면(14F)을 덮도록 설치된다. 또한, 상기 2극 안테나(60) 또한 절연층(14)의 표면(14F)에 설치된다.
도 3은 도 2에 도시된 반도체 소자를 평면 상으로 본 도면이다. 도 3에 도시된 바와 같이, 상기 방열판(57)은, 2극 안테나(60)가 형성된 위치를 제외하고, 상기 다층 배선 구조의 제 1 표면(13A)(절연층(14)의 표면(14F))에 넓게 형성된다. 보다 구체적으로, 상기 방열판(57)은 제 1 표면(13A)의 총면적의 약 70∼80％를 점유한다. 또한, 상기 2극 안테나(60)가 형성되는 위치는 제 1 표면(13A)의 단부(본 실시예에서는 단변의 일단부) 상으로 선택되며, 상기 방열판(57)이 형성되는 영역은 2극 안테나(60)에 의해 분할되지 않는다. 또한, 2극 안테나(60)가 소정의 안테 나 형태를 취하도록 상기 2극 안테나(60)에 제거부(58)가 형성된다.
도 2를 다시 참조하여 설명을 계속한다. 예를 들면, 상기 전자 부품(12)은 RFIC(보다 구체적으로, 신호 발생용 회로) 구조와 상기 RFIC로부터 송신된 신호를 제어하는 제어 회로가 구비된 라디오 주파수 호환성 반도체 칩이다. 상기 전자 부품(12)은 전술한 바와 같이 제 2 외부 접속 단자(52)에 접속되는 접지용 패드와, 서멀 범프 역할을 하는 상기 제 2 외부 접속 단자(53)에 접속되는 더미 패드와, 상기 제 2 외부 접속 단자(54)에 접속되는 안테나용 패드와, 상기 제 2 외부 접속 단자(55)에 접속되는 신호용 패드를 갖는다(모든 패드를 도시 생략함). 상기 전자 부품(12)은 플립 칩 본딩에 의해 제 2 외부 접속 단자(52∼55)를 통해 배선 기판(11)에 접속된다. 또한, 플립 칩 본딩에 의해 서로 접속된 전자 부품(12)과 배선 기판(11) 사이에 언더필 수지(61)가 설치된다.
본 실시예에 따른 전자 장치(10)에 따르면, 상기 2극 안테나(60)는 전자 부품(12)이 접속되는 표면과 반대측의 다층 배선 구조(13)의 표면에 설치된다. 전자 부품(12)과 2극 안테나(60)가 다층 배선 구조(13)의 동일 평면 상에 설치되는 경우에 비해, 배선 기판(11)의 평면 방향에서의 크기를 저감할 수 있다. 따라서, 전자 장치(10)의 크기를 소형화할 수 있다.
또한, 전술한 바와 같이, 상기 전자 부품(12)과 상기 방열판(57)은 제 2 외부 접속 단자(53), 제 3 배선(45), 제 3 비어(40), 제 2 배선(33), 제 2 비어(28), 제 1 배선(21) 및 제 1 비어(17)(이하, 열을 전달하기 위한 경로를 "열 전달 경로"라 칭함)를 통해 열적으로 접속된다. 따라서, 상기 전자 부품(12)에서 발생된 열 은 상기 열 전달 경로를 통해 방열판(57)으로 효과적으로 전달되며, 상기 방열판(57)을 통해 방출된다. 따라서, 상기 전자 부품(12)에서 발생된 열을 효과적으로 방출할 수 있다.
또한, 본 실시예에서, 상기 전자 부품(12)에 형성된 신호용 패드, 안테나용 패드, 전원용 패드 및 접지용 패드들이 주변에 배치되는 형태이며, 그 내부에 복수개의 열 전달 경로가 형성된다. 따라서, 이 구조에 의해, 상기 전자 부품(12)에서 발생된 열을 방열판(57)으로 효과적으로 전달할 수 있다.
또한, 상기 전자 부품(12)과 상기 방열판(57)은 제 3 배선(44)과 외부 접속 단자(51)에 접속되며, 또한 제 3 비어(39), 제 2 배선(32), 제 2 비어(27), 제 1 배선(20) 및 제 1 비어(16)를 통해 서로 전기적으로 접속된다. 따라서, 상기 방열판(57)은 접지 전위를 갖도록 설정된다.
또한, 상기 2극 안테나(60)는 다층 배선 구조(13)의 제 1 표면(13A)의 단부 위치에 형성된다(도 3 참조). 또한, 상기 방열판(57)은 제 1 표면(13A)의 큰 영역에 형성된다. 따라서, 상기 2극 안테나(60)에 안테나 신호를 공급하기 위한 제 2 배선(안테나 배선)(34)과 방열판(57)이 긴 범위 내에서 서로 대향한다.
따라서, 상기 방열판(57)과 상기 안테나 배선(34)은 마이크로스트립 (microstrip) 구조를 갖고, 라디오 주파수 신호가 제 2 배선(안테나 배선)(34)에 송신되어도 손실이 발생하는 것을 방지할 수 있다. 또한, 상기 방열판(57)은 접지 전위를 갖도록 설정된다. 따라서, 상기 방열판(57)은 차폐판으로서도 기능하며, 외부로부터 전자 부품(12)으로 교란(disturbance)이 유입되는 것을 억제할 수 있 고, 전자 부품(12)에서 발생된 전자기파가 외부 장치에 영향을 주는 것을 억제할 수 있다.
또한, 상기 방열판(57)은 금속으로 형성된다. 따라서, 상기 다층 배선 구조(13)가 소위 코어리스 구조인 경우에도 보강될 수 있다. 그 결과, 전자 장치(10)의 기계적 강도를 향상시킬 수 있다. 따라서, 전자 장치(10)의 안정성을 증대시킬 수 있다.
본 실시예에서는 다층 배선 구조(13)에 설치된 층의 갯수(설치된 절연층과 배선의 갯수)가 3개인 경우를 예로서 설명하였으나, 상기 다층 배선 구조(13)에 설치되는 층의 갯수는 2개 또는 3개 또는 그 이상일 수 있다.
이하, 본 발명의 실시예에 따른 배선 기판 및 전자 장치의 제조 방법에 대해 상세하게 설명한다. 제조 방법에 대한 이하의 설명은, 도 2 및 도 3에 도시된 전자 장치(10)의 제조 방법을 예로 한 것이다.
도 4 내지 도 10은 상기 배선 기판(11)과 상기 전자 장치(10)의 제조 단계를 도시한 도면이다. 도 4 내지 도 10에서, 도 2 및 도 3에 도시된 전자 장치(10)와 동일한 구성요소에 대해서는 동일한 참조부호를 붙이고, 그 설명은 적절히 생략한다.
배선 기판(11)과 전자 장치(10)를 제조하기 위하여, 도 4에 도시된 바와 같이, 다층 배선 구조를 형성하기 위한 지지판으로서 기능하는 금속판(70)을 먼저 준비한다. 예를 들면, 상기 금속판(70)으로서 금속 포일(metal foil)을 사용할 수 있다. 예를 들어, 구리 포일을 금속 포일로서 사용할 수 있고, 그 두께는 예를 들 어 20 내지 30㎛로 설정할 수 있다.
도 5에 도시된 바와 같이, 개구부(14A∼14C)를 갖는 절연층(14)을 금속판(70)의 표면(70A)에 형성하고, 이후 제 1 비어(16∼18)와 제 1 배선(20∼22)을 순차적으로 형성한다.
보다 구체적으로, 예를 들면, 상기 금속판(70)의 표면(70A) 상에 절연층(14)으로서의 수지층을 형성하도록 수지 필름을 부착한 후, 개구부(14A∼14C)를 레이저 가공에 의해 형성한다. 그 다음, 상기 수지층을 덮도록 무전해 도금으로 시드층(도시 생략)을 형성하고, 제 1 배선(20∼22)이 형성되는 영역만을 노출하는 개구부를 갖는 레지스트 필름을 상기 시드층에 설치한다.
계속하여, 상기 시드층을 공급층(feeding layer)으로서 이용하여 전해 도금법으로 상기 개구부로부터 노출된 시드층 상에 도전성 금속을 적층한다. 그 다음, 상기 레지스트 필름과 상기 레지스트 필름으로 덮인 시드층을 제거하여 제 1 비어(16∼18)와 제 1 배선(20∼22)을 형성한다. 상기 수지층의 재료로서, 예를 들면, 에폭시계 수지 또는 폴리이미드계 수지가 사용될 수 있다. 상기 시드층과 상기 도전성 금속의 재료로서, 예를 들면, 구리가 사용될 수 있다.
다음으로, 도 6에 도시된 단계에서, 절연층(24, 36), 제 2 및 제 3 비어(27∼29, 39∼41) 및 제 2 및 제 3 배선(32∼34, 43∼46)이 도 5에 도시된 단계와 동일한 방법으로 도 5에 도시된 구조 상에 형성된다.
그 다음, 도 7에 도시된 바와 같이, 상기 제 3 배선(43∼46)의 접속부(43A∼46A, 43B, 44B)를 노출하는 개구부를 갖는 보호 필름(48)(솔더 레지스트)을 도 6에 도시된 구조 상에 형성한다. 그 결과, 다층 배선 구조(13)가 형성된다. 또한, 도 5 내지 도 7에 도시된 단계들은 다층 배선 구조 형성 단계에 대응한다.
그 후, 도 8에 도시된 단계에서, 상기 금속판(70) 상에 제거부(58)를 형성한다. 그 결과, 도 3에 도시된 평면 형태를 갖는 방열판(57)과 2극 안테나(60)가 동시에 형성된다(금속판 처리 단계). 예를 들어, 상기 제거부(58)는 금속판(70)을 에칭함으로써 형성된다. 에칭은 습식 에칭 또는 건식 에칭이 사용될 수 있다. 구체적으로, 금속판(70) 상에 에칭 레지스트를 형성하고, 방열판(57)과 2극 안테나(60)에 상응하는 소정의 형태를 갖도록 패터닝한 다음, 에칭을 실시하기 위한 마스크로서 이용한다. 그 결과, 방열판(57)과 2극 안테나(60)가 동시에 형성된다.
따라서, 본 실시예에서는 다층 배선 구조(13)를 형성하기 위한 지지판 역할을 하는 금속판을, 방열판(57)과 2극 안테나(60)가 동시에 형성되도록 패터닝한다. 따라서, 금속판(70)을 제거한 후 방열판(57)과 2극 안테나(60)를 새로 형성하는 방법에 비해, 배선 구조(11)를 제조하는 공정 수를 저감할 수 있다. 또한, 상기 방열판(57)과 2극 안테나(60)를 별도로 형성하는 방법에 비해, 본 실시예에서는 방열판(57)과 2극 안테나(60)가 동시에 형성된다. 따라서, 제조 공정 수를 저감할 수 있다. 따라서, 본 실시예에 따른 제조 방법에 따르면, 배선 기판(11)의 제조 비용을 절감할 수 있다.
계속하여, 도 9에 도시된 단계에서, 상기 접속부(43B, 44B, 45A, 46A)에 제 2 외부 접속 단자(52∼55)가 형성된다. 그 결과, 배선 기판(11)이 형성된다. 상기 제 2 외부 접속 단자(52∼55)로서, 예를 들어 솔더 범프를 사용할 수 있다. 또 한, 상기 제 2 외부 접속 단자(52∼55)로서 솔더 범프가 사용되는 경우, 상기 제 2 외부 접속 단자(52∼55)는 예를 들어 Super Jufit법(Showa Denko K.K.의 등록상표)으로 형성될 수 있다.
그 다음, 도 10에 도시된 단계에서, 상기 제 2 외부 접속 단자(52∼55)에 전자 부품(12)의 개별 패드들을 접속한다(플립칩 본딩). 그 후, 배선 기판(11)과 전자 부품(12) 사이에 언더필 수지(61)를 배치한다. 그 후, 상기 보호 필름(48)으로부터 노출된 배선 기판(11)의 제 3 배선(43, 44)의 부분에 제 1 외부 접속 단자(51)를 설치한다. 그 결과, 배선 기판(11)과 전자 부품(12)을 포함하는 전자 장치(10)가 제조된다.
다음으로, 변형예에 대해 설명한다. 도 11 내지 도 13은 본 실시예의 변형예에 따른 제조 방법을 도시하고 있다. 변형예에 따른 제조 방법은 도 7 및 본 실시예에 따른 제조 방법과 동일한 제조 단계를 갖기 때문에, 도 7 이후의 제조 단계에 대해 설명한다.
도 7에 도시된 바와 같이 다층 배선 구조(13)가 형성되면, 이어서 변형예에서는 도 11에 도시된 바와 같이 다층 배선 구조(13) 상에 전자 부품(12)을 설치한다. 보다 구체적으로, 제 2 외부 접속 단자(52∼55)를 접속부(43B, 44B, 45A, 46A)에 먼저 형성하고, 전자 부품(12)의 개별 패드들을 제 2 외부 접속 단자(52∼55)에 접속(플립칩 접속)한다. 그 다음, 배선 기판(11)과 전자 부품(12) 사이에 언더필 수지(61)를 설치한다.
그 다음, 도 12에 도시된 단계에서, 도 3에 도시된 평면 형상을 갖는 방열 판(57)과 2극 안테나(60)가 동시에 형성되도록, 금속판(70)에 제거부(58)를 형성한다(금속판 처리 단계). 상기 제거부(58)는 실시예와 동일한 방식으로 금속판(70)을 에칭(습식 에칭 또는 건식 에칭)하여 형성할 수 있다. 변형예에서도, 방열판(57)과 2극 안테나(60)는 동시에 형성된다. 따라서, 제조 공정 수를 저감할 수 있고, 비용을 절감할 수 있다.
그 다음, 보호 필름(48)으로부터 노출되는 배선 기판(11)의 제 3 배선(43, 44)의 부분에 제 1 외부 접속 단자(51)를 배치한다. 그 결과, 변형예에 따른 제조 방법에 의하면, 배선 기판(11)과 전자 부품(12)을 포함하는 전자 장치(10)가 상기 실시예에 따른 제조 방법에서와 동일한 방식으로 제조된다.
상기 실시예에 따른 반도체 소자의 제조 방법에서는, 단일 금속판(70)에 단일 다층 배선 구조(13)가 형성된 경우를 예로서 설명하였으나, 복수개의 다층 배선 구조(13)를 단일 금속판(70)에 형성한 다음, 각각의 다층 배선 구조(13)에 전자 부품(12)을 실장한 후, 상기 금속판(70)을 절단함으로써, 복수개의 전자 장치(10)를 제조할 수도 있다.
또한, 2개의 금속판(70)을 서로 대향하도록 배치하고 접착제로 그들의 단부를 접착하여, 상기 2개의 금속판(70)에 다층 배선 구조(13)를 형성한 다음, 상기 다층 배선 구조(13) 상에 전자 부품(12)을 실장한 후, 상기 2개의 금속판(70)을 분리한 다음, 방열판(57)과 2극 안테나(60)를 형성하는 방법을 이용할 수도 있다.
또한, 상기 실시예에서는 다층 배선 구조(13)에 형성되는 안테나의 예로서 2극 안테나를 들어 설명하였으나, 다른 구조를 갖는 안테나(예를 들면, 패치(patch) 안테나 또는 역'F'자형 안테나)를 적용할 수도 있다.
또한, 상기 실시예에서는 열을 전달하는 경로(소위 서멀 비어)로서, 제 1 내지 제 3 비어(17, 28, 40)와 제 1 내지 제 3 배선(21, 33, 45)이 이용된 구조를 예로 설명하였으나, 상기 경로가 어스되고(earthed), 그에 따라 접지로서 역할하는 구조를 채용할 수도 있다.
도 1은 종래 반도체 소자를 도시한 단면도.
도 2는 본 발명의 일 실시예에 따른 반도체 소자를 도시한 단면도.
도 3은 도 2에 도시된 반도체 소자를 평면 상에서 본 도면.
도 4는 본 발명의 실시예에 따른 반도체 소자의 제조 단계를 도시한 도면(그 1).
도 5는 본 발명의 실시예에 따른 반도체 소자의 제조 단계를 도시한 도면(그 2).
도 6은 본 발명의 실시예에 따른 반도체 소자의 제조 단계를 도시한 도면(그 3).
도 7은 본 발명의 실시예에 따른 반도체 소자의 제조 단계를 도시한 도면(그 4).
도 8은 본 발명의 실시예에 따른 반도체 소자의 제조 단계를 도시한 도면(그 5).
도 9는 본 발명의 실시예에 따른 반도체 소자의 제조 단계를 도시한 도면(그 6).
도 10은 본 발명의 실시예에 따른 반도체 소자의 제조 단계를 도시한 도면(그 7).
도 11은 변형예에 따른 반도체 소자의 제조 단계를 도시한 도면(그 1).
도 12는 변형예에 따른 반도체 소자의 제조 단계를 도시한 도면(그 2).
도 13은 변형예에 따른 반도체 소자의 제조 단계를 도시한 도면(그 3).
*도면의 주요 부분에 대한 부호의 설명*
10: 전자 장치
11: 배선 기판
12: 전자 부품
13: 다층 배선 구조
14, 24, 36: 절연층
16∼18: 제 1 비어
20∼22: 제 1 배선
27∼29: 제 2 비어
32∼34: 제 2 배선
39∼41: 제 3 비어
43∼46: 제 3 배선
48: 보호 필름
51: 제 1 외부 접속 단자
52∼55: 제 2 외부 접속 단자
57: 방열판
60: 2극 안테나

Claims (11)

  1. 절연층과 배선층이 적층되는 다층 배선 구조;
    상기 다층 배선 구조의 한면에 설치되는 전자 부품;
    상기 다층 배선 구조의 상기 한면과는 반대측의 타면에 형성된 수동 부품;
    상기 다층 배선 구조의 상기 타면에 형성된 방열 부재; 및
    상기 다층 배선 구조에 형성되고, 일단부가 상기 방열 부재에 열적으로 접속되며, 타단부가 상기 전자 부품에 열적으로 접속되는 방열 경로(radiating path)를 포함하는 전자 장치.
  2. 제 1 항에 있어서,
    상기 다층 배선 구조의 상기 한면에 설치된 방열용 서멀 범프(thermal bump)를 더 포함하고,
    상기 전자 부품은 상기 방열용 서멀 범프를 통하여 상기 방열 경로에 열적으로 접속된 전자 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 방열 부재는 접지(ground) 접속된 전자 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 수동 부품은 안테나인 전자 장치.
  5. 제 2 항에 있어서,
    상기 배선층은, 상기 방열 경로를 형성하는, 방열 배선(radiating wiring)과 상기 방열 배선에 접속된 방열 비어(radiating via)를 포함하고,
    상기 방열 비어는 상기 방열 부재에 접속되고, 상기 방열 배선은 상기 방열용 서멀 범프에 접속되며,
    상기 방열용 서멀 범프는 상기 전자 부품의 더미 패드에 접속된 전자 장치.
  6. 금속판 상에 절연층, 배선 비어 및 배선을 순차적으로 설치하여 다층 배선 구조를 형성하는 다층 배선 구조 형성 단계;
    수동 부품을 형성하기 위해 상기 금속판을 패터닝하는 금속판 처리 단계; 및
    상기 수동 부품이 형성되는 상기 다층 배선 구조의 면과 반대측의 면상에 전자 부품을 실장하는 실장 단계를 포함하고,
    상기 다층 배선 구조 형성 단계에서, 방열 경로를 형성하는 방열 비어가 상기 배선 및 상기 배선 비어와 함께 동시에 형성되며,
    상기 금속판 처리 단계에서, 방열판이 상기 수동 부품과 함께 상기 금속판으로부터 동시에 형성되는 전자 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 수동 부품이 형성되는 상기 다층 배선 구조의 면과 반대측의 면상에 방열용 서멀 범프를 형성하는 서멀 범프 형성 단계를 더 포함하고,
    상기 전자 부품은 상기 실장 단계에서, 상기 서멀 범프를 통해 상기 방열 경로에 열적으로 접속되는 전자 장치의 제조 방법.
  8. 절연층과 배선층이 적층되고, 한면에 전자 부품이 실장되는 다층 배선 구조;
    상기 다층 배선 구조의 상기 한면과는 반대측의 타면에 형성되는 수동 부품;
    상기 다층 배선 구조의 상기 타면에 형성된 방열 부재; 및
    상기 다층 배선 구조에 형성되고, 일단부가 상기 방열 부재에 열적으로 접속되며, 타단부가 상기 전자 부품에 열적으로 접속된 방열 경로를 포함하는 배선 기판.
  9. 제 8 항에 있어서,
    상기 방열 부재는 접지 접속된 배선 기판.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 수동 부품은 안테나인 배선 기판.
  11. 금속판 상에 절연층, 배선 비어 및 배선을 순차적으로 설치하여 다층 배선 구조를 형성하는 다층 배선 구조 형성 단계; 및
    수동 부품을 형성하기 위해 상기 금속판을 패터닝하는 금속판 처리 단계를 포함하고,
    상기 다층 배선 구조 형성 단계에서, 방열 경로를 형성하는 방열 비어가 상기 배선 및 상기 배선 비어와 함께 동시에 형성되며,
    상기 금속판 처리 단계에서, 방열판이 상기 수동 부품과 함께 상기 금속판으로부터 동시에 형성되는 배선 기판의 제조 방법.
KR1020080133189A 2007-12-27 2008-12-24 전자 장치 및 그 제조 방법과, 배선 기판 및 그 제조 방법 KR101454419B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007335691A JP5314889B2 (ja) 2007-12-27 2007-12-27 電子装置及びその製造方法及び配線基板及びその製造方法
JPJP-P-2007-335691 2007-12-27

Publications (2)

Publication Number Publication Date
KR20090071443A true KR20090071443A (ko) 2009-07-01
KR101454419B1 KR101454419B1 (ko) 2014-10-27

Family

ID=40796725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133189A KR101454419B1 (ko) 2007-12-27 2008-12-24 전자 장치 및 그 제조 방법과, 배선 기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8053677B2 (ko)
JP (1) JP5314889B2 (ko)
KR (1) KR101454419B1 (ko)
TW (1) TW200934350A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101457338B1 (ko) * 2013-07-15 2014-11-04 대덕전자 주식회사 회로배선판 제조방법
WO2014185665A1 (ko) * 2013-05-14 2014-11-20 (주)실리콘화일 방열 특성이 개선된 반도체 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US8319318B2 (en) * 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US20110253439A1 (en) * 2010-04-20 2011-10-20 Subtron Technology Co. Ltd. Circuit substrate and manufacturing method thereof
US8411444B2 (en) * 2010-09-15 2013-04-02 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
JP5879030B2 (ja) * 2010-11-16 2016-03-08 新光電気工業株式会社 電子部品パッケージ及びその製造方法
JP5634571B2 (ja) * 2012-12-21 2014-12-03 キヤノン株式会社 プリント配線板、プリント回路板及びプリント回路板の製造方法
WO2015198770A1 (ja) * 2014-06-25 2015-12-30 株式会社村田製作所 電子機器
US11195787B2 (en) * 2016-02-17 2021-12-07 Infineon Technologies Ag Semiconductor device including an antenna
EP4160824A4 (en) 2020-05-26 2024-07-17 Fujikura Ltd WIRELESS COMMUNICATIONS MODULE

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3082789B2 (ja) * 1991-07-31 2000-08-28 ソニー株式会社 回路装置
JP3472678B2 (ja) * 1997-02-20 2003-12-02 シャープ株式会社 アンテナ一体化マイクロ波・ミリ波回路
JP2000091717A (ja) 1998-09-10 2000-03-31 Tdk Corp ミリ波システム
WO2003021664A1 (fr) * 2001-08-31 2003-03-13 Hitachi, Ltd. Dispositif semiconducteur, corps structurel et dispositif electronique
JP4912716B2 (ja) * 2006-03-29 2012-04-11 新光電気工業株式会社 配線基板の製造方法、及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185665A1 (ko) * 2013-05-14 2014-11-20 (주)실리콘화일 방열 특성이 개선된 반도체 장치
US9613881B2 (en) 2013-05-14 2017-04-04 SK Hynix Inc. Semiconductor device having improved heat-dissipation characteristics
KR101457338B1 (ko) * 2013-07-15 2014-11-04 대덕전자 주식회사 회로배선판 제조방법

Also Published As

Publication number Publication date
KR101454419B1 (ko) 2014-10-27
US20090166072A1 (en) 2009-07-02
JP2009158744A (ja) 2009-07-16
TW200934350A (en) 2009-08-01
US8053677B2 (en) 2011-11-08
JP5314889B2 (ja) 2013-10-16

Similar Documents

Publication Publication Date Title
KR101454419B1 (ko) 전자 장치 및 그 제조 방법과, 배선 기판 및 그 제조 방법
US20230130259A1 (en) Radio frequency device packages
TWI809309B (zh) 半導體裝置以及其製造方法
US6461895B1 (en) Process for making active interposer for high performance packaging applications
US7841076B2 (en) Manufacturing method of wiring substrate and manufacturing method of semiconductor device
US20170062394A1 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US6889429B2 (en) Method of making a lead-free integrated circuit package
JP5592053B2 (ja) 半導体装置及びその製造方法
US20070029667A1 (en) Semiconductor device
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
KR20080093909A (ko) 히트 싱크 및 그라운드 차폐의 기능들을 개선하기 위한반도체 디바이스 패키지
US20150223318A1 (en) Multilayer wiring board
KR101781446B1 (ko) Ｅｍｉ 보호 기능을 갖는 전자 모듈
TW202207414A (zh) 半導體元件
US8446020B2 (en) Multi-chip module
EP1487017A2 (en) Thermally Enhanced Substrate for a BGA
US8872329B1 (en) Extended landing pad substrate package structure and method
US11316249B2 (en) Semiconductor device package
KR20110093408A (ko) 매립형 인쇄회로기판 및 그 제조방법
US20190252325A1 (en) Chip package structure and manufacturing method thereof
JP4128440B2 (ja) 部品内蔵モジュール
KR20200071920A (ko) 반도체 패키지 및 그 제조방법
US20240282724A1 (en) Antenna-integrated high-frequency semiconductor package and method of manufacturing same
US20230144361A1 (en) Wiring substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 6