JP5634571B2 - プリント配線板、プリント回路板及びプリント回路板の製造方法 - Google Patents
プリント配線板、プリント回路板及びプリント回路板の製造方法 Download PDFInfo
- Publication number
- JP5634571B2 JP5634571B2 JP2013149065A JP2013149065A JP5634571B2 JP 5634571 B2 JP5634571 B2 JP 5634571B2 JP 2013149065 A JP2013149065 A JP 2013149065A JP 2013149065 A JP2013149065 A JP 2013149065A JP 5634571 B2 JP5634571 B2 JP 5634571B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- hole
- lands
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、放熱板付きの電子部品が実装されるプリント配線板、電子部品を備えたプリント回路板、プリント回路板の製造方法に関するものである。
プリント配線板に実装されるリード電極を有する電子部品のプリント配線板と対向する面には、放熱板が設けられている。また、プリント配線板の電子部品と対向する面には伝熱パターンが形成されている。電子部品の放熱板と、プリント配線板の伝熱パターンとは、クリームはんだ等により接合される。
一方、旧来のリードフレームの規格(QFP型、SOP型などの半導体パッケージ)で作られた放熱板付き電子部品の場合、電子部品のリード電極の底面と放熱板の底面までの間には隙間(スタンドオフ)が形成されている。一般的にJEDECのパッケージ規格などにより、スタンドオフは100±50μmである。
この放熱板付き電子部品はリード間が0.4mmピッチなどの狭ピッチ部品に使用されることも多い。従って、リード間ブリッジを防止するためには、電子部品の放熱板と、プリント配線板の伝熱パターンを接合するクリームはんだの厚みを、できるだけ薄くすることが必要となる。その結果、電子部品のスタンドオフの値が生産時の公差でばらつく。特に、スタンドオフの値がクリームはんだの厚み以上となった場合は、電子部品の放熱板とプリント配線板の伝熱パターンとの未接合が発生することがあった。また、クリームはんだの印刷時には、スキージによりクリームはんだをかき取ることになるので、クリームはんだの印刷体積にもばらつきが生じ、電子部品の放熱板とプリント配線板の伝熱パターンとの未接合が発生することがあった。
そこで、伝熱パターンをソルダーレジストで分割する技術が提案されている(特許文献1参照)。この特許文献1では、伝熱パターンの全面にクリームはんだを塗布し、溶融時にソルダーレジストの部分のクリームはんだが表面張力で伝熱パターンの露出している部分に移動して盛り上がる凝集効果を利用して、接合不良を抑制している。
また、スルーホールを介して内層又は実装される表層とは反対側の表層に配置された導体に放熱する技術も提案されている(特許文献2参照)。この特許文献2では、溶融したはんだがスルーホールに流入するのを防止するために、ソルダーレジストの部分にスルーホールを設け、クリームはんだは、ソルダーレジストの部分を避けて伝熱パターンの露出するはんだ領域にのみ印刷するようにしている。
しかしながら、前記特許文献1では、電子部品の熱をプリント配線板に逃がすためのスルーホールがないため、放熱効果が不十分である。
また、前記特許文献2では、クリームはんだをはんだ領域にのみ印刷するため、はんだ溶融時にはんだが表面張力で盛り上がる凝集効果がない。即ち、スタンドオフのばらつきでスタンドオフが大きな電子部品に対して、電子部品の放熱板とプリント配線板の伝熱パターンとの未接合が発生する恐れがある。
前記特許文献2において、仮に前記特許文献1のようにクリームはんだを伝熱パターンの全面に塗布して凝集効果を得ようとすると、全てのはんだ領域がスルーホールに隣接しているため、溶融後のはんだがスルーホールに流入してしまう。つまり、クリームはんだを伝熱パターンの全面に塗布した場合においても、電子部品の放熱板とプリント配線板の伝熱パターンの未接合が発生する恐れがある。
そこで、本発明は、放熱板を有する電子部品を実装した際に、伝熱パターンにおける電子部品の放熱板との接合性を向上させつつ、電子部品の放熱性を向上させることができるプリント配線板、プリント回路板及びプリント回路板の製造方法を提供する。
本発明のプリント配線板は、放熱板を有する電子部品が実装される第1表層において前記電子部品の前記放熱板に相対する位置に配置された伝熱パターンが形成されたプリント配線板において、前記伝熱パターンには、前記プリント配線板を厚み方向に貫通するスルーホールが形成され、前記スルーホールには前記伝熱パターンと熱的に接続されたスルーホール導体が形成されており、少なくとも前記第1表層に対して裏側の第2表層には、前記スルーホール導体に熱的に接続された導体パターンが配置されており、前記伝熱パターンは、ソルダーレジストにより覆われており、前記ソルダーレジストから露出することではんだを凝集させて前記放熱板と熱的に接続するための複数の接続用ランドを形成しており、前記複数の接続用ランドは、複数の第1ランドからなる第1ランド群と、複数の第2ランドからなる第2ランド群とで構成されており、前記第1ランドのおのおのは前記スルーホールと隣接しており、前記第2ランドのおのおのは前記スルーホールと隣接していないことを特徴とする。
本発明によれば、放熱板を有する電子部品を実装した際に、伝熱パターンにおける電子部品の放熱板との接合性を向上させつつ、電子部品の放熱性を向上させることができる。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
[第1実施形態]
図1は、本発明の第1実施形態に係るプリント回路板の概略構成を示す説明図である。図1(a)は、プリント配線板における電子部品が搭載される部分を示す平面図、図1(b)は、図1(a)のA−A線に沿うプリント回路板の断面図である。プリント回路板300は、電子部品としての半導体パッケージ200とプリント配線板100とを備えている。半導体パッケージ200は、プリント配線板100に実装されている。
図1は、本発明の第1実施形態に係るプリント回路板の概略構成を示す説明図である。図1(a)は、プリント配線板における電子部品が搭載される部分を示す平面図、図1(b)は、図1(a)のA−A線に沿うプリント回路板の断面図である。プリント回路板300は、電子部品としての半導体パッケージ200とプリント配線板100とを備えている。半導体パッケージ200は、プリント配線板100に実装されている。
半導体パッケージ200は、QFP(Quad Flat Package)型の半導体パッケージである。半導体パッケージ200は、四角形状(直方体形状)のパッケージ本体201と、パッケージ本体201の裏面(底面)に設けられた四角形状の放熱板202と、パッケージ本体201から突出する複数のリード(電極)203とを備えている。パッケージ本体201及び放熱板202は正方形状である。
プリント配線板100は、第1表層である表層101と、表層101に対して裏側の第2表層である表層102と、表層101と表層102との間の内層103とが誘電体層104,105を介して積層された3層構造のプリント配線板である。表層101,102及び内層103は、導体パターンが配置される導体層である。なお、第1実施形態では、導体層が3層の場合、即ち内層103が1層の場合について説明するが、内層103が複数層あってもよい。また、内層103のない2層構造であってもよく、導体層が複数層あればよい。
半導体パッケージ200は、プリント配線板100の表層101に実装される。つまり、表層101が、半導体パッケージ200が実装される実装面である。
プリント配線板100は、表層101において半導体パッケージ200の放熱板202に相対する位置に配置された伝熱パターン111を有している。伝熱パターン111は、放熱板202と略同一形状かつ略同一面積の四角形状の板状の導体パターンである。具体的には、伝熱パターン111は、正方形状の板状の導体パターンである。
また、プリント配線板100は、表層101において伝熱パターン111の外周に伝熱パターン111と間隔をあけて配置され、半導体パッケージ200のリード203が接合される複数のリード用ランド(電極用ランド)112を有している。これら複数のリード用ランド112は、互いに間隔をあけて配置されている。第1実施形態では、半導体パッケージ200がQFP型であるため、リード用ランド112は、伝熱パターン111の四辺に沿って複数配置されている。したがって、伝熱パターン111は、これら複数のリード用ランド112に囲われている。
半導体パッケージ200の各リード203は、はんだで各リード用ランド112に接合される。このとき、半導体パッケージ200の放熱板202とプリント配線板100の伝熱パターン111とは、互いに対向する。半導体パッケージ200の放熱板202とプリント配線板100の伝熱パターン111との間には、スタンドオフ(リード203の底面と放熱板202の底面との間の距離)dがあるため、直接接触はしていない。したがって、放熱板202と伝熱パターン111との間には、これらを熱的に接続するために、はんだ接合部としてのはんだ150が設けられている。
また、放熱板202と伝熱パターン111とは、リード203により周囲が囲われることになるので、直接大気への放熱効果が低い。そこで、プリント配線板100には、伝熱パターン111に対応する位置において、厚み方向Xに貫通するスルーホール121が形成されている。スルーホール121には、伝熱パターン111に熱的に接続されたスルーホール導体122が形成されている。また、プリント配線板100は、表層102及び内層103のうち少なくとも1つの層、第1実施形態では、表層102及び内層103に配置され、スルーホール導体122に熱的に接続された導体パターン133,134を有している。
表層102に配置された導体パターン133及び内層103に配置された導体パターン134は、平面状の導体パターンであり、伝熱パターン111よりも大面積であり、熱容量が伝熱パターン111よりも大きい。したがって、スルーホール導体122で伝熱パターン111と導体パターン133,134とを熱的に接続することにより、伝熱パターン111に伝達した熱を、スルーホール導体122を介して導体パターン133,134に効果的に放熱することができる。
第1実施形態では、スルーホール導体122が配置されたスルーホール121が互いに間隔をあけて複数形成されている。そして、複数のスルーホール121は、伝熱パターン111の面に沿う方向に直線状に配列されている。これら直線状に配列された複数のスルーホール121で第1スルーホール群としてのスルーホール群131が形成されている。このようにスルーホール121を多く形成することで、伝熱パターン111の放熱効果が高まる。
第1実施形態では、スルーホール群131が、互いに交差(直交)するように複数(2つ)配置されている。更に、各スルーホール群131は、伝熱パターン111の中心位置を通るように配置されている。具体的には、各スルーホール群131は、伝熱パターン111の互いに対向する2つの辺の中央を結ぶ線上に配置、つまり、+状に配置されている。
表層101には、不図示の配線パターンなどを保護するために、ソルダーレジスト140が設けられている。ソルダーレジスト140は、はんだ接合する電極用ランド、第1実施形態では、リード用ランド112を露出するように形成されている。
伝熱パターン111は、ソルダーレジスト140により区切られて放熱板202にはんだ150で接合可能に露出する複数(図1では64個)の接続用ランド160と、ソルダーレジスト140で覆われた部分とを有している。各接続用ランド160は、互いに間隔をあけて形成されている。なお、伝熱パターン111は、スルーホール121のスルーホール導体122に接続された部分(スルーホール121が貫通する部分)も、ソルダーレジスト140に区切られて露出している。
複数の接続用ランド160は、スルーホール121に隣接する複数の第1ランド(ランド161)からなる第1ランド群と、スルーホール121に隣接しない複数の第2ランド(ランド162)からなる第2ランド群とで構成されている。図1では、ランド161は28個、ランド162は36個図示されている。つまり、伝熱パターン111は、ランド161を複数有し、ランド162を複数有している。ランド161は、スルーホール群131に隣接する領域(第1領域)R1に形成され、ランド162は、スルーホール群131に隣接しない領域(第2領域)R2に形成されている。複数のランド161の各々は、複数のスルーホール121のうちの少なくとも1つと隣接しており、複数のランド162の各々は、複数のスルーホール121のいずれにも隣接していない。
第1実施形態では、複数の接続用ランド160及び複数のスルーホール121が、表層101において正方格子状に配列されている。各接続用ランド160は、互いに同一面積、同一形状(円形状)に形成されている。つまり、接続用ランド160及びスルーホール121は、その中心が正方格子の格子点に位置するように整列して配置されている。
また、図1の場合、ランド161は、スルーホール121に直接隣接しているが、ランド162は、スルーホール121との間にランド161が介在している。つまり、ランド162は、ランド161に対してスルーホール121が配置された側とは反対側に配置されている。このように、スルーホール121とランド162との間には、ランド161が介在する。
プリント回路板300の製造時には、リード用ランド112及び伝熱パターン111の全面に一括してクリームはんだを印刷する。次いで、プリント配線板100上に半導体パッケージ200を載置する。次いで、リフロー工程で加熱溶融して、リード203とリード用ランド112とをはんだで接合させると共に、放熱板202と伝熱パターン111とをはんだ150で接合させる。このとき、放熱板202と伝熱パターン111との接合不良を抑制するために、伝熱パターン111上に印刷したクリームはんだの溶融時に、伝熱パターン111上にもソルダーレジスト140を形成している。
伝熱パターン111(ソルダーレジスト140)及びリード用ランド112上に一括して印刷されたクリームはんだは、溶融することにより、複数のランド161、162に凝集し、冷却されて固化する。スルーホール群131に隣接する領域(第1領域)R1に印刷されたはんだは、図1(b)に示すように、スルーホール121に流入する可能性が高い。一方、スルーホール群131に隣接しない領域(第2領域)R2に印刷されたはんだは、スルーホール121へ流入する事はない。従って、スルーホール121の少なくとも1つの内部には、はんだが入り込んだ状態で固化することとなる。
本実施の形態では、第1領域R1に印刷されたはんだを積極的にスルーホール121に流入させることで、第2領域R2に印刷されたはんだが、スルーホール121に流入することを抑制している。従って、半導体パッケージ200をプリント配線板100に実装しはんだを固化させた状態としては、以下のようになる。すなわち、スルーホール群131に隣接しない領域(第2領域)R2に配置されたランド162は、はんだ150により放熱板202に接合されている。一方、スルーホール群131に隣接する領域(第1領域)R1に配置されたランド161の少なくとも1つ(一部)は、はんだ150の不足により、放熱板202に接合されていない。この時、スルーホール121の少なくとも1つの内部には、はんだが入り込んだ状態で固化している。
第2領域R2に印刷されたはんだはスルーホール121に流入することなく、複数のランド162に向かって凝集し、固化することで、放熱板202と各ランド162とを接合する複数のはんだ接合部とてのはんだ150が形成される。その時のランド162の面積と凝集効果(はんだの高さ)の関係を特定するために以下の検討を行った。
(実験例1)
図2を使ってリフロー工程時のはんだの凝集効果について説明する。図2(a)は、図1(a)のB−B線に沿うプリント配線板の断面図である。図2(b)は、1つの格子の面積に対する接続用ランドの面積の割合(面積比)と凝集効果との関係を示すグラフである。
図2を使ってリフロー工程時のはんだの凝集効果について説明する。図2(a)は、図1(a)のB−B線に沿うプリント配線板の断面図である。図2(b)は、1つの格子の面積に対する接続用ランドの面積の割合(面積比)と凝集効果との関係を示すグラフである。
図2(a)に示すように、ソルダーレジスト140を介して伝熱パターン111上に一様にクリームはんだ150Aを塗布し、加熱を行うことにより、クリームはんだ150Aが溶融して、溶融はんだ150Bが表面張力により接続用ランド160に凝集する。この凝集効果により、クリームはんだ150Aを塗布した状態よりも溶融はんだ150Bの高さがΔxアップする。したがって、半導体パッケージ200の放熱板202とプリント配線板100の伝熱パターン111との高さ又はクリームはんだ150Aの体積にばらつきがあっても、放熱板202と伝熱パターン111との接合を得ることができる。
1つの格子(図1(a)の正方形の領域Ra)の面積に対し、領域Raに含まれる接続用ランド160の面積の割合(面積比)と凝集効果との関係は、図2(b)のようになる。図2(b)の縦軸である凝集効果とは、フラックスを除くクリームはんだ150Aの高さに対する、溶融はんだ150Bが表面張力により接続用ランド160に凝集することで生じる高さの比率を示すものである。複数の接続用ランド160に区切るソルダーレジスト140の幅(面積)を小さくしていき、領域Raに対する接続用ランド160の面積比を1に近づけた場合、接続用ランド160に凝集する溶融はんだの量が少なくなるため、充分なはんだの高さが得られない。つまり、凝集効果が小さくなる。逆に、ソルダーレジスト140の幅(面積)を大きくすると、凝集効果が大きくなり、充分なはんだの高さが得られる。詳細は後述するが、2.89倍以上の凝集効果を得るためには、領域Raに対する接続用ランド160の面積の割合を、30%以上かつ63%以下とすること好ましい。すなわち、ランド162が設けられている格子の面積に対するランド162の面積の割合が、30%以上かつ63%以下であるのが好ましい。クリームはんだ印刷時に印刷体積が減少した場合でも、スタンドオフ150μmの半導体パッケージ200に対して十分な接合性を得ることができる。
次に、正方格子の1格子(領域Ra)当たりの接続用ランド160の面積の割合を30%以上かつ63%以下とした理由について詳細に説明する。
図3は、スキージ10によるクリームはんだ150Aのかき取り動作を示す説明図である。なお、図3において、ソルダーレジスト140は図示を省略している。図3に示すように、プリント配線板100上にメタルマスク20を配置し、スキージ10によりクリームはんだ150Aを伝熱パターン111上に印刷する。このとき、同時に不図示のリード用ランドや、他の電子部品用のランドにもクリームはんだ150Aを印刷する。
クリームはんだ150Aの印刷時には、スキージ10によるクリームはんだ150Aのかき取りが発生し、印刷体積が減少する場合がある。印刷体積の減少は一般的に0%〜−20%の範囲で発生する。このクリームはんだ150Aの印刷時に印刷体積が減少した場合でも、一般的に使用されるJEDECのパッケージ規格(スタンドオフ100±50μm)に対して放熱板と伝熱パターンを確実に接合させ、その上で接合信頼性を高めることが重要である。
ランド162においては、スルーホール121と0.25mm以上間隔を設け配置されているため、スルーホール121の影響(溶融はんだのスルーホール121への流入)がない確実な接合を確保できる。つまり、領域Raに対する接続用ランド160の面積比を、クリームはんだ150Aの印刷時に印刷体積が減少した場合でもスタンドオフの最大値150μmに対して接合できる値にすればよい。
そこで、まず、領域Raに対する接続用ランド160の面積の割合を63%以下とする理由について説明する。クリームはんだ150Aの厚みを高密度実装に伴うリード間ブリッジを防止するために130μm、クリームはんだ150Aの印刷体積減少率を−20%(減少率の最大値)とすると、溶解後のはんだの高さはフラックスを除く52μmである。この52μmのはんだ高さを150μm以上にする必要があるため、凝集効果は、2.89倍以上必要になる。
即ち、図2(b)より、凝集効果が2.89倍以上となる、領域Raに対する接続用ランド160の面積の割合が63%以下と求まる。高密度実装に伴うリード間ブリッジを防止するために、クリームはんだ150Aの印刷時に印刷体積を減少させ、クリームはんだ150Aの厚みを薄くすることがある。63%以下とすることで、このような場合でも、スタンドオフが150μmの半導体パッケージ200の放熱板202と伝熱パターン111とを確実に接合させることができる。
次に、領域Raに対する接続用ランド160の面積の割合を30%以上とする理由について説明する。一般に、接合信頼性において30%よりも小さい値を取ると、プリント配線板の伝熱パターンと半導体パッケージの放熱板との接合強度が弱くなる。そのため、クリームはんだを溶解する際に部品の位置ずれや外力による接合部界面のはんだ剥離が発生することが知られている。つまり、領域Raに対する接続用ランド160の面積の割合を30%以上とすることで接合信頼性を高めている。
以上より、領域Raに対する接続用ランド160の面積の割合を30%以上かつ63%以下とすることによってクリームはんだ印刷時に印刷体積が減少した場合でも、スタンドオフ150μmの半導体パッケージに対して接合性と接合信頼性を得ることができる。
この時、半導体パッケージの放熱板に対する接合面積は平均40.1%であった。なお、スルーホールを除く第1領域と第2領域全てが半導体パッケージの放熱板と接合している場合、半導体パッケージの放熱板に対する接合面積は47.1%である。また、すべてのランドがスルーホールと隣接する形態の場合、はんだの多くがスルーホールに流入してしまい、半導体パッケージの放熱板に対する接合面積は20%以下となる。
また、スルーホール群131を直線状又は直線状の組合せで配列させることにより、スルーホール121に隣接しないランド162をより多く確保することができる。これにより、スルーホール121の影響の少ない確実な接合をより多く得ることができる。
また、第1実施形態では、複数の接続用ランド160が配置される領域Rがスルーホール群131により複数(4つ)の分割領域R11,R12,R13,R14に分割されている。これら4つの分割領域R11〜R14の間で接続用ランド160の合計の面積が等しい。第1実施形態では、接続用ランド160の数が、各分割領域R11〜R14で等しい。具体的には、各分割領域R11〜R14における接続用ランド160の数が、16個である。これにより、各接続用ランド160におけるはんだ150により半導体パッケージ200をバランスよく支えることができ、半導体パッケージ200の傾きを効果的に抑制することができる。
特に、第1実施形態では、接続用ランド160が正方格子状に整列して配置されているので、より効果的にバランスよく半導体パッケージ200をはんだ150により支えることができる。
また、伝熱パターン111の中心に対して90°回転対称に接続用ランド160及びスルーホール121が整列して配置されているので、半導体パッケージ200の傾きを更に効果的に抑制することができる。
以上、第1実施形態の構成にすることにより、放熱板202と伝熱パターン111とがはんだ150で確実に接合され、伝熱パターン111に効果的に熱を伝達することができる。そして、伝熱パターン111に伝達した熱は、スルーホール121内のスルーホール導体122を介して導体パターン133,134に効果的に放熱される。つまり、接合性と放熱性を同時に向上させることが可能となる。
[第2実施形態]
図1に示す第1の実施の形態では、スルーホール121に直接隣接している第1領域R1にランド161を形成し、スルーホール121との間にランド161が介在している第2領域R2にランド162を形成している。しかしながら、第2領域R2は必ずしも、スルーホール121との間にランド161が介在している必要はなく、スルーホール121とランド162の間の離間距離が特定の値以上であれば良い。
図1に示す第1の実施の形態では、スルーホール121に直接隣接している第1領域R1にランド161を形成し、スルーホール121との間にランド161が介在している第2領域R2にランド162を形成している。しかしながら、第2領域R2は必ずしも、スルーホール121との間にランド161が介在している必要はなく、スルーホール121とランド162の間の離間距離が特定の値以上であれば良い。
本発明の第2実施形態に係るプリント回路板について説明する。図4は、第2実施形態に係るプリント配線板100Hを示す平面図である。なお、第2実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部は図示を省略している。また、第2実施形態のプリント配線板100Hにおいて、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
第2実施形態では、第2領域R2は必ずしもスルーホール121に隣接していないわけではなく、所定の離間距離を設ければ隣接していても構わない。たとえば、第2領域R2に配置されたランド160Aは、スルーホール121にランド1個分隔てて隣接している。
スルーホールとランドとの間隔と、スルーホールにはんだが流入するか否かの関係を検証するための、以下の実験を行った。
(実験例2)
図1(a)に示したプリント配線板100と同様の位置にスルーホールとランドを配置したプリント配線板を18枚用意し、接続用ランド160とソルダーレジスト140の双方にクリームはんだ150Aを印刷した。プリント配線板100は厚さが1.6mm、伝熱パターン111は6.2×6.2mmとした。スルーホール121の径は0.3mmで個数は17個設けた。接続用ランド160の径を0.6mmで個数は64個、レジスト幅を0.1mmとした。
図1(a)に示したプリント配線板100と同様の位置にスルーホールとランドを配置したプリント配線板を18枚用意し、接続用ランド160とソルダーレジスト140の双方にクリームはんだ150Aを印刷した。プリント配線板100は厚さが1.6mm、伝熱パターン111は6.2×6.2mmとした。スルーホール121の径は0.3mmで個数は17個設けた。接続用ランド160の径を0.6mmで個数は64個、レジスト幅を0.1mmとした。
クリームはんだ150Aは130μmの厚さで印刷され、クリームはんだ150Aのスキージ10のかき取りによる印刷体積の減少は0%〜−15.4%の範囲で発生していた。その後、クリームはんだ150Aを加熱して半導体パッケージ200をプリント配線板100に実装した。半導体パッケージ200の放熱板202は伝熱パターン111と同サイズの6.2×6.2mm、スタンドオフdは100±50μmであった。
スルーホール121と接続用ランド160との間隔が0.2mm、0.25mm、0.4mm、0.5mm、0.6mm、0.7mmのプリン配線板を準備し、接続用ランド160とソルダーレジスト140の双方にクリームはんだ150Aを印刷した。プリント配線板100は厚さが1.6mm、スルーホール121の径は0.3mm、接続用ランド160の径を0.6mmとした。得られたプリント回路板300の伝熱パターン111について、X線透視により接合状態を調査した。その結果、図5に示す。
図5(a)は、スルーホール121と接続用ランド160との間隔を0.2mm、0.25mmとした時の測定結果である。図5(a)から分かるように、スルーホール121とランド161との間隔が0.20mmの場合は、スルーホール121にはんだが流入している。またスルーホール121とランド161との間隔が0.25mmの場合は、スルーホール121にはんだが流入してない。
図5(b)は、スルーホール121と接続用ランド160との間隔を0.4mm、0.5mmとした時の測定結果である。図5(b)から分かるように、スルーホール121とランド161との間隔が0.4mm、0.5mmの場合は、スルーホール121にはんだが流入してない。
図5(c)は、スルーホール121と接続用ランド160との間隔を0.6mm、0.7mmとした時の測定結果である。図5(c)から分かるように、スルーホール121とランド161との間隔が0.6mm、0.7mmの場合は、スルーホール121にはんだが流入してない。
以上の結果から、スルーホール121とランド162との間隔を、0.25mm以上とすることで、スルーホール121の影響(はんだのスルーホール121への流入)がなく、確実な接合を確保することができることが分かる。また、スルーホールとランドとの間隔を、0.20mm以下とすることで、はんだをスルーホールへ流入させることができることが分かる。
従って、スルーホールにはんだが流入する第1領域R1は、スルーホールとランドとの間隔を0.20mm以下とすることが好ましい。また、スルーホールにはんだが流入しない第2領域R2は、スルーホールとランドとの間隔を0.25mm以上とすることが好ましい。
[第3実施形態]
次に、本発明の第3実施形態に係るプリント回路板について説明する。図6は、本発明の第3実施形態に係るプリント配線板100Aを示す平面図である。なお、第3実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部は図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
次に、本発明の第3実施形態に係るプリント回路板について説明する。図6は、本発明の第3実施形態に係るプリント配線板100Aを示す平面図である。なお、第3実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部は図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
第3実施形態においても、電子部品は、前記第1実施形態の半導体パッケージ200と同様の構成のQFP型の半導体パッケージであり、第2実施形態のプリント配線板100Aの第1表層に実装される。
第3実施形態では、スルーホール121及び接続用ランド160の構成は前記第1実施形態と同様であるが、配置が前記第1実施形態と異なる。
第3実施形態では、複数の接続用ランド160及び複数のスルーホール121が、第1表層において正方格子状に配列されている。各接続用ランド160は、互いに同一面積、同一形状(円形状)に形成されている。つまり、接続用ランド160及びスルーホール121は、その中心が正方格子の格子点に位置するように整列して配置されている。
複数のスルーホール121のうち少なくとも一部(第3実施形態では全部)が伝熱パターン111の周縁部111aに沿って配列されて、複数の接続用ランド160を囲う第2スルーホール群としてのスルーホール群132を構成している。つまり、複数のスルーホール121が配列されて構成されたスルーホール群132は、四角形状をしており、各辺でスルーホール121が直線状に配列されている。換言すれば、直線状の複数(4つ)のスルーホール群が周縁部111aに互いに交差(直交)するように配置されて、スルーホール群132を形成している。このようにスルーホール121を多く形成することで、伝熱パターン111の放熱効果が高まる。
また、複数の接続用ランド160のうち、内周側に複数のランド162が配置され、これら複数のランド162の外周に複数のランド161が配置されている。そして、複数の接続用ランド160の外周(複数のランド161の外周)にスルーホール群132が配置されている。
クリームはんだは、ソルダーレジスト140を介して伝熱パターン111上に塗布される。リフロー工程における溶融時にはんだが溢れようとした場合でも、スルーホール121へ流入させることができるため、はんだが伝熱パターン111の外へ飛び出す、即ちリード用ランド112へ流出するのを抑制できる。
また、接続用ランド160及びスルーホール121が正方格子状に整列して配置されているので、各接続用ランド160におけるはんだにより半導体パッケージをバランスよく支えることができ、半導体パッケージの傾きを効果的に抑制することができる。
また、伝熱パターン111の中心に対して90°回転対称に接続用ランド160及びスルーホール121が整列して配置されているので、半導体パッケージの傾きを更に効果的に抑制することができる。
[第4実施形態]
次に、本発明の第4実施形態に係るプリント回路板について説明する。図7は、本発明の第4実施形態に係るプリント配線板100Bを示す平面図である。なお、第4実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部は図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
次に、本発明の第4実施形態に係るプリント回路板について説明する。図7は、本発明の第4実施形態に係るプリント配線板100Bを示す平面図である。なお、第4実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部は図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
第4実施形態においても、電子部品は、前記第1実施形態の半導体パッケージ200と同様の構成のQFP型の半導体パッケージであり、第4実施形態のプリント配線板100Bの第1表層に実装される。
第4実施形態では、スルーホール121及び接続用ランド160の構成は前記第1実施形態と同様であるが、配置が前記第1実施形態と異なる。
第4実施形態では、複数の接続用ランド160及び複数のスルーホール121が、第1表層において正方格子状に配列されている。各接続用ランド160は、互いに同一面積、同一形状(円形状)に形成されている。つまり、接続用ランド160及びスルーホール121は、その中心が正方格子の格子点に位置するように整列して配置されている。
第4実施形態では、複数のスルーホール121は、伝熱パターン111の面に沿う方向に直線状に配列されている。これら直線状に配列された複数のスルーホール121で第1スルーホール群としてのスルーホール群131が形成されている。このようにスルーホール121を多く形成することで、伝熱パターン111の放熱効果が高まる。
そして、第4実施形態では、スルーホール群131が、互いに交差(直交)するように複数(2つ)配置されている。更に、各スルーホール群131は、伝熱パターン111の中心位置を通るように配置されている。具体的には、各スルーホール群131は、伝熱パターン111の互いに対向する2つの角部を結ぶ線上に配置、つまり、X字状に配置されている。
また、第4実施形態では、複数の接続用ランド160が配置される領域がスルーホール群131により複数(4つ)の分割領域R31,R32,R33,R34に分割されている。これら4つの分割領域R31〜R34の間で接続用ランド160の合計の面積が等しい。第4実施形態では、接続用ランド160の数が、各分割領域R31〜R34で等しい。これにより、各接続用ランド160におけるはんだにより半導体パッケージをバランスよく支えることができ、半導体パッケージの傾きを効果的に抑制することができる。
特に、第4実施形態では、接続用ランド160が正方格子状に整列して配置されているので、より効果的にバランスよく半導体パッケージをはんだにより支えることができる。
また、伝熱パターン111の中心に対して90°回転対称に接続用ランド160及びスルーホール121が整列して配置されているので、半導体パッケージの傾きを更に効果的に抑制することができる。
[第5実施形態]
次に、本発明の第5実施形態に係るプリント回路板について説明する。図8は、本発明の第5実施形態に係るプリント配線板を示す平面図である。なお、第5実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部は図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
次に、本発明の第5実施形態に係るプリント回路板について説明する。図8は、本発明の第5実施形態に係るプリント配線板を示す平面図である。なお、第5実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部は図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
第5実施形態では電子部品は、SOP型(Small Outline Package)の半導体パッケージであり、第5実施形態のプリント配線板100Cの第1表層に実装されるが、リードの配置構成がQFP型の半導体パッケージと異なる。したがって、第5実施形態では、半導体パッケージがSOP型であるため、リード用ランド112は、伝熱パターン111の互いに対向する2辺(長辺)に沿って複数配置されている。なお、SOP型の半導体パッケージの本体は、平面視長方形状であるため、その放熱板も平面視長方形状であり、放熱板に対向する伝熱パターン111も平面視長方形状である。
更に、第5実施形態では、スルーホール121及び接続用ランド160の構成は前記第1実施形態と同様であるが、配置が前記第1実施形態と異なる。
第5実施形態では、複数の接続用ランド160及び複数のスルーホール121が、第1表層において正方格子状に配列されている。各接続用ランド160は、互いに同一面積、同一形状(円形状)に形成されている。つまり、接続用ランド160及びスルーホール121は、その中心が正方格子の格子点に位置するように整列して配置されている。
第5実施形態では、複数のスルーホール121は、伝熱パターン111の面に沿う方向に直線状に配列されている。これら直線状に配列された複数のスルーホール121で第1スルーホール群としてのスルーホール群131が形成されている。このようにスルーホール121を多く形成することで、伝熱パターン111の放熱効果が高まる。
第5実施形態では、スルーホール群131が複数(2つ)配置されている。そして、複数の接続用ランド160が配置される領域が2つのスルーホール群131により複数(3つ)の分割領域R41,R42,R43に分割されている。これら3つの分割領域R41〜R43の間で接続用ランド160の合計の面積が等しい。第5実施形態では、接続用ランド160の数が、各分割領域R41〜R43で等しい。これにより、各接続用ランド160におけるはんだにより半導体パッケージをバランスよく支えることができ、半導体パッケージの傾きを効果的に抑制することができる。
特に、第5実施形態では、接続用ランド160が正方格子状に整列して配置されているので、より効果的にバランスよく半導体パッケージをはんだにより支えることができる。
[第6実施形態]
次に、本発明の第6実施形態に係るプリント回路板について説明する。図9は、本発明の第6実施形態に係るプリント配線板を示す平面図である。なお、第6実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部は図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
次に、本発明の第6実施形態に係るプリント回路板について説明する。図9は、本発明の第6実施形態に係るプリント配線板を示す平面図である。なお、第6実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部は図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
第6実施形態においても、電子部品は、前記第1実施形態の半導体パッケージ200と同様の構成のQFP型の半導体パッケージであり、第6実施形態のプリント配線板100Dの第1表層に実装される。第6実施形態では、スルーホール121及び接続用ランド160の構成及び配置は前記第1実施形態と同様である。
第6実施形態では、複数のランド161のうち、隣接するランド161同士がソルダーレジスト140に形成された第1スリットとしてのスリット141で連結されている。これにより、溶融後のはんだの高さが各ランド161間で均一化され、半導体パッケージの傾きを効果的に抑制することができ、はんだ凝集のばらつきによる接合面積減少を効果的に抑制することができる。
更に、第6実施形態では、複数のランド162のうち、隣接するランド162同士がソルダーレジスト140に形成された第2スリットとしてのスリット142で連結されている。これにより、溶融後のはんだの高さが各ランド162間で均一化され、半導体パッケージの傾きを効果的に抑制することができ、はんだ凝集のばらつきによる接合面積減少を効果的に抑制することができる。
[第7実施形態]
次に、本発明の第7実施形態に係るプリント回路板について説明する。図10は、本発明の第7実施形態に係るプリント配線板を示す平面図である。なお、第7実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部は図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
次に、本発明の第7実施形態に係るプリント回路板について説明する。図10は、本発明の第7実施形態に係るプリント配線板を示す平面図である。なお、第7実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部は図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
第7実施形態においても、電子部品は、前記第1実施形態の半導体パッケージ200と同様の構成のQFP型の半導体パッケージであるが、リードの数が異なる。この半導体パッケージは、第7実施形態のプリント配線板100Eの第1表層に実装される。
更に、第7実施形態では、スルーホール121及び接続用ランド160の構成は前記第1実施形態と同様であるが、配置が前記第1実施形態と異なる。
第7実施形態では、複数の接続用ランド160及び複数のスルーホール121が、第1表層において正方格子状に配列されている。各接続用ランド160は、互いに同一面積、同一形状(円形状)に形成されている。つまり、接続用ランド160及びスルーホール121は、その中心が正方格子の格子点に位置するように整列して配置されている。
第7実施形態では、複数のスルーホール121により互いに交差する2つのスルーホール群131と、複数の接続用ランドを囲うように配列されたスルーホール群132が形成されている。このようにスルーホール121を多く形成することで、伝熱パターン111の放熱効果が高まる。
第7実施形態では、スルーホール群131が、互いに交差(直交)するように複数(2つ)配置されている。更に、各スルーホール群131は、伝熱パターン111の中心位置を通るように配置されている。具体的には、各スルーホール群131は、伝熱パターン111の互いに対向する2つの辺の中央を結ぶ線上に配置、つまり、+状に配置されている。
また、スルーホール群132は、複数のスルーホール121が四角形状に配列されて形成されており、各辺でスルーホール121が直線状に配列されている。換言すれば、直線状の複数(4つ)のスルーホール群が周縁部111aに互いに交差(直交)するように配置されて、スルーホール群132を形成している。このようにスルーホール121を多く形成することで、伝熱パターン111の放熱効果が高まる。
クリームはんだは、ソルダーレジスト140を介して伝熱パターン111上に塗布される。リフロー工程における溶融時にはんだが溢れようとした場合でも、スルーホール群132のスルーホール121へ流入させることができるため、はんだが伝熱パターン111の外へ飛び出す、即ちリード用ランド112へ流出するのを抑制できる。
また、第7実施形態では、複数の接続用ランド160が配置される領域がスルーホール群131,132により複数(4つ)の分割領域R61,R62,R63,R64に分割されている。これら4つの分割領域R61〜R64の間で接続用ランド160の合計の面積が等しい。第7実施形態では、接続用ランド160の数が、各分割領域R61〜R64で等しい。これにより、各接続用ランド160におけるはんだにより半導体パッケージをバランスよく支えることができ、半導体パッケージの傾きを効果的に抑制することができる。
特に、第7実施形態では、接続用ランド160が正方格子状に整列して配置されているので、より効果的にバランスよく半導体パッケージをはんだにより支えることができる。
また、伝熱パターン111の中心に対して90°回転対称に接続用ランド160及びスルーホール121が整列して配置されているので、半導体パッケージの傾きを更に効果的に抑制することができる。
[第8実施形態]
次に、本発明の第8実施形態に係るプリント回路板について説明する。図11は、本発明の第8実施形態に係るプリント配線板を示す平面図である。なお、第8実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部は図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
次に、本発明の第8実施形態に係るプリント回路板について説明する。図11は、本発明の第8実施形態に係るプリント配線板を示す平面図である。なお、第8実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部は図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
第8実施形態では電子部品は、SOP型の半導体パッケージであり、第8実施形態のプリント配線板100Fの第1表層に実装される。
第8実施形態では、複数の接続用ランド160及び複数のスルーホール121が、第1表層において正方格子状に配列されている。各接続用ランド160は、互いに同一面積、同一形状(円形状)に形成されている。つまり、接続用ランド160及びスルーホール121は、その中心が正方格子の格子点に位置するように整列して配置されている。
第8実施形態では、スルーホール導体122が形成された複数のスルーホール121が配列されることで、スルーホール群131が形成されると共に、スルーホール群132が形成されている。
第8実施形態では、スルーホール群131は、伝熱パターン111の中心位置を通るように配置されている。具体的には、スルーホール群131は、伝熱パターン111の互いに対向する2つの辺の中央を結ぶ線上に配置されている。
また、スルーホール群132は、四角形状をしており、各辺でスルーホール121が直線状に配置されている。換言すれば、直線状の複数(4つ)のスルーホール群が周縁部111aに互いに交差(直交)するように配置されて、スルーホール群132を形成している。このようにスルーホール121を多く形成することで、伝熱パターン111の放熱効果が高まる。
第8実施形態では、複数の接続用ランド160が配置される領域がスルーホール群131,132により複数(2つ)の分割領域R71,R72に分割されている。これら2つの分割領域R71,R72の間で接続用ランド160の合計の面積が等しい。第8実施形態では、接続用ランド160の数が、各分割領域R71,R72で等しい。これにより、各接続用ランド160におけるはんだにより半導体パッケージをバランスよく支えることができ、半導体パッケージの傾きを効果的に抑制することができる。
特に、第8実施形態では、接続用ランド160が正方格子状に整列して配置されているので、より効果的にバランスよく半導体パッケージをはんだにより支えることができる。
また、クリームはんだは、ソルダーレジスト140を介して伝熱パターン111上に塗布される。リフロー工程における溶融時にはんだが溢れようとした場合でも、スルーホール群132のスルーホール121へ流入させることができるため、はんだが伝熱パターン111の外へ飛び出す、即ちリード用ランド112へ流出するのを抑制できる。
[第9実施形態]
次に、本発明の第9実施形態に係るプリント回路板について説明する。図12は、本発明の第9実施形態に係るプリント配線板を示す平面図である。なお、第9実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだは図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
次に、本発明の第9実施形態に係るプリント回路板について説明する。図12は、本発明の第9実施形態に係るプリント配線板を示す平面図である。なお、第9実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだは図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
第9実施形態では電子部品は、SOP型の半導体パッケージであり、第9実施形態のプリント配線板100Gの第1表層に実装される。
第9実施形態では、複数の接続用ランド160及び複数のスルーホール121が、第
1表層において三角格子状に配列されている。各接続用ランド160は、互いに同一面積、同一形状(円形状)に形成されている。つまり、接続用ランド160及びスルーホール121は、その中心が三角格子の格子点に位置するように整列して配置されている。即ち、接続用ランド160とスルーホール121とが千鳥模様となるように配置されている。
1表層において三角格子状に配列されている。各接続用ランド160は、互いに同一面積、同一形状(円形状)に形成されている。つまり、接続用ランド160及びスルーホール121は、その中心が三角格子の格子点に位置するように整列して配置されている。即ち、接続用ランド160とスルーホール121とが千鳥模様となるように配置されている。
第9実施形態の構成にすることにより、正方格子状に配置したときと比べ、接続用ランド160を密に配置することができ、かつスルーホール121を分散的に配置することができる。これにより、さらに効果的に放熱することができる。
なお、本発明は、以上説明した実施形態に限定されるものではなく、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能である。
前記第1〜第9実施形態では、第1ランド及び第2ランドが平面視円形状である場合について説明したが、この形状に限定するものではない。例えば、第1ランドがスルーホールを囲うリング形状であってもよく、また、第2ランドがこれらを囲うリング形状であってもよい。
また、前記第1〜第9実施形態では、スルーホールが複数ある場合について説明したが、スルーホールは少なくとも1つあればよい。
また、前記第6実施形態では、前記第1実施形態の構成において、スリット141,142を追加した構成であるが、前記第2〜第5実施形態又は前記第7〜第9実施形態において、同様に第1ランド同士、又は第2ランド同士をスリットで連結してもよい。
また、前記第9実施形態では、SOP型の半導体パッケージが実装されるプリント配線板において、接続用ランド及びスルーホールを三角格子状に配列したが、これに限定するものではない。QFP型の半導体パッケージが実装されるプリント配線板において、接続用ランド及びスルーホールを三角格子状に配列してもよい。
100…プリント配線板、101…表層(第1表層)、102…表層(第2表層)、103…内層、111…伝熱パターン、121…スルーホール、122…スルーホール導体、133,134…導体パターン、140…ソルダーレジスト、160…接続用ランド、161…ランド(第1ランド)、162…ランド(第2ランド)、200…半導体パッケージ、202…放熱板、300…プリント回路板
Claims (16)
- 放熱板を有する電子部品が実装される第1表層において前記電子部品の前記放熱板に相対する位置に配置された伝熱パターンが形成されたプリント配線板において、
前記伝熱パターンには、前記プリント配線板を厚み方向に貫通するスルーホールが形成され、前記スルーホールには前記伝熱パターンと熱的に接続されたスルーホール導体が形成されており、
少なくとも前記第1表層に対して裏側の第2表層には、前記スルーホール導体に熱的に接続された導体パターンが配置されており、
前記伝熱パターンは、ソルダーレジストにより覆われており、前記ソルダーレジストから露出することではんだを凝集させて前記放熱板と熱的に接続するための複数の接続用ランドを形成しており、
前記複数の接続用ランドは、複数の第1ランドからなる第1ランド群と、複数の第2ランドからなる第2ランド群とで構成されており、前記第1ランドのおのおのは前記スルーホールと隣接しており、前記第2ランドのおのおのは前記スルーホールと隣接していないことを特徴とするプリント配線板。 - 前記導体パターンが配置された前記スルーホールが複数形成されており、
前記第1ランドのおのおのは前記複数のスルーホールの少なくとも1つと隣接しており、前記第2ランドのおのおのは前記複数のスルーホールのいずれとも隣接していないことを特徴とする請求項1に記載のプリント配線板。 - 放熱板を有する電子部品が実装される第1表層において前記電子部品の前記放熱板に相対する位置に配置された伝熱パターンが形成されたプリント配線板において、
前記伝熱パターンには、前記プリント配線板を厚み方向に貫通するスルーホールが形成され、前記スルーホールには前記伝熱パターンと熱的に接続されたスルーホール導体が形成されており、
少なくとも前記第1表層に対して裏側の第2表層には、前記スルーホール導体に熱的に接続された導体パターンが配置されており、
前記伝熱パターンは、ソルダーレジストにより覆われており、前記ソルダーレジストから露出することではんだを凝集させて前記放熱板と熱的に接続するための複数の接続用ランドを形成しており、
前記複数の接続用ランドは、複数の第1ランドからなる第1ランド群と、複数の第2ランドからなる第2ランド群とで構成されており、前記第1ランドのおのおのは前記スルーホールと隣接しており、前記第2ランドのおのおのは前記第1ランドよりも前記スルーホールから離れた位置に設けられていることを特徴とするプリント配線板。 - 前記第1ランドと隣接する前記スルーホールとの距離は0.20mm以下であり、前記スルーホールと前記第2ランドとの距離は0.25mm以上であることを特徴とする請求項3に記載のプリント配線板。
- 前記導体パターンが配置された前記スルーホールが複数形成されており、
前記第1ランドのおのおのは前記複数のスルーホールの少なくとも1つと隣接しており、前記第2ランドのおのおのは前記第1ランドよりも前記スルーホールから離れた位置に設けられていることを特徴とする請求項3又は4に記載のプリント配線板。 - 前記複数のスルーホールのうち、少なくとも一部は、前記複数の接続用ランドを囲うように配列されていることを特徴とする請求項2又は5に記載のプリント配線板。
- 前記複数のスルーホールは、前記伝熱パターンの中心位置を通るように配列されたスルーホール群を有していることを特徴とする請求項2、5又は6のいずれか1項に記載のプリント配線板。
- 前記スルーホール群は、互いに交差するように複数配置されていることを特徴とする請求項7に記載のプリント配線板。
- 前記複数の接続用ランドが格子状に配列されており、前記第2ランドが設けられている格子の面積に対する前記第2ランドの面積の割合が、30%以上かつ63%以下であることを特徴とする請求項1乃至8のいずれか1項に記載のプリント配線板。
- 前記複数の第2ランドのうち、隣接する第2ランド同士は、前記ソルダーレジストから前記伝熱パターンが露出したスリットで、前記第1表層において連結していることを特徴とする請求項1乃至9のいずれか1項に記載のプリント配線板。
- 前記複数の接続用ランド及び前記スルーホールが、前記第1表層において正方格子状に配列されていることを特徴とする請求項1乃至10のいずれか1項に記載のプリント配線板。
- 前記複数の接続用ランド及び前記スルーホールが、前記第1表層において三角格子状に配列されていることを特徴とする請求項1乃至10のいずれか1項に記載のプリント配線板。
- 請求項1乃至12のいずれか1項に記載のプリント配線板と、
前記プリント配線板の第1表層に実装された、放熱板を有する電子部品と、
前記電子部品の前記放熱板と前記プリント配線板の伝熱パターンとの間に設けられたはんだ接合部と、を備え、
前記第1ランドの少なくとも1つは前記はんだ接合部を介して前記放熱板に接合されておらず、前記第2ランドは前記はんだ接合部を介して前記放熱板に接合されており、前記スルーホールの少なくとも1つの内部には、はんだが固化していることを特徴とするプリント回路板。 - 前記電子部品が、QFP型の半導体パッケージであることを特徴とする請求項13に記載のプリント回路板。
- 前記電子部品が、SOP型の半導体パッケージであることを特徴とする請求項13に記載のプリント回路板。
- 請求項1乃至12のいずれか1項に記載のプリント配線板の第1表層に、放熱板を有する電子部品を実装するプリント回路板の製造方法において、
前記プリント配線板の伝熱パターンにクリームはんだを一括して印刷し、
前記クリームはんだを加熱溶融し、前記第1ランド群の上に印刷されたはんだの一部を、前記スルーホールの少なくとも1つに流入させた後、固化することで、前記電子部品を前記プリント配線板に実装することを特徴とするプリント回路板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013149065A JP5634571B2 (ja) | 2012-12-21 | 2013-07-18 | プリント配線板、プリント回路板及びプリント回路板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012279564 | 2012-12-21 | ||
JP2012279564 | 2012-12-21 | ||
JP2013149065A JP5634571B2 (ja) | 2012-12-21 | 2013-07-18 | プリント配線板、プリント回路板及びプリント回路板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014140002A JP2014140002A (ja) | 2014-07-31 |
JP5634571B2 true JP5634571B2 (ja) | 2014-12-03 |
Family
ID=51416574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013149065A Active JP5634571B2 (ja) | 2012-12-21 | 2013-07-18 | プリント配線板、プリント回路板及びプリント回路板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5634571B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6626349B2 (ja) | 2016-01-20 | 2019-12-25 | ローム株式会社 | 半導体集積回路装置およびその製造方法 |
JP6543226B2 (ja) * | 2016-08-03 | 2019-07-10 | 日立オートモティブシステムズ株式会社 | 電子装置 |
WO2021220631A1 (ja) * | 2020-04-30 | 2021-11-04 | ソニーグループ株式会社 | 電子機器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06252285A (ja) * | 1993-02-24 | 1994-09-09 | Fuji Xerox Co Ltd | 回路基板 |
JP3639505B2 (ja) * | 2000-06-30 | 2005-04-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プリント配線基板及び半導体装置 |
JP2003338577A (ja) * | 2002-05-21 | 2003-11-28 | Murata Mfg Co Ltd | 回路基板装置 |
JP5314889B2 (ja) * | 2007-12-27 | 2013-10-16 | 新光電気工業株式会社 | 電子装置及びその製造方法及び配線基板及びその製造方法 |
JP2010080572A (ja) * | 2008-09-25 | 2010-04-08 | Denso Corp | 電子装置 |
-
2013
- 2013-07-18 JP JP2013149065A patent/JP5634571B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014140002A (ja) | 2014-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6021504B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
US9474166B2 (en) | Printed wiring board, printed circuit board, and method for manufacturing printed circuit board | |
US8022532B2 (en) | Interposer and semiconductor device | |
JP6032294B2 (ja) | 半導体装置 | |
TWI549204B (zh) | Manufacturing method of semiconductor device | |
JP6344919B2 (ja) | プリント回路板及び積層型半導体装置 | |
US8963327B2 (en) | Semiconductor device including wiring board with semiconductor chip | |
US20140097533A1 (en) | Pop Package Structure | |
JP2020004821A (ja) | 半導体装置 | |
JP5634571B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
JP2012199416A (ja) | 発光装置、その製造方法、導電パターン付き基板、および、電子回路装置 | |
JP5285204B2 (ja) | 半導体装置及び半導体装置製造用基板 | |
CN110931447B (zh) | 控制用模块及印刷基板 | |
JP2007005607A (ja) | 半導体装置 | |
JP6477105B2 (ja) | 半導体装置 | |
JP2013211497A (ja) | 部品接合構造 | |
JP5372235B2 (ja) | 半導体装置および半導体装置実装体 | |
JP4114488B2 (ja) | 半導体パッケージの実装構造 | |
JP2016162813A (ja) | プリント基板及びハンダ付け方法 | |
JP2004241594A (ja) | 半導体パッケージ | |
JP2017152459A (ja) | 基板及び半導体装置の基板実装方法 | |
JP6543226B2 (ja) | 電子装置 | |
JP6153406B2 (ja) | プリント配線板、プリント回路板、プリント回路板の製造方法、及び電子機器 | |
JPH10313167A (ja) | 配線基板 | |
JP2015146404A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141014 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5634571 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |