JP2017152459A - 基板及び半導体装置の基板実装方法 - Google Patents

基板及び半導体装置の基板実装方法 Download PDF

Info

Publication number
JP2017152459A
JP2017152459A JP2016031626A JP2016031626A JP2017152459A JP 2017152459 A JP2017152459 A JP 2017152459A JP 2016031626 A JP2016031626 A JP 2016031626A JP 2016031626 A JP2016031626 A JP 2016031626A JP 2017152459 A JP2017152459 A JP 2017152459A
Authority
JP
Japan
Prior art keywords
hole
substrate
opening
conductive
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016031626A
Other languages
English (en)
Inventor
翔一 小笠原
Shoichi Ogasawara
翔一 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marelli Corp
Original Assignee
Calsonic Kansei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Calsonic Kansei Corp filed Critical Calsonic Kansei Corp
Priority to JP2016031626A priority Critical patent/JP2017152459A/ja
Publication of JP2017152459A publication Critical patent/JP2017152459A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】半導体装置の放熱板を基板表面の導電パターンに半田付けする半田が、放熱用のスルーホールを通じて基板の表面から裏面側に濡れ広がるのを抑制する。【解決手段】基材31の表面31aの第2スルーホール35aの開口の周りにだけ半田40を配置し、半導体装置1のヒートスプレッダ(放熱板)13のランド13bを半田40の上に載置し、リフロー炉等で半田40を加熱し、ヒートスプレッダ13のランド13bを導電パターン33aにおける第2スルーホール35aの開口箇所に半田付けする。溶融した半田40は、小径の第2スルーホール35aの開口には濡れ広がりにくく、むしろ、第2スルーホール35aの隣りにある大径の第1スルーホール35bの開口に向けて濡れ広がる。第1スルーホール35b内に濡れ広がった半田40は周辺雰囲気により冷却され固化する。【選択図】図1

Description

本発明は、表面に実装した半導体装置からの熱をスルーホールによって放熱する基板に関する。
放熱を必要とする半導体パワーデバイス等の半導体装置を基板に実装して半導体実装基板を構成する際には、半導体装置の半導体チップを熱伝導率の高い放熱板(ヒートスプレッダ)に当接させ、樹脂被覆の表面に露出させた半導体装置のヒートスプレッダを基板の表面の導電パターンに半田付けして、基板を放熱に利用している。
この種の半導体実装基板においては、基板を貫通して基板の両面間を熱的に接続するスルーホールの内周面を被覆する導電部材を、ヒートスプレッダが半田付けされた導電パターンに熱的に接続し、ヒートスプレッダから基板に伝わる熱の放熱効率を高める場合がある。
この場合、スルーホールを通じて半田が半導体装置の表面から基板の裏面側に濡れ広がると、導電パターン上の半田が不足してヒートスプレッダの本来は導電パターンに半田付けされるはずの部分に、実際には半田付けされていない場所が発生し、ボイド率が上昇して放熱効率が低下してしまう。また、基板の裏面側に濡れ広がった半田が周辺に飛散すると、近辺の回路に付着して回路のショートを引き起こす原因となることもある。
したがって、放熱用のスルーホールを有する基板に半導体装置を実装する場合は、スルーホールを通じて基板の表面から裏面側に半田が濡れ広がるのを抑制する必要がある。
そこで、スルーホールを通じて基板の表面から裏面側に半田が濡れ広がるのを抑制する対策として、例えば、基板の半導体装置を実装する表面にスルーホールの開口部分を避けて形成した凹部に半田を付着することが提案されている(例えば、特許文献1)。
特開2002−26468号公報
しかしながら、上述した特許文献1の技術では、半田を付着する凹部をスルーホールの開口部分を避けて形成するという制約から、基板の半導体を実装する表面にヒートスプレッダの半田付け領域を広く確保することができない。そのため、十分な量の半田でヒートスプレッダを半田付けすることができなくなる。
そうすると、スルーホールの開口部分を避けて形成した凹部に半田を付着することで、半田が濡れ広がって半田が減るのを防ぐことはできても、結局は、半田を付着する凹部付け領域の不足による根本的な半田不足で、ボイド率が上がった場合と同じく放熱効率が低下してしまう。
本発明は前記事情に鑑みなされたもので、本発明の目的は、半導体装置の放熱板を表面の導電パターンに半田付けする半田が、放熱用のスルーホールを通じて表面から裏面側に濡れ広がるのを抑制することができる基板と、この基板に半導体装置を実装する際に用いて好適な半導体装置の基板実装方法とを提供することにある。
上記目的を達成するため、本発明の1つの態様による基板は、
放熱板を有する半導体装置が表面に実装される基板であって、
基材と、
前記基材の表面に形成され、前記放熱板が半田付けされる導電パターンと、
前記導電パターンに開口すると共に、前記基材の表裏両面を熱的に接続する複数のスルーホールで構成されるスルーホールパターンとを備え、
前記導電パターンに開口する複数の第1スルーホールを有して構成され、前記基材の表裏両面を熱的に接続するスルーホールパターンとを備え、
前記スルーホールパターンは、前記第1スルーホールよりも小径の開口が前記第1スルーホールの開口と隣り合って前記導電パターンに配置された第2スルーホールをさらに有している。
また、上記目的を達成するため、本発明の他の1つの態様による半導体装置の基板実装方法は、
放熱板を有する半導体装置を基板に実装する方法であって、
前記基板の基材の表面に形成され、前記基材の表裏両面を熱的に接続する第1スルーホール及び第2スルーホールが開口する導電パターンのうち、前記第1スルーホールの開口が形成された箇所を除いて、前記第1スルーホールよりも小径の前記第2スルーホールの開口が形成された箇所に半田を配置する半田配置工程と、
前記導電パターンの前記第2スルーホールの開口が形成された箇所に、該箇所に配置した半田により前記放熱板を半田付けする半田付け工程と、
前記放熱板の半田付けにより溶融した前記導電パターンの前記箇所の半田を、該箇所に形成された前記第2スルーホールの開口と隣り合わせて開口が配置された前記第1スルーホールの導電部に向けて、前記導電パターン上に濡れ広がらせる半田濡れ工程と、
を含む。
本発明によれば、半導体装置の放熱板を表面の導電パターンに半田付けする半田が、放熱用のスルーホールを通じて基板の表面から裏面側に濡れ広がるのを抑制することができる。
本発明の半導体装置の基板実装方法により半導体装置を実装した本発明の一実施形態に係る基板の要部を示す断面図である。 図1の基板を示す平面図である。 図1の基材の導電層を示す図1のII−II線における断面図である。 図1の基板の別例を示す平面図である。 図1の基板のさらに別例を示す平面図である。
以下、本発明の実施形態について図面を参照しながら説明する。
図1は本発明の半導体装置の基板実装方法により半導体装置を実装した本発明の一実施形態に係る基板の要部を示す断面図、図2は図1の基板を示す平面図である。図1に示す本実施形態の基板3には、半導体装置1が実装される。
前記半導体装置1は、半導体チップ11を熱伝導率が高い放熱板(以下、「ヒートスプレッダ」という。)13に当接させて、両者をプラスチックパッケージ15内に封止して構成されている。ヒートスプレッダ13の半導体チップ11とは反対側の面は、プラスチックパッケージ15から半導体装置1の表面に露出されて、放熱面13aとして用いられる。
前記基板3は、図1では、図2のI−I線における断面で示しており、基材31と、半導体装置1を実装する基材31の表面31a及びその裏面31bにそれぞれ形成された放熱用の導電パターン33a,33cと、基材31の表面31aに形成されて半導体チップ11がリードフレーム17により接続されるランド33bとを有している。また、基板3は、図2に示すように、スルーホールパターン34も有している。なお、リードフレーム17に代えて、ワイヤにより半導体チップ11をランド33bに接続してもよい。
スルーホールパターン34は、大径の第1スルーホール35bと、これに追加して設けた小径の第2スルーホール35aとを複数含んで構成されている。各第1スルーホール35b及び各第2スルーホール35aはそれぞれ、図1に示すように、基材31の表面31a及び裏面31b間を貫通し、各面31a,31bの導電パターン33a,33cに開口している。このように構成されたスルーホールパターン34の各第1スルーホール35b及び各第2スルーホール35aは、基材31の表面31a及び裏面31bの間をそれぞれ熱的に接続している。
前記基材31は、樹脂製の3つの絶縁層31cと金属製の2つの導電層31dとを交互に積層し、各導電層31dをその上下の絶縁層31c,31cが挟むように配置した多層基板で構成されている。なお、2つの導電層31dは、例えば、接地用のグランド層と給電用の電源層とすることができる。
図2に示すように、基材31の表面31aの導電パターン33aには、第1スルーホール35bの開口と第2スルーホール35aの開口とが千鳥格子状に交互にそれぞれ配列されている。したがって、各第2スルーホール35aの図中上下左右には、第1スルーホール35bの開口が隣り合って配置されている。
そして、第2スルーホール35aとその上下左右の4つの第1スルーホール35bとで、1つのスルーホールグループ35を構成している。このスルーホールグループ35は、1つの基材31に複数グループ存在している。なお、第1スルーホール35bの中には、複数のスルーホールグループ35の構成要素として兼用されるものもある。
図1に示すように、第1スルーホール35b及び第2スルーホール35aの内周面は、穿孔後のエッチング等により形成した導電部35cで被覆されており、各導電部35cは、表面31a及び裏面31bの導電パターン33a,33cと熱的に接続されている。
また、各導電層31dには、第1スルーホール35b及び第2スルーホール35aを貫通させるための孔がエッチングにより形成されている。このうち、第2スルーホール35aを貫通させるための貫通孔31eは、第2スルーホール35aよりも大径に形成されている。したがって、第2スルーホール35aの導電部35cと各導電層31dの貫通孔31eとの間には、環状の隙間ができる。この環状の隙間には、各導電層31dに絶縁層31cを積層する際に、絶縁層31cの材料である固化前の樹脂材料の一部が流入する。
このため、導電層31dに積層した絶縁層31cの樹脂材料が固化すると、第2スルーホール35aの導電部35cと各導電層31dの貫通孔31eとの間に絶縁層31cの一部が介在する。したがって、第2スルーホール35aの導電部35cは、熱伝導性の低い樹脂製の各絶縁層31cには接触するが、熱伝導性の高い金属製の各導電層31dには接触しない。よって、第2スルーホール35aの導電部35cは、各絶縁層31cはもとより各導電層31dに対しても、熱的に絶縁されている。
一方、各導電層31dの第2スルーホール35aを貫通させるための貫通孔31fは、第2スルーホール35aと大体同じ径で形成されている。したがって、第2スルーホール35bの導電部35cは、貫通孔31fにおいて基材31の各導電層31dと直接接触する。このため、第1スルーホール35aの導電部35cは、熱伝導性の低い樹脂製の各絶縁層31cに対しては熱的に絶縁されているが、熱伝導性の高い金属製の各導電層31dと熱的に接続されている。
次に、本実施形態の半導体装置1を基板3に実装して半導体実装基板を製造する手順について説明する。
まず、半導体装置1を実装する前の基材31の表面31aに、図2に示すように、大径の第1スルーホール35bの開口の周りを避けて、小径の第2スルーホール35aの開口の周りにだけ、例えばクリーム半田を塗布する等して半田40を配置する(請求項中の半田配置工程に相当)。
そして、図1に示すように、半導体装置1の表面に露出するヒートスプレッダ13のランド13bを、第2スルーホール35aの開口の周りに配置した表面31a上の半田40の上に載置する。この状態で、不図示のリフロー炉等により表面31a上の半田40を加熱して、ヒートスプレッダ13のランド13bを導電パターン33aにおける第2スルーホール35aの開口箇所に半田付けする(請求項中の半田付け工程に相当)。
ここで、加熱により溶融した半田40の一部は第2スルーホール35aの導電部35cに濡れ広がろうとする。しかし、小径の第2スルーホール35aの開口では、半田40が表面張力で滞留し、第2スルーホール35aの内部に浸入しにくい。
また、第2スルーホール35aの導電部35cは、基材31の絶縁層31c及び導電層31dのいずれとも熱的に絶縁されていて熱マスが小さいので、第2スルーホール35aの開口から内部に浸入した半田40はほどなく冷却される。したがって、第2スルーホール35aに浸入した半田40は流動性が低く、基材31の裏面31b側に濡れ広がる前に固化する。
一方、加熱により溶融した半田40の他の一部は、図2の矢印で示すように、同じスルーホールグループ35内の、第2スルーホール35aの開口と隣り合って配置された第1スルーホール35bの開口に向けて濡れ広がる。そして、大径の第1スルーホール35bの開口では半田40が表面張力によって滞留せず第1スルーホール35b内に流れ込み、導電パターン33aに連なる第1スルーホール35bの導電部35cに沿って濡れ広がる(請求項中の半田濡れ工程に相当)。
ここで、第1スルーホール35bの導電部35cは、基材31の金属製の導電層31dと熱的に接続されていて、第2スルーホール35aの導電部35cと比べて熱マスが大きい。したがって、第1スルーホール35bの開口から内部に浸入した半田40は、基材31の導電層31dが蓄える熱によって第1スルーホール35bの導電部35cの全体に大きく濡れ広がる。
また、第2スルーホール35aよりも大径の第1スルーホール35bの導電部35cは、第2スルーホール35aの導電部35cよりも表面積が大きい。このため、第1スルーホール35bの導電部35cに濡れ広がった半田40と基板3の周辺雰囲気との接触面積が増え、第1スルーホール35bの導電部35cに濡れ広がった半田40はほどなく冷却され、基材31の裏面31b側に濡れ広がる前に固化する。
以上に説明した本実施形態の基板実装方法により半導体実装基板を製造すると、半導体装置1の半導体チップ11で発生してヒートスプレッダ13から基材31の導電パターン33aに伝達した熱の放熱効率を良くするために、スルーホールパターン34を基材31に形成しても、スルーホールパターン34を構成する第1スルーホール35bや第2スルーホール35aを通じて基材31の裏面31b側に半田40が濡れ広がり難いようにすることができる。
なお、各スルーホールグループ35を構成する第1スルーホール35bや第2スルーホール35aの開口の基材31における配置パターンは、必ずしも図2に示したパターンには限定されない。
例えば、図1の基板3の別例を示す図4の平面図に示すように、複数の第1スルーホール35bの開口を直線状に並べた第1開口列35fと、複数の第2スルーホール35aの開口を直線状に並べた第2開口列35eとを、第1スルーホール35bや第2スルーホール35aの開口が並んだ方向と交差する方向に交互に配置してもよい。
図4に示す例では、第2スルーホール35aとその上下の2つの第1スルーホール35bとで、1つのスルーホールグループ35を構成している。このスルーホールグループ35は、1つの基材31に複数グループ存在している。なお、第1スルーホール35bの中には、複数のスルーホールグループ35の構成要素として兼用されるものもある。
その場合、半導体装置1を実装してヒートスプレッダ13のランド13bを導電パターン33aに半田付けするのに用いる半田40は、第1開口列35fの第1スルーホール35bの開口の周りを除き、第2開口列35eの第2スルーホール35aの開口の周りにだけ配置する(請求項中の半田配置工程に相当)。
そして、請求項中の半田付け工程に相当する不図示のリフロー炉等による半田40の加熱でヒートスプレッダ13のランド13bを導電パターン33aにおける第2スルーホール35aの開口箇所に半田付けすると、溶融した半田40は、第2開口列35eに隣り合う第1開口列35fの大径の第1スルーホール35bの開口に向けて濡れ広がる。
また、図1の基板3のさらに別例を示す図5の平面図に示すように、1つの第2スルーホール35aの開口の上下左右と左上、左下、右上、右下の計8箇所に、第1スルーホール35bの開口を配置してもよい。
図5に示す例では、第2スルーホール35aとその上下左右と左上、左下、右上、右下の8つの第1スルーホール35bとで、1つのスルーホールグループ35を構成している。このスルーホールグループ35は、1つの基材31に複数グループ存在している。なお、第1スルーホール35bの中には、複数のスルーホールグループ35の構成要素として兼用されるものもある。
その場合、半導体装置1を実装してヒートスプレッダ13のランドを導電パターン33aに半田付けするのに用いる半田40は、8つの第1スルーホール35bの開口に周りを囲まれた内側の、第2開口列35eの第2スルーホール35aの開口の周りにだけ配置する(請求項中の半田配置工程に相当)。
そして、請求項中の半田付け工程に相当する不図示のリフロー炉等による半田40の加熱でヒートスプレッダ13のランド13bを導電パターン33aにおける第2スルーホール35aの開口箇所に半田付けすると、溶融した半田40は、第2スルーホール35aの開口の周囲(八方)のいずれかの方向において隣り合う大径の第1スルーホール35bの開口に向けて濡れ広がる。
第1スルーホール35bの開口に向けて濡れ広がった半田40は、第1スルーホール35bの開口では表面張力によって滞留せず第1スルーホール35b内に流れ込み、導電パターン33aに連なる第1スルーホール35bの導電部35cに沿って濡れ広がる(請求項中の半田濡れ工程に相当)。
基材31の表面31aの導電パターン33aにおける第1スルーホール35bや第2スルーホール35aの配置を以上に説明したように変更して、本実施形態の基板実装方法により半導体実装基板を製造しても、第1スルーホール35bや第2スルーホール35aを通じて基材31の裏面31b側に半田40が濡れ広がり難いようにすることができる。
なお、本実施形態では、基板3の基材31が、導電層31dを2つの絶縁層31cで挟んで積層した多層基板である場合について説明したが、積層した層の構成が異なる多層基板を基材とする場合にも、本発明は適用可能である。また、放熱用のスルーホールを形成した多層基板に半導体装置を実装する場合に限らず、例えば、放熱用のスルーホールを貫通して形成した単層基板に半導体装置を実装する場合にも、本発明は適用可能である。
また、以上に説明した実施形態において、請求項中の半田付け工程に相当する工程と、請求項中の半田濡れ工程に相当する工程とは、一方が他方に先行して行われてもよく、両方が並行して行われてもよい。
さらに、図2、図4及び図5では、1つの第2スルーホール35aとその近傍の1又は複数の第1スルーホール35bとで1つのスルーホールグループ35を構成した例を示した。しかし、複数の第2スルーホール35aとその近傍の1又は複数の第1スルーホール35bとで1つのスルーホールグループ35を構成してもよい。
1 半導体装置
3 基板
11 半導体チップ
13 放熱板(ヒートスプレッダ)
13a 放熱面
13b ランド
15 プラスチックパッケージ
31 基材
31a 表面
31b 裏面
31c 絶縁層
31d 導電層
31e,31f 貫通孔
33a 導電パターン(請求項中の導電パターン)
33b ランド
33c 導電パターン
35a 第2スルーホール
35b 第1スルーホール
35c 導電部
35e 第2開口列
35f 第1開口列
40 半田

Claims (9)

  1. 放熱板(13)を有する半導体装置(1)が表面(31a)に実装される基板(3)であって、
    基材(31)と、
    前記基材(31)の表面(31a)に形成され、前記放熱板(13)が半田付けされる導電パターン(33a)と、
    前記導電パターン(33a)に開口する複数の第1スルーホール(35b)を有して構成され、前記基材(31)の表裏両面(31a,31b)を熱的に接続するスルーホールパターン(34)と、
    を備え、
    前記スルーホールパターン(34)は、前記第1スルーホール(35b)よりも小径の開口が前記第1スルーホール(35b)の開口と隣り合って前記導電パターン(33a)に配置された第2スルーホール(35a)をさらに有している、
    基板。
  2. 前記スルーホールパターン(34)は、前記第2スルーホール(35a)と少なくとも1つの前記第1スルーホール(35b)とで構成されたスルーホールグループ(35)を複数グループ有している請求項1記載の基板。
  3. 前記基材(31)は、2つの絶縁層(31c)で1つの導電層(31d)を挟むように複数の層を積層した多層基板であり、前記絶縁層(31c)は、前記第1スルーホール(35b)及び前記第2スルーホール(35a)の各導電部(35c)に対してそれぞれ熱的に絶縁されており、前記導電層(31d)は、前記第1スルーホール(35b)の導電部(35c)に対して熱的に接続されていると共に前記第2スルーホール(35a)の導電部(35c)と熱的に絶縁されている請求項1又は2記載の基板。
  4. 前記第2スルーホール(35a)の導電部(35c)と、前記導電層(31d)における前記第2スルーホール(35a)の貫通部に形成された該第2スルーホール(35a)よりも大径の貫通孔(31e)との間に、前記導電層(31d)に積層された前記絶縁層(31c)の一部が介在している請求項3記載の基板。
  5. 前記表面(31a)に、複数の前記第1スルーホール(35b)の開口と複数の前記第2スルーホール(35a)の開口とが千鳥格子状にそれぞれ配列されている請求項1、2、3又は4記載の基板。
  6. 前記表面(31a)に、前記スルーホールパターン(34)の各スルーホール(35a,35b)の開口が格子状にそれぞれ配列されていると共に、1つの前記第2スルーホール(35a)の開口の周囲に該第2スルーホール(35a)の開口と隣り合う複数の前記第1スルーホール(35b)の開口が配置されている請求項1、2、3又は4記載の基板。
  7. 前記表面(31a)に、複数の前記第1スルーホール(35b)の開口を直線状に並べた第1開口列(35f)と、複数の前記第2スルーホール(35a)の開口を直線状に並べた第2開口列(35e)とが、交互に配置されている請求項1、2、3又は4記載の基板。
  8. 前記導電パターン(33a)における前記放熱板(13)の半田付け箇所から該半田付け箇所の前記第2スルーホール(35a)と開口が隣り合わせで配置された前記第1スルーホール(35b)の導電部(35c)に向けて、半田(40)が濡れ広がっている請求項1、2、3、4、5、6又は7記載の基板。
  9. 放熱板(13)を有する半導体装置(1)を基板(3)に実装する方法であって、
    前記基板(3)の基材(31)の表面(31a)に形成され、前記基材(31)の表裏両面(31a,31b)を熱的に接続する第1スルーホール(35b)及び第2スルーホール(35a)が開口する導電パターン(33a)のうち、前記第1スルーホール(35b)の開口が形成された箇所を除いて、前記第1スルーホール(35b)よりも小径の前記第2スルーホール(35a)の開口が形成された箇所に半田(40)を配置する半田配置工程と、
    前記導電パターン(33a)の前記第2スルーホール(35a)の開口が形成された箇所に、該箇所に配置した半田(40)により前記放熱板(13)を半田付けする半田付け工程と、
    前記放熱板(13)の半田付けにより溶融した前記導電パターン(33a)の前記箇所の半田(40)を、該箇所に形成された前記第2スルーホール(35a)の開口と隣り合わせて開口が配置された前記第1スルーホール(35b)の導電部(35c)に向けて、前記導電パターン(33a)上に濡れ広がらせる半田濡れ工程と、
    を含む半導体装置の基板実装方法。
JP2016031626A 2016-02-23 2016-02-23 基板及び半導体装置の基板実装方法 Pending JP2017152459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016031626A JP2017152459A (ja) 2016-02-23 2016-02-23 基板及び半導体装置の基板実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016031626A JP2017152459A (ja) 2016-02-23 2016-02-23 基板及び半導体装置の基板実装方法

Publications (1)

Publication Number Publication Date
JP2017152459A true JP2017152459A (ja) 2017-08-31

Family

ID=59739301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016031626A Pending JP2017152459A (ja) 2016-02-23 2016-02-23 基板及び半導体装置の基板実装方法

Country Status (1)

Country Link
JP (1) JP2017152459A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021114658A1 (de) 2021-06-08 2022-12-08 Continental Automotive Gmbh Leiterplatte für ein Leistungshalbleitermodul, Leistungshalbleitermodul sowie Verfahren zur Herstellung einer Leiterplatte und eines Leistungshalbleitermoduls
DE102021117131A1 (de) 2021-07-02 2023-01-05 Lisa Dräxlmaier GmbH Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021114658A1 (de) 2021-06-08 2022-12-08 Continental Automotive Gmbh Leiterplatte für ein Leistungshalbleitermodul, Leistungshalbleitermodul sowie Verfahren zur Herstellung einer Leiterplatte und eines Leistungshalbleitermoduls
DE102021117131A1 (de) 2021-07-02 2023-01-05 Lisa Dräxlmaier GmbH Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses

Similar Documents

Publication Publication Date Title
JP3639505B2 (ja) プリント配線基板及び半導体装置
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP5056325B2 (ja) 半導体装置の製造方法および半田ペースト塗布用のメタルマスク
CN107852811B (zh) 印刷电路板以及用于制造印刷电路板的方法
JP6344919B2 (ja) プリント回路板及び積層型半導体装置
JP2014036085A5 (ja)
KR20200050406A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP5765981B2 (ja) 発光装置
KR20140024839A (ko) 발광 부품용 회로와 그 제조 방법
JP6249931B2 (ja) 回路基板、回路基板の放熱構造、回路基板の製造方法
US20220130750A1 (en) Solder mask for thermal pad of a printed circuit board to provide reliable solder contact to an integrated circuit
JP2017152459A (ja) 基板及び半導体装置の基板実装方法
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
JPWO2016157478A1 (ja) 配線基板および電子装置
JP5634571B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP6477105B2 (ja) 半導体装置
JP6251420B1 (ja) 電子モジュールおよび電子モジュールの製造方法
JP2018046225A (ja) 基板装置
JP7194542B2 (ja) モジュール及びプリント基板
JP2009117489A (ja) 半導体素子パッケージ及び実装基板
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP5573900B2 (ja) 部品実装用基板及び部品実装構造体
JP2013165244A (ja) 多層プリント基板とその製造方法
US11842951B2 (en) Semiconductor device for improving heat dissipation and mounting structure thereof
JP7179613B2 (ja) デバイス