JPWO2016157478A1 - 配線基板および電子装置 - Google Patents
配線基板および電子装置 Download PDFInfo
- Publication number
- JPWO2016157478A1 JPWO2016157478A1 JP2017509093A JP2017509093A JPWO2016157478A1 JP WO2016157478 A1 JPWO2016157478 A1 JP WO2016157478A1 JP 2017509093 A JP2017509093 A JP 2017509093A JP 2017509093 A JP2017509093 A JP 2017509093A JP WO2016157478 A1 JPWO2016157478 A1 JP WO2016157478A1
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- region
- component mounting
- wiring board
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
Abstract
配線基板10は、第1主面である面実装部品搭載面10Aと、第1主面に対向する第2主面である裏面10Bとを備え、面実装部品搭載面10A上にパワー素子20を搭載する面実装部品搭載領域Raを有する絶縁性基板11と、面実装部品搭載面10Aに形成された第1導体層12と、裏面10Bに形成された第2導体層13とを備える。第1導体層12は、電気的接続領域となる第1領域を除いてレジスト層16で被覆されるとともに、第2導体層13は、電気的接続領域となる第2領域を除いてレジスト層16で被覆される。面実装部品搭載面10A側の第1導体層12は、面実装部品搭載領域Ra直下で、絶縁性基板11を貫通するビアホール14Aを介して第2導体層13に接続されており、ビアホール14で接続された第1および第2導体層12,13はレジスト層16から露呈しはんだ層15で被覆された放熱領域を有する。
Description
本発明は、配線基板および電子装置に係り、特に放熱構造に関する。
電子機器の小型化に伴い、配線基板上に搭載される電子部品の高集積化は進む一方であり、パワー素子などの発熱部品の放熱が重要な課題となっている。従来、例えば、特許文献1では、配線基板上への面実装部品の搭載に際して、部品の発熱による熱破壊を防止するために、部品実装面の発熱部品直下に多数のサーマルビアホールを形成し、部品実装面の銅箔と裏面の銅箔を接続する技術が開示されている。上記構成によれば、部品の放熱性の向上をはかることが可能となる。
しかしながら、特許文献1の面実装部品における放熱構造は、発熱部品直下の部品実装面の銅箔と裏面の銅箔を多数のサーマルビアホールにて接続しているため、部品の発熱量が大きい場合は、発熱部品直下に設けられる銅箔のサイズを広げる必要がある。そのため、基板の外形サイズの制約を守ることが困難であるという問題があった。また、周辺部品との配置により、広げるべく銅箔サイズが十分に確保できないという問題があった。さらにまた、広げるべく銅箔サイズが十分に確保できないことから、部品の放熱性に限界が生じ、部品の使用条件が制約されることで、部品の性能が十分に発揮できないという問題もあった。
本発明は、上記に鑑みてなされたもので、発熱部品放熱用の銅箔などの放熱部のサイズの小型化をはかりつつも、放熱性を改善し、発熱部品の性能を確保して、搭載する発熱部品の信頼性向上を図ることのできる配線基板を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明に係る配線基板は、第1主面と、第1主面に対向する第2主面とを備え、第1主面上に面実装部品を搭載する面実装部品搭載領域を有する絶縁性基板と、第1主面に形成された第1導体層と、第2主面に形成され、放熱領域を形成する第2導体層と、面実装部品搭載領域および面実装部品搭載領域の周縁領域に設けられ、内部にはんだ層の充填されたビアホールとを備える。第1主面側の第1導体層は、ビアホールを介して第2導体層の放熱領域に熱的に接続されている。
本発明によれば、発熱部品の放熱部のサイズの小型化をはかりつつも、放熱性を改善し、発熱部品の性能を確保して、搭載する発熱部品の信頼性向上を図ることのできる配線基板を得ることができるという効果を奏する。
以下に、本発明の実施の形態に係る配線基板、部品の実装方法および電子機器を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため各層あるいは各部材の縮尺が現実と異なる場合があり、各図面間においても同様である。また、断面図であっても、図面を見易くするためにハッチングを付さない場合がある。さらにまた平面図であっても、図面を見易くするためにハッチングを付す場合がある。
実施の形態1.
図1は、実施の形態1に係る配線基板に、電子部品を実装した電子装置を基板表面から見た平面図、図2は実施の形態1に係る配線基板に、電子部品を実装した電子装置を裏面から見た平面図、図3は、図1および図2におけるA-Aの断面図、図4は、同B−B断面図である。また、図5は、実施の形態1の配線基板の部品実装面から見た概要平面図である。実施の形態1の配線基板10では、部品実装面10Aである第1主面側の第1導体層12は、電気的接続領域となる第1領域を除いてレジスト層16で被覆されるとともに、裏面10Bである第2主面側の第2導体層13は、電気的接続領域となる第2領域を除いてレジスト層16で被覆される。第1主面側の第1導体層12は、面実装部品としてのパワー素子20を搭載する面実装部品搭載領域Ra直下およびその周縁領域Rbで、配線基板10を構成する絶縁性基板11を貫通するビアホール14を介して第2導体層13に接続されており、ビアホール14に充填されたはんだ層15で接続された第1および第2導体層12,13はレジスト層16から露呈し、はんだ層15で被覆された放熱領域Rを形成する。
図1は、実施の形態1に係る配線基板に、電子部品を実装した電子装置を基板表面から見た平面図、図2は実施の形態1に係る配線基板に、電子部品を実装した電子装置を裏面から見た平面図、図3は、図1および図2におけるA-Aの断面図、図4は、同B−B断面図である。また、図5は、実施の形態1の配線基板の部品実装面から見た概要平面図である。実施の形態1の配線基板10では、部品実装面10Aである第1主面側の第1導体層12は、電気的接続領域となる第1領域を除いてレジスト層16で被覆されるとともに、裏面10Bである第2主面側の第2導体層13は、電気的接続領域となる第2領域を除いてレジスト層16で被覆される。第1主面側の第1導体層12は、面実装部品としてのパワー素子20を搭載する面実装部品搭載領域Ra直下およびその周縁領域Rbで、配線基板10を構成する絶縁性基板11を貫通するビアホール14を介して第2導体層13に接続されており、ビアホール14に充填されたはんだ層15で接続された第1および第2導体層12,13はレジスト層16から露呈し、はんだ層15で被覆された放熱領域Rを形成する。
通例のプリント基板と呼ばれる配線基板は、配線パターンのパターニングに用いたソルダレジストのパターンをそのまま残す場合もあるが、新たにレジスト加工を行う場合も含めて、表面保護および絶縁を兼ねて、部品実装面を含めて、電気的接続部以外では導体層表面にレジスト加工がなされている。図1から図4において、配線基板10の部品実装面10Aの銅箔からなる第1導体層12には、部品実装面としてレジスト加工が実施されているが、パワー素子20直下およびパワー素子20のリード端子23直下のパッド12Pには部品実装面のレジスト加工を実施しておらず、レジスト層16が存在していない。パワー素子20直下のビアホール14Aの他に、パワー素子20の直下領域である面実装部品搭載領域Raの周縁領域Rbには、ビアホール14Bを設けて部品実装面10Aの銅箔からなる第1導体層12と裏面10Bの銅箔からなる第2導体層13を接続する。周縁領域Rbには、第1導体層12は形成されていないが、ビアホール14内のはんだを介して裏面10Bの第2導体層13に放熱パスが形成される。裏面10Bの銅箔には裏面10Bのレジスト層16の形成を実施せずに裏面10Bの銅箔からなる第2導体層13がむき出しの状態とする。そしてビアホール14内部およびこのレジスト層16から露呈する第1導体層12および第2導体層13表面にはんだ層15が形成されている。つまり、ビアホール14内部にはんだを充填することで、ビアホール14を熱伝導性が良好な放熱パスとするもので、配線基板の平面方向だけでなく厚さ方向で放熱領域を確保することで、基板サイズの増大を抑制しつつも放熱性の向上をはかるようにしたものである。
実施の形態1の配線基板は、エポキシ基板などの絶縁性基板11の部品実装面10Aに銅箔からなる第1導体層12を形成するとともに裏面10Bに第2導体層13と、部品実装面10Aから裏面10Bを貫通するビアホール14と、第1導体層12上からビアホール14を介して第2導体層13上まで析出されたはんだめっき層であるはんだ層15とを具備している。はんだめっき層15で覆われた領域以外の、ビアホール14内および第1導体層12および第2導体層13上の領域は、レジスト層16で被覆されている。つまり、第1導体層12および第2導体層13については、選択的にレジスト層16で覆われており、レジスト層16から露呈する領域ははんだ層15でおおわれている。
配線基板10では、部品実装面10Aおよび裏面10Bの導体層に部品実装のためのはんだ層を無電解めっきにより形成する。その一方で、はんだ接続を不要とする領域についてはレジスト層を残し、はんだ層15を形成すべき領域を露呈するように、レジスト層16で被覆し、はんだ槽に浸漬して、必要領域に選択的にはんだ層15を形成するという方法がとられている。このレジスト層16のパターンを、配線領域などで残すようにし、パターン形成を行うことではんだ層が形成されることは知られている。本実施の形態ではこのレジスト層16のパターンを変更し、はんだ層の形成された領域を放熱領域として用いる。これにより、面実装部品搭載領域Raだけでなく、面実装部品搭載領域Raの周縁領域Rbでもはんだ層が形成されて放熱部を構成する。
配線基板10がはんだ槽を通過後は、部品実装面のレジスト層16から露呈する部品実装面10Aの第1導体層12と裏面10Bのレジスト層16から露呈する裏面10Bの第2導体層13と面実装部品搭載領域Raすなわち部品直下のビアホール14A内部と部品周辺の周縁領域Rbのビアホール14B内部にはんだ層15が形成される。図1および図2では配線基板10の要部を示しているが、このレジスト層16から露呈した領域が放熱領域Rとなる。つまり面実装部品搭載領域Raと部品周辺の周縁領域Rbとが放熱領域Rとなっている。
面実装部品としてのパワー素子20は通例のものであり、一端で放熱フィンを構成するダイパッド21上に半導体チップ22が搭載され、直片状の短いリード端子23が導出されるように、モールド樹脂からなるパッケージ24で覆われたパワー素子である。
配線基板10への実装に際しては、パワー素子20を、配線基板10上の面実装部品搭載領域Ra上に載置し、リード端子23が、配線基板10上のパッド12P上に位置合わせされ、一括加熱により、リード端子23がはんだ層15を介してパッド12P上に電気的に接続される。この時、パッド12P表面もレジスト層16から露呈しており、はんだ層15が形成されている。
このようにして、配線基板10上にパワー素子20を搭載し、加熱することで一括して接続が行われ、図5に全体概要図を示す電子装置100が形成される。図5は、面実装部品搭載領域Raを中心として示す概要図であり、配線基板10上には、パワー素子20とは異なるその他の部品18などが多数搭載されているが、ここでは概要のみを示すものとする。ビアホール14は、図5に示すように、面実装部品搭載領域Raおよび周縁領域Rbで、基板端縁部よりも高密度に分布することで、より効率よく放熱を実現することができる。
以上のように、部品実装面10Aの銅箔からなる第1導体層12と裏面10Bの第2導体層13を接続する多数のビアホール14を設けることで部品実装面10Aの銅箔に実装されたパワー素子20の発熱を効率よく裏面10Bの銅箔に伝えることができる。従って、裏面10Bの銅箔からなる第2導体層13をレジスト層16から露呈させるように、レジストパターンを変更するだけで、裏面10Bの第2導体層13およびこれを貫通するスルーホール14内にはんだ層15が形成され、部品実装面10Aから裏面10Bへの放熱パスを増大するとともに空気に晒される表面積が大きくなることにより裏面10Bの銅箔の放熱性を改善することができる。その結果、部品実装面10Aの銅箔と裏面10Bの銅箔の銅箔サイズの小型化をはかりつつも、発熱部品の性能を確保し、発熱部品の信頼性の向上をはかり、そして発熱部品の熱破壊を防止することができる。
実施の形態1に係る面実装部品の放熱改善は、発熱部品直下のビアホール14Aのほかに、発熱部品であるパワー素子20周辺に多数のビアホール14Bを設け、部品実装面10Aの第1導体層12と裏面10Bの第2導体層13とを接続することで部品実装面10Aの銅箔に実装されたパワー素子20の熱を効率よく裏面10Bの第2導体層13へ伝える。そして、裏面10Bの銅箔からなる第2導体層13にレジスト被覆しない領域を設け、裏面10Bの銅箔によりはんだが析出し空気に晒される表面積が大きくなるようにしたものである。
また、第1導体層12および第2導体層13は、はんだ層15で被覆された領域を除いてレジスト層16で被覆されており、放熱性が向上することはもとより、製造に際して、レジスト層16を除去する領域を変更するだけで、周縁領域Rbのビアホール14B内および第2導体層13表面にはんだめっきによるはんだ層15が形成されるため、製造工数の増大なしに、放熱性の高い配線基板を形成することができる。また、部品搭載面10Aの配線パターンは別途増大されておらず、ビアホール14内のみで放熱パスが増大するため、回路構成に影響を与えることが少ない。
本実施の形態のパワー素子20における放熱構造は、ビアホール14の分布あるいは形状の変更または銅箔のレジスト加工の未実施またはレジスト形状の変更により放熱性能を向上させることができるものであり、レジスト層16から露呈して銅箔などの配線層が空気と直接接触することで放熱性が向上するのに加え、はんだ層15により、表面積が増大し、さらに放熱性が良好となる。また、ビアホール14内壁にも導体層は形成されるが、これをはんだめっきすることで、ビアホール14内にははんだが充填された構造となり、はんだが、部品搭載面10Aから裏面10Bへと熱を搬送するパスが形成される。面実装部品搭載領域Raだけでなく、周縁領域Rbにおいてもビアホール内のはんだを介して部品搭載面10Aから裏面10Bへと放熱パスが形成される。従って放熱性が向上し、放熱を目的とする第2の導体層13の銅箔サイズの小型化をはかることができるという効果を奏する。また放熱性能を向上させることで発熱部品の性能の確保、また、発熱部品の信頼性が向上するという効果を奏する。
実施の形態2.
実施の形態1では、配線基板10の裏面10Bのレジスト被覆を実施しないつまり、配線基板10の裏面10Bの第2導体層13をレジスト層16で被覆しないようにしたものであるが、実施の形態2では、部品実装面10Aの銅箔においても同様に部品実装面のレジスト被覆を行わず、放熱領域として用いるものである。
実施の形態1では、配線基板10の裏面10Bのレジスト被覆を実施しないつまり、配線基板10の裏面10Bの第2導体層13をレジスト層16で被覆しないようにしたものであるが、実施の形態2では、部品実装面10Aの銅箔においても同様に部品実装面のレジスト被覆を行わず、放熱領域として用いるものである。
図6は、実施の形態2に係る配線基板に、電子部品としてのパワー素子20を実装した電子装置を基板表面から見た要部平面図、図7は図6におけるC-Cの断面図である。
図6および図7において、配線基板10の部品実装面10Aの銅箔への部品実装面10Aのレジスト層16を形成することなく、部品実装面10Aの銅箔からなる第1導体層12がむき出しの状態とする。パワー素子20直下すなわち面実装部品搭載領域Raのビアホール14Aの他に、面実装部品搭載領域Raの周辺である周縁領域Rbにもビアホール14Bを設けて部品実装面10Aの第1導体層12と裏面10Bの第2導体層13とを接続する。また、裏面10Bは図2に示した実施の形態1と同様、裏面10Bの銅箔への裏面10Bのレジスト加工を実施せずに裏面10Bの銅箔がむき出しの状態とし、はんだ層15を形成する。他部については実施の形態1の配線基板10と同様であり、説明を省略するが、同一部位には同一符号を付した。
配線基板10の形成工程で、配線基板10がはんだ槽を通過した後は、部品実装面10Aのレジスト層16で覆われていない部品実装面10Aの銅箔である第1導体層12と、裏面10Bのレジスト層16で被覆していない第2導体層13と、部品直下のビアホール14A内部と部品周辺のビアホール14B内部とにはんだ層15が付着する。
以上のようにして形成された配線基板は、実施の形態1による効果に加え、部品実装面10Aの第1導体層12に実装されたパワー素子20の発熱をより効率よく、搬送し、裏面10Bの第2導体層13へ伝えることができる。つまり両面の導体層に多くのはんだが付着し、はんだ層15の表面積も増大し、空気に晒される表面積が大きくなることにより、部品実装面10Aおよび裏面10Bの両面からの放熱性を改善することができる。その結果、部品実装面10Aの第1導体層12と裏面10Bの第2導体層13との銅箔サイズの小型化、発熱部品の性能確保、発熱部品の信頼性の向上、そして発熱部品の熱破壊防止をはかることができる。
実施の形態2においても、製造に際して、レジスト層16を除去する領域を変更するだけで、周縁領域Rbのビアホール14B内および周縁領域Rbの第1導体層12表面にはんだめっきによるはんだ層15が形成されるため、製造工数の増大なしに、放熱性の高い配線基板を形成することができる。
実施の形態3.
実施の形態2では、部品実装面10Aの銅箔のレジスト加工および裏面10Bの銅箔のレジスト加工を実施しないようにしたものであるが、実施の形態3では、裏面10Bの銅箔のレジスト加工形状を変更した実施の形態3を説明する。図8は、実施の形態2に係る配線基板に、電子部品を実装した電子装置を裏面10Bから見た要部平面図、図9は図8におけるD-Dの断面図である。部品実装面10Aは図6に示した実施の形態2と同様とする。
実施の形態2では、部品実装面10Aの銅箔のレジスト加工および裏面10Bの銅箔のレジスト加工を実施しないようにしたものであるが、実施の形態3では、裏面10Bの銅箔のレジスト加工形状を変更した実施の形態3を説明する。図8は、実施の形態2に係る配線基板に、電子部品を実装した電子装置を裏面10Bから見た要部平面図、図9は図8におけるD-Dの断面図である。部品実装面10Aは図6に示した実施の形態2と同様とする。
図8および図9において、配線基板10の部品実装面10Aの第1導体層12への部品実装面10Aについては図6に示したのと同様、はんだ層15で覆われた第1導体層12が面実装部品搭載領域Raの周りに形成されているが、裏面10Bでは、はんだ層15で被覆された周縁領域Rbをレジストスリット16Sを隔てて複数に分割することで、格子状の領域のはんだ層15の表面積を増大し熱流を形成し易くし、放熱性を高める。本実施の形態においてもパワー素子20直下の面実装部品搭載領域Raにおけるビアホール14Aの他に、パワー素子20の周辺の周縁領域Rbにもビアホール14Bを設けて部品実装面10Aの第1導体層12と裏面10Bの第2導体層13とを接続する。裏面10Bの銅箔への裏面10Bのレジスト加工は格子状となるように実施し、裏面10Bのレジストスリット16Sを隔てた格子状の領域にレジスト加工を実施せずにはんだ層15を形成したものである。つまり裏面10Bの第2導体層13上にはんだ層15を形成した領域を複数に分割したものである。
本実施の形態においても、実施の形態1および2と同様配線基板10がはんだ槽を通過後は、部品実装面10Aのレジスト加工を実施していない部品実装面10Aの銅箔からなる第1導体層12と、裏面10Bのレジスト加工を実施していない複数箇所の裏面10Bの銅箔からなる第2導体層13とが、面実装部品搭載領域Ra直下のビアホール14A内部と部品周辺の周縁領域Rbのビアホール14B内部にはんだ層15が付着することで容易に放熱性の高い配線基板10を得ることができる。ビアホール14内部に析出するはんだ層15はビアホール14内部を隙間なく埋め込むように形成される。
以上のように、裏面10Bの第2導体層13に裏面10Bのレジスト加工を実施しない箇所を複数作ることにより一様に裏面10Bのレジスト加工を実施しない時と比較して各箇所で、配線基板10がはんだ槽を通過後、銅箔の面積あたり、より多くのはんだ層15が付着し、空気に晒される表面積が大きくなることにより部品実装面10Aのおよび裏面10Bの銅箔の放熱性をさらに改善することができる。その結果、部品実装面10Aの銅箔と裏面10Bの銅箔の銅箔サイズの小型化、発熱部品の性能確保、熱部品の信頼性の向上、そして発熱部品の熱破壊防止をすることができる。
実施の形態4.
以上の実施の形態3では、裏面10Bの第2導体層13を覆う裏面10Bのレジスト層16の加工形状を変更したものであるが、実施の形態4では部品実装面10Aの銅箔と裏面10Bの銅箔を接続する、周縁領域Rbのビアホール14Bの形状を変更した。図10はこの発明の実施の形態4における部品実装面から見た平面図、図11はこの発明の実施の形態4における裏面10Bから見た平面図、図12は図10におけるE-Eの断面図である。
以上の実施の形態3では、裏面10Bの第2導体層13を覆う裏面10Bのレジスト層16の加工形状を変更したものであるが、実施の形態4では部品実装面10Aの銅箔と裏面10Bの銅箔を接続する、周縁領域Rbのビアホール14Bの形状を変更した。図10はこの発明の実施の形態4における部品実装面から見た平面図、図11はこの発明の実施の形態4における裏面10Bから見た平面図、図12は図10におけるE-Eの断面図である。
本実施の形態では、ビアホール14の断面形状が、領域で異なるようにしたものである。面実装部品搭載領域Raでは、ビアホール14Aは断面一定で、かつ一定間隔で設けられているのに対し、周縁領域Rbでは、長穴形状のビアホール14Sを構成し、ビアホール14Sの面積が大きくなっている。そして、配線基板10の部品実装面10Aの面実装部品搭載領域Raおよび周縁領域Rbでは、レジスト層16が形成されていない。またパッド12P形成領域など、はんだ接続を要する領域にはレジスト層16が形成されていないが、他の領域はレジスト層16で覆われている。
この構造においても配線基板10がはんだ槽を通過後は、部品実装面10Aのレジスト加工を実施していない部品実装面10Aの銅箔と裏面10Bのレジスト加工を実施していない裏面10Bの銅箔と面実装部品搭載領域Raのビアホール14A内部と部品周辺に位置する周縁領域Rbの長穴形状のビアホール14S内部にはんだが付着する。
以上のように、部品実装面10Aの銅箔と裏面10Bの銅箔を接続する多数の長穴形状のビアホール14Sを設けることで部品実装面10Aの銅箔と裏面10Bの銅箔の接続面積が大きくなり部品実装面10Aの銅箔に実装されたパワー素子20の発熱を効率よく裏面10Bの銅箔へ伝えることができる。そして、部品実装面10Aにおいて長穴形状のビアホール14Sに付着したはんだ層15が空気に晒される表面積が大きくなり、裏面10Bの銅箔に裏面10Bのレジスト加工を実施しないことにより裏面10Bの銅箔により多くのはんだが付着し、空気に晒される表面積が大きくなることにより部品実装面10Aの銅箔および裏面10Bの銅箔の放熱性を改善することができる。
つまり、ビアホール14Sは、搭載部品直下すなわち面実装部品搭載領域Raよりも、周縁領域Rbで、より高密度に分布しており、面実装部品からの熱をより効率よく周縁部から裏面10B側への放熱することができ、より効率よく放熱することが可能となる。
また、ビアホール14A,14Sは、面実装部品搭載領域Raおよびその周囲の周縁領域Rbで、基板端縁部よりも高密度に分布することで、より面実装部品搭載領域Raに近い領域で裏面10B側への放熱が実行される。
その結果、部品実装面10Aの銅箔と裏面10Bの銅箔の銅箔サイズの小型化、発熱部品の性能確保、熱部品の信頼性の向上、そして発熱部品の熱破壊防止をすることができる。
各実施の形態では、面実装部品について説明したが、面実装部品以外の部品でも適用可能である。特に部品直下の熱の放熱性が重要である面実装部品の実装においてより有効であることはいうまでもない。また、ビアホールは、面実装部品搭載領域および周縁領域で、基板端縁部よりも高密度に分布することで、より効率よく放熱を実現することができる。
また、各実施の形態では、配線基板としてエポキシ基板を用いたが、エポキシ基板に限定されることなく、他の樹脂基板、セラミック基板、ガラス基板などにも適用可能である。また、配線層については銅箔を用いた例について説明したが、銅箔に限定されることなく、種々の導体配線を適用可能である。また配線層についても表面および裏面だけでなく、中間層を有する多層配線基板についても適用可能である。
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態およびその変形は、発明の範囲に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。
10 配線基板、10A 部品実装面、10B 裏面、11 絶縁性基板、12 第1導体層、12P リード端子パッド、13 第2導体層、14,14A,14B,14S ビアホール、15 はんだ層、16 レジスト層、16S レジストスリット、18 その他の部品、20 パワー素子、21 ダイパッド、22 半導体チップ、23 リード端子、24 モールド樹脂、Ra 面実装部品搭載領域、Rb 周縁領域、R 放熱領域、100 電子装置。
上述した課題を解決し、目的を達成するために、本発明に係る配線基板は、第1主面と、第1主面に対向する第2主面とを備え、第1主面上に面実装部品を搭載する面実装部品搭載領域を有する絶縁性基板と、第1主面に形成された第1導体層と、第2主面に形成され、放熱領域を形成する第2導体層と、面実装部品搭載領域および面実装部品周辺である、面実装部品搭載領域の周縁領域に設けられ、内部にはんだ層の充填されたビアホールとを備える。第1主面側の第1導体層は、ビアホールを介して第2導体層の放熱領域に熱的に接続されている。
Claims (9)
- 第1主面と、前記第1主面に対向する第2主面とを備え、前記第1主面上に面実装部品を搭載する面実装部品搭載領域を有する絶縁性基板と、
前記第1主面に形成された第1導体層と、
前記第2主面に形成され、放熱領域を形成する第2導体層と、
前記面実装部品搭載領域および前記面実装部品搭載領域の周縁領域に設けられ、内部にはんだ層の充填されたビアホールとを備え、
前記第1主面側の前記第1導体層は、前記ビアホールを介して前記第2導体層の前記放熱領域に熱的に接続されたことを特徴とする配線基板。 - 前記第1導体層は、表面側銅箔を含み、
前記第2導体層は、裏面側銅箔を含み、
前記表面側銅箔および前記裏面側銅箔は、前記ビアホールで接続されたことを特徴とする請求項1に記載の配線基板。 - 前記第1主面では、前記第1導体層は、前記周縁領域を除いて前記面実装部品搭載領域に選択的に形成され、
前記周縁領域では、前記面実装部品搭載領域の前記第1導体層を囲むように前記はんだ層の充填された前記ビアホールが分布し、前記放熱領域の前記第2導体層に熱的に接続されたことを特徴とする請求項2に記載の配線基板。 - 前記第1主面では、前記面実装部品搭載領域および前記周縁領域に前記第1導体層が形成されるとともに前記はんだ層の充填された前記ビアホールが分布し、
前記面実装部品搭載領域および前記周縁領域に前記第1導体層が、前記放熱領域の前記第2導体層に熱的に接続されたことを特徴とする請求項2に記載の配線基板。 - 前記ビアホールは、前記面実装部品搭載領域よりも前記周縁領域で、より高密度に分布することを特徴とする請求項4に記載の配線基板。
- 前記放熱領域を構成する前記裏面側銅箔は、スリットによって複数の領域に分割されたことを特徴とする請求項2から5のいずれか1項に記載の配線基板。
- 前記ビアホールは、断面楕円の長穴を含むことを特徴とする請求項4に記載の配線基板。
- 前記第1導体層および前記第2導体層は、前記はんだ層で被覆された領域を除いてレジスト層で被覆されたことを特徴とする請求項1から7のいずれか1項に記載の配線基板。
- 第1主面と、前記第1主面に対向する第2主面とを備え、前記第1主面上に面実装部品を搭載する面実装部品搭載領域を有する絶縁性基板と、
前記第1主面に形成された第1導体層と、
前記第2主面に形成され、放熱領域を形成する第2導体層と、
前記面実装部品搭載領域および前記面実装部品搭載領域の周縁領域に設けられ、内部にはんだ層の充填されたビアホールとを備え、
前記第1主面側の前記第1導体層は、前記ビアホールを介して前記第2導体層の前記放熱領域に熱的に接続された配線基板と、
前記面実装部品搭載領域で、前記はんだ層に、一主面が当接するとともに、前記面実装部品搭載領域に、搭載された面実装部品とを備えたことを特徴とする電子装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/060388 WO2016157478A1 (ja) | 2015-04-01 | 2015-04-01 | 配線基板および電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2016157478A1 true JPWO2016157478A1 (ja) | 2017-07-06 |
Family
ID=57004068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017509093A Pending JPWO2016157478A1 (ja) | 2015-04-01 | 2015-04-01 | 配線基板および電子装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPWO2016157478A1 (ja) |
CN (1) | CN206059386U (ja) |
WO (1) | WO2016157478A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6875514B2 (ja) * | 2017-05-26 | 2021-05-26 | 三菱電機株式会社 | 半導体装置 |
WO2018216801A1 (ja) * | 2017-05-26 | 2018-11-29 | 京セラ株式会社 | 電子部品搭載用基板、電子装置および電子モジュール |
EP3780081A4 (en) * | 2018-04-03 | 2021-06-09 | Sony Semiconductor Solutions Corporation | ELECTRONIC MODULE AND ITS MANUFACTURING PROCESS |
JP2022107932A (ja) * | 2021-01-12 | 2022-07-25 | モレックス エルエルシー | 放熱器及び電子部品モジュール |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015869A (ja) * | 1999-06-30 | 2001-01-19 | Kyocera Corp | 配線基板 |
US20040037044A1 (en) * | 2002-08-21 | 2004-02-26 | Alexander Cook | Heat sink for surface mounted power devices |
JP2006100483A (ja) * | 2004-09-29 | 2006-04-13 | Matsushita Electric Works Ltd | プリント配線板の放熱構造 |
JP2006229101A (ja) * | 2005-02-21 | 2006-08-31 | Hitachi Kokusai Electric Inc | プリント基板 |
JP2008078271A (ja) * | 2006-09-20 | 2008-04-03 | Sumitomo Wiring Syst Ltd | 放熱構造を備えたプリント基板の製造方法および放熱構造を備えたプリント基板 |
JP2009176839A (ja) * | 2008-01-22 | 2009-08-06 | Mitsubishi Electric Corp | 半導体素子の放熱構造 |
US20090294165A1 (en) * | 2008-05-30 | 2009-12-03 | Delphi Technologies, Inc. | Method of manufacturing a printed circuit board |
JP2012119509A (ja) * | 2010-12-01 | 2012-06-21 | Sharp Corp | 回路モジュールおよびそれを備えた照明機器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5685865B2 (ja) * | 2010-09-02 | 2015-03-18 | 住友ベークライト株式会社 | 光源装置 |
-
2015
- 2015-04-01 CN CN201590000233.XU patent/CN206059386U/zh not_active Expired - Fee Related
- 2015-04-01 JP JP2017509093A patent/JPWO2016157478A1/ja active Pending
- 2015-04-01 WO PCT/JP2015/060388 patent/WO2016157478A1/ja active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015869A (ja) * | 1999-06-30 | 2001-01-19 | Kyocera Corp | 配線基板 |
US20040037044A1 (en) * | 2002-08-21 | 2004-02-26 | Alexander Cook | Heat sink for surface mounted power devices |
JP2006100483A (ja) * | 2004-09-29 | 2006-04-13 | Matsushita Electric Works Ltd | プリント配線板の放熱構造 |
JP2006229101A (ja) * | 2005-02-21 | 2006-08-31 | Hitachi Kokusai Electric Inc | プリント基板 |
JP2008078271A (ja) * | 2006-09-20 | 2008-04-03 | Sumitomo Wiring Syst Ltd | 放熱構造を備えたプリント基板の製造方法および放熱構造を備えたプリント基板 |
JP2009176839A (ja) * | 2008-01-22 | 2009-08-06 | Mitsubishi Electric Corp | 半導体素子の放熱構造 |
US20090294165A1 (en) * | 2008-05-30 | 2009-12-03 | Delphi Technologies, Inc. | Method of manufacturing a printed circuit board |
JP2012119509A (ja) * | 2010-12-01 | 2012-06-21 | Sharp Corp | 回路モジュールおよびそれを備えた照明機器 |
Also Published As
Publication number | Publication date |
---|---|
WO2016157478A1 (ja) | 2016-10-06 |
CN206059386U (zh) | 2017-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4159861B2 (ja) | プリント回路基板の放熱構造の製造方法 | |
TWI654734B (zh) | 堆疊型半導體封裝 | |
JP6957801B2 (ja) | 回路基板 | |
JP6021504B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
JPWO2016080333A1 (ja) | モジュール | |
JP5106519B2 (ja) | 熱伝導基板及びその電子部品実装方法 | |
JP6648878B2 (ja) | 回路基板 | |
JP2016213308A (ja) | プリント回路板及びプリント配線板 | |
WO2016157478A1 (ja) | 配線基板および電子装置 | |
JP2017520902A (ja) | 回路基板及び回路基板組立体 | |
JP5885630B2 (ja) | プリント基板 | |
JP2009200212A (ja) | プリント基板の放熱構造 | |
JP2010267869A (ja) | 配線基板 | |
JP6420966B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
JP5764234B2 (ja) | プリント配線板の製造方法 | |
JP2017084886A (ja) | 配線基板およびこれを用いた半導体素子の実装構造。 | |
JP6114044B2 (ja) | プリント基板 | |
JP2021005674A (ja) | 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法 | |
JP2011146513A (ja) | 半導体装置 | |
JP2011077075A (ja) | 発熱性電子素子内蔵のモジュール基板及びその製造方法 | |
JP2016076509A (ja) | 回路モジュール | |
JP2019029622A (ja) | 放熱基板及び放熱基板の製造方法 | |
JP6633151B2 (ja) | 回路モジュール | |
JP2016219535A (ja) | 電子回路装置 | |
JP2015146404A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170321 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180612 |